CN1934704A - 芯片层叠型半导体装置 - Google Patents

芯片层叠型半导体装置 Download PDF

Info

Publication number
CN1934704A
CN1934704A CNA2005800095161A CN200580009516A CN1934704A CN 1934704 A CN1934704 A CN 1934704A CN A2005800095161 A CNA2005800095161 A CN A2005800095161A CN 200580009516 A CN200580009516 A CN 200580009516A CN 1934704 A CN1934704 A CN 1934704A
Authority
CN
China
Prior art keywords
mentioned
semiconductor chip
interpolation substrate
chip
projections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800095161A
Other languages
English (en)
Other versions
CN100511672C (zh
Inventor
田子雅基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1934704A publication Critical patent/CN1934704A/zh
Application granted granted Critical
Publication of CN100511672C publication Critical patent/CN100511672C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种芯片层叠型半导体装置，其即使在多层层叠的半导体芯片之间进行电连接，也不需要改变半导体芯片的电路构成或搭载转换器电路，即可使用。设于半导体芯片(4)上的贯通布线(5)，经由凸块(3)从厚膜布线接受电源及接地的提供。可在位于上方的半导体芯片(4)的所需位置上以较短的路径提供电源及接地，并且不需要进行再布线，因此不会产生布线电阻变高的问题。因此，可提供半导体装置的动作稳定性。

Description

芯片层叠型半导体装置
技术领域
本发明涉及一种半导体装置，特别是涉及一种芯片层叠型半导体装置。
背景技术
在芯片层叠型的半导体装置中追求小型化、薄型化，一个重要要素就是将多个芯片安装在一个封装中。为了该目的，开发了如下结构的封装：通常在芯片的电路面上正面朝上再搭载一个芯片，并通过丝焊连接引线框及内插基板。
在现有的芯片层叠型半导体装置中，用于增大存储容量的方法包括：引线层叠型方法，正面朝上层叠芯片，并通过丝焊将各个芯片连接到内插基板上；和需要高速进行芯片间的信号传送的正面朝下搭载某个芯片的叠层芯片型方法。
引线层叠型的半导体装置的组装是用引线连接内插基板和各芯片，因此其组装成本比较便宜。因此，在以较低的成本提高安装密度的目的下适于使用。由于层叠的各芯片分别与内插基板连接，因此具有以下优点：即使在层叠不同电源电压的芯片时，只要用不同的引线提供各个电压即可。
图9是现有的引线层叠型的半导体装置的剖视图。位于下方的半导体芯片2经由接合线2b与内插基板1电连接，从内插基板1经由接合线2b提供电源及接地，此外输入到半导体芯片2的电信号及从半导体芯片2输出的电信号，也经由接合线2b在该半导体芯片2与内插基板1之间进行传送。位于上方的半导体芯片4经由接合线4b与内插基板1电连接，从内插基板1经由接合线4b提供电源及接地，此外输入到半导体芯片4的电信号及从半导体芯片4输出的电信号，也经由接合线4b在该半导体芯片4与内插基板1之间进行传送。
但是，在引线层叠型的封装中，需要从层叠的各个芯片暂时连接到内插基板或引线框。连接到内插基板时在内插基板内需要布线的环绕，连接到引线框时在母板内需要布线的环绕。因此，布线变得复杂，所以具有内插基板及母板的成本变高的问题。
此外，在电源及接地的连接中，通常使用直径为20～30μm的接合线，因此为低电阻，很稳定，但关于信号线，因其的连接而增加了寄生电容，具有传送速度下降的问题。进而，因内插基板的布线密度的问题而导致具有高密度安装困难的问题。
另一方面，在叠层芯片型的半导体装置中，经由凸块进行芯片间的连接，因此具有：传送距离变短、可高速传送的优点；以及不受引线环高度的制约而可将封装厚度抑制得较薄的优点(例如参照专利文献1～4)。
图10是现有的叠层芯片型的半导体装置的剖视图。位于下方的半导体芯片2和位于上方的半导体芯片4之间设有凸块3，电连接两个芯片。经由接合线2b向半导体芯片2及4提供电源及接地以及电信号。
专利文献1：特开2002-261232号公报
专利文献2：特开2002-305282号公报
专利文献3：特开2003-110084号公报
专利文献4：特开2003-249622号公报
发明内容
发明要解决的问题
但是，在叠层芯片型的封装中，位于上方的半导体芯片正面朝下与位于下方的半导体芯片连接，电源及接地乃至信号线均与位于下方的半导体芯片连接，因此考虑到因布线电阻引起的电压下降等，位于下方的半导体芯片因与位于上方的半导体芯片连接而需要进行再布线。在通常的再布线中，存在布线电阻变高等问题，无法向半导体装置进行稳定的电源提供。进而在搭载不同电源电压的芯片并与下芯片连接时，需要改变设计而在下芯片上追加转换器，存在增加成本且通用性降低的问题。
本发明的目的在于提供一种芯片层叠型半导体装置，其在叠层芯片型的半导体装置中，即使电连接多层层叠的半导体芯片之间，也不需要改变半导体芯片的电路构成，且不需要搭载转换器电路，即可使用，动作稳定性优异。
用于解决问题的手段
本发明的第一观点涉及的芯片层叠型半导体装置，具有内插基板、和在上述内插基板上层叠搭载有2层以上的多个半导体芯片。上述半导体芯片中的至少一个具有多个贯通布线，向上述2层以上的半导体芯片中的至少一个以上的半导体芯片，从上述内插基板经由上述贯通布线提供至少一个电源及接地。
本发明的第二观点涉及的芯片层叠型半导体装置，具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，在其上表面设有电路面及厚膜布线；第二半导体芯片，被设于上述第一半导体芯片的上方，设有多个贯通布线并在其上表面设有电路面；多个凸块，在上述多个贯通布线及上述厚膜布线之间电连接；和接合线，电连接上述内插基板和上述厚膜布线。从上述内插基板，经由上述接合线、上述厚膜布线、上述多个凸块及上述多个贯通布线，向上述第二半导体芯片的电路面提供至少一个电源及接地。
本发明的第三观点涉及的芯片层叠型半导体装置，具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，在其上表面设有电路面及厚膜布线；第二半导体芯片，被设于上述第一半导体芯片的上方，设有多个贯通布线并在其下表面设有电路面；多个凸块，在上述第二半导体芯片及上述厚膜布线之间电连接；和接合线，电连接上述内插基板和上述厚膜布线。从上述内插基板，经由上述接合线、上述厚膜布线及上述多个凸块，向上述第二半导体芯片的电路面提供电源及接地，并经由上述多个贯通布线及上述接合线，进行上述第二半导体芯片的电路面和上述内插基板之间的电信号的传送。
优选上述厚膜布线的厚度和上述多个凸块的高度相同。可通过镀覆形成上述厚膜布线和上述多个凸块。
本发明的第四观点涉及的芯片层叠型半导体装置，具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，设有多个贯通布线；第二半导体芯片，被设于上述第一半导体芯片的上方，在其下表面设有电路面；多个第一凸块，电连接上述多个贯通布线及上述内插基板；和多个第二凸块，电连接上述多个贯通布线及上述第二半导体芯片。从上述内插基板，经由上述多个第一凸块、上述多个贯通布线、及上述第二凸块，向上述第二半导体芯片的电路面提供至少一个电源及接地。
本发明的第五观点涉及的芯片层叠型半导体装置，具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，在其上表面设有电路面及厚膜布线；隔板，被设于上述第一半导体芯片的上方，设有多个贯通布线；第二半导体芯片，被设于上述隔板的上方，在其下表面设有电路面；多个第一凸块，电连接上述多个贯通布线及上述厚膜布线；多个第二凸块，电连接上述多个贯通布线及上述第二半导体芯片；和接合线，电连接上述内插基板和上述厚膜布线。从上述内插基板，经由上述接合线、上述厚膜布线、上述多个第一凸块、上述多个贯通布线、及上述多个第二凸块，向上述第二半导体芯片的电路面提供至少一个电源及接地。
本发明的第六观点涉及的芯片层叠型半导体装置，具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，设有多个第一贯通布线；隔板，被设于上述第一半导体芯片的上方，设有多个第二贯通布线；第二半导体芯片，被设于上述隔板的上方，在其下表面设有电路面；多个第一凸块，电连接上述内插基板及上述多个第一贯通布线；多个第二凸块，电连接上述多个第一贯通布线及上述多个第二贯通布线；和多个第三凸块，电连接上述多个第二贯通布线及上述第二半导体芯片。从上述内插基板，经由上述多个第一凸块、上述多个第一贯通布线、上述多个第二凸块、上述多个第二贯通布线、及上述多个第三凸块，向上述第二半导体芯片的电路面提供至少一个电源及接地。
本发明的第七观点的芯片层叠型半导体芯片，具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，在其上表面设有电路面及厚膜布线；第二半导体芯片，被设于上述第一半导体芯片的上方，设有多个贯通布线；第三半导体芯片，被设于上述第二半导体芯片的上方，在其下表面设有电路面；多个第一凸块，电连接上述多个贯通布线及上述厚膜布线；多个第二凸块，电连接上述多个贯通布线及上述第二半导体芯片；和接合线，电连接上述内插基板和上述厚膜布线。从上述内插基板，经由上述接合线、上述厚膜布线、上述多个第一凸块、上述多个贯通布线、及上述多个第二凸块，向上述第三半导体芯片的电路面提供至少一个电源及接地。
优选的是，提供上述电源及接地的、各个上述半导体芯片的多个布线，被并排设于各个上述半导体芯片上，并分别与上述内插基板内、上述半导体芯片内、或上述隔板内的单独的布线并排连接。
发明的效果
在本发明中，利用贯通布线向多层层叠的半导体芯片提供至少一个电源及接地，因此能分别以较短的路径向半导体芯片上的各电路提供电源电压。因此，即使电连接多层层叠的半导体芯片之间，也不需要考虑因布线电阻引起的电压下降，所以不需要改变半导体芯片的电路构成、也不需要搭载转换器电路，即可进行使用，可提供动作稳定性优异的半导体装置。这在经由贯通布线传送信号时也同样。
附图说明
图1是本发明第一实施方式的芯片层叠型半导体装置的剖视图。
图2是本发明第二实施方式的芯片层叠型半导体装置的剖视图。
图3是本发明第三实施方式的芯片层叠型半导体装置的剖视图。
图4是本发明第四实施方式的芯片层叠型半导体装置的剖视图。
图5是本发明第五实施方式的芯片层叠型半导体装置的剖视图。
图6是本发明第六实施方式的芯片层叠型半导体装置的剖视图。
图7是本发明第七实施方式的芯片层叠型半导体装置的剖视图。
图8是表示凸块3和厚膜布线2c的实施方式的图。
图9是现有的电线层叠型半导体装置的剖视图。
图10是现有的叠层芯片(chip-on-chip)型半导体装置的剖视图。
标号说明
1内插基板
2、4半导体芯片
2a、4a电路面
2b、4b接合线
3凸块
5贯通布线
6焊球
7隔板
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。图1是本发明的第一实施方式的芯片层叠型半导体装置的剖视图。在内插基板1上搭载有半导体芯片2。在半导体芯片2的上表面形成有电路面2a及厚膜布线2c(参照图8)。在半导体芯片2上搭载有具备多个贯通布线5的半导体芯片4。多个贯通布线5的各自的下部经由凸块3与半导体芯片2的厚膜布线2c连接，贯通布线5的上部与形成于半导体芯片4的上表面上的电路面4a连接。经由凸块3连接半导体芯片2和半导体芯片4。形成于半导体芯片2的上表面上的厚膜布线2c经由接合线2b与内插基板1连接。形成于半导体芯片4的上表面上的电路面4a经由接合线4b与内插基板1连接。这些的整体由树脂密封而被封装。焊球6将内插基板1粘接到其他基板上，并且将内插基板1内的布线与其他基板的布线连接。
接下来，对本发明的第一实施方式的芯片层叠型半导体装置的动作进行说明。电源及接地(ground)经由接合线2b被提供到形成于半导体芯片2的上表面上的厚膜布线2c。提供到厚膜布线2c的电源及接地，被提供到半导体芯片2上的电路面2b中的电路。此外，提供到厚膜布线2c的电源及接地，经由厚膜布线2c、凸块3及贯通布线5，被提供到形成于半导体芯片4的上表面上的电路面4a。输入到半导体芯片2上的电路面2a的电信号、及从半导体芯片2上的电路面2a输出的电信号，经由接合线2b在该半导体芯片2与内插基板1之间进行传送，输入到半导体芯片4上的电路面4a的电信号、及从半导体芯片4上的电路面4a输出的电信号，经由接合线4b在该半导体芯片4与内插基板1之间进行传送。
接下来，对本发明的第一实施方式的芯片层叠型半导体装置的效果进行说明。在本实施方式中，在半导体芯片2及4与内插基板1之间分别经由接合线2b及4b传送电信号，另一方面位于上方的半导体芯片4上设置的贯通布线5经由凸块3从厚膜布线2c接受电源及接地的提供，因此可在位于上方的半导体芯片4的所需位置上以较短的路径提供电源及接地，并且不需要进行再布线，所以不会产生布线电阻变高的问题。因此提高了半导体装置的动作稳定性。以往，通过接合线或凸块从半导体芯片2向半导体芯片4提供电源及接地，因此考虑到因芯片内的布线电阻而引起的电压下降，需要进行再布线。
接下来，对本发明的第二实施方式进行说明。而在第二实施方式中，对于与第一实施方式相同的构成要素，标以相同标号并省略其详细说明。
图2是本发明的第二实施方式的芯片层叠型半导体装置的剖视图。第二实施方式的芯片层叠型半导体装置，在正面朝下地层叠位于上方的半导体芯片4这一点上与第一实施方式的构成不同。位于上方的半导体芯片4的电路面4a经由凸块3与位于下方的半导体芯片2的电路面2a连接。此外，电路面4a经由贯通布线5及接合线4c与内插基板1连接。整体由树脂密封而被封装。焊球6，将内插基板1粘接到其他基板上，并将内插基板1内的布线与其他基板的布线连接。
对本发明的第二实施方式的动作进行说明。提供到半导体芯片4的电路面4a的电源及接地，从内插基板1经由接合线2b、厚膜布线2c、凸块3进行提供。输入到半导体芯片4的电路面4a的电信号、及从半导体芯片4的电路面4a输出的电信号，经由贯通布线5及接合线4b，在该半导体芯片4与内插基板1之间进行传送。
本发明的第二实施方式的效果与第一实施方式相同。
接下来，对本发明的第三实施方式进行说明。而在第三实施方式中，对于与第一及第二实施方式相同的构成要素，标以相同标号并省略其详细说明。
图3是本发明的第三实施方式的芯片层叠型半导体装置的剖视图。第三实施方式的芯片层叠型半导体装置，在以下两个方面上与第一及第二实施方式不同：在位于下方的半导体芯片2上设置贯通布线5；以及没有设置连接内插基板1和半导体芯片4的接合线。设于半导体芯片2上的贯通布线5的下部通过凸块3与内插基板1连接，上部通过凸块3与位于上方的半导体芯片4连接。整体由树脂密封而被封装。焊球6将内插基板1粘接到其他基板上，并且将内插基板1内的布线与其他基板的布线连接。
接下来，对本发明的第三实施方式的芯片层叠型半导体装置的动作进行说明。半导体芯片2的电源及接地经由接合线2b被提供到厚膜布线2c。提供到厚膜布线2c的电源及接地，被提供到半导体芯片2上的电路面2a中的电路。半导体芯片4的电源及接地，从内插基板1经由贯通布线5及配置于其上下的凸块3进行提供。输入到半导体芯片2的电信号、及从半导体芯片2输出的电信号，经由接合线2c在该半导体芯片2与内插基板1之间进行传送。输入到半导体芯片4的电信号、及从半导体芯片4输出的电信号，经由接合线2c、厚膜布线2a及凸块3，在该半导体芯片4与内插基板1之间进行传送。此外，也可经由半导体芯片2的贯通布线5及设于其上下的凸块3，在该半导体芯片4与内插基板1之间进行传送。
接下来，对本发明的第三实施方式的芯片层叠型半导体装置的效果进行说明。在本实施方式中，半导体芯片4的电源及接地，从内插基板1经由贯通布线5及配置于其上下的凸块3进行提供，与提供到半导体芯片2的电源及接地不同而以较短的路径进行提供，因此提高了作为半导体装置的动作稳定性。此外，从内插基板1经由贯通布线5及配置于其上下的凸块3向配置于上方的半导体芯片4的所需位置直接提供电源及接地，因此即使在半导体芯片2的上方层叠半导体芯片4也不需要进行电路的再构成。进而，在组合不同的功能构成系统级封装时，半导体芯片4和半导体芯片2的动作电压不同的情况较多，但即使两者的动作电压不同，由于是以与半导体芯片2的动作电源不同的路径、即以从内插基板1经由贯通布线5及配置于其上下的凸块3直接提供的路径，将电源及接地提供到位于上方的半导体芯片4的表面上形成的电路，因此不需要在下芯片上追加转换器。进而，由于经由凸块3进行半导体芯片2及4间的电信号的交换，因此还具有可高速进行作为半导体装置的输出的效果。
接下来，对本发明的第四实施方式进行说明。而在第四实施方式中，对于与第三实施方式相同的构成要素，标以相同标号并省略其详细说明。
图4是表示本发明的第四实施方式的芯片层叠型半导体装置的剖视图。第四实施方式的芯片层叠型半导体装置，在以下方面与第三实施方式的构成不同：没有设置连接半导体基板1和半导体芯片2的接合线，不存在接合线，而是另外在贯通布线5的下部以外、在半导体芯片2和内插基板1之间设置凸块3。整体由树脂密封而被封装。焊球6，将内插基板1粘接到其他基板上，并且将内插基板1内的布线与其他基板的布线连接。
接下来，对本发明的第四实施方式的芯片层叠型半导体装置的动作进行说明。半导体芯片2的电源及接地，经由设于贯通布线5的下部以外的、半导体芯片2和内插基板1之间的凸块3进行提供。半导体芯片4的电源及接地，与第三实施方式同样地，从内插基板1经由贯通布线5及配置于其上下的凸块3进行提供。输入到半导体芯片2的电信号、及从半导体芯片2输出的电信号，经由设于贯通布线5的下部以外的、半导体芯片2和内插基板1之间的凸块3，在该半导体芯片2与内插基板1之间进行传送。输入到半导体芯片4的电信号、及从半导体芯片4输出的电信号，经由贯通布线及配置于其上下的凸块3，在该半导体芯片4与内插基板1之间进行传送。
接下来，对本发明的第四实施方式的芯片层叠型半导体装置的效果进行说明。在本实施方式中，半导体芯片4的电源及接地，从内插基板1经由半导体芯片2的贯通布线5及配置于其上下的凸块3进行提供，与提供到半导体芯片2的路径不同。因此，即使在半导体芯片2上层叠半导体芯片4，也不需要改变半导体芯片2的电路构成。此外，即使半导体芯片2和半导体芯片4的动作电压不同，也不需要在半导体芯片2上设置转换器。因此，可以稳定地提供半导体芯片2及4的动作电源。此外，凸块3用于向半导体芯片2输入电信号时的传送、及从半导体芯片2输出电信号时的传送，贯通布线5及其上下的凸块3用于向半导体芯片4输入电信号时的传送、及从半导体芯片4输出电信号时的传送。因此，上下芯片间的传送距离变短，可实现信号传送的高速化。进而，经由凸块3进行半导体芯片2及半导体芯片4之间的电信号的交换，因此还具有可高速进行作为半导体装置的输出的效果。进而，由于没有使用接合线，因此可以使半导体装置整体小型化。
接下来，对本发明的第五实施方式进行说明。而在第五实施方式中，对于与第一～第四实施方式相同的构成要素，标以相同标号并省略其详细说明。
图5是本发明的第五实施方式的芯片层叠型半导体装置的剖视图。第五实施方式的芯片层叠型半导体装置在以下方面与第一～第四实施方式不同：在半导体芯片2及4之间插入具有贯通布线5的隔板7。整体由树脂密封而被封装。隔板7是电绝缘性的某种材料即可。焊球6，将内插基板1粘接到其他基板上，并且将内插基板1内的布线与其他基板的布线连接。
接下来，对本发明的第五实施方式的芯片层叠型半导体装置的动作进行说明。电源及接地，经由接合线2c被提供到形成于半导体芯片2的上表面上的厚膜布线2a。提供到厚膜布线2a的电源及接地被提供到半导体芯片2上的电路面2b中的电路。此外，经由厚膜布线2a、设于贯通布线5的上下的凸块3、及贯通布线5，向形成于半导体芯片4的下表面上的电路面4a提供电源及接地。输入到半导体芯片2上的电路面2a的电信号、及从半导体芯片2上的电路面2a输出的电信号，经由接合线2b在该半导体芯片2与内插基板1之间进行传送，输入到半导体芯片4上的电路面4a的电信号、及从半导体芯片4上的电路面4a输出的电信号，经由设于贯通布线的上下的凸块3、贯通布线5、厚膜布线2a、及接合线2c，在该半导体芯片4与内插基板1之间进行传送。
接下来，对本发明的第五实施方式的芯片层叠型半导体装置的效果进行说明。在本实施方式中，在半导体芯片2及4之间插入具有贯通布线5的隔板7，因此不需要对配置于上方的半导体芯片4的大小进行制约。这是因为，由于隔板7确保了半导体芯片2及半导体芯片4之间的间隙，因此即使半导体芯片4比半导体芯片2大，也可配置连接半导体芯片2和内插基板之间的接合线2b。此外，提供到半导体芯片4的电源及接地，经由接合线2b、厚膜布线2c、设于贯通布线5的上下的凸块3、及贯通布线5进行提供，因此可在位于上方的半导体芯片4的所需位置以较短的路径提供电源及接地，并且不需要进行再布线，因此不会产生因再布线引起的布线电阻变高的问题。因此，提高了半导体装置的动作稳定性。进而，经由贯通布线5及设于贯通布线5的上下的凸块3进行半导体芯片2及4之间的电信号的交换，因此还具有可高速进行作为半导体装置的输出的效果。
接下来，对本发明的第六实施方式进行说明。而在第六实施方式中，对于与第五实施方式相同的构成要素，标以相同标号并省略其详细说明。
图6是本发明的第六实施方式的芯片层叠型半导体装置的剖视图。第六实施方式的芯片层叠型半导体装置在以下方面与第五实施方式不同：在半导体芯片2上设置贯通布线5并在其下设置凸块3，并且去除了接合线2c。整体由树脂密封而被封装。焊球6，将内插基板1粘接到其他基板上，并将内插基板1内的布线与其他基板的布线连接。
接下来，对本发明的第六实施方式的芯片层叠型半导体装置的动作进行说明。半导体芯片2的电源及接地，经由设于贯通布线5的下部以外的、半导体芯片2和内插基板1之间的凸块3进行提供。半导体芯片4的电源及接地，从内插基板1经由半导体芯片2的贯通布线5、隔板7的贯通布线5、及配置于各贯通布线5的上下的凸块3进行提供。输入到半导体芯片2的电信号、及从半导体芯片2输出的电信号，经由设于贯通布线5的下部以外的、半导体芯片2和内插基板1之间的凸块3，在该半导体芯片2与内插基板1之间进行传送。输入到半导体芯片4的电信号、及从半导体芯片4输出的电信号，经由半导体芯片2的贯通布线5、隔板7的贯通布线5、及配置于各贯通布线5的上下的凸块3，在该半导体芯片4与内插基板1之间进行传送。
接下来，对本发明的第六实施方式的芯片层叠型半导体装置的效果进行说明。在本实施方式中，半导体芯片4的电源及接地，经由半导体芯片2的贯通布线5、隔板7的贯通布线5、及配置于各贯通布线5的上下的凸块3，从内插基板1进行提供，与提供到半导体芯片2的路径不同。因此，即使在半导体芯片2上层叠半导体芯片4，也不需要改变半导体芯片2的电路构成。此外，即使半导体芯片2和半导体芯片4的动作电压不同，也不需要在半导体芯片2上设置转换器。因此，可以稳定地提供半导体芯片2及4的动作电源。此外，凸块3用于向半导体芯片2输入电信号时的传送及从半导体芯片2输出电信号时的传送，半导体芯片2的贯通布线5、隔板7的贯通布线5、及各贯通布线5上下的凸块3，用于向半导体芯片4输入电信号时的传送及从半导体芯片4输出电信号时的传送。因此，上下芯片间的传送距离变短，可实现信号传送的高速化。进而，半导体芯片2及半导体芯片4间的电信号的交换，也经由半导体芯片2的贯通布线5、隔板7的贯通布线5、及各贯通布线5上下的凸块3来进行，因此还具有可高速进行作为半导体装置的输出的效果。进而，由于没有使用接合线，因此可使半导体装置整体小型化。
接下来，对本发明的第七实施方式进行说明。而在第七实施方式中，对于与第一～第六实施方式相同的构成要素，标以相同标号并省略其详细说明。
图7是本发明的第七实施方式的芯片层叠型半导体装置的剖视图。第七实施方式的芯片层叠型半导体装置在以下方面与第一～第六实施方式不同：在半导体芯片2及4之间插入具有贯通布线5的半导体芯片8。整体由树脂密封而被封装。焊球6，将内插基板1与其他基板粘接，并将内插基板1内的布线与其他基板的布线连接。
本实施方式层叠了三个半导体芯片，但动作及效果与层叠两个半导体芯片时基本相同。而由于层叠有三个半导体芯片，因此可高密度地层叠多个半导体芯片。
接下来，对用于使电源及接地进一步稳定的凸块3和厚膜布线2c的实施方式进行说明。图8是表示凸块3和厚膜布线2c的实施方式的图。在半导体芯片2上通过镀覆形成连接用的凸块，并可通过与凸块3的形成同时地形成厚膜布线2c，进一步使动作稳定。这是因为，通过同时形成凸块3及厚膜布线2c，使凸块3和厚膜布线2c的厚度相等，因此不会产生厚膜布线2c的厚度比凸块3的厚度大的情况，而可同时增加厚膜布线2c的厚度和凸块3的厚度。厚膜布线2c的厚度增加时可得到低电阻的布线。此外，厚膜布线2c的厚度和凸块3的厚度相同时，不会产生厚膜布线2c和凸块3的连接故障。进而，增加厚膜布线2c的厚度时，可流动的电流量增多，因此即使与厚膜布线2c连接的布线的数量变多，厚膜布线2c也可向这些布线提供电源及接地。因此即使不进行层叠搭载的半导体芯片的电路变更及内插基板内的再布线，也可在半导体芯片上层叠半导体芯片，还会产生成本优势。
如上所述，贯通布线5可提高向半导体芯片上搭载的半导体芯片提供电源及接地时的动作稳定性。进而，如上述几个实施方式的效果所述，也可将贯通布线5用于电信号的提供，此时电极间的连接距离变短，因此有利于高速化等信号传送特性的提高。
如本发明所示，通过经由贯通布线向半导体芯片提供电源及接地，可在因LSI内的布线环绕而产生IR下降(电源电压的下降)的LSI芯片的特定电路中，以最短的布线距离提供电源。特别是从芯片端部提供电压时，在芯片中央部电压下降变大，而为了尽可能减小该电压下降，优选在芯片中央部设置贯通布线，并将电源及接地与该贯通布线连接。另外，有时设有多个电源及接地，但此时由贯通布线提供的电源及接地可以不是所有的电源及接地，而只是其一部分。即，只要将至少一个电源及接地与贯通布线连接即可。也可由贯通布线提供所有的电源。关于接地，通常为了确保电源电压，而与电源成对地被提供。
还可经由贯通布线传送信号。即，不限于电源及接地，也可将贯通布线用于信号传送，也可兼用于电源及接地、及信号传送。
此外，上述实施方式为BGA(球栅阵列)类型的封装，但本发明也可适用于QFP(方形扁平式封装)类型等所有的层叠型封装。
产业上的可利用性
本发明的芯片层叠型半导体装置，可应用于BGA及QFP等层叠型封装。

Claims (11)

1.一种芯片层叠型半导体装置，其特征在于，
具有内插基板、和在上述内插基板上层叠搭载有2层以上的多个半导体芯片，上述半导体芯片中的至少一个具有多个贯通布线，从上述内插基板经由上述贯通布线向至少一个上述半导体芯片提供至少一个电源及接地。
2.一种芯片层叠型半导体装置，其特征在于，
具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，在其上表面设有电路面及厚膜布线；第二半导体芯片，被设于上述第一半导体芯片的上方，设有多个贯通布线并在其上表面设有电路面；多个凸块，在上述多个贯通布线及上述厚膜布线之间电连接；和接合线，电连接上述内插基板和上述厚膜布线，
从上述内插基板，经由上述接合线、上述厚膜布线、上述多个凸块及上述多个贯通布线，向上述第二半导体芯片的电路面提供至少一个电源及接地。
3.一种芯片层叠型半导体装置，其特征在于，
具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，在其上表面设有电路面及厚膜布线；第二半导体芯片，被设于上述第一半导体芯片的上方，设有多个贯通布线并在其下表面设有电路面；多个凸块，在上述第二半导体芯片及上述厚膜布线之间电连接；和接合线，电连接上述内插基板和上述厚膜布线，
从上述内插基板，经由上述接合线、上述厚膜布线及上述多个凸块，向上述第二半导体芯片的电路面提供电源及接地，并经由上述多个贯通布线及上述接合线，进行上述第二半导体芯片的电路面和上述内插基板之间的电信号的传送。
4.根据权利要求2或3所述的芯片层叠型半导体装置，其特征在于，上述厚膜布线的厚度和上述多个凸块的高度相同。
5.根据权利要求4所述的芯片层叠型半导体装置，其特征在于，通过镀覆形成上述厚膜布线和上述多个凸块。
6.一种芯片层叠型半导体装置，其特征在于，
具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，设有多个贯通布线；第二半导体芯片，被设于上述第一半导体芯片的上方，在其下表面设有电路面；多个第一凸块，电连接上述多个贯通布线及上述内插基板；和多个第二凸块，电连接上述多个贯通布线及上述第二半导体芯片，
从上述内插基板，经由上述多个第一凸块、上述多个贯通布线、及上述第二凸块，向上述第二半导体芯片的电路面提供至少一个电源及接地。
7.一种芯片层叠型半导体装置，其特征在于，
具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，在其上表面设有电路面及厚膜布线；隔板，被设于上述第一半导体芯片的上方，设有多个贯通布线；第二半导体芯片，被设于上述隔板的上方，在其下表面设有电路面；多个第一凸块，电连接上述多个贯通布线及上述厚膜布线；多个第二凸块，电连接上述多个贯通布线及上述第二半导体芯片；和接合线，电连接上述内插基板和上述厚膜布线，
从上述内插基板，经由上述接合线、上述厚膜布线、上述多个第一凸块、上述多个贯通布线、及上述多个第二凸块，向上述第二半导体芯片的电路面提供至少一个电源及接地。
8.一种芯片层叠型半导体装置，其特征在于，
具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，设有多个第一贯通布线；隔板，被设于上述第一半导体芯片的上方，设有多个第二贯通布线；第二半导体芯片，被设于上述隔板的上方，在其下表面设有电路面；多个第一凸块，电连接上述内插基板及上述多个第一贯通布线；多个第二凸块，电连接上述多个第一贯通布线及上述多个第二贯通布线；和多个第三凸块，电连接上述多个第二贯通布线及上述第二半导体芯片，
从上述内插基板，经由上述多个第一凸块、上述多个第一贯通布线、上述多个第二凸块、上述多个第二贯通布线、及上述多个第三凸块，向上述第二半导体芯片的电路面提供至少一个电源及接地。
9.一种芯片层叠型半导体芯片，其特征在于，
具有：内插基板；第一半导体芯片，被设于上述内插基板的上方，在其上表面设有电路面及厚膜布线；第二半导体芯片，被设于上述第一半导体芯片的上方，设有多个贯通布线；第三半导体芯片，被设于上述第二半导体芯片的上方，在其下表面设有电路面；多个第一凸块，电连接上述多个贯通布线及上述厚膜布线；多个第二凸块，电连接上述多个贯通布线及上述第二半导体芯片；和接合线，电连接上述内插基板和上述厚膜布线，
从上述内插基板，经由上述接合线、上述厚膜布线、上述多个第一凸块、上述多个贯通布线、及上述多个第二凸块，向上述第三半导体芯片的电路面提供至少一个电源及接地。
10.根据权利要求1～9中任意一项所述的芯片层叠型半导体装置，其特征在于，
提供上述电源及接地的、各个上述半导体芯片的多个布线，被并排设于各个上述半导体芯片上，并分别与上述内插基板内、上述半导体芯片内、或上述隔板内的单独的布线并排连接。
11.根据权利要求1、2、6～9的任意一项所述的芯片层叠型半导体装置，其特征在于，经由上述贯通布线，除了提供上述至少一个电源及接地外，还传送信号。
CNB2005800095161A 2004-03-25 2005-03-25 芯片层叠型半导体装置 Expired - Fee Related CN100511672C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004089199 2004-03-25
JP089199/2004 2004-03-25

Publications (2)

Publication Number Publication Date
CN1934704A true CN1934704A (zh) 2007-03-21
CN100511672C CN100511672C (zh) 2009-07-08

Family

ID=35056482

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800095161A Expired - Fee Related CN100511672C (zh) 2004-03-25 2005-03-25 芯片层叠型半导体装置

Country Status (4)

Country Link
US (1) US20080217767A1 (zh)
JP (1) JP5010275B2 (zh)
CN (1) CN100511672C (zh)
WO (1) WO2005093834A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103262239A (zh) * 2010-12-03 2013-08-21 吉林克斯公司 具有堆迭电源转换器的半导体元件
CN112771655A (zh) * 2018-09-28 2021-05-07 株式会社索思未来 半导体集成电路装置以及半导体封装件构造
CN114937466A (zh) * 2022-05-24 2022-08-23 广州城建职业学院 一种计算机磁盘阵列用集成供电接口的模块化硬盘连接装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP2007294652A (ja) * 2006-04-25 2007-11-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
JP4858692B2 (ja) * 2006-06-22 2012-01-18 日本電気株式会社 チップ積層型半導体装置
US20080001271A1 (en) * 2006-06-30 2008-01-03 Sony Ericsson Mobile Communications Ab Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
KR100809696B1 (ko) 2006-08-08 2008-03-06 삼성전자주식회사 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
JP4580004B2 (ja) * 2008-05-28 2010-11-10 パナソニック株式会社 半導体装置
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP2012009717A (ja) * 2010-06-26 2012-01-12 Zycube:Kk 半導体チップ及びそれを搭載した半導体モジュール
US9502079B2 (en) * 2011-02-01 2016-11-22 3M Innovative Properties Company Passive interface for an electronic memory device
US9287249B2 (en) * 2012-04-11 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
JP6515724B2 (ja) * 2015-07-31 2019-05-22 富士通株式会社 半導体装置
US10410969B2 (en) * 2017-02-15 2019-09-10 Mediatek Inc. Semiconductor package assembly

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548001A (ja) * 1991-08-19 1993-02-26 Fujitsu Ltd 半導体集積回路の実装方法
JP2988045B2 (ja) * 1991-09-13 1999-12-06 富士通株式会社 ベアチップの構造およびベアチップの実装構造
JPH05109977A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp 半導体装置
JPH05129516A (ja) * 1991-11-01 1993-05-25 Hitachi Ltd 半導体装置
JPH11163251A (ja) * 1997-11-28 1999-06-18 Matsushita Electron Corp 半導体装置
BR9916684A (pt) * 1998-12-30 2001-09-25 Infineon Technologies Ag Sistema de semicondutor verticalmente integrado
JP2000243906A (ja) * 1999-02-18 2000-09-08 Sharp Corp 半導体装置及びその製造方法
JP2001257307A (ja) * 2000-03-09 2001-09-21 Sharp Corp 半導体装置
JP3854054B2 (ja) * 2000-10-10 2006-12-06 株式会社東芝 半導体装置
JP2002305282A (ja) * 2001-04-06 2002-10-18 Shinko Electric Ind Co Ltd 半導体素子とその接続構造及び半導体素子を積層した半導体装置
JP2002343930A (ja) * 2001-05-16 2002-11-29 Fujitsu Ltd 半導体装置
JP2003152014A (ja) * 2001-11-09 2003-05-23 Shinko Electric Ind Co Ltd 半導体装置の製造方法及び半導体装置
US6635970B2 (en) * 2002-02-06 2003-10-21 International Business Machines Corporation Power distribution design method for stacked flip-chip packages
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
JP3880572B2 (ja) * 2003-10-31 2007-02-14 沖電気工業株式会社 半導体チップ及び半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103262239A (zh) * 2010-12-03 2013-08-21 吉林克斯公司 具有堆迭电源转换器的半导体元件
US9177944B2 (en) 2010-12-03 2015-11-03 Xilinx, Inc. Semiconductor device with stacked power converter
CN103262239B (zh) * 2010-12-03 2016-01-20 吉林克斯公司 具有堆迭电源转换器的半导体元件
CN112771655A (zh) * 2018-09-28 2021-05-07 株式会社索思未来 半导体集成电路装置以及半导体封装件构造
CN114937466A (zh) * 2022-05-24 2022-08-23 广州城建职业学院 一种计算机磁盘阵列用集成供电接口的模块化硬盘连接装置
CN114937466B (zh) * 2022-05-24 2024-01-12 广州城建职业学院 集成供电接口的模块化硬盘连接装置

Also Published As

Publication number Publication date
CN100511672C (zh) 2009-07-08
JPWO2005093834A1 (ja) 2008-02-14
US20080217767A1 (en) 2008-09-11
JP5010275B2 (ja) 2012-08-29
WO2005093834A1 (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
CN1934704A (zh) 芯片层叠型半导体装置
US7446420B1 (en) Through silicon via chip stack package capable of facilitating chip selection during device operation
CN1193424C (zh) 半导体装置
CN1148804C (zh) 高集成度芯片上芯片封装
CN1266764C (zh) 半导体器件及其制造方法
US6812580B1 (en) Semiconductor package having optimized wire bond positioning
US20070235215A1 (en) Multiple flip-chip integrated circuit package system
CN1169216C (zh) 半导体集成电路器件
US8026586B2 (en) Semiconductor package
CN1945817A (zh) 半导体器件及其制造方法
CN1612340A (zh) 具有多个倒装芯片的多芯片封装及其制造方法
CN1641874A (zh) 多芯片封装
JP2007053121A (ja) 半導体装置、積層型半導体装置、及び配線基板
KR20100088514A (ko) 반도체 패키지
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
JP2001156251A (ja) 半導体装置
TWI395273B (zh) 多晶片堆疊結構及其製法
CN1228839C (zh) 一种多晶粒封装结构
CN1808711A (zh) 封装体及封装体模块
US8618637B2 (en) Semiconductor package using through-electrodes having voids
CN101465341B (zh) 堆叠式芯片封装结构
CN1441495A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN110634830B (zh) 一种多芯片集成的封装方法和结构
US6538307B1 (en) Packaging substrate comprising staggered vias
CN2896524Y (zh) 封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20160325

CF01 Termination of patent right due to non-payment of annual fee