JP5010275B2 - チップ積層型半導体装置 - Google Patents
チップ積層型半導体装置 Download PDFInfo
- Publication number
- JP5010275B2 JP5010275B2 JP2006511531A JP2006511531A JP5010275B2 JP 5010275 B2 JP5010275 B2 JP 5010275B2 JP 2006511531 A JP2006511531 A JP 2006511531A JP 2006511531 A JP2006511531 A JP 2006511531A JP 5010275 B2 JP5010275 B2 JP 5010275B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- interposer substrate
- chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【0001】
本発明は半導体装置に関し、特にチップ積層型の半導体装置に関する。
【背景技術】
【0002】
チップ積層型の半導体装置では、小型化、薄型化が求められ、1つのパッケージに複数のチップを実装することが重要な要素の一つとなっている。この目的のために、通常、チップの回路面上にもう1つのチップをフェイスアップで搭載し、ワイヤボンディングにより、リードフレーム及びインターポーザー基板に接続する構造のパッケージが開発されている。
【0003】
従来のチップ積層型の半導体装置においてメモリ容量を増すためになされている方法には、フェイスアップにチップを積層し、各々のチップをインターポーザー基板にワイヤボンディングにより接続するワイヤ積層型の方法と、チップ間の信号伝送を高速に行う必要のあるチップをフェイスダウンで搭載するチップオンチップ型の方法がある。
【0004】
ワイヤ積層型の半導体装置の組立はインターポーザー基板と各チップをワイヤで接続するため、その組立コストは比較的安価である。そのため、比較的低コストに実装密度を高める目的で使用するのに適している。積層された各チップは夫々インターポーザー基板と接続されるため、異なる電源電圧のチップを積層する場合でも、夫々の電圧を夫々のワイヤによって供給すれば良いという利点がある。
【0005】
図9は、従来のワイヤ積層型の半導体装置の断面図である。下に位置する半導体チップ2はボンディングワイヤ2bを介してインターポーザー基板1と電気的に接続しており、ボンディングワイヤ2bを介して電源及びグランドがインターポーザー基板1から供給され、また、半導体チップ2に入力される電気信号及び半導体チップ2から出力される電気信号もボンディングワイヤ2bを介してインターポーザー基板1との間を伝送される。上に位置する半導体チップ4はボンディングワイヤ4bを介してインターポーザー基板1と電気的に接続しており、ボンディングワイヤ4bを介して電源及びグランドがインターポーザー基板1から供給され、また、半導体チップ4に入力される電気信号及び半導体チップ4から出力される電気信号もボンディングワイヤ4bを介してインターポーザー基板1との間を伝送される。
【0006】
しかしながら、ワイヤ積層型のパッケージでは、積層した夫々のチップから一旦インターポーザー基板又はリードフレームに接続する必要がある。インターポーザー基板に接続した場合にはインターポーザー基板内で配線の引き回しが必要となり、リードフレームに接続した場合にはマザーボード内で配線の引き回しが必要となる。このため、配線が複雑化することからインターポーザー基板及びマザーボードのコストが高くなるといった問題点がある。
【0007】
また、電源及びグランドの接続では、通常、直径が20乃至30μmのボンディングワイヤを使用するため低抵抗であり、安定するが、信号線についてはその接続により寄生容量が増すことになり伝送速度が低下するといった問題点がある。更に、インターポーザー基板の配線密度の問題点から高密度実装が困難になるという問題点がある。
【0008】
一方、チップオンチップ型の半導体装置では、チップ間の接続に用いられるバンプを介して接続するため、伝送距離が短く高速伝送が可能な利点及びワイヤループ高さの制約がなくなるためパッケージ厚を薄く抑えることができる利点等がある(例えば、特許文献1乃至4参照。)。
【0009】
図10は、従来のチップオンチップ型の半導体装置の断面図である。下に位置する半導体チップ2と上に位置する半導体チップ4との間にはバンプ3が設けられ、両チップを電気的に接続している。半導体チップ2及び4に供給される電源及びグランド並びに電気信号はボンディングワイヤ2bを介して行われる。
【0010】
【特許文献1】
特開2002−261232号公報
【特許文献2】
特開2002−305282号公報
【特許文献3】
特開2003−110084号公報
【特許文献4】
特開2003−249622号公報
【発明の開示】
【発明が解決しようとする課題】
【0011】
しかし、チップオンチップ型のパッケージにおいては、上に位置する半導体チップはフェイスダウンで下に位置する半導体チップに接続され、電源及びグランドを含み信号線も全て下に位置する半導体チップと接続されることになるため、配線抵抗による電圧降下等を考慮して下に位置する半導体チップは上に位置する半導体チップを接続するために再配線する必要がある。通常の再配線では配線抵抗が高くなる等の問題があり、半導体装置に安定した電源供給をすることはできない。さらに異なる電源電圧のチップを搭載し、下チップと接続する場合、下チップにコンバーターを追加する必要が生じる等の設計変更が必要となり、コストが増加するとともに、汎用性が低下するという問題がある。
【0012】
本発明の目的は、チップオンチップ型の半導体装置において、複数段に積層された半導体チップ同士を電気的に接続しても、半導体チップの回路構成を変えることを要せず、またコンバーター回路の搭載も要せずに使用することができる動作安定性に優れたチップ積層型半導体装置を提供することにある。
【課題を解決するための手段】
【0013】
本発明の第1の観点に係るチップ積層型半導体装置は、インターポーザー基板と、前記インターポーザー基板上に2段以上に重ねて搭載された複数個の半導体チップとを有し、前記複数個の半導体チップは、厚さ方向を貫通する複数の貫通配線、下面に配置された回路面を備えた第1の半導体チップと、前記第1の半導体チップの上方に設けられ下面に回路面を備えた第2の半導体チップとで構成され、前記複数の貫通配線の上下に配置される第1のバンプと、前記第1の半導体チップ及び前記第2の半導体チップとの間に配置され、当該貫通配線の上下部以外に設けられた第2のバンプと、前記第1の半導体チップ及び前記インターポーザー基板との間に配置され、前記貫通配線の上下部以外に設けられた第3のバンプと、を含み、前記第1の半導体チップ、前記第2の半導体チップ及び前記インターポーザー基板の間を電気的に接続する複数のバンプを有し、前記第2の半導体チップの回路面に、前記複数の貫通配線及び該各貫通配線の上下に配置される前記第1のバンプを介して少なくとも1個の電源及びグランドが前記インターポーザー基板から供給され、前記第1のバンプ及び前記貫通配線は、前記第2の半導体チップと前記インターポーザー基板との間で入出力される電気信号を伝送し、かつ、前記第3のバンプは、前記第1の半導体チップと前記インターポーザー基板との間で入出力される電気信号を伝送し、前記第1の半導体チップには、前記インターポーザー基板から前記第3のバンプを介して電源及びグランドが供給される。
【0014】
本発明の第2の観点に係るチップ積層型半導体装置は、インターポーザー基板と、前記インターポーザー基板上に2段以上に重ねて搭載された複数個の半導体チップとを有し、前記複数個の半導体チップは、厚さ方向を貫通する複数の貫通配線、下面に配置された回路面を備えた第1の半導体チップと、前記第1の半導体チップの上方に設けられ下面に回路面を備えた第2の半導体チップとで構成され、前記第1の半導体チップと前記第2の半導体チップとの間に、前記厚さ方向を貫通する複数の貫通配線が形成されたスペーサが挿入され、前記複数の貫通配線の上下に配置される第1のバンプと、前記第1の半導体チップ及び前記インターポーザー基板との間に配置され、当該貫通配線の上下部以外に設けられた第3のバンプと、を含み、前記第1の半導体チップ、前記第2の半導体チップ及び前記インターポーザー基板の間を電気的に接続する複数のバンプを有し、前記第2の半導体チップの回路面に、前記第1の半導体チップ及び前記スペーサに形成された前記複数の貫通配線、並びに該各貫通配線の上下に配置される前記第1のバンプを介して少なくとも1個の電源及びグランドが前記インターポーザー基板から供給され、前記第1のバンプ及び前記貫通配線は、前記第2の半導体チップと前記インターポーザー基板との間で入出力される電気信号を伝送し、かつ、前記第3のバンプは、前記第1の半導体チップと前記インターポーザー基板との間で入出力される電気信号を伝送し、前記第1の半導体チップには、前記インターポーザー基板から前記第3のバンプを介して電源及びグランドが供給される。
【図面の簡単な説明】
【0023】
【図1】本発明の第1の参考例に係るチップ積層型半導体装置の断面図である。
【図2】本発明の第2の参考例に係るチップ積層型半導体装置の断面図である。
【図3】本発明の第3の参考例に係るチップ積層型半導体装置の断面図である。
【図4】本発明の第1の実施形態に係るチップ積層型半導体装置の断面図である。
【図5】本発明の第4の参考例に係るチップ積層型半導体装置の断面図である。
【図6】本発明の第2の実施形態に係るチップ積層型半導体装置の断面図である。
【図7】本発明の第5の参考例に係るチップ積層型半導体装置の断面図である。
【図8】バンプ3と厚膜配線2cについての実施形態を示す図である。
【図9】従来のワイヤ積層型の半導体装置の断面図である。
【図10】従来のチップオンチップ型の半導体装置の断面図である。
【符号の説明】
【0024】
1:インターポーザー基板
2,4:半導体チップ
2a,4a:回路面
2b,4b:ボンディングワイヤ
3:バンプ
5:貫通配線
6:ハンダボール
7:スペーサ−
【発明を実施するための最良の形態】
【0025】
以下、本発明の実施の形態について、添付の図面を参照して詳細に説明する。図1は、本発明の第1の参考例に係るチップ積層型半導体装置の断面図である。インターポーザー基板1上には半導体チップ2が搭載されている。半導体チップ2の上面には回路面2a及び厚膜配線2c(図8参照)が形成されている。半導体チップ2上には複数の貫通配線5を有する半導体チップ4が搭載されている。複数の貫通配線5の夫々の下部はバンプ3を介して半導体チップ2の厚膜配線2cに接続されており、貫通配線5の上部は半導体チップ4の上面に形成された回路面4aに接続されている。半導体チップ2と半導体チップ4はバンプ3を介して接続されている。半導体チップ2の上面に形成された厚膜配線2cはボンディングワイヤ2bを介してインターポーザー基板1に接続されている。半導体チップ4の上面に形成された回路面4aはボンディングワイヤ4bを介してインターポーザー基板1に接続されている。これらの全体は樹脂により封止され、パッケージ化されている。ハンダボール6は、インターポーザー基板1を他の基板に接着するとともに、インターポーザー基板1内の配線を他の基板の配線と接続する。
【0026】
次に、本発明の第1の参考例に係るチップ積層型半導体装置の動作について説明する。電源及びグランドはボンディングワイヤ2bを介して半導体チップ2の上面に形成された厚膜配線2cに供給される。厚膜配線2cに供給された電源及びグランドは半導体チップ2上の回路面2aにおける回路に供給される。また、厚膜配線2cに供給された電源及びグランドは、厚膜配線2c、バンプ3及び貫通配線5を介して半導体チップ4の上面に形成された回路面4aに供給される。半導体チップ2上の回路面2aに入力される電気信号及び半導体チップ2上の回路面2aから出力される電気信号は、ボンディングワイヤ2bを介してインターポーザー基板1との間で伝送がなされ、半導体チップ4上の回路面4aに入力される電気信号及び半導体チップ4上の回路面4aから出力される電気信号は、ボンディングワイヤ4bを介してインターポーザー基板1との間で伝送がなされる。
【0027】
次に、本発明の第1の参考例に係るチップ積層型半導体装置の効果について説明する。本参考例においては、電気信号は半導体チップ2及び4とインターポーザー基板1との間で夫々ボンディングワイヤ2b及び4bを通じて伝送される一方、上に位置する半導体チップ4に設けられた貫通配線5が、バンプ3を介して厚膜配線2cから電源及びグランドの供給を受けるので、上に位置する半導体チップ4の所望の箇所に電源及びグランドを短い経路で供給することが可能になるとともに、再配線が不要となるので配線抵抗が高くなるという問題が生じない。このため、半導体装置の動作安定性を高められる。従来は、半導体チップ2から半導体チップ4への電源及びグランドの供給をボンディングワイヤ又はバンプにより行っていたので、チップ内の配線抵抗による電圧降下等を考慮して再配線を行う必要が生じていた。
【0028】
次に、本発明の第2の参考例について説明する。ただし、第2の参考例において、第1の参考例と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
【0029】
図2は、本発明の第2の参考例に係るチップ積層型半導体装置の断面図である。第2の参考例に係るチップ積層型半導体装置は、上に位置する半導体チップ4がフェイスダウンに積層されている点が第1の参考例の構成と異なる。上に位置する半導体チップ4の回路面4aはバンプ3を介して下に位置する半導体チップ2の回路面2aと接続されている。また、回路面4aは、貫通配線5及びボンディングワイヤ4bを介してインターポーザー基板1に接続されている。全体は樹脂により封止され、パッケージ化されている。ハンダボール6は、インターポーザー基板1を他の基板に接着するとともに、インターポーザー基板1内の配線を他の基板の配線と接続する。
【0030】
本発明の第2の参考例の動作について説明する。半導体チップ4の回路面4aに供給される電源及びグランドはボンディングワイヤ2b、厚膜配線2c、バンプ3を介してインターポーザー基板1から供給される。半導体チップ4の回路面4aに入力される電気信号及び半導体チップ4の回路面4aから出力される電気信号は貫通配線5及びボンディングワイヤ4bを介してインターポーザー基板1との間で伝送がなされる。
【0031】
本発明の第2の参考例の効果は第1の参考例と同様である。
【0032】
次に、本発明の第3の参考例について説明する。ただし、第3の参考例において、第1及び第2の参考例と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
【0033】
図3は、本発明の第3の参考例に係るチップ積層型半導体装置の断面図である。第3の参考例に係るチップ積層型半導体装置は、下に位置する半導体チップ2に貫通配線5が設けられている点及びインターポーザー基板1と半導体チップ4を接続するボンディングワイヤが設けられていない点が第1及び第2の参考例の構成と異なる。半導体チップ2に設けられた貫通配線5の下部はバンプ3によりインターポーザー基板1に接続され、上部はバンプ3により上に位置する半導体チップ4に接続されている。全体は樹脂により封止され、パッケージ化されている。ハンダボール6は、インターポーザー基板1を他の基板と接着するとともに、インターポーザー基板1内の配線を他の基板の配線に接続する。
【0034】
次に、本発明の第3の参考例に係るチップ積層型半導体装置の動作について説明する。半導体チップ2の電源及びグランドはボンディングワイヤ2bを介して厚膜配線2cに供給される。厚膜配線2cに供給された電源及びグランドは半導体チップ2上の回路面2aにおける回路に供給される(記載不明瞭箇所)。半導体チップ4の電源及びグランドは、貫通配線5及びその上下に配置される(第1の)バンプ3を介してインターポーザー基板1から供給される(下記にも同じ記載有り)。半導体チップ2に入力される電気信号及び半導体チップ2から出力される電気信号は、ボンディングワイヤ2bを介してインターポーザー基板1との間を伝送される。半導体チップ4に入力される電気信号及び半導体チップ4から出力される電気信号は、ボンディングワイヤ2b、厚膜配線2c及び(第2の)バンプ3を介してインターポーザー基板1との間を伝送される。又は、半導体チップ2の貫通配線5及びその上下に設けられている(第1の)バンプ3を介してインターポーザー基板1との間を伝送される構成としてもよい。
【0035】
次に、本発明の第3の参考例に係るチップ積層型半導体装置の効果について説明する。本参考例においては、半導体チップ4の電源及びグランドは、貫通配線5及びその上下に配置される(第1の)バンプ3を介してインターポーザー基板1から供給され、半導体チップ2に供給される電源及びグランドとは区別されて短い経路で供給されるので、半導体装置としての動作安定性が向上する。また、電源及びグランドは、上に配置される半導体チップ4の必要な箇所へ貫通配線5及びその上下に配置される(第1の)バンプ3を介してインターポーザー基板1から直接供給されるので、半導体チップ2の上に半導体チップ4を積層しても回路の再構成を行う必要はない。更に、異なる機能を組み合わせてシステムインパッケージを構成する場合等においては、半導体チップ4と半導体チップ2の動作電圧が異なることが多いが、たとえ両者の動作電圧が異なっても、半導体チップ2の動作電源とは区別された経路、すなわち貫通配線5及びその上下に配置される(第1の)バンプ3を介してインターポーザー基板1から直接供給する経路で、上に位置する半導体チップ4の表面に形成された回路に電源及びグランドを供給するので、下チップにコンバーターを追加する必要は生じない。更にまた、半導体チップ2及び4の間における電気信号のやり取りは(第2の)バンプ3を介して行われるため、半導体装置としての出力が高速でなされるという効果もある。
【0036】
次に、本発明の第1の実施形態について説明する。ただし、第1の実施形態において、第3の参考例と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
【0037】
図4は、本発明の第1の実施形態に係るチップ積層型半導体装置の断面図である。第1の実施形態に係るチップ積層型半導体装置は、インターポーザー基板1と半導体チップ2とを接続するボンディングワイヤも設けられておらず、ボンディングワイヤが存在しない代わりに、貫通配線5の下部以外にも半導体チップ2とインターポーザー基板1との間にバンプ3が設けられている点が第3の参考例の構成と異なる。全体は樹脂により封止され、パッケージ化されている。ハンダボール6は、インターポーザー基板1を他の基板に接着するとともに、インターポーザー基板1内の配線を他の基板の配線に接続する。
【0038】
次に、本発明の第1の実施形態に係るチップ積層型半導体装置の動作について説明する。半導体チップ2の電源及びグランドは貫通配線5の下部以外に設けられた半導体チップ2とインターポーザー基板1との間の(第3の)バンプ3を介して供給される。半導体チップ4の電源及びグランドは、第3の参考例と同様に、貫通配線5及びその上下に配置される(第1の)バンプ3を介してインターポーザー基板1から供給される。半導体チップ2に入力される電気信号及び半導体チップ2から出力される電気信号は、貫通配線5の下部以外に設けられた半導体チップ2とインターポーザー基板1との間の(第3の)バンプ3を介してインターポーザー基板1との間を伝送される。半導体チップ4に入力される電気信号及び半導体チップ4から出力される電気信号は、貫通配線5及びその上下に配置される(第1の)バンプ3を介してインターポーザー基板1との間を伝送される。
【0039】
次に、本発明の第1の実施形態に係るチップ積層型半導体装置の効果について説明する。本実施形態においては、半導体チップ4の電源及びグランドは、半導体チップ2の貫通配線5及びその上下に配置される(第1の)バンプ3を介してインターポーザー基板1から供給され、半導体チップ2に供給される経路とは異なっている。このため、半導体チップ2の上に半導体チップ4を積層しても、半導体チップ2の回路構成の変更を行う必要はない。また、半導体チップ2と半導体チップ4の動作電圧が異なってもコンバーターを半導体チップ2に設ける必要はない。従って、半導体チップ2及び4の動作電位を安定して供給することができる。また、(第3の)バンプ3が、半導体チップ2に電気信号を入力する際の伝送並びに半導体チップ2から電気信号が出力される際の伝送にも用いられ、貫通配線5及びその上下の(第1の)バンプ3が、半導体チップ4に電気信号を入力する際の伝送及び半導体チップ4から電気信号が出力される際の伝送にも用いられている。このため、上下のチップ間の伝送距離が短くなり、信号伝送の高速化が実現できる。更に、半導体チップ2及び半導体チップ4の間の電気信号のやり取りは(第2の)バンプ3を介して行われるので、半導体装置としての出力が高速でなされるという効果もある。更にまた、ボンディングワイヤを使用していないので半導体装置全体を小型化することができる。
【0040】
次に、本発明の第4の参考例について説明する。ただし、第4の参考例において、第1乃至3の参考例、第1の実施形態と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
【0041】
図5は、本発明の第4の参考例に係るチップ積層型半導体装置の断面図である。本発明の第4の参考例に係るチップ積層型半導体装置の動作について説明する。電源及びグランドはボンディングワイヤ2bを介して半導体チップ2の上面に形成された厚膜配線2cに供給される。厚膜配線2cに供給された電源及びグランドは半導体チップ2上の回路面2aにおける回路に供給される。また、厚膜配線2c、貫通配線5の上下に設けられた(第1の)バンプ3及び貫通配線5を介して半導体チップ4の下面に形成された回路面4aに電源及びグランドが供給される(請求項1に元々記載のあった箇所)。半導体チップ2上の回路面2aに入力される電気信号及び半導体チップ2上の回路面2aから出力される電気信号は、ボンディングワイヤ2bを介してインターポーザー基板1との間で伝送がなされ、半導体チップ4上の回路面4aに入力される電気信号及び回路面4aから出力される電気信号は、貫通配線5の上下に設けられた(第1の)バンプ3、貫通配線5、厚膜配線2c及びボンディングワイヤ2bを介してインターポーザー基板1との間で伝送がなされる。
【0042】
次に、本発明の第4の参考例に係るチップ積層型半導体装置の動作について説明する。電源及びグランドはボンディングワイヤ2c(2bの誤記)を介して半導体チップ2の上面に形成された厚膜配線2aに供給される。厚膜配線2aに供給された電源及びグランドは半導体チップ2上の回路面2bにおける回路に供給される。また、厚膜配線2a、貫通配線5の上下に設けられた(第1の)バンプ3及び貫通配線5を介して半導体チップ4の下面に形成された回路面4aに電源及びグランドが供給される。半導体チップ2上の回路面2aに入力される電気信号及び半導体チップ2上の回路面2aから出力される電気信号は、ボンディングワイヤ2bを介してインターポーザー基板1との間で伝送がなされ、半導体チップ4上の回路面4aに入力される電気信号及び回路面4aから出力される電気信号は、貫通配線5の上下に設けられた(第1の)バンプ3、貫通配線5、厚膜配線2a及びボンディングワイヤ2cを介してインターポーザー基板1との間で伝送がなされる。
【0043】
次に、本発明の第4の参考例に係るチップ積層型半導体装置の効果について説明する。本参考例においては、半導体チップ2及び4の間に貫通配線5を有するスペーサ7が挿入されているので、上に配置される半導体チップ4の大きさに制約を設ける必要がなくなる。スペーサ7が半導体チップ2と半導体チップ4の間の間隙を確保しているので、半導体チップ4が半導体チップ2より大きくても半導体チップ2とインターポーザー基板との間を接続するボンディングワイヤ2bを配置することができるからである。また、半導体チップ4に供給される電源及びグランドは、ボンディングワイヤ2b、厚膜配線2c、貫通配線5の上下に設けられた(第1の)バンプ3及び貫通配線5を介して供給されるので、上に位置する半導体チップ4の所望の箇所に電源及びグランドを短い経路で供給することが可能になるとともに、再配線が不要となるので、再配線により配線抵抗が高くなるという問題点が生じない。このため、半導体装置の動作安定性が高められる。更に、半導体チップ2及び4の間における電気信号のやり取りは貫通配線5及び貫通配線5の上下に設けられた(第1の)バンプ3を介して行われるため、半導体装置としての出力が高速でなされるという効果もある。
【0044】
次に、本発明の第2の実施形態について説明する。ただし、第2の実施形態において、第4の参考例と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
【0045】
図6は、本発明の第2の実施形態に係るチップ積層型半導体装置の断面図である。第2の実施形態に係るチップ積層型半導体装置は、半導体チップ2に貫通配線5及びその下の(第3の)バンプ3を設け、且つボンディングワイヤ2bを削除した点が第4の参考例と異なる。全体は樹脂により封止され、パッケージ化されている。ハンダボール6は、インターポーザー基板1を他の基板と接着するとともに、インターポーザー基板1内の配線を他の基板の配線に接続する。
【0046】
次に、本発明の第2の実施形態に係るチップ積層型半導体装置の動作について説明する。半導体チップ2の電源及びグランドは貫通配線5の下部以外に設けられた半導体チップ2とインターポーザー基板1との間の(第3の)バンプ3を介して供給される。半導体チップ4の電源及びグランドは、半導体チップ2の貫通配線5及びスペーサ−7の貫通配線5並びにそれらの上下に配置される(第1の)バンプ3を介してインターポーザー基板1から供給される。半導体チップ2に入力される電気信号及び半導体チップ2から出力される電気信号は、貫通配線5の下部以外に設けられた半導体チップ2とインターポーザー基板1との間の(第3の)バンプ3を介してインターポーザー基板1との間を伝送される。半導体チップ4に入力される電気信号及び半導体チップ4から出力される電気信号は、半導体チップ2の貫通配線5及びスペーサ−7の貫通配線5並びにそれらの上下に配置される(第1の)バンプ3を介してインターポーザー基板1との間を伝送される。
【0047】
次に、本発明の第2の実施形態に係るチップ積層型半導体装置の効果について説明する。本実施形態においては、半導体チップ4の電源及びグランドは、半導体チップ2の貫通配線5及びスペーサ−7の貫通配線5並びにそれらの上下に配置される(第1の)バンプ3を介してインターポーザー基板1から供給され、半導体チップ2に供給される経路とは異なっている。このため、半導体チップ2の上に半導体チップ4を積層しても、半導体チップ2の回路構成の変更を行う必要はない。また、半導体チップ2と半導体チップ4の動作電圧が異なってもコンバーターを半導体チップ2に設ける必要はない。従って、半導体チップ2及び4の動作電源を安定して供給することができる。また、(第3の)バンプ3が、半導体チップ2に電気信号を入力する際の伝送並びに半導体チップ2から電気信号が出力される際の伝送にも用いられ、半導体チップ2の貫通配線5及びスペーサ−7の貫通配線5並びにそれらの上下の(第1の)バンプ3が、半導体チップ4に電気信号を入力する際の伝送及び半導体チップ4から電気信号が出力される際の伝送にも用いられている。このため、上下のチップ間の伝送距離が短くなり、信号伝送の高速化が実現できる。更に、半導体チップ2及び半導体チップ4の間の電気信号のやり取りも半導体チップ2の貫通配線5及びスペーサ−7の貫通配線5並びにそれらの上下の(第1の)バンプ3を介して行われるので、半導体装置としての出力が高速でなされるという効果もある。更にまた、ボンディングワイヤを使用していないので半導体装置全体を小型化することができる。
【0048】
次に、本発明の第5の参考例について説明する。ただし、第5の参考例において、第1乃至4の参考例、第1及び第2の実施形態と同一の構成要素については、同一符号を付してその詳細な説明は省略する。
【0049】
図7は、本発明の第5の参考例に係るチップ積層型半導体装置の断面図である。第5の参考例に係るチップ積層型半導体装置は、半導体チップ2及び4の間に貫通配線5を有する半導体チップ98(誤記は修正済み)が挿入されている点が第1乃至4の参考例、第1及び第2の実施形態と異なる。全体は樹脂により封止され、パッケージ化されている。ハンダボール6は、インターポーザー基板1を他の基板と接着するとともに、インターポーザー基板1内の配線を他の基板の配線に接続する。
【0050】
本参考例は、半導体チップを3つ積層しているが、動作及び効果は半導体チップを2つ積層した場合と基本的に同様である。ただし、3つの半導体チップを積層しているので、多数の半導体チップを高密度に積層することが可能となる。
【0051】
次に、電源及びグランドをさらに安定化させるためのバンプ3と厚膜配線2cについての参考例について説明する。図8は、バンプ3と厚膜配線2cについての参考例を示す図である。半導体チップ2の上には接続用のバンプがめっきにより形成されるが、バンプ3の形成と同時に厚膜配線2cを形成することにより、更に一層の安定動作が可能となる。バンプ3と厚膜配線2cを同時に形成することでバンプ3と厚膜配線2cの厚さは等しくなるので、厚膜配線2cの厚さがバンプ3の厚さよりも大きくなることはなく、厚膜配線2cの厚さをバンプ3の厚さとともに厚くすることが可能であるからである。厚膜配線2cの厚さが厚くなれば低抵抗の配線を得ることができる。また、厚膜配線2cの厚さとバンプ3の厚さが同じであれば、厚膜配線2cがバンプ3の接続の障害となることはない。更に、厚膜配線2cの厚さが厚ければ、流すことができる電流量が多くなるので、厚膜配線2cに接続する配線の数が多くなってもそれらの配線に厚膜配線2cは電源及びグランドを供給することが可能である。このため、積層して搭載される半導体チップの回路の変更及びインターポーザー基板内の再配線をしなくても半導体チップの上に半導体チップを積層することが可能となり、コストメリットも生じる。
【0052】
以上述べてきたように、貫通配線5は、電源及びグランドを半導体チップ上に搭載された半導体チップに供給する際の動作安定性の向上に寄与する。更に、前述のいくつかの実施形態、参考例の効果の中で述べたように、貫通配線5を電気信号の供給に使用することもでき、この場合は電極間の接続距離が短くなるため、高速化等の信号伝送特性の向上に寄与できる。
【0053】
本発明のように、貫通配線を介して電源及びグランドを半導体チップに供給することにより、LSI内の配線引き回しによりIRドロップ(電源電圧の低下)が発生するようなLSIチップの特定回路に最短の配線距離で電源を供給することができる。特に、チップ端部から電圧を供給した場合、チップ中央部にて、電圧降下が大きくなるが、この電圧降下を可及的に小さくするために、チップ中央部に貫通配線を設け、この貫通配線に電源又はグランドを接続することが好ましい。なお、電源及びグランドが複数設けられている場合もあるが、この場合は、貫通配線により供給する電源及びグランドは、全ての電源及びグランドではなく、一部のものであってもよい。即ち、少なくとも1個の電源及びグランドを貫通配線に接続すれば良い。又は全ての電源を貫通配線により供給してもよい。グランドについては、通常、電源電圧確保のため、電源とペアに供給される。
【0054】
また、貫通配線を介して信号を伝送してもよい。即ち、電源及びグランドに限らず、信号伝送に貫通配線を使用することができ、電源及びグランドと信号伝送とを混在させることもできる。
【0055】
また、前述の実施形態、参考例は、BGA(ボールグリットアレイ)タイプのパッケージであるが、本発明はQFP(クワッドフラットパッケージ)タイプなどすべての積層型パッケージ対しても同様に適用することができる。
【0056】
本発明のチップ積層型半導体装置は、BGA及びQFP等の積層型パッケージに適用することができる。
Claims (2)
- インターポーザー基板と、前記インターポーザー基板上に2段以上に重ねて搭載された複数個の半導体チップとを有し、
前記複数個の半導体チップは、厚さ方向を貫通する複数の貫通配線、下面に配置された回路面を備えた第1の半導体チップと、前記第1の半導体チップの上方に設けられ下面に回路面を備えた第2の半導体チップとで構成され、
前記複数の貫通配線の上下に配置される第1のバンプと、前記第1の半導体チップ及び前記第2の半導体チップとの間に配置され、当該貫通配線の上下部以外に設けられた第2のバンプと、前記第1の半導体チップ及び前記インターポーザー基板との間に配置され、前記貫通配線の上下部以外に設けられた第3のバンプと、を含み、前記第1の半導体チップ、前記第2の半導体チップ及び前記インターポーザー基板の間を電気的に接続する複数のバンプを有し、
前記第2の半導体チップの回路面に、前記複数の貫通配線及び該各貫通配線の上下に配置される前記第1のバンプを介して少なくとも1個の電源及びグランドが前記インターポーザー基板から供給され、
前記第1のバンプ及び前記貫通配線は、前記第2の半導体チップと前記インターポーザー基板との間で入出力される電気信号を伝送し、かつ、前記第3のバンプは、前記第1の半導体チップと前記インターポーザー基板との間で入出力される電気信号を伝送し、
前記第1の半導体チップには、前記インターポーザー基板から前記第3のバンプを介して電源及びグランドが供給されることを特徴とするチップ積層型半導体装置。 - インターポーザー基板と、前記インターポーザー基板上に2段以上に重ねて搭載された複数個の半導体チップとを有し、
前記複数個の半導体チップは、厚さ方向を貫通する複数の貫通配線、下面に配置された回路面を備えた第1の半導体チップと、前記第1の半導体チップの上方に設けられ下面に回路面を備えた第2の半導体チップとで構成され、
前記第1の半導体チップと前記第2の半導体チップとの間に、前記厚さ方向を貫通する複数の貫通配線が形成されたスペーサが挿入され、
前記複数の貫通配線の上下に配置される第1のバンプと、前記第1の半導体チップ及び前記インターポーザー基板との間に配置され、当該貫通配線の上下部以外に設けられた第3のバンプと、を含み、前記第1の半導体チップ、前記第2の半導体チップ及び前記インターポーザー基板の間を電気的に接続する複数のバンプを有し、
前記第2の半導体チップの回路面に、前記第1の半導体チップ及び前記スペーサに形成された前記複数の貫通配線、並びに該各貫通配線の上下に配置される前記第1のバンプを介して少なくとも1個の電源及びグランドが前記インターポーザー基板から供給され、
前記第1のバンプ及び前記貫通配線は、前記第2の半導体チップと前記インターポーザー基板との間で入出力される電気信号を伝送し、かつ、前記第3のバンプは、前記第1の半導体チップと前記インターポーザー基板との間で入出力される電気信号を伝送し、
前記第1の半導体チップには、前記インターポーザー基板から前記第3のバンプを介して電源及びグランドが供給されることを特徴とするチップ積層型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006511531A JP5010275B2 (ja) | 2004-03-25 | 2005-03-25 | チップ積層型半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004089199 | 2004-03-25 | ||
JP2004089199 | 2004-03-25 | ||
PCT/JP2005/005544 WO2005093834A1 (ja) | 2004-03-25 | 2005-03-25 | チップ積層型半導体装置 |
JP2006511531A JP5010275B2 (ja) | 2004-03-25 | 2005-03-25 | チップ積層型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005093834A1 JPWO2005093834A1 (ja) | 2008-02-14 |
JP5010275B2 true JP5010275B2 (ja) | 2012-08-29 |
Family
ID=35056482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006511531A Expired - Fee Related JP5010275B2 (ja) | 2004-03-25 | 2005-03-25 | チップ積層型半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080217767A1 (ja) |
JP (1) | JP5010275B2 (ja) |
CN (1) | CN100511672C (ja) |
WO (1) | WO2005093834A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG130055A1 (en) * | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
SG130066A1 (en) | 2005-08-26 | 2007-03-20 | Micron Technology Inc | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices |
JP2007294652A (ja) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
JP4858692B2 (ja) * | 2006-06-22 | 2012-01-18 | 日本電気株式会社 | チップ積層型半導体装置 |
US20080001271A1 (en) * | 2006-06-30 | 2008-01-03 | Sony Ericsson Mobile Communications Ab | Flipped, stacked-chip IC packaging for high bandwidth data transfer buses |
KR100809696B1 (ko) | 2006-08-08 | 2008-03-06 | 삼성전자주식회사 | 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법 |
JP4580004B2 (ja) * | 2008-05-28 | 2010-11-10 | パナソニック株式会社 | 半導体装置 |
US8227904B2 (en) * | 2009-06-24 | 2012-07-24 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
JP2012009717A (ja) * | 2010-06-26 | 2012-01-12 | Zycube:Kk | 半導体チップ及びそれを搭載した半導体モジュール |
US9177944B2 (en) * | 2010-12-03 | 2015-11-03 | Xilinx, Inc. | Semiconductor device with stacked power converter |
US9502079B2 (en) * | 2011-02-01 | 2016-11-22 | 3M Innovative Properties Company | Passive interface for an electronic memory device |
JP5979565B2 (ja) * | 2012-04-11 | 2016-08-24 | パナソニックIpマネジメント株式会社 | 半導体装置 |
JP6515724B2 (ja) * | 2015-07-31 | 2019-05-22 | 富士通株式会社 | 半導体装置 |
US10410969B2 (en) * | 2017-02-15 | 2019-09-10 | Mediatek Inc. | Semiconductor package assembly |
CN112771655A (zh) * | 2018-09-28 | 2021-05-07 | 株式会社索思未来 | 半导体集成电路装置以及半导体封装件构造 |
CN114937466B (zh) * | 2022-05-24 | 2024-01-12 | 广州城建职业学院 | 集成供电接口的模块化硬盘连接装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0548001A (ja) * | 1991-08-19 | 1993-02-26 | Fujitsu Ltd | 半導体集積回路の実装方法 |
JP2988045B2 (ja) * | 1991-09-13 | 1999-12-06 | 富士通株式会社 | ベアチップの構造およびベアチップの実装構造 |
JPH05109977A (ja) * | 1991-10-18 | 1993-04-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH05129516A (ja) * | 1991-11-01 | 1993-05-25 | Hitachi Ltd | 半導体装置 |
JPH11163251A (ja) * | 1997-11-28 | 1999-06-18 | Matsushita Electron Corp | 半導体装置 |
CN1332888A (zh) * | 1998-12-30 | 2002-01-23 | 因芬尼昂技术股份公司 | 垂直集成半导体装置 |
JP2000243906A (ja) * | 1999-02-18 | 2000-09-08 | Sharp Corp | 半導体装置及びその製造方法 |
JP2001257307A (ja) * | 2000-03-09 | 2001-09-21 | Sharp Corp | 半導体装置 |
JP3854054B2 (ja) * | 2000-10-10 | 2006-12-06 | 株式会社東芝 | 半導体装置 |
JP2002305282A (ja) * | 2001-04-06 | 2002-10-18 | Shinko Electric Ind Co Ltd | 半導体素子とその接続構造及び半導体素子を積層した半導体装置 |
JP2002343930A (ja) * | 2001-05-16 | 2002-11-29 | Fujitsu Ltd | 半導体装置 |
JP2003152014A (ja) * | 2001-11-09 | 2003-05-23 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
US6635970B2 (en) * | 2002-02-06 | 2003-10-21 | International Business Machines Corporation | Power distribution design method for stacked flip-chip packages |
JP3908146B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
JP3880572B2 (ja) * | 2003-10-31 | 2007-02-14 | 沖電気工業株式会社 | 半導体チップ及び半導体装置 |
-
2005
- 2005-03-25 CN CNB2005800095161A patent/CN100511672C/zh not_active Expired - Fee Related
- 2005-03-25 JP JP2006511531A patent/JP5010275B2/ja not_active Expired - Fee Related
- 2005-03-25 WO PCT/JP2005/005544 patent/WO2005093834A1/ja active Application Filing
- 2005-03-25 US US10/599,235 patent/US20080217767A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN100511672C (zh) | 2009-07-08 |
CN1934704A (zh) | 2007-03-21 |
JPWO2005093834A1 (ja) | 2008-02-14 |
WO2005093834A1 (ja) | 2005-10-06 |
US20080217767A1 (en) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010275B2 (ja) | チップ積層型半導体装置 | |
US9461015B2 (en) | Enhanced stacked microelectronic assemblies with central contacts | |
US8466564B2 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
JP5259560B2 (ja) | 半導体装置 | |
KR100871381B1 (ko) | 관통 실리콘 비아 칩 스택 패키지 | |
US20140131854A1 (en) | Multi-chip module connection by way of bridging blocks | |
US7504717B2 (en) | Semiconductor device | |
JP2003110084A (ja) | 半導体装置 | |
CN110120388B (zh) | 半导体封装 | |
KR20040080912A (ko) | 반도체장치 | |
JP2001223326A (ja) | 半導体装置 | |
JP2005260053A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4538830B2 (ja) | 半導体装置 | |
JPWO2013057861A1 (ja) | 半導体装置 | |
US9449951B2 (en) | Semiconductor device | |
JPH11220091A (ja) | 半導体装置 | |
JP3687445B2 (ja) | 半導体装置の製造方法 | |
JP2002170920A (ja) | フリップチップ装置 | |
CN219286404U (zh) | 芯片互连结构 | |
KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 | |
KR101811738B1 (ko) | 중앙 콘택을 구비한 적층형 마이크로전자 조립체 | |
KR20110004111A (ko) | 스택 패키지 | |
JP2011187668A (ja) | 半導体装置 | |
JPH11340410A (ja) | 集積回路の実装構造 | |
JP2000133766A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080213 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110408 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110418 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |