CN1467836A - 半导体器件、半导体封装以及用于测试半导体器件的方法 - Google Patents

半导体器件、半导体封装以及用于测试半导体器件的方法 Download PDF

Info

Publication number
CN1467836A
CN1467836A CNA031067220A CN03106722A CN1467836A CN 1467836 A CN1467836 A CN 1467836A CN A031067220 A CNA031067220 A CN A031067220A CN 03106722 A CN03106722 A CN 03106722A CN 1467836 A CN1467836 A CN 1467836A
Authority
CN
China
Prior art keywords
terminal
internal
terminals
internal terminal
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031067220A
Other languages
English (en)
Other versions
CN1296998C (zh
Inventor
田中裕幸
人
伊藤由人
T
関山昭則
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1467836A publication Critical patent/CN1467836A/zh
Application granted granted Critical
Publication of CN1296998C publication Critical patent/CN1296998C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体器件(11)用于促进测试。叠加的第一和第二半导体芯片(13、14)分别包括多个内部端子(23－25、27－30)、外部端子(22、27)以及多个晶体管(31－34)。多条线路(15)把第一和第二半导体芯片的内部端子、晶体管以及外部端子相串联。

Description

半导体器件、半导体封装以及用于测试半导体器件的方法
本申请基于2002年6月27日递交的在先日本专利申请No.2002-187994的优先权，其全部内容被包含于此以供参考。
技术领域
本发明涉及半导体器件、半导体封装以及用于测试半导体器件的方法。
背景技术
多芯片封装(MCP)包括具有各种功能的多芯片。由于半导体芯片变得更加小，这种多芯片封装变得普及。通过线路相互连接的包含具有存储器或逻辑电路的功能的芯片的MCP被称为封装中的系统(SIP)。
在一个MCP中，连接芯片的端子数目(即，每个芯片的端子数)被增加，以加宽该总线并且提高数据传输效率。端子数目的增加导致在封装之后进行的MCP测试变得复杂。相应地，可以更高效和精确地执行MCP测试。
安装在MCP上的一个芯片的外部端子被用于执行MCP测试。通过MCP测试确定具有缺陷的MCP。仅仅正常工作的MCP可以通过测试，并且成为最终产品。
在常规的MCP测试中，在封装单元中执行缺陷的MCP的定位。因此，没有办法得知该缺陷是由于MCP的芯片所造成还是由于芯片的连接所造成。结果，当在芯片之间的连接具有缺陷时，即使芯片正常工作，该MCP也被确定为次品。按照这种方式，在常规的MCP测试中，不能够确定MCP缺陷的原因。因此，这种MCP被销毁而不修复该缺陷位置。这对于增加MCP的成品率是一个障碍。
发明内容
本发明的一个目的是提供一种便于测试的半导体器件和半导体封装，以及提高测试半导体器件的精度的测试方法。
为了实现上述目的，本发明提供一种半导体器件，其中包括通过多条线路相互连接的多个半导体芯片。每个半导体芯片包括连接到多条线路的多个内部端子、第一外部端子、以及第二外部端子。多个内部端子包括与第一外部端子相邻的第一内部端子以及与第二外部端子相邻的第二内部端子。中间开关器件连接在多个内部端子之间，从而多条线路和该内部端子相串联。第一末端开关器件连接在第一内部端子和第一外部端子之间。第二末端开关器件连接在第二内部端子和第二外部端子之间。
本发明的另一个方面是一种半导体器件，其中包括至少两个半导体芯片，每个半导体芯片具有多个内部端子，两个半导体芯片的内部端子通过多条线路相互连接。每个半导体芯片包括至少一个冗余端子。测试电路检测是否存在有一个造成连接缺陷的内部端子，并且用于产生多个测试信号，每个测试信号对应于多个内部端子之一。一个开关电路单元用于把包括造成连接缺陷的内部端子的第一组多个内部端子切换为不包含造成连接缺陷的内部端子的第二组多个内部端子以及至少一个冗余端子。
本发明的另一个方面是一种半导体器件，其中包括至少两个半导体芯片，每个半导体芯片具有多个内部端子。每个半导体芯片包括至少一个冗余端子。测试电路检测是否存在有一个造成连接缺陷的内部端子并且用于产生多个测试信号，每个测试信号对应于多个内部端子之一。开关电路单元把造成连接缺陷的内部端子切换到至少一个冗余端子。
本发明的另一个方面是一种半导体器件，其中包括两个半导体芯片，每个半导体芯片具有多个内部端子，一个第一外部端子和一个第二外部端子。该多个内部端子包括与第一外部端子相邻的第一内部端子，以及与第二外部端子相邻的第二内部端子，两个半导体芯片的内部端子通过多条线路相互连接。每个半导体芯片包括至少一个冗余端子。一个测试电路检测是否存在有一个造成连接缺陷的内部端子并且用于产生多个测试信号，每个测试信号对应于多个内部端子之一。一个开关电路单元把包括造成连接缺陷的内部端子的第一组多个内部端子切换为不包含造成连接缺陷的内部端子的第二组多个内部端子以及至少一个冗余端子。中间开关器件连接在多个内部端子之间，从而多条线路和该内部端子相串联。第一末端开关器件连接在第一内部端子和第一外部端子之间。第二末端开关器件连接在第二内部端子和第二外部端子之间。
本发明的另一个方面是一种半导体器件，其中包括至少两个半导体芯片，每个半导体芯片具有多个内部端子，一个第一外部端子和一个第二外部端子。该多个内部端子包括与第一外部端子相邻的第一内部端子，以及与第二外部端子相邻的第二内部端子。每个半导体芯片包括至少一个冗余端子。一个测试电路用于检测是否存在有一个造成连接缺陷的内部端子并且用于产生多个测试信号，每个测试信号对应于多个内部端子之一。一个开关电路单元把造成连接缺陷的内部端子切换到至少一个冗余端子。中间开关器件连接在多个内部端子之间，从而多条线路和该内部端子相串联。第一末端开关器件连接在第一内部端子和第一外部端子之间。第二末端开关器件连接在第二内部端子和第二外部端子之间。
本发明的另一个方面是一种包括半导体器件的半导体封装。该半导体器件包括通过多条线路相互连接的多个半导体芯片，每个半导体芯片包括连接到多条线路的多个内部端子。一个中间开关器件连接在多个内部端子之间，从而多条线路和该内部端子相串联。第一末端开关器件连接在第一内部端子和第一外部端子之间。第二末端开关器件连接在第二内部端子和第二外部端子之间。
本发明的另一个方面是一种包括半导体器件的半导体封装。该半导体器件包括至少两个半导体芯片。每个半导体芯片包括多个内部端子，其中两个半导体芯片的内部端子通过多条线路相互连接；至少一个冗余端子；以及一个测试电路，用于检测是否存在有一个造成连接缺陷的内部端子，并且用于产生多个测试信号，每个测试信号对应于多个内部端子之一。一个开关电路单元把包括造成连接缺陷的内部端子的第一组多个内部端子切换为不包含造成连接缺陷的内部端子的第二组多个内部端子以及至少一个冗余端子。
本发明的另一个方面是一种用于测试半导体器件的方法。该半导体器件包括通过多条线路相互连接的半导体芯片，每个半导体芯片包括连接到多条线路的一个外部端子和多个内部端子。本方法包括使该线路和内部端子串联，把第一末端开关器件连接在第一内部端子和第一外部端子之间，把第二末端开关器件连接在第二内部端子和第二外部端子之间，测试第一外部端子和第二外部端子之间的导电性。
从下文结合附图说明本发明的原理的描述中，本发明的其它方面和优点将变得更加清楚。
附图说明
从下文参照优选实施例和附图的描述中可以更好地理解本发明的目的和优点，其中：
图1为根据本发明第一实施例的MCP的示意图；
图2为用于检测连接缺陷的电路的示意图；
图3为用于修复连接缺陷的电路的示意图；
图4为判断结果保持电路的电路图；
图5为在本发明的其它实施例中的判断结果保持电路的电路图；以及
图6为在本发明第二实施例中用于修复缺陷的电路的示意图。
具体实施方式
下面将讨论根据本发明第一实施例的多芯片封装(MCP)。
根据图1，MCP11是一种叠层型的MCP，其中包含多个半导体芯片13、14的半导体器件被设置在一个基片12上。该芯片13、14分别具有多个内部端子13a、14a。内部端子13a、14a通过线路15相互连接。另外，芯片13、14分别具有多个外部端子13b、14b。外部端子13b、14b通过线路15连接到设置在基片12上的多个基片端子12a。多个电极(焊球)16被设置在基片12的底部。MCP11通过电极16连接到其它基片(未示出)。
参见图2，下面将讨论在MCP11的第一芯片13和第二芯片14之间的连接中的缺陷的检测。
第一芯片13包括对应于图1的外部端子13b的两个外部端子21、22，以及对应于图1的内部端子13a的三个内部端子23至25。第二芯片14包括对应于图1的外部端子14b的两个外部端子26、27，以及对应于图1的内部端子14a的内部端子28至30。第一芯片13的内部端子23、24、25分别通过线路15(图2中示出3条)连接到第二芯片14的内部端子30、29、28。第一芯片13的外部端子21和第二芯片14的外部端子26为控制外部端子。第一芯片13的外部端子22和第二芯片14的外部端子27为导电的外部端子。
第一芯片13包括开关器件或者n沟道MOS晶体管31、32。末端晶体管31连接到外部端子22和内部端子23，以及中间晶体管32连接两个内部端子24、25。晶体管31、32的栅极连接到外部端子21。
第二芯片14包括开关器件或者n沟道MOS晶体管33、34。末端晶体管33连接到外部端子27和内部端子28，以及中间晶体管34连接两个内部端子29、30。晶体管33、34的栅极连接到外部端子26。
内部端子23-25和28-30、晶体管31-34以及线路15串联在第一芯片13的外部端子22和第二芯片14的外部端子27之间。
当外部端子21、26被提供到电平信号时，晶体管31-34被激活。这造成由晶体管31-34、内部端子23-25、28-30以及线路15使两个外部端子22、27导通。相应地，可以通过对MCP11执行导电测试而检测在第一芯片13和第二芯片14之间的连接缺陷或者线路15的连接缺陷。
下面将参照图3描述使用冗余功能修复连接缺陷的方法。
第一芯片13包括端子41至44，其对应于图1的内部端子13a，以及用于修复连接缺陷的至少一个冗余端子50。第一芯片13的冗余端子45的数目与第二芯片14的冗余端子50的数目相同。图3没有示出用于检测图2的连接缺陷的结构。
第一芯片13的内部端子41-44和冗余端子45分别通过线路15连接到第二芯片14的内部端子46-49和冗余端子50。
第一芯片13的内部端子41-44和冗余端子45连接到第一开关电路单元51。第一开关电路单元51连接到内部电路(未示出)的输入/输出端I1至I4第二芯片14的内部端子4649和冗余端子50连接到第二开关电路单元52。第二开关电路单元52连接到内部电路(未示出)的输入/输出端I5至I8。
现在将讨论第一开关电路单元51。第一和第二开关电路单元51、52的结构相同。因此，将不详细讨论第二开关电路单元52。
第一开关电路单元51包括分别连接到判断结果保持电路53a-53d的第一至第四判断结果保持电路53a、53b、53c、53d和第一至第四开关电路54a、54b、54c、54d。判断结果保持电路53a-53d被分别设置为对应于第一芯片13的内部端子41-44。图3示出四个判断结果保持电路53a-53d和四个内部端子41-44。
第一至第四开关电路54a至54d中的每一个电路包括一个反相器电路61、第一晶体管62和第二晶体管63。第一和第二晶体管62、63为n沟道MOS晶体管。
第一晶体管62连接到输入/输出端I1和内部端子41。第一判断结果保持电路53a的输出信号被输入到第一晶体管62的栅极。第二晶体管63连接到输入/输出端I1和内部端子42。第一判断结果保持电路53a的输出信号被通过反相器电路61输入到第二晶体管63的栅极。第一开关电路54a根据第一判断结果保持电路53a的输出信号把与输入/输出端I1相连接的端子切换到输入端41、42之一。
第二开关电路54b根据第二判断结果保持电路53b的输出信号把与输入/输出端I2相连接的端子切换到输入端42、43之一。第三开关电路54c根据第三判断结果保持电路53c的输出信号把与输入/输出端I3相连接的端子切换到输入端43、44之一。
在第四电路54d中，第一晶体管62连接到输入/输出端I4和内部端子44。第四判断结果保持电路53d的输出信号被输入到第一晶体管62的栅极。第二晶体管63连接到输入/输出端I4和冗余端子45。第四判断结果保持电路53d的输出信号被通过反相器电路61输入到第二晶体管63的栅极。因此，第四开关电路54d根据第四判断结果保持电路53d的输出信号把与输入/输出端I4相连接的端子切换到输入端44和冗余端子45之一。
被包含在第一芯片13中的内置自检(BIST)电路64检测在第一芯片13和第二芯片14之间的连接缺陷(即，检测第一芯片13和第二芯片14中的缺陷端子)，并且根据检测结果产生测试信号TB1至TB4。第一至第四判断结果保持电路53a-53d分别接收来自BIST电路64的测试信号TB1-TB4。
参见图4，第一判断结果保持电路53a包括p沟道MOS晶体管71、72、n沟道MOS晶体管73、74、触发电路75、电阻器76和NOR电路77。第二至第四判断结果保持电路53b-53d被按照与第一判断结果保持电路53a相同的方式而构造，因此将不详细描述。
晶体管71的源极连接到电源VCC，晶体管71的漏极通过电阻器76连接到“地”GND。晶体管71的栅极连接到第一判断结果保持电路53a的输入端TE1。晶体管73的栅极通过触发器电路75连接到晶体管71与电阻器76之间的节点以及连接到晶体管72、74的栅极。晶体管72的源极连接到电源VCC，以及晶体管74的漏极连接到晶体管74的漏极。晶体管74的源极连接到“地”GND。NOR电路77具有两个输入端，其中一个输入端连接到晶体管72、74之间的节点，以及另一个输入端连接到“地”GND。NOR电路77的输出信号为第一判断结果保持电路53a的输出信号，并且从输出端TE2输出。
通常，DIST电路64把具有高电平的信号提供给第一判断结果保持电路53a的输入端TE1。另外，晶体管71被释放，触发器电路75输出具有高电平的信号，并且晶体管74被激活。相应地，NOR电路77把具有高电平的信号输出到输入端TE2。
由该状态，当BIST电路64把具有低电平的信号提供给输入端TE1时，该低电平信号被通过晶体管73输入到晶体管71的栅极，并且激活晶体管71。结果，触发器电路75输出具有低电平的信号，并且激活晶体管72。相应地，NOR电路77从输出端TE2输出具有低电平的信号。
在该状态中，即使输入端TE1接收高电平信号，晶体管73也被释放。因此，触发器电路75输出低电平信号。相应地，NOR电路77从输出端TE2输出被保持在低电平的信号。
第一至第四判断结果保持电路53a-53d可以被图5中所示的判断结果保持电路80所代替。判断结果保持电路80包括p沟道MOS晶体管81、82、n沟道MOS晶体管83、电阻器84、熔丝85以及NOR电路86。
晶体管81的源极被连接到电源VCCH，并且晶体管81的漏极通过晶体管83的源极和熔丝85连接到“地”GND。晶体管81的栅极连接到晶体管82、83的栅极。晶体管81的栅极连接到晶体管82、83的栅极。另外，晶体管81、82、83的栅极连接到输入端TE1。晶体管82的源极连接到电源VCC，晶体管82的漏极连接到晶体管83的漏极。晶体管83的漏极通过电阻器84连接到电源VCC。NOR电路86具有两个输入端，其中一个输入端连接到晶体管82、83之间的节点，以及另一个输入端连接到“地”GND。NOR电路86的输出信号是判断结果保持电路80的输出信号，并且从输出端TE2输出。
当判断结果保持电路80的输入端TE1接收具有高电平的信号时，晶体管83被激活。结果，NOR电路86输出具有高电平的信号。当具有低电平的信号被输入到输入端TE1时，晶体管81、82被激活，并且NOR电路86输出具有低电平的信号。在该状态中，电源VCCH的高电压被通过激活的晶体管81施加在熔丝85上。这使熔丝85断开。
在熔丝85断开之后，即使输入端TE1再次接收高电平信号，由于熔丝85被断开，因此由NOR电路86输出的信号不为高电平。相应地，判断结果保持电路80保持从BIST电路86输出的低电平或高电平信号，并且从输出端TE2输出所保持的信号。
下面将参照图3描述第一开关电路单元51。
现在将讨论在导电测试过程中未检测到连接缺陷的情况，即线路15是处于正常状态的连接端的情况。
在这种情况中，BIST电路64把具有高电平的信号输出到第一至第四判断结果保持电路53a-53d。每个判断结果保持电路53a-53d保持高电平信号，并且输出所保持的信号。这激活第一至第四开关电路54a-54d的第一晶体管62，并且把输入/输出端I1-I4分别连接到内部端子41-44。
在这种状态中，第二开关电路单元52响应来自第二芯片14的BIST电路(未示出)的输出信号而切换端子的连接。按照这种方式，当未检测到连接缺陷时，不使用第一和第二芯片13、14的冗余端子45、50。
现在将描述在内部端子43、48之间的连接中存储缺陷的情况，即内部端子43、48具有缺陷的情况。
在该情况中，第一芯片13的BIST电路64把具有高电平的信号输出到第一和第二判断结果保持电路53a、53b，并且把具有低电平的信号输出到第三和第四判断结果保持电路53c、53d。这激活第一和第二开关电路54a、54b的第一晶体管64，并且把输入/输出端I1-I2分别连接到内部端子41-42。另外，输入/输出端I3连接到内部端子44而不是连接到该缺陷的内部端子43，并且输入/输出端I4连接到冗余端子45。
在该状态中，第二开关电路单元52切换该端子的连接，从而响应来自第二芯片14的BIST电路(未示出)的输出信号，输入/输出端I5-I8分别连接到内部端子46、47、49以及冗余端子50。
该第一实施例具有下文所述的优点。
(1)线路15连接在第一和第二芯片13、14的外部端子22、27之间串联的晶体管31、34。晶体管31-34由第一和第二芯片13、14的外部端子21、26所激活和释放。相应地，第一和第二芯片13、14的连接被第一和第二芯片13、14的外部端子21、22、26、27进行电测试。导电性测试检测MCP11的第一和第二芯片13、14之间的连接缺陷。这提高MCP11的测试精度。
(2)导电性测试被执行而不实际激活该器件。因此，容易检测由于线路15(线路异常开路)所造成的连接缺陷。
(3)当在导电性测试中检测到第一和第二芯片13、14之间的连接缺陷时，缺陷端子被冗余端子45、50所补偿。这增加MCP11的成品率。
现在参照图6描述根据本发明的第二实施例。
第二实施例的MCP11包括与第一实施例不同的开关电路单元101、102。第一芯片13包括内部端子91至93和冗余端子94。第二芯片14包括内部端子95至97以及冗余端子98。
第一芯片13的内部端子91-93和冗余端子94分别通过线路15连接到第二芯片14的内部端子95-97和冗余端子98。
在第一芯片13中，内部端子91-93和冗余端子94通过第一开关电路单元101连接到输入/输出端I11至I13。在第二芯片14中，内部端子95-97和冗余端子98通过第二开关电路单元102连接到输入/输出端I14-I16。第一和第二开关电路101、102的结构相同。
现在将讨论第一开关电路单元101。
第一开关电路单元101包括第一至第三判断电路103a至103c、分别与判断电路103a-103c相关联的第一至第三开关电路104a至104c，以及连接到冗余端子94的反相器电路105a、105b。每个开关电路104a-104c包括n沟道MOS晶体管111至115和反相器电路116至118。
BIST电路(未示出)的测试信号TB11被输入到第一开关电路104a的晶体管111、112的栅极。测试信号TB11也被通过反相器电路116输入到晶体管113、114的栅极。相应地，根据BIST电路的测试信号TB11的电平，晶体管111、112和晶体管113、114被以互补的方式而激活和释放。
当晶体管113、114被激活时，输入/输出端111被通过激活的晶体管113、114和反相器电极117、118连接到内部端子91。当晶体管111、112被激活时，第一判断电路103a输出高电平的开关信号。晶体管115响应该开关信号而被激活。这把输入/输出端I11通过晶体管115和反相器电路105a、105b连接到冗余端子94。
第二开关电路104b根据BIST电路的输出信号和第二判断电路103b把输入/输出端I12连接到内部端子92和冗余端子94之一。第三开关电路104c根据BIST电路的测试信号和第二判断电路103c的开关信号把输入/输出端I13连接到内部端子93和冗余端子94之一。也就是说，当在任何一个内部端子91-93中存在连接缺陷时，第一开关电路单元101使用冗余端子94来取代具有连接缺陷的端子。
在该状态中，如果在第二芯片14的任何一个内部端子95-97中存在连接缺陷，则第二芯片14还使用该冗余端子98来取代具有连接缺陷的端子。
相应地，在第二实施例中，当在第一芯片13和第二芯片14之间的连接中存在缺陷时，能够修复缺陷端子。
第一实施例的第二实施例可以被更改如下。
MCP11可以包括三个或多个芯片13、14。
MCP11可以是一种平面型MCP，其中第一芯片13和第二芯片14被并排地设置，并且在基片12上相互连接。
图2的晶体管31-34可以由p沟道MOS晶体管所代替。
在第一实施例中的第一开关电路单元51的结构不限于图1中所示的结构。例如，当内部端子41-44之一被确定为存在缺陷时，该开关电路54a-54d可以根据判断结果保持电路53a-53d的输出信号，把输入/输出端I1-I4的连接切换到两个相连的端子(两个相连的内部端子或相连的内部端子与冗余端子)之一。
在第二实施例中的第一开关电路单元101的结构不限于图6中所示。例如，当内部端子91-93之一被确定为存在缺陷时，开关电路104a-104d可以根据BIST电路的输出信号，把输入/输出端I11-I13的连接从缺陷端子切换到冗余端子94。
在图5的判断结果保持电路80中，当过量的电压断开熔丝85时，BIST电路的输出信号被保持。但是，BIST电路的输出信号例如可以被存储和保持在一个非易失性存储器中。
本领域的技术人员显然可以看出本发明可以用许多其它具体的形式来体现，而不脱离本发明的精神和范围。因此，本实施例被认为是说明性而非限制性的，并且本发明不限于在此具体给出的内容，而是可以在所附权利要求的范围内做出改变。

Claims (19)

1.一种半导体器件(11)，其中包括：
通过多条线路(15)相互连接的多个半导体芯片(13，14)，每个半导体芯片包括连接到多条线路的多个内部端子(23-25，28-30)、第一外部端子(22)、以及第二外部端子(27)，并且多个内部端子包括与第一外部端子相邻的第一内部端子(23)以及与第二外部端子相邻的第二内部端子(28)；
中间开关器件(32，34)，其连接在多个内部端子之间，从而多条线路和该内部端子相串联；
第一末端开关器件(31)，其连接在第一内部端子和第一外部端子之间；以及
第二末端开关器件(33)，其连接在第二内部端子和第二外部端子之间。
2.根据权利要求1所述的半导体器件，其中多个半导体芯片包括第一半导体芯片和第二半导体芯片，第一末端开关器件被设置在第一半导体芯片上，以及第二末端开关器件被设置在第二半导体芯片上，以及每个半导体芯片包括一个控制外部端子(21、26)，用于接收激活和释放该中间开关和相关的末端开关器件的信号。
3.一种半导体器件(11)，其中包括至少两个半导体芯片(13，14)，每个半导体芯片具有多个内部端子，两个半导体芯片的内部端子通过多条线路相互连接，每个半导体芯片包括：
至少一个冗余端子(45，50)；
测试电路(64)，用于检测是否存在有一个造成连接缺陷的内部端子，并且用于产生多个测试信号(TB1-TB4)，每个测试信号对应于多个内部端子之一；以及
开关电路单元(51，52)，用于把包括造成连接缺陷的内部端子的第一组多个内部端子切换为不包含造成连接缺陷的内部端子的第二组多个内部端子以及至少一个冗余端子。
4.根据权利要求3所述的半导体器件，其中每个半导体芯片进一步包括与多个内部端子相连的多个输入/输出端子(I1-I4)，以及该开关电路单元包括：
多个开关电路(54a-54d)，每个开关电路连接到一个相关的输入/输出端子，并且连接到选自多个内部端子的两个端子和至少一个冗余端子；
多个判断结果保持电路(53a-53d，80)，其分别连接到一个相关的开关电路，其中多个判断结果保持电路分别保持相应的测试信号，并且根据相应的测试信号把具有一个电平的输出信号提供给相关的开关电路，其中每个开关电路根据输出信号，有选择地把相关的输入/输出端连接到相关的两个端子之一。
5.根据权利要求4所述的半导体器件，其中多个判断结果保持电路的每一个电路包括一个熔丝(85)，并且当与造成连接缺陷的内部端子相连的判断结果保持电路的熔丝被断开时，输出一个具有预定电平的输出信号。
6.一种半导体器件，其中包括至少两个半导体芯片，每个半导体芯片具有多个内部端子(91-93，95-97)，每个半导体芯片包括：
至少一个冗余端子(94，98)；
测试电路(64)，用于检测是否存在有一个造成连接缺陷的内部端子并且用于产生多个测试信号(TB11-TB13)，每个测试信号对应于多个内部端子之一；以及
开关电路单元(1010，102)，用于把造成连接缺陷的内部端子切换到至少一个冗余端子。
7.根据权利要求6所述的半导体器件，其中每个半导体芯片包括与多个输入端子相连的多个输入/输出端(I11-I16)，并且该开关电路单元包括：
多个开关电路(104a-104c)，其分别连接到一个相关的输入/输出端子，并且连接到选自多个内部端子的两个端子以及至少一个冗余端子；
多个判断电路(103a-103c)，其分别连接到一个相关的输入/输出端子，以产生用于根据相应的测试信号把相关的内部端子切换到该冗余端子的开关信号，其中每个开关电路根据相应的测试信号和开关信号，有选择地把相关的输入/输出端子连接到两个相关的端子之一。
8.一种半导体器件，其中包括：
两个半导体芯片(13，14)，每个半导体芯片具有多个内部端子、第一外部端子(22)和第二外部端子(27)，该多个内部端子包括与第一外部端子相邻的第一内部端子(23)，以及与第二外部端子相邻的第二内部端子(28)，两个半导体芯片的内部端子通过多条线路相互连接，每个半导体芯片包括：
至少一个冗余端子；
测试电路(64)，用于检测是否存在有一个造成连接缺陷的内部端子并且用于产生多个测试信号，每个测试信号对应于多个内部端子之一；以及
开关电路单元(51，52)，用于把包括造成连接缺陷的内部端子的第一组多个内部端子切换为不包含造成连接缺陷的内部端子的第二组多个内部端子以及至少一个冗余端子；
中间开关器件(32，34)，其连接在多个内部端子之间，从而多条线路和该内部端子相串联；
第一末端开关器件(31)，其连接在第一内部端子和第一外部端子之间；以及
第二末端开关器件(33)，其连接在第二内部端子和第二外部端子之间。
9.一种半导体器件，其中包括：
至少两个半导体芯片，每个半导体芯片具有多个内部端子、第一外部端子和第二外部端子，该多个内部端子包括与第一外部端子相邻的第一内部端子，以及与第二外部端子相邻的第二内部端子，每个半导体芯片包括：
至少一个冗余端子(94，98)；
测试电路(64)，用于检测是否存在有一个造成连接缺陷的内
部端子并且用于产生多个测试信号，每个测试信号对应于多个内部端子之一；以及
开关电路单元(101，102)，用于把造成连接缺陷的内部端子切换到至少一个冗余端子；
中间开关器件(32，34)，其连接在多个内部端子之间，从而多条线路和该内部端子相串联；
第一末端开关器件(31)，其连接在第一内部端子和第一外部端子之间；以及
第二末端开关器件(33)，其连接在第二内部端子和第二外部端子之间。
10.一种包含半导体器件的半导体封装(11)，该半导体器件包括：
通过多条线路相互连接的多个半导体芯片，每个半导体芯片包括连接到多条线路的多个内部端子；
中间开关器件(32，34)，其连接在多个内部端子之间，从而多条线路和该内部端子相串联；
第一末端开关器件(31)，其连接在第一内部端子和第一外部端子之间；以及
第二末端开关器件(33)，其连接在第二内部端子和第二外部端子之间。
11.一种包含半导体器件的半导体封装(11)，该半导体器件包括至少两个半导体芯片，每个半导体芯片包括：
多个内部端子，其中两个半导体芯片的内部端子通过多条线路相互连接；
至少一个冗余端子(45，50)；以及
测试电路(64)，用于检测是否存在有一个造成连接缺陷的内部端子，并且用于产生多个测试信号(TB1-TB4)，每个测试信号对应于多个内部端子之一；以及
开关电路单元(51，52)，用于把包括造成连接缺陷的内部端子的第一组多个内部端子切换为不包含造成连接缺陷的内部端子的第二组多个内部端子以及至少一个冗余端子。
12.一种用于测试半导体器件的方法，其中该半导体器件包括通过多条线路相互连接的半导体芯片，每个半导体芯片包括连接到多条线路的一个外部端子和多个内部端子，该方法包括如下步骤：
把该线路和内部端子串联；
把第一末端开关器件连接在第一内部端子和第一外部端子之间；
把第二末端开关器件连接在第二内部端子和第二外部端子之间；以及
测试第一外部端子和第二外部端子之间的导电性。
13.根据权利要求12所述的方法，其中进一步包括如下步骤：
检测造成两个半导体芯片之间的连接缺陷的内部端子；以及
把包含造成连接缺陷的内部端子的第一组多个内部端子切换到不包含造成连接缺陷的内部端子的第二组多个内部端子以及至少一个冗余端子。
14.根据权利要求12所述的方法，其中进一步包括如下步骤：
检测造成两个半导体芯片之间的连接缺陷的内部端子；以及
当检测到造成连接缺陷的内部端子时，把造成连接缺陷的内部端子切换到至少一个冗余端子。
15.一种半导体器件，其中包括：
多个半导体芯片，其包括第一半导体芯片(13)和第二半导体芯片(14)，第一半导体芯片包括多个第一内部端子(23-25)以及一个外部端子(22)，并且该第二半导体芯片包括多个第二内部端子(28-30)以及一个外部端子(27)；
多条线路(15)，其连接第一内部端子和第二内部端子；以及
多个开关器件(31-34)，其设置在第一和第二半导体芯片的每一个上，以连接第一内部端子、第二内部端子以及在两个外部端子之间串联的线路。
16.根据权利要求15所述的半导体器件，其中多个开关器件包括连接在内部端子之间的中间开关器件(32、34)和连接在该外部端子和内部端子之间的一个末端开关器件(31、33)。
17.根据权利要求16所述的半导体器件，其中第一和第二半导体芯片的每一个包括一个控制端子(21、26)，用于控制中间开关器件和末端开关器件的激活和释放。
18.一种半导体器件，其中包括：
第一半导体芯片；
第二半导体芯片，其通过多条线路连接到第一半导体芯片，其中第一和第二半导体芯片中的每一个包括：
多个输入/输出端子；
多个内部端子，其每一个与多个输入/输出端子相连；
至少一个冗余端子，其中至少一个冗余端子和内部端子连接到该线路，并且第一半导体芯片的冗余端子的数目与第二半导体芯片的冗余端子的数目相同；
测试电路，用于从多个内部端子检测造成连接缺陷的一个内部端子；以及
开关电路单元，用于在检测到造成连接缺陷的内部端子时，把该输入/输出端子连接到除了造成连接缺陷的内部端子之外的其它内部端子，以及连接到至少一个冗余端子。
19.根据权利要求18所述的半导体器件，其中第一半导体芯片叠加在第二半导体芯片上。
CNB031067220A 2002-06-27 2003-02-27 半导体器件、半导体封装以及用于测试半导体器件的方法 Expired - Fee Related CN1296998C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP187994/2002 2002-06-27
JP2002187994A JP2004028885A (ja) 2002-06-27 2002-06-27 半導体装置、半導体パッケージ及び半導体装置の試験方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2006100058417A Division CN100407423C (zh) 2002-06-27 2003-02-27 半导体器件以及半导体封装

Publications (2)

Publication Number Publication Date
CN1467836A true CN1467836A (zh) 2004-01-14
CN1296998C CN1296998C (zh) 2007-01-24

Family

ID=29774208

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB031067220A Expired - Fee Related CN1296998C (zh) 2002-06-27 2003-02-27 半导体器件、半导体封装以及用于测试半导体器件的方法
CN2006100058417A Expired - Fee Related CN100407423C (zh) 2002-06-27 2003-02-27 半导体器件以及半导体封装

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2006100058417A Expired - Fee Related CN100407423C (zh) 2002-06-27 2003-02-27 半导体器件以及半导体封装

Country Status (5)

Country Link
US (2) US6909172B2 (zh)
JP (1) JP2004028885A (zh)
KR (1) KR100877167B1 (zh)
CN (2) CN1296998C (zh)
TW (1) TW586209B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103185A (zh) * 2009-12-18 2011-06-22 特克特朗尼克公司 用于测量芯片间信号的方法和装置
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN103248354A (zh) * 2012-02-14 2013-08-14 爱思开海力士有限公司 半导体集成电路

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4366472B2 (ja) * 2003-11-19 2009-11-18 Ｏｋｉセミコンダクタ株式会社 半導体装置
WO2007032184A1 (ja) * 2005-08-23 2007-03-22 Nec Corporation 半導体装置、半導体チップ、チップ間配線のテスト方法、および、チップ間配線切り替え方法
KR100647473B1 (ko) 2005-11-16 2006-11-23 삼성전자주식회사 멀티 칩 패키지 반도체 장치 및 불량 검출방법
KR100720644B1 (ko) 2005-11-17 2007-05-21 삼성전자주식회사 메모리 장치 및 메모리 그 동작 방법
JP5259053B2 (ja) * 2005-12-15 2013-08-07 パナソニック株式会社 半導体装置および半導体装置の検査方法
JP2012078332A (ja) * 2009-10-09 2012-04-19 Elpida Memory Inc 半導体装置、半導体装置の試験方法、及びデータ処理システム。
KR101143443B1 (ko) * 2010-03-29 2012-05-23 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
TWI562319B (en) * 2011-12-07 2016-12-11 United Microelectronics Corp Monitoring testkey used in semiconductor fabrication
US8895981B2 (en) * 2011-12-28 2014-11-25 Altera Corporation Multichip module with reroutable inter-die communication
JP6513639B2 (ja) * 2013-05-06 2019-05-15 フォームファクター， インコーポレイテッド 電子デバイスを試験するためのプローブカードアセンブリ
KR20160022799A (ko) * 2013-06-20 2016-03-02 후지 덴키 가부시키가이샤 반도체 모듈

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712083B2 (ja) * 1995-11-28 2005-11-02 株式会社ルネサステクノロジ 内部電源電位供給回路及び半導体装置
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
JP3179420B2 (ja) * 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
JP3391374B2 (ja) * 1998-12-25 2003-03-31 富士通株式会社 クロスポイントスイッチ回路および基本スイッチセル電子回路
JP3886659B2 (ja) * 1999-01-13 2007-02-28 東芝マイクロエレクトロニクス株式会社 半導体装置
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
JP2001077298A (ja) * 1999-09-08 2001-03-23 Mitsui High Tec Inc マルチチップパッケージ
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
JP2002026254A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路および不揮発性メモリ
JP3631120B2 (ja) * 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP3502033B2 (ja) * 2000-10-20 2004-03-02 沖電気工業株式会社 テスト回路
US6476506B1 (en) * 2001-09-28 2002-11-05 Motorola, Inc. Packaged semiconductor with multiple rows of bond pads and method therefor
JP2003185710A (ja) 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
JP2003309183A (ja) * 2002-04-17 2003-10-31 Toshiba Corp 半導体システム、半導体システムの接続テスト方法及び半導体システムの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102103185A (zh) * 2009-12-18 2011-06-22 特克特朗尼克公司 用于测量芯片间信号的方法和装置
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN102520340B (zh) * 2012-01-06 2016-08-03 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN103248354A (zh) * 2012-02-14 2013-08-14 爱思开海力士有限公司 半导体集成电路
CN103248354B (zh) * 2012-02-14 2018-01-23 爱思开海力士有限公司 半导体集成电路

Also Published As

Publication number Publication date
CN1296998C (zh) 2007-01-24
JP2004028885A (ja) 2004-01-29
TW200400610A (en) 2004-01-01
KR100877167B1 (ko) 2009-01-07
CN1819192A (zh) 2006-08-16
CN100407423C (zh) 2008-07-30
US20040000706A1 (en) 2004-01-01
US20050200005A1 (en) 2005-09-15
TW586209B (en) 2004-05-01
US6909172B2 (en) 2005-06-21
KR20040002441A (ko) 2004-01-07
US8080873B2 (en) 2011-12-20

Similar Documents

Publication Publication Date Title
CN1296998C (zh) 半导体器件、半导体封装以及用于测试半导体器件的方法
US9330786B2 (en) Semiconductor device, test method thereof, and system
US11004530B2 (en) Testing through-silicon-vias
CN1645511A (zh) 叠层型半导体存储装置
CN1696715A (zh) 监测电熔丝电阻的系统
CN1574632A (zh) 用于减少软错误率的具有稳定配置单元的可编程逻辑装置
CN102299139A (zh) 半导体集成电路
CN1180930A (zh) 半导体集成电路是否合格判定方法及半导体集成电路
TWI452664B (zh) Semiconductor device and manufacturing method thereof
JP4103010B2 (ja) 半導体ウエハ
US12009043B2 (en) Integrated circuit chip and die test without cell array
CN1581359A (zh) 使用漏电流的半导体测试设备和漏电流的补偿系统
JP2006120812A (ja) 積層半導体装置
CN1472885A (zh) 使内置驱动器小型化的半导体装置
CN1825492A (zh) 可从复用方式切换到非复用方式的半导体存储装置
CN1633602A (zh) 半导体器件及其测试方法
GB2370691A (en) Multi chip module ESD protection
CN1870178A (zh) 半导体器件
CN1110095C (zh) 半导体装置及半导体装置的内部功能识别方法
JP2011100898A (ja) 半導体デバイス
CN1841075A (zh) 半导体器件和用于测试半导体器件的方法
CN1776909A (zh) 可编程集成电路芯片及其操作方法
US20080093597A1 (en) Semiconductor device
JP2003332440A (ja) 高性能サブシステムの設計および組立体
CN1604297A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150515

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070124

Termination date: 20170227

CF01 Termination of patent right due to non-payment of annual fee