CN1604297A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN1604297A
CN1604297A CNA2004100786716A CN200410078671A CN1604297A CN 1604297 A CN1604297 A CN 1604297A CN A2004100786716 A CNA2004100786716 A CN A2004100786716A CN 200410078671 A CN200410078671 A CN 200410078671A CN 1604297 A CN1604297 A CN 1604297A
Authority
CN
China
Prior art keywords
power
terminal
power supply
semiconductor device
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100786716A
Other languages
English (en)
Other versions
CN100356543C (zh
Inventor
川西景
岛津宜之
森田纹子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1604297A publication Critical patent/CN1604297A/zh
Application granted granted Critical
Publication of CN100356543C publication Critical patent/CN100356543C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及半导体装置及其制造方法。向电源分离单元(250)追加与栅极被固定的电源间保护晶体管(201、202)并联的电源间连接开关(211、212)。电源间连接开关(211、212)，在通过外部控制端子(230)从外部输入的控制信号(220)的作用下，使多个电源间电性地连接或分离。在WLBI(晶片级预老化)时，多个电源间被所述电源间连接开关(211、212)连接，所以向特定输入端子外加电压时，也就向其它的电源端子盘外加电压。进而，在WLBI后，电源间被分离，在插入电源间的电源间保护晶体管的作用下，释放浪涌等异常电压产生的电荷，防止半导体装置的击穿。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种在晶片级预老化(以下称作“WLBI”)时，为了能削减外加电压的电源而在半导体装置中进行多个电源之间的连接和分离的同时，还兼具防止封装后的浪涌击穿的效果的半导体装置的电源分离方式。
背景技术
近几年来，伴随着系统LSI的功能统合的进展，搭载模拟电路的比例越来越大。另外，为了避免噪声等的影响，需要给每个模拟电路设置互相分离的独立的电源，为此，LSI的多电源设计已经成为主流。
再加上，随着采用不断细微化的工艺技术，内部电路的电源电压和10电路的电源电压互不相同等，分离、独立的电源数量也在日益增多。
还有，采用细微工艺技术后，在缩小芯片面积的同时，由于晶片的大口径化，可采芯片的数量也在增多，与封装后进行预老化的封装后预老化(以下称作“封装后BI”)相比，正在向通过一次性处理晶片而可以大幅度削减成本的WLBL迅速过渡。
作为现有技术的半导体装置的电源分离方式，通常是在电源间配置电源分离单元。
图3示出上述的现有技术实施的半导体装置。图3的半导体装置，具有第1模拟电路100和第2模拟电路110。第1模拟电路100，与供给VDD电压的第1模拟VDD端子101及供给VSS电压的第1模拟VSS端子102构成的第1模拟IO区103连接；第2模拟电路110，与供给VDD电压的第2模拟VDD端子111及供给VSS电压的第2模拟VSS端子112构成的第2模拟IO区113连接；另外还具有分离这些模拟IO区103、113之间的电源分离单元200，从而构成现有技术的半导体装置。
所述电源分离单元200，包括栅极与VSS电源布线连接的2个电源间保护晶体管201、202；晶体管201，通过源-漏连接，被插入模拟IO区103和113之间的VDD电源布线之间；晶体管202，通过源-漏连接，被插入模拟IO区103和113之间的VSS电源布线之间。在图3的结构中，在超过额定值的异常电压外加给VSS端子时，电源间保护晶体管201、202动作，从而通过源-漏释放电荷，所以起到防止对所述模拟IO区103、111的浪涌击穿等造成的质量下降的作用。
另外，特开平05-291368号公报，公开了旨在实现削减WLBI时的检测端子盘数量的技术。该特开平05-291368号公报公开的技术，是分别通过晶体管将电源电位布线及接地电位布线彼此连接，利用从与栅极连接的电压应力试验用的端子所输入的电压来控制晶体管，将芯片上所有的电源电位布线之间以及所有的接地电位布线之间分别短接，而使其公共化，从而能够将检测所需的端子盘数量，削减到与用短接的晶体管公共化后的相应的数量。
可是，在上述的现有技术中，在进行WLBI时，要将探头立在端子盘上，以便供给电源电压、输入控制信号或输入信号、取出监视器输出信号。但由于晶片的平面性、探头对晶片的压力等因素，电性地连接的每个晶片的可以检测的端子盘数量是有限的。受此制约，现有技术的半导体装置，存在着下述问题：如果增加每个晶片的可采芯片数量，那么能够分配给各芯片探头的端子盘数量就要减少，在所述多电源设计的LSI中，就不能给所有的独立电源外加电压，因此在WLBI中不能应用。
另外，特开平05-291368号公报中公布的现有技术，旨在削减WLBI时的端子的手段，是新设置可以短接的晶体管，将外加同一电压的多个电源之间公共化。但这会导致增加芯片的面积，带来成本增大的问题。
并且，由于短接后的晶体管不能作为电源间保护晶体管发挥作用，所以会成为因浪涌电压等造成质量下降的原因。
发明内容
本发明就是针对现有技术的上述问题而研制的，其目的在于提供既不用在WLBI时削减输出入信号，也几乎不会增加芯片面积或设计周期，对所有的电源端子盘都外加电压，实现削减成本的有效手法——WLBI的同时，还具有WLBI后的电源间保护的功能，防止浪涌击穿等造成质量下降的半导体装置。
为了解决现有技术的上述问题，本发明在外加同一电压的多个电源布线间，设置可以进行电气性连接或分离的切换控制的连接单元。而且，对该连接单元，输入与外加给电源布线的电压不同的控制信号，在外加半导体装置的额定电压时，使之成为电气性的非导通状态；外加超过额定电压时，或出现浪涌等异常电压时，使之成为导通状态。
就是说，本发明之1所述的半导体装置，其特征在于，包括：分别具有所定功能的多个电路；从外部外加电压，向所述电路中对应的电路输出所定的电源电压的多个电源单元；所述多个电源单元中，在一个电源单元的输入端子的电压和其它电源单元的输入端子的电压之差是所定范围内的值时，使这些电源单元的输入端子之间成为非导通状态，在所述差是超过所定范围内的值时，使所述多个电源单元的输入端子之间成为导通状态，而且按照输入的控制信号，控制是否使所述多个电源单元的输入端子之间成为导通状态的连接单元。
本发明之2所述的发明，其特征在于：在本发明之1所述的半导体装置中，所述电源单元，具有所述连接单元。
本发明之3所述的发明，其特征在于：在本发明之1或2所述的半导体装置中，所述连接单元，包括：在所述控制信号的作用下，控制是否导通的电源间连接开关；栅极与源极或漏极连接，与所述电源间连接开关并联的电源间保护晶体管。
本发明之4所述的发明，其特征在于：在本发明之1或2所述的半导体装置中，所述连接单元，具有电源间保护晶体管；所述电源间保护晶体管，将外加给所述电源单元中的某一个的电压及与所述控制信号对应的电压给予其栅极，控制是否使其源-漏间导通。
本发明之5所述的发明，其特征在于：在本发明之1或2所述的半导体装置中，还具有控制端子；所述控制信号，从该半导体装置的外侧，输入给所述控制端子。
本发明之6所述的发明，其特征在于：在本发明之5所述的半导体装置中，具有：接收所述控制信号的控制端子用端子盘；与所述控制端子用端子盘电连接，与外部电源连接的电源端子用端子盘。
本发明之7所述的发明，其特征在于：在本发明之6所述的半导体装置中，所述半导体装置还具有封装；所述封装，具有与所述控制端子用端子盘和所述电源端子用端子盘的连接点。
本发明之8所述的发明，其特征在于：在本发明之5所述的半导体装置中，还具有在与所述控制端子和所述电源单元的输出中的某一个之间连接的电阻。
本发明之9所述的发明，其特征在于：在本发明之1或2所述的半导体装置中，还具有按照该半导体装置内的多个信号，生成所述控制信号后输出的内部控制电路。
本发明之10所述的半导体装置，其特征在于，包括：分别具有所定功能的多个电路；从外部外加电压，向所述电路中对应的电路输出所定的电源电压的多个电源单元；所述多个电源单元中，在一个电源单元的输入端子的电压和其它电源单元的输入端子的电压之差是所定范围内的值时，使这些电源单元的输入端子之间成为非导通状态，在所述差是超过所定范围内的值时，使所述多个电源单元的输入端子之间成为导通状态，栅极与源极或漏极连接的电源间保护晶体管；与所述电源间保护晶体管并联的可以切断的布线。
本发明之11所述的半导体装置的制造方法，其特征在于，包括：形成分别具有所定功能的多个电路，从外部外加电压、向所述电路中对应的电路输出所定的电源电压的多个电源单元，所述多个电源单元中、在一个电源单元的输入端子的电压和其它电源单元的输入端子的电压之差是所定范围内的值时、使这些电源单元的输入端子之间成为非导通状态、在所述差是超过所定范围内的值时、使所述多个电源单元的输入端子之间成为导通状态、栅极与源极或漏极连接的电源间保护晶体管，与所述电源间保护晶体管并联的可以切断的布线的半导体装置的工序；将电压外加给所述电源单元中的某一个，检查所述半导体装置的工序；切断所述可以切断的布线的工序。
如上所述，在本发明之1所述的发明中，连接单元可以在多个电源单元中从外部输入电压的输入端子之间的电压差在所定范围内时，使那些输入端子成为非导通状态，而在两个输入端子之间产生超过所定范围的电位差时，则使那些输入端子成为导通状态，所以在正常使用时，可以使各电源单元的输入端子之间成为非导通状态，而在浪涌等产生的异常电压外加给一个输入端子、在输入端子之间产生所定值以上的(电位)差时，可使两输入端子之间导通而放电。进而，连接单元在输入的控制信号的作用下，控制是否使多个电源单元的输入端子间成为导通状态，从而可以使应该外加同一电压的各电源单元的输入端子间成为导通状态。
另外，在本发明之2所述的发明中，通过使电源单元具有连接单元，从而与特别设计元件、配置连接单元的技术相比，可以削减芯片面积。
进而，在本发明之3所述的发明中，由于接收控制信号后控制电源间连接开关是否使多个电源单元的输入端子间成为导通状态，所以可以使应该外加同一电压的各电源单元的输入端子间成为导通状态。
另外，与该电源间连接开关并联的电源间保护晶体管，在电源单元的输入端子之间的电位差在所定范围内时，使那些输入端子成为非导通状态，所以可以避免其它电源单元的噪声等的影响。而且，在电源单元的输入端子之间产生超过所定范围的电位差、即浪涌等产生的异常电压外加给一个输入端子时，由于使输入端子成为导通状态，所以可以释放电荷。
接着，在本发明之4所述的发明中，作为连接单元，使用电源间保护晶体管，通过控制其栅电压，切换、控制电源间的连接及切断。进而，在超过额定值的电压外加给电源单元中的某一个时，可以作为电源间保护晶体管而动作，通过源-漏，将电荷向其它电源单元释放。
另外，在本发明之6所述的发明中，具有控制端子用端子盘和电源端子用端子盘，在封装时将两者连接，可以在使各电源单元间成为非导通状态时将旨在分离的电压由电源单元的输入端子给予控制端子，所以在使用半导体装置时，不必设置将旨在分离各电源单元间的电压供给控制端子的别的电源端子，可以削减端子数量。
进而，在本发明之7所述的发明中，通过在封装上设置连接控制端子用端子盘和电源端子用端子盘的连接点，从而即使在控制端子用端子盘和外部的电源端子用端子盘不邻接而不能直接连接时，也能通过所述连接点连接，不必设置将旨在分离电源间的电压供给控制端子的别的电源端子，可以削减端子数量。
接着，在本发明之8所述的发明中，由于在控制端子用端子盘与电源单元的输出中的某一个之间连接电阻，在封装后，将控制端子的电位上升或降低、固定为电源电位，所以在使用时，不需要设置将旨在分离电源间的电压供给控制端子的别的电源端子，可以削减端子的数量，进而，外加给电源单元的输入端子的浪涌等异常电压，成为供给所述连接单元的控制信号，发挥着使连接单元将输入端子间成为导通状态的作用。
综上所述，采用本发明之1所述的发明后，由于连接单元在多个电源单元的输入端子间的电位差在所定范围内时，成为非导通状态，所以在正常动作时，可以切断两输入端子之间的连接，避免来自其它电源的噪声等的影响，而所述电位差超过所定值时，即被外加浪涌等造成的异常电压时，使两输入端子之间成为导通状态，所以能够将电荷从被外加异常电压的输入端子向其它输入端子放电，可以防止浪涌击穿等导致质量下降。进而，连接单元接受被其输入的控制信号，控制是否将多个电源单元的输入端子之间导通，所以在进行预老化等测试时，通过将应该输入同一电压的各电源单元的输入端子之间连接，可以削减应该输入电压的端子盘数量。
采用本发明之2所述的发明后，因为电源单元中含有连接单元，所以能削减芯片面积。
采用本发明之3所述的发明后，因为电源间连接开关控制是否使多个电源单元的输入端子之间成为导通状态，所以可以使应该输入同一电压的输入端子之间成为导通状态，从而在进行预老化等测试时，可以削减应该输入同一电压的端子盘数量。另外，与电源间连接开关并联的电源间保护晶体管，在电源单元的输入端子之间的输入电位差在所定范围内时，切断各自的输入端子之间的连接，可以避免其它电源单元的噪声等的影响。而且，在所述输入电位差成为超过所定范围的值时、即浪涌等产生的异常电压外加给一个输入端子时，通过使这些输入端子成为导通状态，从而可以释放电荷，防止浪涌击穿等导致质量下降。
采用本发明之4所述的发明后，由于在将电源间保护晶体管作为进行电源间的连接及切断的连接单元使用的同时，还可以在超过额定值的电压外加给电源单元中的某一个时，发挥通过源-漏、将电荷向其它电源单元释放这种电源间保护晶体管的作用，所以可以利用较少的元件实现预老化时的电源单元的连接、正常使用时电源单元的分离以及外加浪涌等异常电压时防止释放电荷导致的击穿。
采用本发明之6所述的发明后，由于在封装时将控制端子用端子盘和电源端子用端子盘连接，所以可以不必为了使各电源单元间保持非导通状态而另外设置将所定电压外加给控制端子的别的电源端子，可以削减端子数量。
采用本发明之7所述的发明后，通过在封装的引线框架或载体上设置连接控制端子用端子盘和电源端子用端子盘的连接点，从而即使在控制端子用端子盘和外部的电源端子用端子盘不邻接而不能直接连接时，也能通过所述连接点连接，可以削减端子数量。
采用本发明之8所述的发明后，由于在控制端子用端子盘与电源单元的输入端子之间连接电阻，所以即使没有为了使各电源间保持非导通状态而另外设置将所定电压外加给控制端子的端子，在封装后也能将控制端子的电位上升或降低、固定为电源电位，所以可以削减端子的数量。另外，由于外加给电源单元的输入端子的浪涌等异常电压，成为供给所述连接单元的控制信号，所以可以发挥使连接单元将输入端子间变成导通状态的作用，将电荷向其它电源单元释放，防止击穿。
附图说明
图1是本发明的第1实施方式中的半导体装置的电路图。
图2是本发明的第2实施方式中的半导体装置的电路图。
图3是现有技术的半导体装置的电源分离方式的电路图。
具体实施方式
下面，参与附图，讲述本发明的实施方式。
(第1实施方式)
图1是表示本发明的第1实施方式中的半导体装置的电路图。图中，100、110是具有所定功能的模拟电路，为了避免噪声的影响而需要各自独立的电源。103是与模拟电路100相对的模拟IO区，包括将从外部输入的VDD电压供给模拟电路100的VDD端子101，和将从外部输入的VSS电压供给该模拟电路100的VSS端子102。另外，同样，113是与模拟电路110相对的模拟IO区，包括将VDD电压供给模拟电路110的VDD端子111，和供给VSS电压的VSS端子112。在这里，IO区103、113分别具有2个电源单元。各电源单元包括保护电路等、作为输入端子的VDD端子或VSS端子、与输入端子连接的端子盘。
250是电源分离单元，具有栅极与VSS端子102连接的电源间保护晶体管201和202。在这里，电源间保护晶体管201被插入分别与模拟电路100及110连接的电源布线VDD之间，电源间保护晶体管202被插入分别与模拟电路100及110连接的电源布线VSS之间。211、212是受从半导体装置的外部、通过端子盘231向外部控制端子230输入的控制信号220控制的电源间连接开关，在本实施方式中，通过外加高电位(以下记作“H”)闭合这些开关、外加低电位(以下记作“L”)断开这些开关。而且，该开关211与电源间保护晶体管201并联，开关212与电源间保护晶体管202并联。另外，240是在外部控制端子230和电源布线VSS之间连接的压降电阻。电源间保护晶体管201、202和开关211、212构成连接单元。
下面，讲述采用图1的结构构成的半导体装置的动作。
电源间连接开关211、212，在WLBI时，在和外加给模拟IO区内的电源端子盘(具有电源单元的端子盘)的电压不同的、向外部控制端子(控制端子)230输入的控制信号220的作用下，将多个电源之间电气性连接。这样，伴随着向特定的电源端子盘外加电压，也向其它的电源端子盘外加电压。所以，不需要探测所有的电源端子盘，不削减控制信号、输入信号及监视的输入信号就能实现削减成本的有效手法——WLBI。在本实施方式中，不需要对模拟VDD端子111和模拟VSS端子112外加电压，可以削减WLBI时的端子盘数量。
另外，在WLBI以外时，电源间连接开关211、212成OFF状态。浪涌等异常电压，例如外加给VSS端子102时，VSS端子102的电位就高于VSS端子112的电位，如果该电位差超过所定值，电源间保护晶体管201、202就瞬间成为OFF状态，将电荷由VSS端子102向VSS端子112方向放电，所以能够防止浪涌等的击穿。此外，在图1中，表示出电源间保护晶体管201及202的栅极与VSS端子侧连接，对VSS端子102进行浪涌保护的结构示例。但这种结构对其它输入端子也可以同样实施。
另外，在本实施方式中，在外部控制端子230和VSS电源之间，插入降压电阻240。这样，在电压未输入给外部控制端子230时，可以将控制信号220下降为VSS电源的电位，断开电源间连接开关211、212，分离模拟电路100及110的电源。所以，在进行封装时，即使不特别设置供给断开电源间连接开关211及212的电压的外部控制端子固定用的别的电源端子，与外部控制端子230连接，也可以在压降电阻的作用下分离电源，能够抑制端子数量的增加。
另外，作为电源间连接开关，使用其控制信号是“H”时成为ON、控制信号是“L”时成为OFF状态的器件时，在外部控制端子230和VDD电源之间连接负载电阻(图中未示出)，也能获得同样效果。
进而，在WLBI后的封装时，使外部控制端子230的端子盘(控制端子用端子盘)231和从外部供给断开电源间连接开关211及212的电压的外部电源端子(图中未示出)的端子盘(电源端子用端子盘)邻接，通过布线将外部控制端子230的端子盘231与外部电源端子的端子盘连接。这样，外部控制端子230就被固定成断开电源间连接开关211及212的电源电位。就是说，分别供给模拟电路100和模拟电路110电压的电源被分离。所以，不必为了分离电源而另外设置别的将外部控制端子230固定成电源电位的外部控制端子固定用的电源端子，通过与外部电源端子共用，从而可以进行电源分离，能够抑制进行封装时的端子数量的增加。
另外，外部控制端子230的端子盘231与外部电源端子的端子盘不邻接、不能直接连接时，预先在封装的引线框架或载体等上设置能够使端子盘电性连接的连接处(连接点)，在进行封装时进行电性连接，从而也能够共用外部控制端子230和外部电源端子，抑制在进行封装时端子数量的增加。
进而，搭载可以按照半导体装置内部的寄存器等拥有的多个信号生成控制电源间的分离及连接的控制信号、向电源间连接开关211及212输出的内部控制电路(图中未示出)，也可以控制电源分离单元250。这时，由于不需要配置外部控制端子230，所以可以相应地减少芯片面积。
另外，在本实施方式中，表示出对模拟IO区103和模拟IO区113的2个IO区进行电源分离的示例。但具有3个以上的IO区时，也可以对这些区域间的连接及分离进行同样的操作。
进而，在本实施方式中，表示出使用内部电路或由外部输入的控制信号控制与电源间保护晶体管并联的电源间连接开关，从而在WLBI时将电源间连接，在WLBI后使其成为非导通状态的情况。但也可以连接与电源间保护晶体管并联的熔断器等可以切断的布线，在WLBI时，以切断前的状态进行测试，在WLBI后切断，进行封装。在制造这种半导体装置时，形成具有可以与电源间保护晶体管切断的布线的半导体装置，接着向电源单元中的某一个的输入端子外加电压，通过WLBI等检查半导体装置后，切断所述可切断的布线。
综上所述，本实施方式所示的半导体装置，采用可以将多个电源之间进行电气性地连接或分离控制的电源分离方式，所以在WLBI时，可以削减外加电压的电源端子盘。
这样，可以利用通过外部控制端子的外部控制或内部控制电路将多个电源之间进行电气性连接或分离的控制，从而能够对半导体装置的电源分离选择适合其状况的适当的形态。
(第2实施方式)
图2是表示本发明的第2实施方式中的半导体装置的电路图。此外，在这里，对和图1相同的构成要素，使用相同的符号，并且不再赘述。
在本实施方式中，在同一个模拟IO区123内，配置向模拟电路100供给电源电压的VDD端子101及VSS端子102，向模拟电路120供给电源电压的VDD端子121及VSS端子122。模拟IO区123，作为连接单元具有电源间保护晶体管124及125。
在本实施方式中，没有配置第1实施方式所示的电源分离单元250。电源间保护晶体管124，是其源极及漏极中的一个与VDD端子101连接、另一个与VDD端子121连接、根据输入给栅极的控制信号220控制电源间的分离及连接的电源间保护晶体管。另外，电源间保护晶体管125，是其源极及漏极中的一个与VSS端子102连接、另一个与VSS端子122连接、根据输入给栅极的控制信号220控制电源间的分离及连接的电源间保护晶体管。IO区123具有4个电源单元。其中，向模拟电路1 00输出电压的2个，与IO区所含的电源单元相同。另外，向模拟电路120输出电压的剩下的2个中，一个还具有电源间保护晶体管124，另一个还具有电源间保护晶体管125。
下面，讲述采用图2所示结构的半导体装置的动作。
电源间保护晶体管124及125，在通过端子盘231从外部向外部控制端子230输入的控制信号220的作用下，在正常使用时使多个电源之间分离，而在WLBI等测试时使多个电源之间电气性连接。这样，可以获得和图1的半导体装置相同的效果。
另外，在向电源单元中的某一个，例如在本实施方式中向VSS端子102外加浪涌等异常电压时，通过压降电阻240，向电源间保护晶体管124及125的栅极外加电压，所以两晶体管成为ON状态，如在第1实施方式中讲述的那样，可以释放电荷、防止击穿。此外，虽然图中及有示出，但对其它输入端子，也采用同样的电源间保护结构，这也与第1实施方式一样。
进而，在本实施方式中，也与第1实施方式一样，在进行封装时，通过将外部控制端子230和外部电源端子电气性连接，可以共用两端子，抑制端子数量的增加。
或者在外部控制端子230和外部电源端子不邻接、不能直接连接时，还可以在封装基板上设置连接点，以便通过中转共用两端子。
进而，还可以搭载按照半导体装置内部的寄存器等拥有的多个信号、生成控制电源间的分离及连接的控制信号200后输出的内部控制电路(图中未示出)，将该控制信号200作为电源间保护晶体管124及125的控制信号使用。这时，与第1实施方式一样，不需要配置所述外部控制端子230，可以相应地减少芯片面积。
另外，在本实施方式中，示出了对模拟电路100及模拟电路120供给电源的电源分离情况。但对除此之外的供给电源的电源，同样可以进行连接或分离。
综上所述，本实施方式所示的半导体装置的电源分离方式，可以控制多个电源间的电气性连接或分离，所以在WLBI时可以削减外加电压的电源端子盘，进而在WLBI后、即在电源分离的状态下，可以作为电源间保护晶体管发挥保护各电源间的作用，防止浪涌击穿等造成的质量下降。
这样，采用通过外部控制端子的外部控制或内部控制，可以对多个电源间的电气性连接或分离进行控制，从而可以对半导体装置的电源分离选择适应其状况的适当的形态。
本发明涉及的半导体装置的电源分离方式，具有通过电气性的控制使多个电源之间连接或分离的效果。作为包括在WLBI等时，削减外加电压的电源端子盘的数量的多个模拟电路及模拟电源的半导体装置等非常有用。
另外，在产品的印刷电路板等中，在共同电源规格及低电压规格因产品的不同而不同，或为了避免噪声而需要单独供给各电源时，也可以将印刷电路板作为可以共同的电源分离的用途而加以利用。

Claims (11)

1、一种半导体装置，其特征在于，包括：分别具有所定功能的多个电路；
从外部外加电压，向所述电路中对应的电路输出所定的电源电压的多个电源单元；以及
当所述多个电源单元中，一个电源单元的输入端子的电压与其它电源单元的输入端子的电压之差是所定范围内的值时，使这些电源单元的输入端子之间成为非导通状态，而当所述差是超过所定范围的值时，使所述多个电源单元的输入端子之间成为导通状态，并相应输入的控制信号，控制是否使所述多个电源单元的输入端子之间成为导通状态的连接单元。
2、如权利要求1所述的半导体装置，其特征在于：所述电源单元，具有所述连接单元。
3、如权利要求1或2所述的半导体装置，其特征在于：所述连接单元，包括：是否导通受到所述控制信号的控制的电源间连接开关；和栅极与源极或漏极连接、并与所述电源间连接开关并联的电源间保护晶体管。
4、如权利要求1或2所述的半导体装置，其特征在于：所述连接单元，具有电源间保护晶体管；
所述电源间保护晶体管，将外加给所述电源单元中的某一个的电压及与所述控制信号对应的电压给予其栅极，控制是否使其源一漏间导通。
5、如权利要求1或2所述的半导体装置，其特征在于：还具有控制端子；
所述控制信号，从该半导体装置的外部，输入给所述控制端子。
6、如权利要求5所述的半导体装置，其特征在于，具有：接收所述控制信号的控制端子用端子盘；和
与所述控制端子用端子盘电连接，并与外部电源连接的电源端子用端子盘。
7、如权利要求6所述的半导体装置，其特征在于：所述半导体装置还具有封装；
所述封装，具有与所述控制端子用端子盘和所述电源端子用端子盘的连接点。
8、如权利要求5所述的半导体装置，其特征在于：还具有在所述控制端子与所述电源单元的输出中的某一个之间连接的电阻。
9、如权利要求1或2所述的半导体装置，其特征在于：还具有按照该半导体装置内的多个信号，生成所述控制信号后输出的内部控制电路。
10、一种半导体装置，其特征在于，包括：分别具有所定功能的多个电路；
从外部外加电压，向所述电路中对应的电路输出所定的电源电压的多个电源单元；
当所述多个电源单元中，一个电源单元的输入端子的电压与其它电源单元的输入端子的电压之差是所定范围内的值时，使这些电源单元的输入端子之间成为非导通状态，而当所述差是超过所定范围的值时，使所述多个电源单元的输入端子之间成为导通状态，且栅极与源极或漏极连接的电源间保护晶体管；以及
与所述电源间保护晶体管并联的、且可以切断的布线。
11、一种半导体装置的制造方法，其特征在于，包括：
(a)形成半导体装置的工序，其中，该半导体装置包括：
分别具有所定功能的多个电路；
从外部外加电压、向所述电路中对应的电路输出所定的电源电压的多个电源单元；
当所述多个电源单元中、一个电源单元的输入端子的电压与其它电源单元的输入端子的电压之差是所定范围内的值时、使这些电源单元的输入端子之间成为非导通状态、而当所述差是超过所定范围的值时、使所述多个电源单元的输入端子之间成为导通状态、且栅极与源极或漏极连接的电源间保护晶体管；以及
与所述电源间保护晶体管并联的、且可以切断的布线；
(b)将电压外加给所述电源单元中的某一个，检查所述半导体装置的工序；
(c)切断所述可以切断的布线的工序。
CNB2004100786716A 2003-09-30 2004-09-16 半导体装置及半导体装置的制造方法 Expired - Fee Related CN100356543C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003342446A JP4516294B2 (ja) 2003-09-30 2003-09-30 半導体装置及び半導体装置の製造方法
JP2003342446 2003-09-30

Publications (2)

Publication Number Publication Date
CN1604297A true CN1604297A (zh) 2005-04-06
CN100356543C CN100356543C (zh) 2007-12-19

Family

ID=34373496

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100786716A Expired - Fee Related CN100356543C (zh) 2003-09-30 2004-09-16 半导体装置及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US7183671B2 (zh)
JP (1) JP4516294B2 (zh)
CN (1) CN100356543C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673502B (zh) * 2008-09-10 2012-07-18 元太科技工业股份有限公司 双稳态模式显示器
CN102901902A (zh) * 2011-07-28 2013-01-30 飞思卡尔半导体公司 半导体器件的并联电源连接的测试方法
US8766962B2 (en) 2008-09-02 2014-07-01 E Ink Holdings Inc. Bistable display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8032766B2 (en) * 2005-11-14 2011-10-04 Zippy Technology Corp. Machine boot up protection structure for parallel power supply equipment
JP4623659B2 (ja) 2006-02-23 2011-02-02 パナソニック株式会社 半導体装置
WO2007138711A1 (ja) 2006-06-01 2007-12-06 Fujitsu Limited 多電源集積回路を有する電子機器システム
JP2009130310A (ja) * 2007-11-28 2009-06-11 Elpida Memory Inc 半導体集積回路
US8823405B1 (en) * 2010-09-10 2014-09-02 Xilinx, Inc. Integrated circuit with power gating
JP6166032B2 (ja) 2012-11-06 2017-07-19 浜松ホトニクス株式会社 半導体デバイス検査装置及び半導体デバイス検査方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5239270A (en) * 1992-02-24 1993-08-24 National Semiconductor Corporation Wafer level reliability contact test structure and method
JP3180421B2 (ja) * 1992-03-30 2001-06-25 日本電気株式会社 テスト回路を内蔵したアナログ・ディジタル混在マスタ
JP2793427B2 (ja) 1992-04-08 1998-09-03 株式会社東芝 半導体装置
EP0615131A1 (en) * 1993-03-10 1994-09-14 Co-Operative Facility For Aging Tester Development Prober for semiconductor integrated circuit element wafer
KR0119887B1 (ko) * 1994-06-08 1997-10-30 김광호 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
JP3641517B2 (ja) * 1995-10-05 2005-04-20 株式会社ルネサステクノロジ 半導体装置
CN1134667C (zh) * 1996-05-17 2004-01-14 福姆法克特公司 微电子弹性接触元件
JP4074697B2 (ja) * 1997-11-28 2008-04-09 株式会社ルネサステクノロジ 半導体装置
JP3720271B2 (ja) * 2001-03-22 2005-11-24 株式会社ルネサステクノロジ 半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766962B2 (en) 2008-09-02 2014-07-01 E Ink Holdings Inc. Bistable display device
CN101673502B (zh) * 2008-09-10 2012-07-18 元太科技工业股份有限公司 双稳态模式显示器
CN102901902A (zh) * 2011-07-28 2013-01-30 飞思卡尔半导体公司 半导体器件的并联电源连接的测试方法

Also Published As

Publication number Publication date
JP2005109238A (ja) 2005-04-21
US20050067899A1 (en) 2005-03-31
US7183671B2 (en) 2007-02-27
JP4516294B2 (ja) 2010-08-04
CN100356543C (zh) 2007-12-19

Similar Documents

Publication Publication Date Title
US11961804B2 (en) Size and efficiency of dies
KR100845751B1 (ko) 패키징된 다이를 테스트하기 위한 시스템 및 방법
CN1235279C (zh) 使内置驱动器小型化的半导体装置
US20100108119A1 (en) Integrated bypass diode assemblies for back contact solar cells and modules
CN1847869A (zh) 半导体集成电路和测试其间的连接状态的方法
TWI286380B (en) Semiconductor integrated circuit device
CN101288215A (zh) I/o单元esd系统
CN1722412A (zh) 封装电路板和包括封装电路板的封装及其方法
CN1934704A (zh) 芯片层叠型半导体装置
CN1604297A (zh) 半导体装置及半导体装置的制造方法
CN101258597A (zh) 具有静电放电保护的集成电路
CN1149656C (zh) 检修信号发生电路
WO2022271455A1 (en) Electrostatic discharge circuit for multi-voltage rail thin-gate output driver
CN1681125A (zh) 半导体集成电路
JP3713013B2 (ja) 半導体集積回路装置の製造方法
CN114982135A (zh) 多芯片器件
CN1274020C (zh) 半导体集成电路装置
CN112204735A (zh) 用于选择性外合的电力岛分段
CN1189941C (zh) 静电放电保护电路
US20090166856A1 (en) Semiconductor Device
CN1729569A (zh) 用测试结构制作半导体元件的方法
JP2005259914A (ja) 半導体回路装置及びマルチ・チップ・パッケージ
CN115548008A (zh) 一种功率半导体器件
CN101996967A (zh) 用于多电源芯片的电源总线结构
US6638793B1 (en) Methodology to pack standard staggered bond input-output buffer into linear input-output buffer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071219

Termination date: 20170916