CN102901902A - 半导体器件的并联电源连接的测试方法 - Google Patents

Abstract

本发明涉及半导体器件的并联电源连接的测试方法，一种具有内部电源总线、用于连接内部电源总线与外部电源的并联电源连接以及测试模块的半导体器件。测试模块包括用于产生第一和第二差分传感器信号的传感器，所述信号是在所选择的一个并联连接中间隔开的位置处，由流动在并联连接中的电流产生的电压的函数。测试模块还包括第一和第二平衡差分对比较器，其接收第一和第二参考信号并分别产生第一比较器信号和第二比较器信号，其中第一比较器信号是第一差分传感器信号和第一参考信号的相对值的函数，第二比较器信号是第二差分传感器信号和第二参考信号的相对值的函数。测试模块还包括一输出元件，其产生是第一和第二比较器信号的函数的输出信号。

Description

半导体器件的并联电源连接的测试方法

技术领域

本发明涉及一种半导体器件的并联电源连接的测试方法，并涉及一种适于测试器件中的并联电源连接的半导体器件。

背景技术

通过向IC器件的连接到器件的内部焊盘的外部接触表面(例如管脚或引线)施加电压来向集成电路(IC)器件提供电源。典型地，单独的一对电源接触表面不足以向IC传输需要的电流，并且会在IC器件的内部电源网络中引起诸如电迁移和电压反弹效应的问题，该问题是由于例如在器件的低压、高速同时开关外围缓冲器中的高瞬态峰值电流而产生的。为了减少这些问题，IC器件常常包括用于正和负(或地)电源的多电源接触表面的组。每一组包括多个电源接触表面，这些表面通过单独的并联内部连接连接到IC器件的内部电源总线或轨道，并且通过单独的并联外部连接，例如通过外部电源轨道连接到相同的外部电源。

出于品质的考虑，在电压源的制造操作和组装完成之后，在“最终测试”中，对IC器件(包括其外部电源连接)的测试是必要的。已知的测试方法，例如基于测量内部电源总线上的电压，在相同的内部电源总线和外部电压源之间通过同一组的其它电源接触表面存在并行连接的情况下，不足以有效的检测出位于内部电源总线和外部电压源之间的单独一个电源接触表面的故障连接。因此，能够测试并检测内部电源总线和外部电压源之间的故障连接将是有利的。

附图说明

通过举例方式说明本发明，并且不局限于所附附图所示的实施例，其中相同的参考标记表示类似的元件。对附图中的元件进行简明、清楚的描述，并且元件不必要按比例绘制。

图1是在半导体器件的内部电源总线和外部电压源之间的一组连接的示意性电路图；

图2是用于测试图1所示的单个连接的已知的半导体器件模块的示意图；

图3是根据本发明一个实施例的、用于测试图1所示的单个连接的半导体器件中的测试模块的示意图；

图4是图3所示的测试模块的模拟监控器的示意图；

图5是图4所示的模拟监控器的互连的差分传感器和放大器元件的简化电路图；

图6是图4所示的模拟监控器的共模反馈元件的简化电路图；

图7是图4所示的模拟监控器的差分比较器和锁存元件的简化电路图；

图8和9是图3所示的测试模块的操作中出现的信号的曲线图。

具体实施方式

图1和2示出了传统的半导体器件100，其包括用于IC核和外围设备的内部电源总线V_DD CORE 102和V_DD PERIPHERY 104，用于连接内部电源总线和外部电源的并联电源连接106、108、110和112，以及测试模块200。所示电源总线102和104用于V_DD电压连接，还提供具有并联电源连接的类似的总线(未示出)以连接内部V_SS相反极性电源(或地)总线与外部电源，也可以提供类似于测试模块200的适合于相反极性的测试模块。

并联电源连接106、108、110和112的每个都包括焊垫，如表示为半导体芯片上的接触表面的114，并且其通过如表示为电阻R_PAD的116的连接器，在芯片的内部地连接到总线102或104。每个焊垫114通过诸如120的连接器，以例如表示为电阻R_BOND和电感L_BOND的键合引线的方式连接到诸如半导体器件100的封装的118的外部引线或接触表面。诸如封装的118的外部引线或接触表面例如通过焊接并联连接到在印刷电路板(“PCB”)上的电源总线122。在图1中，通过示例的方式，示出了作为电源总线122和外部引线或接触表面118之间的故障的连接110，具有高的电阻或处于开路，例如可能由键合引线的翘起所产生的。由于电流在其它并联连接中流动，这种故障连接将不会阻止连接110的键合焊垫114的电压维持在总线102或104的电压V_DD，但是该故障连接110将不能给电源贡献所期望的电流份额。

在制造操作和组装电压源完成之后，通过在检查过程中依次向并联连接106到112的每个选择性地施加测试程序，使用测试模块200检测这种故障连接。在图2中所示的现有测试模块200中，该程序包括发生器202，其在测试过程中通过在内部电源总线102和206之间施加测试电压以产生量级为100mA的激发电流I_EXCITATION。一旦闭合测试开关204，电流流过位于键合焊垫114和内部电源总线102(或104)之间的连接，然后进入相反极性总线206，通过PCB电源轨道122和所有并联V_DD和V_SS电源连接完成回路。如果被测试的电源连接不是开路，则该激发电流I_EXCITATION跨过电阻R_PAD产生压降。连接的电阻R_PAD在10到100m欧姆的低的量级。如果在测试下的键合焊垫114和外部电源总线122之间的连接118、120建立得合理，那么通过该连接和电阻R_PAD的电流流动将产生1到10mV量级的电压。可是，如果在测试下的连接118、120是故障的，那么很少或没有电流流过电阻，且跨过其上的电压很小或为零。

测试模块200包括由电流镜像配置中的一对类似的晶体管208和210形成的输入传感器，其中电流镜像配置具有一对晶体管的源分别连接到电阻R_PAD的两边，漏分别通过电阻器212和214连接到相反极性电源总线206，且一对栅连在一起同时连接到晶体管208的漏。在测试过程中跨越电阻器214的电压与跨越电阻R_PAD的压降(若有的话)部分地成比例，这会干扰电流镜像的平衡。包括自动归零电路216以纠正晶体管208和210之间的失配。可编程阈值电路218限定一个比较等级。比较放大器220产生输出电压，其与固定电压V_COMP和来自于输入级的电阻器214的信号、来自于自动归零电路216的信号、以及来自于阈值电路218的信号的和之间的差成比例。触发器222存储表示比较放大器220的正或负输出的二进制值。提供内建自测试(‘BIST’)元件，其包括开关224、电阻器226和转换开关228，其中转换开关228BIST操作过程中将晶体管208的源极连接至在替换内部电源总线116的一边的电阻116的一边的键合焊垫上。伴随一些适应性调整，类似的测试模块(未示出)被提供以测试相反极性的电源连接。

使用测试模块200进行的测试对在测试过程中内部电源总线102、104和206上的共模噪声敏感，并且也对产生DC偏移(offset)的测试模块的部件间的失配敏感。

图3至7示出了根据本发明一个实施例的半导体器件301内的测试模块300，以举例的方式给出，以测试器件301的单个的连接。半导体器件301包括内部电源总线如102、104，用于连接内部电源总线与外部电源如122的并联电源连接如106至112和测试模块300。测试模块300包括传感器400，其产生第一和第二差分传感器信号V_P、V_N，信号V_P、V_N是在并联连接中的所选择的一个中的间隔开的位置处由流动在其中的电流所产生的电压V_{DD_PAD}、V_{DD_A}的函数。测试模块300还包括第一和第二平衡差分对比较器元件410、412以接收第一和第二参考信号V_REFP，V_REFN，并且分别产生第一比较器信号V₁和第二比较器信号V₂，其中V₁是第一差分传感器信号V_P和第一参考信号V_REFN的相对值的函数，V₂是第二差分传感器信号V_N和第二参考信号V_REFP的相对值的函数。测试模块300还包括输出元件414、416、418，以产生输出信号Q，其中Q是第一和第二比较器信号V₁、V₂的函数。

根据本发明一实施例，以举例方式给出一种半导体器件301中用于连接外部电源与内部电源总线的并联电源连接的测试方法，包括引起电流流过该些并联连接，并且产生第一和第二差分传感器信号V_P、V_N，信号V_P、V_N是在并联连接中的所选择的一个中的间隔开的位置处由流动在其中的电流所产生的电压V_{DD_PAD}、V_{DD_A}的函数。该测试方法还包括施加第一和第二参考信号V_RFP，V_REFN作为第一和第二平衡差分对比较器元件410、412的输入，并分别产生第一比较器信号V₁和第二比较器信号V₂，其中V₁是第一差分传感器信号V_P和第一参考信号V_REFN的相对值的函数，V₂是第二差分传感器信号V_N和第二参考信号V_REFP的相对值的函数。该测试方法还包括产生输出信号Q，其中Q是第一和第二比较器信号V₁、V₂的函数。

更详细地，首先参照附图3，测试模块300包括控制模拟监控器304的操作的数字控制器302。为了测试目的，可将组装在PCB上的半导体器件301安装在通用的测试设备(未示出)中，其向该器件301施加合适的输入和电气值，并接收来自测试模块300的输出。数字控制器302接收自测试设备的输入包括时钟信号CLK、和使得测试模块300重置为其初始状态的异步信号RESET、和触发测试模块300的测试程序的TEST_MODE。与时钟信号CLK同步的信号LATCH也被施加到模拟监控器304，以使其在选择下一个连接测试之前的足够长时间内，为测试设备锁存其输出Q以寄存测试结果。如果跨过受测的连接的电阻R_PAD的电压比阈值电压大，则输出信号Q被断言(assert)，表明受测的连接是没有故障的；如果跨过受测的连接的电阻R_PAD的电压比阈值电压小，则输出信号Q被解除断言(de-assert)，表明在电阻R_PAD中没有电流流过，即受测的连接是有故障的。

数字控制器302产生能使测试程序开始的信号TEST_EN和测试完所有的连接之后通知测试设备测试程序已经终止的信号TEST_END。信号SENSOR_SEL连接模拟监控器304以依序测试连接106至112的每一个。信号AUTO-ZERO触发校准阶段，期间模拟监控器304测量和删除由于其部件的任意失配而残留的DC偏移。信号EXCITATION是使模拟监控器304为受测的连接的电阻R_PAD产生激发测试电流I_EXCITATION的二进制信号。信号SELF_TEST触发BIST阶段，期间模拟监控器304执行自测例程。信号Q_EN使能测试设备寄存模拟监控器304的输出Q。

图4示出了模拟监控器304的功能块的例子，且在图5、6和7中给出了它们的进一步实施的详细例子。将会意识到图4至7示出用于解释目的的分立的功能块，而实际上这些功能块可以合并或结合。图4中示出了在测试用于正电压源V_{DD_A}的连接的情况下的模拟监控器304的元件。将会意识到模拟监控器304通常还包括测试用于负电压源(或地)V_{SS_A}的连接的类似元件(未示出)，其电路反转且其组成部件可具有与图4至7示出的相反的导电类型。

图4中示出的模拟监控器304包括差分输入传感器400和互阻抗放大器402，用于感测由于受测连接的电阻R_PAD的激发测试电流I_EXCITATION而引起的，在内部电源总线102的一边的电阻R_PAD上的电压V_{DD_A}和键合焊垫114的一边的电阻R_PAD上的电压V_{DD_PAD}之间的差异。该差分输入传感器400和互阻抗放大器402在它们的输出端产生差分传感器信号V_P、V_N。由信号AUTO-ZERO激活DC偏移元件404以感测在初始校准阶段中差分传感器信号V_P、V_N的失衡，(例如可能由诸如相反的导电类型的部件间的失配所引起)并存储在传感阶段施加到差分输入传感器400和互阻抗放大器402的校正。共模负反馈元件406将该校正作为在例如由共模乘音所引起的、传感器信号V_P、V_N的组合值中类似振幅和方向的变化量的函数，施加给差分输入传感器400和互阻抗放大器402。

图4中示出的模拟监控器304还包括差分比较器408。差分比较器408包括第一和第二平衡差分对比较器元件410和412，用于接收作为输入的第一和第二参考信号V_REFN和V_REFP。该第一差分对比较器元件410产生第一比较器信号V₁，其是第一差分传感器信号V_P和第一参考信号V_REFN的相对值的函数。该第二差分对比较器元件412产生第二比较器信号V₂，其是第二差分传感器信号V_N和第二参考信号V_REFP的相对值的函数。图4中示出的模拟监控器304还包括用于锁存该第一和第二比较器信号V₁和V₂并产生二进制输出信号Q的正反馈元件414。

模拟监控器304的该示例还包括隔离元件416，其用于抑制在平衡的差分对比较器元件410和412的输出上的噪音。正反馈元件414锁存该第一和第二比较器信号V₁和V₂，并响应信号LATCH产生相应的第一和第二锁存信号V_LH和V_LL，且由信号RESET进行复位。响应于信号Q_EN，由输出控制元件418将该二进制输出信号Q传输到该测试设备。

图5至7更详细示出图4的模拟电路的实施的例子。图5示出了传感器500的实施示例，其包括具有作为接收电压V_{DD_A}和V_{DD_PAD}的传感器400的差分输入级和作为用于产生第一和第二差分传感器信号的互阻抗放大器402的差分第二级的差分共发-共基(cascode)放大器。该共发-共基放大器差分输入级400包括以共栅结构差分连接的一对p型MOSFET 502和504。连接MOSFET 502的源极以接收电压V_{DD_PAD}，并且连接MOSFET 504的源极以接收电压V_{DD_A}。MOSFET 502和504的栅极连接在一起以接收偏置电压P_BIAS。MOSFET 502和504的漏极分别连接到节点506和508，其接收来自DC偏移元件404的差分DC偏移电压AZP和AZN。共发-共基放大器的差分第二级402包括一对P型MOSFET 510和512，其以共栅结构与表示为高阻负载的成对级联的NMOSFET 518、520和522、524差分连接。MOSFET 510的源极连接至节点506，且MOSFET 512的源极连接至节点508。MOSFET 510和512的栅极连接在一起以接收偏置电压P_CASC。MOSFET 510和512的漏极分别连接至节点514和516，在这里传感器信号作为电压V_P、V_N。选择偏置电压P_BIAS和P_CASC以使MOSFET502、504、510和512处于饱和，并且差分DC偏移电压AZP和AZN位于偏置电压P_BIAS和P_CASC之间。

节点514和516分别通过n型MOSFET对518、520和522、524连接至负(地)电压源V_{SS_A}。MOSFET 518和520的漏-源路径串联连接在节点514和负电压源V_{SS_A}之间。P型MOSFET526和n型MOSFET528串联连接在正电压源V_{DD_A}和负电压源V_{SS_A}之间。MOSFET526的栅极接收偏置电压P_BIAS且MOSFET 526用作MOSFET 528的负载。MOSFET518、520和528以电压增益增强的结构连接，即MOSFET 528的栅极连接MOSFET 518的源极和MOSFET520的漏极，和MOSFET 518的栅极连接MOSFET 526和528的漏极。MOSFET 522和524的漏-源路径串联连接在节点516和负电压源V_{SS_A}之间。P型MOSFET530和N型MOSFET532串联连接在正电压源V_{DD_A}和负电压源V_{SS_A}之间。MOSFET 530的栅极接收偏置电压P_BIAS且MOSFET 530用作MOSFET的负载。MOSFET 522、524和532以电压增益增强的结构连接，即MOSFET 532的栅极连接至MOSFET 522的源极和MOSFET 524的漏极、且MOSFET 522的栅极连接至MOSFET 530和532的漏极。MOSFET 520和524的栅极连接在一起以接收来自共模负反馈元件406的电压V_CMFB，其中共模负反馈元件406以对应量调节节点514和516的电压以向作为节点514和516的电压组合值中的类似振隔和方向的变化量的函数的传感器信号V_P、V_N施加校正。电路500的两边是对称的，以减少或消除失配效应。

图6示出了作为共模负反馈元件406的实施例的电路600。电路600包括一对源极连接至正电源V_{DD_A}的p型MOSFET 602和604。MOSFET 602和604的栅极连接在一起以接收偏置电压P_BIAS。MOSFET 602和604的漏极连接至一对p型MOSFET 606和608的源极，MOSFET 606和608的栅极分别接收传感器信号V_P、V_N。MOSFET 606和608的漏极一起连接至MOSFET 610的漏极，MOSFET 610的漏极和它的栅极连在一起，并且其源极连接至负电压源V_{SS_A}。MOSFET 602和604的漏极还连接至一对p型MOSFET 612和614的源极，MOSFET 612和614的栅极接收参考电压V_CM。MOSFET 612和614的漏极一起连接至MOSFET 616的漏极，MOSFET 616的源极连接至负电压源V_{SS_A}，且其漏极连接至它的栅极并提供电压V_CMFB。

操作过程中，参考电压V_CM被设置为与电压V_P和V_N的额定平均值相等的值：(V_P+V_N)/2，其近似等于V_{DD_A}/2。如果电压V_P和V_N的实际平均值等于参考电压V_CM，则流过MOSFET 606、608和610的电流I_PN等于流过MOSFET612、614和616的电流I_CM。MOSFET 616的漏和栅处的电压V_CMFB于是接近电压V_P和V_N的额定平均值。如果电压V_P和V_N的平均值不同于参考电压V_CM，则流过MOSFET 606、608和610的电流I_PN不同于流过MOSFET 612、614和616的电流I_CM。MOSFET 616的漏和栅处的电压V_CMFB反馈回至MOSFT520和524使电压V_P和V_N的实际平均值趋于等于它们的额定平均值V_{DD_A}/2。电路600的两边是对称的，以减少失配效应。

DC偏移消除电路404可包括由信号AUTO-ZERO激活的辅助放大器。在本例中，在校准阶段该辅助放大器抽样节点514和516之间的DC偏移电压差，并且将电压差存储在电容器中。该DC偏移消除电路404施加电压AZP和AZN至节点506和508以分别调节MOSFET502、510和504、512中的电流。在本例中，DC偏移消除电路404具有共质心的器件布局以减少失配效应。

图7示出了差分比较器408的实施例。第一和第二平衡差分对比较器元件410和412分别包括p型MOSFET对702、704和706、708。MOSFET 702、704和706、708的源极连接至正电压源V_{DD_A}。MOSFET 702和708的栅极连接至节点514和516以分别接收第一差分传感器信号V_P和第二差分传感器信号V_N。连接MOSFET 704和706的栅极以分别接收第一和第二参考信号V_REFN和V_REFP。MOSFET 702、704的漏极一起连接至节点710。MOSFET 706、708的漏极一起连接至节点712。第一和第二比较器信号V1和V2分别出现在节点710和712处。

参考发生器714产生第一和第二参考信号V_REFN和V_REFP。参考发生器714包括p型MOSFET 716和718以及n型MOSFET 720，其源漏路径串联连接在正电压源V_{DD_A}和负电压源V_{SS_A}之间。MOSFET 716的源极连接至正电压源V_{DD_A}，并且其漏极与其栅极连接并连接至MOSFET 718的源极。MOSFET 718的漏极和其栅极连接并连接至MOSFET 720的漏极和栅极。MOSFET 720的源极连接至负电压源V_{SS_A}。第一和第二参考信号V_REFN和V_REFP分别在MOSFET 720的漏极和MOSFET 716的漏极处产生。第二参考信号V_REFP比第一参考信号V_REFN高大约1V。第一和第二差分传感器信号V_P和V_N以及第一和第于参考信号V_REFN和V_REFP的电压值使MOSFET 702、704和706、708能在线性范围中工作，其中它们源漏路径之间的电导与其栅源电压部分地成比例。

在本例中，隔离元件416包括一对p型MOSFET 722和724，其源极分别连接至节点710和712。MOSFET 722的漏极连接至p型MOSFET 726的源极，726的漏极连接至节点728。n型MOSFET 730和732的漏极连接至节点728，并且它们的源极连接至负电压源V_{SS_A}。MOSFET 724的漏极连接至p型MOSFET 734的源极，734的漏极连接至节点736。n型MOSFET 738和740的漏极连接至节点736，且它们的源极连接至负电压源V_{SS_A}。节点728正反馈连接至MOSFET 724和740的栅极，724和740的栅极连接在一起并连接至节点742，在节点742有第二锁存信号V_LL。节点736正反馈连接至MOSFET 722和732的栅极，722和732的栅极连接在一起并连接至节点744，在节点744有第一锁存信号V_LH。MOSFET 726和730的栅极连接在一起以接收信号RESET。MOSFET 734和738的栅极连接在一起以接收信号RESET。

操作过程中，在没有激发测试电流I_EXCITATION时，由于没有信号EXCITATION或由于例如缺陷连接，传感器信号V_P、V_N处于相同电压且MOSFET 702和708的电导也相同。因为参考电压V_REFP高于参考电压V_REFN，则MOSFET706的电导小于MOSFET704的电导，第二比较器信号V₂的电压比第一比较器信号V₁的电压低，并且锁存电压V_LH比锁存电压V_LL低。当有激发测试电流I_EXCITATION流过时，第一传感器信号V_P的电压高于第二传感器信号V_N。MOSFET 702的电导比MOSFET 708的电导低足够多，因之第一传感器信号V_P位于比第二传感器信号V_N更低的电压，并且锁存电压V_LH比锁存电压V_LL高。在锁存电压差(V_LH-V_LL)反转处的电压差(V_P-V_N)的阈值与参考电压之间的差(V_REFP-V_REFN)成比例。

当信号RESET被解除断言时，在电压V_{SS_A}，MOSFET 730和738截止，并且MOSFET 726和734导通，且在没有激发测试电流I_EXCITATION时，锁存器414设为零状态，在此状态中锁存电压V_LH低于锁存电压V_LL。

图8示出了在使用测试模块500、600和700的测试程序示例中，来自数字控制器302和在模拟监控器304内的信号的例子。测试程序包括三部分：初始化、焊垫测试和测试终止。

在初始化阶段，数字控制器302的所有输出信号(包括信号RESET和TEST_MODE)被解除断言。

当信号RESET和TEST_MODE被断言时，焊垫测试开始。激活数字控制器302的输出并且时钟信号CLK同步于模拟监控器304的操作。由信号SENSOR_SEL_0和SENSOR_SEL_1选择受测焊垫。对单个焊垫的测试从断言TEST_EN信号开始持续16个时钟信号CLK周期。在时钟周期1中，电路自由运行并建立模拟监控器304的DC操作点。在时钟周期2期间，信号AUTO-ZERO被断言且DC偏移元件404设置并存储电压AZP和AZN以施加DC偏移校正。在时钟周期3期间检查DC校正。在时钟周期4期间，信号Q_EN被断言，并且使得测试设备能够寄存模拟监控器304的将会被断言的相应输出Q。如果在时钟周期4期间输出Q被断言，由于DC偏移校正不足，测试顺序将无放。

在时钟周期5、6和7期间信号EXCITATION被断言以将电压V_{DD_PAD}和V_{DD_A}施加至受测焊垫。在时钟周期7，当传感器、放大器和锁存模块408已有时间安排时，信号Q_EN被断言并且使得测试设备能寄存模拟监控器304的相应的输出Q，如果激发测试电流I_EXCITATION在受测焊垫连接中正确地流动，其被断言，否则如果受测焊垫连接是有缺陷的则其被解除断言。

在无效时钟周期8之后，为使电路稳定，在时钟周期9至16期间信号SELF_TEST被断言以触发模拟监控器304的自测。除了差分传感器信号V_P、V_N反转之外，自测例程类似于时钟周期1至8。如果在时钟周期15中模拟监控器304的相应的输出Q与时钟周期7中的值相反，则模拟监控器304不是有缺陷的。如果在时钟周期15中模拟监控器304的相应的输出Q与时钟周期7中的值相同，则模拟监控器304是有缺陷的。模拟监控器304的输出Q值‘0100’的顺序表明受测焊垫连接不是缺陷的，并且模拟监控器304不是有缺陷的。模拟监控器304的输出Q值‘0000’的顺序表明受测焊垫连接是缺陷的，并且模拟监控器304不是有缺陷的。信号RESET总是对模拟监控器的输出Q给出值‘0’。

在信号SENSOR_SEL_0和SENSOR_SEL_1的控制下，对所有的受测焊垫重复时钟周期1至16。所有的焊垫连接都测试完之后信号TEST_END被断言以通知测试设备测试程序已结束。

本发明可部分地在计算机系统上运行的计算机程序中实现，至少包括当在例如计算机系统的可编程装置上运行时，用于执行根据本发明的方法的步骤的，或者使可编程装置执行根据本发明的装置或系统的功能的编码部分。

本领域技术人员将认识到，逻辑块之间的界限仅仅是说明性的，并且可替换的实施例可能合并逻辑块或电路元件或利用各种逻辑块或电路元件的可替换的功能性分解。因此，需要理解本文所述的构架仅仅是示例性的，并且事实上很多能够获得相同功能的其它构架也是可以实施的。

Claims (9)

1.一种半导体器件的并联电源连接的测试方法，其中所述并联电源连接用于连接内部电源总线与外部电源，所述方法包括：

使电流流过所述并联连接；

产生第一和第二差分传感器信号，所述第一和第二差分传感器信号是在所述并联连接中的所选择的一个中由流过其中的所述电流在间隔开的位置处所产生的电压的函数；

施加第一和第二参考信号作为第一和第二平衡差分对比较器元件的输入，并分别产生第一比较器信号和第二比较器信号，所述第一比较器信号是所述第一差分传感器信号和所述第一参考信号的相对值的函数，所述第二比较器信号是所述第二差分传感器信号和所述第二参考信号的相对值的函数；以及

产生输出信号，所述输出信号是所述第一和第二比较器信号的函数。

2.根据权利要求1所述的方法，其中锁存所述第一和第二比较器信号，并且所述输出信号为二进制值。

3.根据权利要求1所述的方法，还包括在校准阶段期间将感测的偏移反馈校正施加于所述第一和第二差分传感器信号，以校正产生所述第一和第二差分传感器信号的电路元件之间的不平衡。

4.根据权利要求1所述的方法，还包括将共模反馈校正施加于所述第一和第二差分传感器信号，所述共模反馈校正是所述第一和第二差分传感器信号的细合值的变化量的函数。

5.一种半导体器件，具有内部电源总线、连接所述内部电源总线与外部电源的并联电源连接、以及测试模块，其中所述测试模块包括：

传感器，用于产生第一和第二差分传感器信号，所述第一和第二差分传感器信号是在所述并联连接中的所选择的一个中由流过其中的电流在间隔开的位置处所产生的电压的函数；

第一和第二平衡差分对比较器元件，用于接收第一和第二参考信号并分别产生第一比较器信号和第二比较器信号，所述第一比较器信号是所述第一差分传感器信号和所述第一参考信号的相对值的函数，所述第二比较器信号是所述第二差分传感器信号和所述第二参考信号的相对值的函数；以及

输出元件，用于产生输出信号，所述输出信号是所述第一和第二比较器信号的函数。

6.根据权利要求5所述的半导体器件，其中所述输出元件包括用于锁存所述第一和第二比较器信号并为所述输出信号产生二进制值的正反馈元件。

7.根据权利要求5所述的半导体器件，其中所述测试模块包括：偏移校正元件，用于在校准阶段期间将感测的偏移校正施加于所述传感器，以校正产生所述第一和第二差分传感器信号的电路元件之间的不平衡。

8.根据权利要求5所述的半导体器件，其中所述测试模块包括：共模校正元件，用于将共模反馈校正施加于所述传感器，所述共模反馈校正是所述第一和第二差分传感器信号的组合值的变化量的函数。

9.根据权利要求5所述的半导体器件，其中所述传感器包括：共发-共基放大器，所述共发-共基放大器具有在间隔开的位置处接收所述电压的输入级和用于产生所述第一和第二差分传感器信号的第二级。

Images