CN1189941C - 静电放电保护电路 - Google Patents
静电放电保护电路 Download PDFInfo
- Publication number
- CN1189941C CN1189941C CNB011237139A CN01123713A CN1189941C CN 1189941 C CN1189941 C CN 1189941C CN B011237139 A CNB011237139 A CN B011237139A CN 01123713 A CN01123713 A CN 01123713A CN 1189941 C CN1189941 C CN 1189941C
- Authority
- CN
- China
- Prior art keywords
- static discharge
- power supply
- voltage
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种静电放电(Electrostatic Discharge；ESD)保护电路，本发明是有关于应用在多电源(Multi-Power)、混合式(Mixed-Voltage)电压的电路的静电放电保护电路。本发明的静电放电保护电路，利用电源选择装置(Voltage Selector)、控制电路和晶体管(Transistor)来组成静电放电保护组件连接独立电源，以及利用静电放电总线(CommonESD Bus)将各静电放电保护组件连接，以将各电源在正常操作时互相隔离，达到各电源能独立操作，而在静电放电时保护电路免受静电放电损害的目的。
Description
技术领域
本发明是有关于一种静电放电(Electrostatic Discharge，以下简称ESD)保护电路，特别是有关于应用在多电源(Multi-Power)与混合式电压(Mixed-Voltage)的集成电路中的一种静电放电保护电路。
背景技术
近年来半导体组件被广泛的应用于工业、商业、住家、通讯、交通与电力等领域。在未来的数十年内，电子组件将朝向高电压、大电流功率、及低切换模块等方向发展，并且朝向集成电路化。然而，在此领域一直为人所遗忘的静电放电破坏问题却依然存在，而且集成电路(Integrated Circuit)非常容易受静电而损伤，尤其随着工艺技术的进步，一些用来增加电路运作速度的技术，如信道变短、栅极氧化层变薄、金属硅化物(如Polycide，silicide)的使用，和用来减轻热载流子效应(Hot-carrier effect)的技术，反而使得集成电路的静电放电耐受能力大幅下降。
分离式电源(Separate Power)普遍存在于集成电路中，是为了避免线路之间的噪声(Noise)干扰，但是分离式电源会导致静电放电的保护变得薄弱。请参考第1图，其所绘示为已有分离式电源的静电放电保护电路示意图。其中包括两组分离式电源：第一输出电源60、第一输入电源70和第二输出电源80、第二输入电源90。当在连接端10上施加往第一输入电源70的ESD脉冲时，ESD脉冲的电流可能会沿第一路径20，经过静电放电保护装置50放电。而第一路径20就是ESD电流的预设放电路径。但是在第一路径20上有线路电阻100，对集成电路而言，当ESD电流流经第一路径20，根据电路学的公式：电压等于电流乘电阻，如果线路电阻100很大时，在线路上会产生很大的电位，导致连接端10和第一输入电源70之间的电压有很大的差距，如果电压的差距太大，ESD的电流可能经由第二路径30放电，使得内部电路网络40承受过压而损坏。
请参考第2图，其所绘示为已有分离式电源的另一静电放电保护电路示意图。如果有第一静电放电保护组件110连接第一输出电源60和第一输入电源70，则ESD的电流就可能经第三路径130放电，同样地，因为第二静电放电保护组件120连接第二输出电源80和第二输入电源90，ESD的电流也可能经第四路径140放电。透过这样的设计，可以保护内部电路网络40免于过压，所以静电放电保护组件在分离式电源中是十分重要。
在已有技术中，通常利用背对背连接式二极管(Back-to-backDiode)或二极管连接式的装置(Diode-connected Device)来作为静电放电保护组件，如第3图，其所绘示为已有静电放电保护组件的内部电路示意图，其中第一电源201和第二电源203以二极管205连接。而第4图则为另一种已有静电放电保护组件的内部电路示意图，其中第一电源212和第二电源214以金属氧化物半导体216连接。
在静电放电保护组件的设计上，背对背连接式或二极管连接式的二极管的采用数量是决定于所需的噪声隔离度(Noise Immunity)和电源间的电压差距，因为要提升噪声隔离度，就得采用更多的二极管；而如果电源间的电压差距太大，也就需要更多的二极管来保护电路。但是在不同的电源供应间使用大量的二极管来防止噪声干扰，会使得静电放电的保护效率降低。此外，因为电源间的相依特性，使得利用背对背连接式二极管或二极管连接式的装置来作为静电放电保护组件时，当二极管的数量愈多，在静电放电保护组件上产生的电压降(Voltage Drop)就会愈大，又会形成另外的设计问题。
目前，大多数集成电路需要多种不同的电源，以供应不同的内部电路和独立的运作。基于动态变换操作(Dynamically ChangingOperational)的需要，每一个内部电路都是由独立的电源开关控制。例如，请参考第2图，在节省能源模式(Power saving Mode)时，第一输入电源70独立地没有动作，而被激发的第一输出电源60所产生的电源，就会经过如第3图或第4图的已有静电放电保护组件，流到未被激发的第一输入电源70，所以第一输入电源70会未如预期地被激发。根据以上例子，因为电流从被激发的电源流到未被激发的电源，使节省能源模式无效，导致浪费电源，更甚者可能因电路短路而使内部电路损毁。
发明内容
鉴于上述的发明背景中，在多电源及混合不同电压的电路中，使用已有静电放电保护装置，容易出现各电源间相互影响的情况，导致各电源的独立操作与开关失效，进而使得电路中的电源控制未如预期而浪费能源。又若为了增加电源的噪声免疫力，而在已有静电放电保护装置中加入大量的二极管或金属氧化物半导体，则会降低电源的静电放电保护能力。另外，如在电路中使用已有静电放电保护装置，则必需精确考虑二极管的特性及计算出使用二极管的数量，令电路设计的困难度和复杂性增加。
本发明的目的，为本发明提供一种静电放电保护电路，能有效在各电源间形成隔离，解决使用已有静电放电保护电路时，各电源因互相影响而未能独立操作，进而影响电路效率的问题。
根据以上所述的目的，本发明提供了一种静电放电保护电路。本发明的静电放电保护电路，利用电源选择装置、控制电路和晶体管来组成静电放电保护组件连接独立电源，以及利用静电放电总线将各静电放电保护组件连接，作为每个独立电源静电放电的路径。因为利用静电放电保护组件和静电放电总线，隔离各独立电源，所以应用此一方法在多电源与混合式电压的电路中，能够有效保护电路免受静电放电的损害。
本发明提供了一种静电放电保护电路，用以区分静电放电电压和电源的正常操作电压，此静电放电保护电路至少包括：静电放电保护组件，其中进一步包括：晶体管；控制电路，连接至晶体管的一栅极，其中控制电路至少包括电阻电容电路；以及电压选择装置，且电压选择装置的一端连接至控制电路，用以输出电压信号至控制电路。静电放电总线，连接至静电放电保护组件的电压选择装置和晶体管，以及其中静电放电保护组件的电压选择装置分别连接至电源和静电放电总线，且静电放电保护组件的晶体管的一源极和一漏极其中之一连接至电源，另一个则连接至静电放电总线。
一种静电放电保护电路，用以区分一静电放电电压和多个电源的一正常操作电压，并使得这些电源互相隔离，不受彼此影响而独立操作，该静电放电保护电路至少包括：多个静电放电保护组件，其中每一个静电放电保护组件至少包括：一晶体管；一控制电路，连接至晶体管的栅极；其中控制电路至少包括一电阻电容电路；以及一电压选择装置，电压选择装置的一端连接至控制电路，用以输出一电压信号至控制电路；一静电放电总线，连接至电压选择装置和晶体管；以及电压选择装置的两输入端分别连接至电源和该静电放电总线，晶体管的一源极和一漏极其中之一连接至电源，另一个则连接至该静电放电总线。
本发明提供了一种静电放电保护电路，其中上述的静电放电保护组件中的该晶体管为N型金属氧化物半导体晶体管。
根据上述采用本发明所提供的一种静电放电保护电路，并不限定电源的数目，所以应用范围广泛。
本发明的一优点，是在拥有多电源及混合不同电压的电路中，应用本发明所提供的静电放电保护电路，无论是静电放电时或个别电源操作时，都不会如已有般发生各电源互相影响的情况，达到多电源独立切换的目的。
本发明的另一优点，是在拥有多电源及混合不同电压的电路中，应用本发明所提供的静电放电保护电路，在电路设计上只需考量N型金属氧化物半导体的特性，以搭配整体电路设计达到要求的水准。
附图说明
本发明的较佳实施例将于往后的说明文字中辅以下列图形做更详细的阐述，其中：
第1图为已有分离式电源的静电放电保护电路的等效电路示意图。
第2图为已有分离式电源的静电放电保护电路的等效电路示意图。
第3图为已有静电放电保护组件的内部电路示意图。
第4图为另一种已有静电放电保护组件的内部电路示意图。
第5图为根据本发明的静电放电保护电路的较佳实施例的电路示意图。
第6图为电压选择装置的简单电路图。
图号说明
10 连接端 20 第一路径
30 第二路径 40 内部电路网络
50 静电放电保护装置 60 第一输出电源
70 第一输入电源 80 第二输出电源
90 第二输入电源 100线路电阻
110第一静电放电保护组件 120第二静电放电保护组件
130第三路径 140第四路径
201第一电源 203第二电源
205二极管 212第一电源
214第二电源 216金属氧化物半导体
240第一电压 250第二电压
260输出端 270第一晶体管
280第二晶体管 290电压选择装置
301静电放电总线 303第一电源
305第一电压选择装置 307第一N型金属氧化物半导体
309第一电容 311第一电阻
313第一节点 315第一静电放电保护组件
323第二电源 325第二电压选择装置
327第二N型金属氧化物半导体 329第二电容
331第二电阻 333第二节点
335第二静电放电保护组件 343第三电源
345第三电压选择装置 347第三N型金属氧化物半导体
349第三电容 351第三电阻
353第三节点 355第三静电放电保护组件
400第一接地端 401第二接地端
403第三接地端
具体实施方式
请参考第5图，其所绘示为根据本发明的静电放电保护电路的较佳实施例的电路示意图。静电放电总线(ESD Bus)301作为芯片(Chip)中，各个分离式电源供应的静电放电保护组件的共同连接而围绕整颗芯片，且并未有施加任何的额外电压。第一静电放电保护组件315中的第一电压选择装置(First Voltage Selector)305会比较第一电源303的电压和静电放电总线301的电压，选出一比较高的电压作为第一电压选择装置305的输出。换言之，如果第一电源303的电压比静电放电总线301的电压高，第一电源303的电压就是第一电压选择装置305的输出。同理，第二静电放电保护组件335中的第二电压选择装置(Second Voltage Selector)325和第三静电放电保护组件355中的第三电压选择装置(Third Voltage Selector)345的动作原理也跟第一电压选择装置305相同。
另外，请参考第6图，其所绘示为电压选择装置的简单电路图。当第一电压240比第二电压250高时，第一晶体管270激活而第二晶体管280保持不动作，所以电压选择装置290的输出端260就输出第一电压240。同理，当第二电压250比第一电压240高时，第二晶体管280激活而第一晶体管270保持不动作，所以输出端260就输出第二电压250。
请再参考第5图，由第一静电放电保护组件315中的第一电阻311和第一电容309所组成的控制电路是用以区分正常的激活条件和静电放电情况。同理，第二电阻331和第二电容329所组成的控制电路，与第三电阻351和第三电容349所组成的控制电路，也是用以区分正常的激活条件和静电放电情况。在静电放电情况时，静电放电脉冲的上升时间是以纳秒(nanosecond)作为单位，而正常的激活是以ms作为单位。为了区分这两者，控制电路中的电阻电容时间常数(RC TimeConstant)设计成以μs为单位(如0.1μs至10μs)。
而第一N型金属氧化物半导体(First NMOS)307、第二N型金属氧化物半导体(Second NMOS)327和第三N型金属氧化物半导体(ThirdNMOS)347则分别作为第一电源303、第二电源323和第三电源343跟静电放电总线301之间的连接。在正常激活情形下，N型金属氧化物半导体保持不动作，而在静电放电情况时，N型金属氧化物半导体会激活以提供静电放电电流一路径作放电之用。
有关根据本发明的静电放电保护电路的较佳实施例的动作过程，可依据情况分为正常的激活情况和静电放电情况两种。
在正常的激活情况时，对第一电压选择装置305、第二电压选择装置325和第三电压选择装置345而言，第一节点(First Node)313的电压、第二节点(Second Node)333的电压和第三节点(Third Node)353的电压皆为零，因为激活时的上升时间(Rise Time)(单位为ms)远大于控制电路中的时间常数(单位为μs)，因此在正常的激活情况时，第一N型金属氧化物半导体307、第二N型金属氧化物半导体327和第三N型金属氧化物半导体347均保持未激活，使得第一电源303、第二电源323和第三电源343分别跟静电放电总线301隔离，亦即第一电源303、第二电源323和第三电源343互相保持隔离状态。
在静电放电情况时，可归纳成两种状态，分别举例说明如下。
第一种状态为，作为电源供应的第一电源303被施压倾向第二电源323时，ESD电流会使第一电源303充电，此时第一电源303的电压比静电放电总线301的电压高，则透过第一电压选择装置305输出电压到第一节点313。因为ESD脉冲的快速上升时间(以ns为单位)，所以在静电放电发生时第一节点313不能放电到第一接地端400，使得第一节点313有一高电压，导致在第一N型金属氧化物半导体307的栅极有一高电压，令第一N型金属氧化物半导体307激活和静电放电总线301被充电。此时静电放电总线301的电压比第二电源323的电压高，所以第二电压选择装置325输出高电压到第二节点333，导致在第二N型金属氧化物半导体327的栅极有一高电压，令第二N型金属氧化物半导体327激活，于是ESD电流会透过第二N型金属氧化物半导体327流到第二电源323，完成静电放电保护电路的功能。同样的动作原理也会出现在若作为电源供应的第一电源303被施压倾向第三电源343时，ESD电流会透过第三N型金属氧化物半导体347流到第三电源343，完成静电放电保护电路的功能。
第二种状态为，作为电源供应的第二电源323被施压倾向第一电源303时，ESD电流会使第二电源323充电，此时第二电源323的电压比静电放电总线301的电压高，则透过第二电压选择装置325输出电压到第二节点333。因为ESD脉冲的快速上升时间(以ns为单位)，所以在ESD发生时第二节点333不能放电到第二接地端401，使得第二节点333有一高电压，导致在第二N型金属氧化物半导体327的栅极有一高电压，令第二N型金属氧化物半导体327激活和静电放电总线301被充电。此时静电放电总线301的电压比第一电源303高，所以第一电压选择装置305输出高电压到第一节点313，导致在第一N型金属氧化物半导体307的栅极有一高电压，令第一N型金属氧化物半导体307激活，于是ESD电流会透过第一N型金属氧化物半导体307流到第一电源303，完成静电放电保护电路的功能。同样的动作原理也会出现在若作为电源供应的第三电源343被施压倾向第一电源303时，ESD电流会透过第一N型金属氧化物半导体307流到第一电源303，完成静电放电保护电路的功能。其中在第5图的第一电源303和第三电源343之间、第二电源323和第三电源343之间的动作原理皆相同。
根据上述采用本发明所提供的一种静电放电保护电路的一实施例的动作原理，可得知应用本发明所提供的静电放电保护电路，并不限定电源的数目，所以应用范围广泛。
本发明的一优点，是在拥有多电源及混合不同电压的电路中，应用本发明所提供的静电放电保护电路，因为在每一个电源都有各自的电压选择装置，搭配N型金属氧化物半导体和控制电路以连接外界的静电放电总线，再和其它的电源连接，所以各电源之间被各自的静电放电保护组件和静电放电总线隔离，无论是静电放电时或个别电源操作时，都不会如已有般发生各电源互相影响的情况，达到多电源独立切换的目的。
本发明的另一优点，是在拥有多电源及混合不同电压的电路中，应用本发明所提供的静电放电保护电路，在电路设计上只需考量N型金属氧化物半导体的特性，以搭配整体电路设计达到要求的水准。
如熟悉此技术的人员所了解的，以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明权利要求围内。
Claims (6)
1.一种静电放电保护电路，用以区分一静电放电电压和一电源的一正常操作电压，其特征在于该静电放电保护电路至少包括：
一静电放电保护组件，至少包括：
一晶体管；
一控制电路，连接至该晶体管的一栅极，其中该控制电路至少包括一电阻电容电路；以及
一电压选择装置，且该电压选择装置的一端连接至该控制电路，用以输出一电压信号至该控制电路；
一静电放电总线，连接至该静电放电保护组件的该电压选择装置和该晶体管；以及
其中该静电放电保护组件的该电压选择装置分别连接至该电源和该静电放电总线，且该静电放电保护组件的该晶体管的一源极和一漏极其中之一连接至该电源，另一个则连接至该静电放电总线。
2.如权利要求1所述的静电放电保护电路，其特征在于：上述的静电放电保护组件中的该控制电路还具有一接地。
3.如权利要求1所述的静电放电保护电路，其特征在于：上述的静电放电保护组件中的该晶体管为N型金属氧化物半导体晶体管。
4.一种静电放电保护电路，用以区分一静电放电电压和多个电源的一正常操作电压，并使得这些电源互相隔离，不受彼此影响而独立操作，其特征在于该静电放电保护电路至少包括：
多个静电放电保护组件，其中每一静电放电保护组件至少包括：
一晶体管；
一控制电路，连接至该晶体管的一栅极，其中该控制电路至少包括一电阻电容电路；以及
一电压选择装置，该电压选择装置的一端连接至该控制电路，用以输出一电压信号至该控制电路；
一静电放电总线，连接至该电压选择装置和该晶体管；以及
该电压选择装置的两输入端分别连接至该电源和该静电放电总线，该晶体管的一源极和一漏极其中之一连接至该电源，另一个则连接至该静电放电总线。
5.如权利要求4所述的静电放电保护电路，其特征在于：上述每一个静电放电保护组件中的控制电路还具有一接地。
6.如权利要求4所述的静电放电保护电路，其特征在于：上述静电放电保护组件中的晶体管为N型金属氧化物半导体晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011237139A CN1189941C (zh) | 2001-07-27 | 2001-07-27 | 静电放电保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011237139A CN1189941C (zh) | 2001-07-27 | 2001-07-27 | 静电放电保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1399386A CN1399386A (zh) | 2003-02-26 |
| CN1189941C true CN1189941C (zh) | 2005-02-16 |
Family
ID=4665237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011237139A Expired - Lifetime CN1189941C (zh) | 2001-07-27 | 2001-07-27 | 静电放电保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1189941C (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3773506B2 (ja) * | 2003-07-24 | 2006-05-10 | 松下電器産業株式会社 | 半導体集積回路装置 |
| CN1317763C (zh) * | 2004-05-13 | 2007-05-23 | 威盛电子股份有限公司 | 静电放电保护电路 |
| JP4647294B2 (ja) * | 2004-11-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7446990B2 (en) * | 2005-02-11 | 2008-11-04 | Freescale Semiconductor, Inc. | I/O cell ESD system |
| JP4926468B2 (ja) * | 2005-12-07 | 2012-05-09 | ローム株式会社 | 静電破壊保護回路及びこれを備えた半導体集積回路装置 |
| JP5006580B2 (ja) * | 2006-05-31 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 保護回路を備える半導体装置 |
| US7848068B2 (en) | 2006-09-07 | 2010-12-07 | Industrial Technology Research Institute | ESD protection circuit using self-biased current trigger technique and pumping source mechanism |
| CN102545180B (zh) * | 2010-12-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 应用于锗硅工艺中多电源间的静电保护结构 |
| CN103928444B (zh) * | 2014-01-16 | 2017-06-06 | 上海天马微电子有限公司 | 一种tft阵列基板、显示面板及显示装置 |
| CN107072131A (zh) * | 2017-06-27 | 2017-08-18 | 苏州交运电子科技有限公司 | 电子设备静电放电解决方法和应用其的电子设备 |
-
2001
- 2001-07-27 CN CNB011237139A patent/CN1189941C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1399386A (zh) | 2003-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1183587C (zh) | 用于把两个集成电路直流上相互隔离的方法和设备 | |
| CN101039027B (zh) | 改进的静电放电保护电路 | |
| CN1103121C (zh) | 具有静电防护能力的cmos输出缓冲器 | |
| US8143700B2 (en) | Electrostatic discharge protection circuit | |
| CN1808716A (zh) | 具低电压触发双极性晶体管的静电放电防护单元 | |
| CN1773858A (zh) | 功率半导体装置 | |
| CN101436592A (zh) | 半导体集成电路 | |
| CN1780146A (zh) | 半导体集成电路 | |
| CN1189941C (zh) | 静电放电保护电路 | |
| CN103579225B (zh) | 包括分布式二极管串的静电放电保护电路 | |
| CN1467844A (zh) | 半导体集成电路器件 | |
| CN1783491A (zh) | 半导体装置 | |
| CN1649227A (zh) | 具有二或多供应电压的电子电路的静电放电保护电路 | |
| CN101174622B (zh) | 接垫的静电放电保护装置与其方法及结构 | |
| CN2743976Y (zh) | 静电放电保护电路 | |
| CN109449156B (zh) | 一种端口静电释放保护电路 | |
| CN1121262A (zh) | 薄膜半导体集成电路 | |
| CN1283003C (zh) | 静电放电保护电路 | |
| CN1252814C (zh) | 可容许高电压的输出/输入端口及静电放电保护电路 | |
| CN1264263C (zh) | 静电放电保护电路 | |
| CN1881126A (zh) | 功率集成电路及其静电放电(esd)防护方法 | |
| CN100444377C (zh) | 用于提供半导体电路的静电放电防护电路以及方法 | |
| CN1604297A (zh) | 半导体装置及半导体装置的制造方法 | |
| KR100631956B1 (ko) | 정전기 방전 보호 회로 | |
| CN1501561A (zh) | 快速触发的静电保护电路及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20050216 |