JP4647294B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4647294B2 JP4647294B2 JP2004342474A JP2004342474A JP4647294B2 JP 4647294 B2 JP4647294 B2 JP 4647294B2 JP 2004342474 A JP2004342474 A JP 2004342474A JP 2004342474 A JP2004342474 A JP 2004342474A JP 4647294 B2 JP4647294 B2 JP 4647294B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- inverter circuit
- semiconductor device
- circuit
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 230000005669 field effect Effects 0.000 claims 9
- 101150070189 CIN3 gene Proteins 0.000 description 35
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 26
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 26
- 238000010586 diagram Methods 0.000 description 22
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 18
- 101150110971 CIN7 gene Proteins 0.000 description 18
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 18
- 101150110298 INV1 gene Proteins 0.000 description 18
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 18
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 14
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 12
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 11
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 8
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 101100136063 Mycobacterium tuberculosis (strain ATCC 25618 / H37Rv) PE11 gene Proteins 0.000 description 3
- 101100136062 Mycobacterium tuberculosis (strain ATCC 25618 / H37Rv) PE10 gene Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体装置に関し、特に電源系統から流入する静電気放電（ＥＳＤ：electrostatic discharge）に対する保護回路を含む半導体装置に関する。
近年、半導体装置は、多機能化の進展に伴い、１個の半導体装置内部に複数の電源系統を備え、それぞれの電源系統に接続するように回路を複数に分割して配置する場合が増えている。このように複数の電源系統に配置する場合としては、（１）１つの半導体装置が複数の電源電圧を使用している場合、（２）アナログ回路とデジタル回路とを混載するため、ノイズの多いデジタル系の電源・接地（ＧＮＤ）をアナログ系の電源・接地（ＧＮＤ）と切り離す必要がある場合、（３）省電力のために一時的に不使用となる回路の電源をオフとする場合等であって、この回路の電源を、常時使用する回路の電源から分離する必要がある場合、などがある。
次に、このような複数の電源系統に属する回路間での接続を行う場合の半導体装置について説明する。図１２は、従来における異なる電源系統に属する回路間で信号を送受信する半導体装置の回路ブロック図である（例えば特許文献１参照）。図１２において、第１の電源系統に繋がる第１の回路は、電源端子Ｖ１１と接地端子Ｇ１１を有し、第２の電源系統に繋がる第２の回路は、電源端子Ｖ１２と接地端子Ｇ１２を有する。接地端子Ｇ１１と接地端子Ｇ１２とは、保護素子ＰＥ１０を介して接続される。また、電源端子Ｖ１１と接地端子Ｇ１１間には、ＥＳＤ保護素子ＰＥ１１が接続され、電源端子Ｖ１２と接地端子Ｇ１２間には、ＥＳＤ保護素子ＰＥ１２が接続される。第１の回路は、従属に接続されるＰＭＯＳトランジスタＭＰ１１およびＮＭＯＳトランジスタＭＮ１１を含む。また、第２の回路は、従属に接続されるＰＭＯＳトランジスタＭＰ１２およびＮＭＯＳトランジスタＭＮ１２を含む。
通常動作時には、第１の回路に含まれるＰＭＯＳトランジスタＭＰ１１およびＮＭＯＳトランジスタＭＮ１１は、第２の回路に含まれるＰＭＯＳトランジスタＭＰ１２とＮＭＯＳトランジスタＭＮ１２とに対し信号を送信するように構成されている。すなわち、ＰＭＯＳトランジスタＭＰ１１とＮＭＯＳトランジスタＭＮ１１のそれぞれのドレインは、共通とされ、互いに接続されたＰＭＯＳトランジスタＭＰ１２とＮＭＯＳトランジスタＭＮ１２のゲートに接続されている。
ＥＳＤ試験等でＥＳＤ印加を行う場合、仮に接地端子Ｇ１２を接地して電源端子Ｖ１１に正の電荷を印加したとする。ＥＳＤ印加により電源端子Ｖ１１に注入された電荷は、主にＥＳＤ保護素子ＰＥ１１を通じてまず接地端子Ｇ１１に接続されている接地配線ＧＮＤ１１に放電し、その後接地配線ＧＮＤ１１を経由して接地配線ＧＮＤ１２に放電する（経路Ｐ１１）。この場合、理想的には電源配線ＶＤＤ１１〜接地配線ＧＮＤ１１、接地配線ＧＮＤ１１〜接地配線ＧＮＤ１２に寄生する抵抗成分が限りなくゼロに近く、ＥＳＤ印加により電流が流れたときに生じる電圧降下がほとんどないことが望ましい。しかし、実際にはＥＳＤ保護素子や電源配線ＶＤＤ１１、接地配線ＧＮＤ１１、接地配線ＧＮＤ１２の寄生抵抗が存在するため、電源配線ＶＤＤ１１の電位は、ＥＳＤ印加により電流が流れるにしたがって上昇していく。しかも、接地配線ＧＮＤ１１から接地配線ＧＮＤ１２までの電流が流れる経路には、配線を長距離間でレイアウトすることや、場合によっては接地配線ＧＮＤ１１と接地配線ＧＮＤ１２の間に保護素子ＰＥ１０や抵抗素子を挿入するために、配線や挿入した素子の抵抗成分が寄生している。このため、電源配線ＶＤＤ１１から接地配線ＧＮＤ１１、または電源配線ＶＤＤ１２から接地配線ＧＮＤ１２に放電した場合に比べて電源配線ＶＤＤ１１の電位は、より上昇する傾向にある。
一方、ＥＳＤ印加時には印加ピンおよび接地ピン以外は、すべてフローティングとする。電源端子Ｖ１１に印加する場合は、ＰＭＯＳトランジスタＭＰ１１およびＮＭＯＳトランジスタＭＮ１１のゲート電極の電位は、フローティングとなり、ＰＭＯＳトランジスタＭＰ１１がオンした状態となる。この状態において電源端子Ｖ１１に印加された電荷がＰＭＯＳトランジスタＭＰ１１を通じてＮＭＯＳトランジスタＭＮ１２のゲートに充電される（経路Ｐ１２）。前述したように、一方で接地端子Ｇ１２が接地されているので、ＮＭＯＳトランジスタＭＮ１２のゲート−ソース／サブ間には、最大で電源配線ＶＤＤ１１−接地配線ＧＮＤ１２間の電圧が加わることとなる。
以上のように、複数の素子を経由して電流が流れるために電源配線ＶＤＤ１１の電位が上昇し、ＮＭＯＳトランジスタＭＮ１２のゲート酸化膜に電源配線ＶＤＤ１１−接地配線ＧＮＤ１２間の電圧が直接印加される。その結果、ＮＭＯＳトランジスタＭＮ１２が損傷を受ける可能性がある。ここでは接地端子Ｇ１２を接地して電源端子Ｖ１１にＥＳＤ印加したときの動作を説明したが、電源端子Ｖ１２を接地して電源端子Ｖ１１にＥＳＤ印加したときも類似した動作でＰＭＯＳトランジスタＭＰ１２が損傷を受ける可能性がある。最先端のＬＳ１の製造プロセスにおいては微細化、低電圧化が進んでおり、ＮＭＯＳトランジスタＭＮ１２、ＰＭＯＳトランジスタＭＰ１２のゲート酸化膜の破壊電圧が低くなっている。したがって、上述のような異なる電源系統間でのＥＳＤ印加によって低い電圧でも損傷を受け易くなっている。
このような損傷を軽減する対策の一つとして、図１３に示すようにＮＭＯＳトランジスタＭＮ１２およびＰＭＯＳトランジスタＭＰ１２を保護するためのゲート保護素子となるＮＭＯＳトランジスタＭＮ１３を挿入する方法がある（例えば特許文献２参照）。ＮＭＯＳトランジスタＭＮ１３は、通常動作時にはオフしており、ＰＭＯＳトランジスタＭＰ１１、ＮＭＯＳトランジスタＭＮ１１がＰＭＯＳトランジスタＭＰ１２、ＮＭＯＳトランジスタＭＮ１２に信号を送る場合の信号伝達に影響を与えないようになっている。ＥＳＤ印加時には、例えば接地端子Ｇ１２を接地して電源端子Ｖ１１にＥＳＤ印加したとき、ＰＭＯＳトランジスタＭＰ１１を通じてＥＳＤの電荷がＮＭＯＳトランジスタＭＮ１２のゲートに充電され、ＮＭＯＳトランジスタＭＮ１２のゲートの電位が大きくなるとＮＭＯＳトランジスタＭＮ１３がオンする。したがって、ＮＭＯＳトランジスタＭＮ１２のゲートの電位がある値以上に大きくならないよう電位が制限されるため、図１２に示した回路に比べてＥＳＤに対する耐性が向上することになる。
しかしながら、図１３のＮＭＯＳトランジスタＭＮ１３に流れる電流（経路Ｐ１３）は、ＥＳＤ保護素子ＰＥ１１を通じて放電される電流の経路Ｐ１１（すなわち電源端子Ｖ１１からＥＳＤ保護素子１１を通じて接地配線ＧＮＤ１１に流れる経路、および接地配線ＧＮＤ１１から接地配線ＧＮＤ１２に流れる経路）の寄生抵抗値が大きくなるほど、またＰＭＯＳトランジスタＭＰ１１のゲート幅が大きいほど増える傾向にある。そのため、寄生抵抗値が大きい等の回路の条件によっては、ＮＭＯＳトランジスタＭＮ１３の耐性を越える電流がＮＭＯＳトランジスタＭＮ１３に流れ込み、ＮＭＯＳトランジスタＭＮ１３そのものが損傷を受ける場合がある。
上記課題を解決するために、本発明者は、ＥＳＤが印加される際に、ＥＳＤ印加に伴う電流が出力側回路から入力側回路へ流れ出さないような仕組みを設ければよいことに気付き、本発明を創案するに至った。
本発明の第１のアスペクトに係る半導体装置は、異なる電源系統を有した半導体装置において、外部から供給される電源の配線にサージが入ったことを検出し、内部回路への電源供給経路と内部回路からの信号出力経路との間を遮断する回路を有する。
本発明の第２のアスペクトに係る半導体装置は、第１の電源より電源供給がなされ、出力ノードを有する第１の回路と、第２の電源より電源供給がなされ、出力ノードに接続される入力ノードを有する第２の回路と、第１の電源の電源配線から出力ノードを経由して入力ノードへ至る経路に挿入され、通常動作時には短絡し、第１の電源にサージが入ったことを検出して経路を遮断する第１のスイッチ素子と、を備える。
本発明の第３のアスペクトに係る半導体装置は、第１の電源より電源供給がなされ、出力ノードを有する第１の回路と、第２の電源より電源供給がなされ、出力ノードに接続される入力ノードを有する第２の回路と、第１の電源の電源配線から出力ノードを経由して入力ノードへ至る経路に挿入され、通常動作時には短絡し、第２の電源の電源配線または接地配線がフローティング状態の時には開放するように動作する第１のスイッチ素子と、を備える。
本発明によれば、ＥＳＤが印加される際にスイッチ素子によって、ＥＳＤ印加に伴う電流が出力側から入力側に流れ出ないようにするので、信号を受信する回路側のＥＳＤ耐性がより向上する。
本発明の実施形態に係る半導体装置は、出力回路（図１のＩＮＶ１）と、入力回路（図１のＩＮＶ２）と、スイッチ素子（図１のＭＰ５）とを備える。出力回路は、第１の電源から電源供給を受けるために第１の接地配線、すなわち前記第１の電源が供給される回路へ接地電位を与える接地配線（図１のＧＮＤ１）に接続され、第１の電源配線（図１のＶＤＤ１）にはスイッチ素子（図１のＭＰ５）を介して接続される。また、入力回路は、第２の電源から電源供給を受けるために第２の接地配線、すなわち前記第２の電源が供給される回路へ接地電位を与える接地配線（図１のＧＮＤ２）と、第２の電源配線（図１のＶＤＤ２）とに接続され、入力ノードが出力回路の出力ノードに接続される。さらに、第１の接地配線と第２の接地配線とは、直接、あるいは抵抗素子、保護素子（図１のＰＥ０）のいずれかを介して共通とされる。また、スイッチ素子は、通常動作時には短絡し、第１の電源配線にサージが到来する場合には出力回路を第１の電源配線から開放するように制御される。以下、実施例に即し、より具体的な回路とその変形例について詳しく説明する。
図１は、本発明の第１の実施例に係る半導体装置の回路ブロック図である。図１において、第１の電源系統は、電源端子Ｖ１と接地端子Ｇ１を有し、第２の電源系統２は、電源端子Ｖ２と接地端子Ｇ２を有する。第１の電源系統には、ＥＳＤ保護素子ＰＥ１、インバータ回路ＩＮＶ１、インバータ回路ＩＮＶ１と従属接続されるＰＭＯＳトランジスタＭＰ５、インバータ回路ＩＮＶ４が備えられる。第２の電源系統には、ＥＳＤ保護素子ＰＥ２、インバータ回路ＩＮＶ２、インバータ回路ＩＮＶ３が備えられる。さらに、接地端子Ｇ１と接地端子Ｇ２とは、保護素子ＰＥ０を介して接続される。
まず、第１の電源系統に属する回路について説明する。インバータ回路ＩＮＶ１は、従属接続されるＰＭＯＳトランジスタＭＰ１とＮＭＯＳトランジスタＭＮ１とから構成される。ＰＭＯＳトランジスタＭＰ１のソースは、ＰＭＯＳトランジスタＭＰ５のドレインと接続され、ＰＭＯＳトランジスタＭＰ５のソースは、電源配線ＶＤＤ１を介して電源端子Ｖ１に接続される。ＰＭＯＳトランジスタＭＰ１のドレインは、ＮＭＯＳトランジスタＭＮ１のドレインと接続され、インバータ回路ＩＮＶ１の出力ノードとなり、インバータ回路ＩＮＶ２の入力ノードに接続される。ＮＭＯＳトランジスタＭＮ１のソースは、接地配線ＧＮＤ１を介して接地端子Ｇ１に接続される。ＰＭＯＳトランジスタＭＰ１、ＮＭＯＳトランジスタＭＮ１のゲート端子は、第１の電源系統に属する不図示の所定の回路素子にそれぞれ接続される。
インバータ回路ＩＮＶ４は、従属接続されるＰＭＯＳトランジスタＭＰ４とＮＭＯＳトランジスタＭＮ４とから構成される。ＰＭＯＳトランジスタＭＰ４のソースは、電源配線ＶＤＤ１を介して電源端子Ｖ１に接続される。ＰＭＯＳトランジスタＭＰ４のドレインは、ＮＭＯＳトランジスタＭＮ４のドレインと接続され、インバータ回路ＩＮＶ４の出力ノードとなり、ＰＭＯＳトランジスタＭＰ５のゲートに接続される。ＮＭＯＳトランジスタＭＮ４のソースは、接地配線ＧＮＤ１を介して接地端子Ｇ１に接続される。ＰＭＯＳトランジスタＭＰ４、ＮＭＯＳトランジスタＭＮ４のゲートは、共通とされ、インバータ回路ＩＮＶ３の出力ノードに接続される。
ここで、インバータ回路ＩＮＶ４の入出力特性について説明する。図２は、インバータ回路ＩＮＶ４の入出力特性を表す図であり、特性カーブＡが相当する。インバータ回路ＩＮＶ４の入力ノードの電圧Ｖｉｎは、後に説明するように通常動作時には電源端子Ｖ２の電圧Ｖｄｄ２となり、出力ノードの電圧Ｖｏｕｔがほぼ０となる。ＥＳＤ印加時に電源端子Ｖ２がフローティングとなる場合、インバータ回路ＩＮＶ４の入力ノードの電圧Ｖｉｎは、電圧Ｖｆとなり、出力ノードの電圧Ｖｏｕｔがほぼ電圧Ｖｄｄ１となる。一般のインバータ回路における入出力特性は、特性カーブＢが相当する。特性カーブＢでは、入力ノードがフローティングとなる場合、出力信号が確実に電圧Ｖｄｄ１になるとは限らないので、インバータ回路ＩＮＶ４では閾値を特性カーブＡのように高く設定することが望ましい。
次に、第２の電源系統に属する回路について説明する。インバータ回路ＩＮＶ２は、従属接続されるＰＭＯＳトランジスタＭＰ２とＮＭＯＳトランジスタＭＮ２とから構成される。ＰＭＯＳトランジスタＭＰ２のソースは、電源配線ＶＤＤ２を介して電源端子Ｖ２に接続される。ＰＭＯＳトランジスタＭＰ２のドレインは、ＮＭＯＳトランジスタＭＮ２のドレインと接続され、インバータ回路ＩＮＶ２の出力ノードとなり、第２の電源系統に属する不図示の所定の回路素子に接続される。ＮＭＯＳトランジスタＭＮ２のソースは、接地配線ＧＮＤ２を介して接地端子Ｇ２に接続される。ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２のゲートは、インバータ回路ＩＮＶ１の出力ノードに接続される。
インバータ回路ＩＮＶ３は、従属接続されるＰＭＯＳトランジスタＭＰ６とＮＭＯＳトランジスタＭＮ６とから構成される。ＰＭＯＳトランジスタＭＰ６のソースは、電源配線ＶＤＤ２を介して電源端子Ｖ２に接続される。ＰＭＯＳトランジスタＭＰ６のドレインは、ＮＭＯＳトランジスタＭＮ６のドレインと接続され、インバータ回路ＩＮＶ３の出力ノードを構成し、インバータ回路ＩＮＶ４の入力ノードに接続される。ＮＭＯＳトランジスタＭＮ６のソースは、接地配線ＧＮＤ２を介して接地端子Ｇ２に接続される。ＰＭＯＳトランジスタＭＰ６、ＮＭＯＳトランジスタＭＮ６のゲートは、共通とされ、接地配線ＧＮＤ２を介して接地端子Ｇ２に接続される。
なお、インバータ回路ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４は、インバータ回路に限定されることなく、他にもＮＡＮＤゲートやＮＯＲゲート、フリップフロップ、レベルシフタなどの論理ゲート回路を使って同様の回路を構成してもよい。また、電源配線ＶＤＤ１と電源配線ＶＤＤ２とは、同じ電圧である必要はなく、いずれかの電圧が他方より高くてもかまわない。
以上のような構成において、通常動作時には、ＰＭＯＳトランジスタＭＰ４およびＮＭＯＳトランジスタＭＮ４のゲートの電位は、ＮＭＯＳトランジスタＭＮ６とＰＭＯＳトランジスタＭＰ６とからなるインバータ回路ＩＮＶ３から電源配線ＶＤＤ２の電位が供給され、インバータ回路ＩＮＶ４は、ＰＭＯＳトランジスタＭＰ５のゲートに接地配線ＧＮＤ１の電位を供給する。その結果、ＰＭＯＳトランジスタＭＰ５は、オンの状態となり、インバータ回路ＩＮＶ１がインバータ回路ＩＮＶ２に信号を送信することが可能となる。
ＥＳＤ印加を行う場合、仮に接地端子Ｇ２を接地して電源端子Ｖ１に正の電荷を印加したとすると、電源配線ＶＤＤ２の電位はフローティングとなる。そのため、インバータ回路ＩＮＶ４は、ＰＭＯＳトランジスタＭＰ５のゲートに電源配線ＶＤＤ１の電位を供給し、ＰＭＯＳトランジスタＭＰ５は、オフする。したがって、電源配線ＶＤＤ１の電位が印加されてＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２のゲートに充電される電流（経路Ｐ２）が流れなくなる。このため、ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２のゲート電極が破壊される電圧に達する前にＥＳＤ保護素子ＰＥ１、保護素子ＰＥ０が接地配線ＧＮＤ１から接地配線ＧＮＤ２を通じて電荷を放電し（経路Ｐ１）、ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２が破壊されるのを防ぐ。
また、図１では接地配線ＧＮＤ１と接地配線ＧＮＤ２との間に保護素子ＰＥ０を挿入しているが、図３に示すように接地配線ＧＮＤ１と接地配線ＧＮＤ２の間に抵抗素子Ｒを挿入している場合や、図４に示すように接地配線ＧＮＤ１と接地配線ＧＮＤ２を配線で短絡している（短絡する配線の配線抵抗を含む）場合であっても、本発明の保護方法が適用可能である。
さらに、図５は、インバータ回路ＩＮＶ２の入力にゲート保護素子となるＮＭＯＳトランジスタＭＮ３を追加するように構成した回路のブロック図である。図５において、ＮＭＯＳトランジスタＭＮ３は、ドレインがＮＭＯＳトランジスタＭＮ２、ＰＭＯＳトランジスタＭＰ２のゲートに接続され、ソースとゲートとが接地配線ＧＮＤ２に接続される。ＮＭＯＳトランジスタＭＮ３は、所定値以上の電圧がかかった時に導通してＮＭＯＳトランジスタＭＮ２、ＰＭＯＳトランジスタＭＰ２のゲートに過大な電圧がかかるのを防止する。ＥＳＤ印加時に、ＰＭＯＳトランジスタＭＰ５がオフすることと合せて、インバータ回路ＩＮＶ２の入力ノードにおけるＥＳＤ耐性をより向上させることができる。なお、ＮＭＯＳトランジスタＭＮ３の代わりにダイオード等、所定値以上の電圧がかかった時に導通する素子を用いてゲート保護素子を構成してもよい。
また、図６は、図１におけるインバータ回路ＩＮＶ１の出力ノードにＮＭＯＳトランジスタＭＮ５を追加するように構成した回路のブロック図である。図６において、ＮＭＯＳトランジスタＭＮ５のドレインは、インバータ回路ＩＮＶ１の出力ノードに接続され、ソースは接地配線ＧＮＤ１に接続され、ゲートがインバータ回路ＩＮＶ４の出力ノードに接続される。通常動作時にはＮＭＯＳトランジスタＭＮ５は、オフとなって、インバータ回路ＩＮＶ１からインバータ回路ＩＮＶ４への信号伝送に何ら影響を与えない。ＥＳＤ印加時には電源配線ＶＤＤ２がフローティングとなるため、ＮＭＯＳトランジスタＭＮ５はオンし、ＰＭＯＳトランジスタＭＰ５がオフする。これにより、インバータ回路ＩＮＶ２の入力ノードの電位をより低く抑えることができるため、ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２のＥＳＤ耐性をより高めることができる。
さらに、図７は、図１におけるインバータ回路ＩＮＶ２の入力ノードにＮＭＯＳトランジスタＭＮ８を追加するように構成した回路のブロック図である。図７において、ＮＭＯＳトランジスタＭＮ８のドレインは、インバータ回路ＩＮＶ２の入力ノードに接続され、ソースは接地配線ＧＮＤ２に接続され、ゲートがインバータ回路ＩＮＶ４の出力ノードに接続される。通常動作時にはＮＭＯＳトランジスタＭＮ８は、オフとなって、インバータ回路ＩＮＶ１からインバータ回路ＩＮＶ４への信号伝送に何ら影響を与えない。ＥＳＤ印加時には電源配線ＶＤＤ２がフローティングとなるため、ＮＭＯＳトランジスタＭＮ８はオンし、ＰＭＯＳトランジスタＭＰ５がオフする。これにより、インバータ回路ＩＮＶ２の入力ノードの電位をより低く抑えることができるため、ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２のＥＳＤ耐性をより高めることができる。
なお、実施例１において、電源配線ＶＤＤ２から接地配線ＧＮＤ１に対してＥＳＤが印加された場合、インバータ回路ＩＮＶ４の入力ノードに対して電荷が注入され破壊する可能性が考えられる。そのため、インバータ回路ＩＮＶ３の出力端子からインバータ回路ＩＮＶ４の入力端子間に抵抗素子を挿入する、またはインバータ回路ＩＮＶ４を構成するＰＭＯＳトランジスタＭＰ４、ＮＭＯＳトランジスタＭＮ４にゲート酸化膜耐圧が大きな素子を使用するなどの対策が施されていることが望ましい。インバータ回路ＩＮＶ４は、高速な信号伝達を目的とするものではないために、インバータ回路ＩＮＶ４とインバータ回路ＩＮＶ２間の配線等の抵抗値を大きくしても問題はない。
以上の説明において、電源配線ＶＤＤ１と電源配線ＶＤＤ２とは、別系統の電源系統に属し、切り離されているものとして説明した。しかし、電源配線ＶＤＤ１と電源配線ＶＤＤ２とが同一の電源系統に属し、電源端子Ｖ１にＥＳＤ印加を行う場合であっても同様に入力側回路のＥＳＤ耐性を向上させることができる。すなわち、ＰＭＯＳトランジスタＭＰ５がオフとなって、ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２のゲートに充電される電流が流れなくなる。このため、ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２が破壊するのを防ぐことができる。但し、同一電源内で適用する場合であっても、インバータ回路ＩＮＶ３は、別の電源系統に接続されていることが望ましい。別の電源系統がフローティングとなることで、インバータ回路ＩＮＶ４は、ＰＭＯＳトランジスタＭＰ５のゲートに電源配線ＶＤＤ１の電位を供給し、ＰＭＯＳトランジスタＭＰ５が確実にオフするからである。
図８は、本発明の第２の実施例に係る半導体装置の回路ブロック図である。図８において、図１と同一の符号は、同一物を表し、その説明を省略する。図８では、図１におけるインバータ回路ＩＮＶ３が省略され、インバータ回路ＩＮＶ４の入力ノードが抵抗ｒを介して電源配線ＶＤＤ２に接続される点が図１と異なる。ＥＳＤ印加時には実施例１と同様に電源配線ＶＤＤ２がフローティングとなるため、インバータ回路ＩＮＶ４は、図２に示す特性のようにＰＭＯＳトランジスタＭＰ５のゲートに電源配線ＶＤＤ１の電位を供給し、ＰＭＯＳトランジスタＭＰ５がオフする。これにより、インバータ回路ＩＮＶ２の入力ノードへのＥＳＤ印加に伴う電荷流入を阻止し、インバータ回路ＩＮＶ２のＥＳＤ耐性を向上させることができる。
図９は、本発明の第３の実施例に係る半導体装置の回路ブロック図である。図９において、図１と同一の符号は、同一物を表し、その説明を省略する。図９では、図１におけるインバータ回路ＩＮＶ３が省略され、インバータ回路ＩＮＶ４の入力ノードが抵抗素子ｒを介して端子Ｖ０に接続されることが異なる。端子Ｖ０は、第１の電源系統（電源端子Ｖ１を含む）および第２の電源系統（電源端子Ｖ２を含む）のいずれにも属さない端子であって、通常動作時には所定の電源電圧が供給され、ＥＳＤ印加時にはフローティングとなるものである。ＥＳＤ印加時には電源端子Ｖ０がフローティングとなって、実施例２と同様に、インバータ回路ＩＮＶ４は、ＰＭＯＳトランジスタＭＰ５のゲートに電源配線ＶＤＤ１の電位を供給し、ＰＭＯＳトランジスタＭＰ５がオフする。これにより、インバータ回路ＩＮＶ２の入力ノードへのＥＳＤ印加に伴う電荷流入を阻止し、インバータ回路ＩＮＶ２のＥＳＤ耐性をより向上させることができる。
図１０は、本発明の第４の実施例に係る半導体装置の回路ブロック図である。図１０において、図１と同一の符号は、同一物を表し、その説明を省略する。図１０では、図１におけるインバータ回路ＩＮＶ３が省略され、新たに電源端子Ｖ３と接地端子Ｇ３を有する第３の電源系統が追加されている。第３の電源系統には、ＥＳＤ保護素子ＰＥ３、インバータ回路ＩＮＶ６が備えられる。インバータ回路ＩＮＶ６は、従属接続されるＰＭＯＳトランジスタＭＰ７とＮＭＯＳトランジスタＭＮ７とから構成される。ＰＭＯＳトランジスタＭＰ７のソースは、電源配線ＶＤＤ３を介して電源端子Ｖ３に接続される。ＰＭＯＳトランジスタＭＰ７のドレインは、ＮＭＯＳトランジスタＭＮ７のドレインと接続され、インバータ回路ＩＮＶ６の出力ノードとなり、インバータ回路ＩＮＶ４の入力ノードに接続される。ＮＭＯＳトランジスタＭＮ７のソースは、接地配線ＧＮＤ３を介して接地端子Ｇ３に接続される。ＰＭＯＳトランジスタＭＰ７、ＮＭＯＳトランジスタＭＮ７のゲートは、共通とされ、接地配線ＧＮＤ３を介して接地端子Ｇ３に接続される。
以上のような構成において、電源端子Ｖ３は、通常動作時には所定の電源電圧が供給され、ＥＳＤ印加時にはフローティングとなるものである。ＥＳＤ印加時には電源端子Ｖ３がフローティングとなって、インバータ回路ＩＮＶ４は、実施例３と同様に、ＰＭＯＳトランジスタＭＰ５のゲートに電源配線ＶＤＤ１の電位を供給し、ＰＭＯＳトランジスタＭＰ５がオフする。これにより、インバータ回路ＩＮＶ２の入力ノードへのＥＳＤ印加に伴う電荷流入を阻止し、インバータ回路ＩＮＶ２のＥＳＤ耐性をより向上させることができる。
図１１は、本発明の第５の実施例に係る半導体装置の回路ブロック図である。図１１において、図１と同一の符号は、同一物を表し、その説明を省略する。図１１では、図１におけるＰＭＯＳトランジスタＭＰ５が省略され、新たにトランスファゲートＴＧ１がインバータＩＮＶ１の出力ノードとインバータＩＮＶ２の入力ノードとの間に挿入されている。トランスファゲートＴＧ１は、ＮＭＯＳトランジスタＭＮ８とＰＭＯＳトランジスタＭＰ８とからなるスイッチング素子であって、一端がインバータＩＮＶ１の出力ノードに、他端がインバータＩＮＶ２の入力ノードに接続される。ＮＭＯＳトランジスタＭＮ８のゲートは、インバータＩＮＶ４の出力ノードに接続され、ＰＭＯＳトランジスタＭＰ８のゲートは、インバータＩＮＶ３の出力ノード（インバータＩＮＶ４の入力ノード）に接続される。また、ＰＭＯＳトランジスタＭＰ１のソースは、電源配線ＶＤＤ１に直接接続される。
以上のような回路構成において、通常動作時には、ＰＭＯＳトランジスタＭＰ４およびＮＭＯＳトランジスタＭＮ４のゲートの電位は、ＮＭＯＳトランジスタＭＮ６とＰＭＯＳトランジスタＭＰ６とからなるインバータ回路ＩＮＶ３から電源配線ＶＤＤ２の電位が供給され、ＮＭＯＳトランジスタＭＮ８はオンとなる。また、インバータ回路ＩＮＶ４は、ＰＭＯＳトランジスタＭＰ８のゲートに接地配線ＧＮＤ１の電位を供給する。その結果、ＰＭＯＳトランジスタＭＰ８は、オンとなる。すなわちトランスファゲートＴＧ１は、オン状態となり、インバータ回路ＩＮＶ１がインバータ回路ＩＮＶ２に信号を送信することが可能となる。
ＥＳＤ印加を行う場合、仮に接地端子Ｇ２を接地して電源端子Ｖ１に正の電荷を印加したとすると、電源配線ＶＤＤ２の電位はフローティングとなる。そのため、ＮＭＯＳトランジスタＭＮ８はオフとなり、インバータ回路ＩＮＶ４は、ＰＭＯＳトランジスタＭＰ８のゲートに電源配線ＶＤＤ１の電位を供給し、ＰＭＯＳトランジスタＭＰ８は、オフする（トランスファーゲートＴＧ１は、オフ状態となる）。したがって、実施例１と同様に、電源配線ＶＤＤ１の電位が印加されても、ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２のゲートに充電される電流が流れなくなり、ＰＭＯＳトランジスタＭＰ２、ＮＭＯＳトランジスタＭＮ２が損傷するのを防ぐ。インバータ回路ＩＮＶ４は電源配線ＶＤＤ１に乗ったサージ電圧によりトランスファーゲートＴＧ１のＰＭＯＳトランジスタＭＰ８をオフさせるゲート電圧を供給する。言い換えれば、インバータ回路ＩＮＶ４は電源配線ＶＤＤ１に乗ったサージを検出した電圧をＰＭＯＳトランジスタＭＰ８へ供給し、これによりＰＭＯＳトランジスタＭＰ８はインバータ回路ＩＮＶ１への電源供給経路とその信号出力経路との間を遮断する回路となる。
Ｇ１、Ｇ２、Ｇ３ 接地端子
ＧＮＤ１、ＧＮＤ２、ＧＮＤ３ 接地配線
ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４、ＩＮＶ６ インバータ回路
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＮ５、ＭＮ６、ＭＮ７、ＭＮ８ ＮＭＯＳトランジスタ
ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６、ＭＰ７、ＭＰ８ ＰＭＯＳトランジスタ
Ｐ１、Ｐ２ 経路
ＰＥ０ 保護素子
ＰＥ１、ＰＥ２、ＰＥ３ ＥＳＤ保護素子
Ｒ、ｒ 抵抗素子
ＴＧ１ トランスファゲート
Ｖ０ 端子
Ｖ１、Ｖ２、Ｖ３ 電源端子
ＶＤＤ１、ＶＤＤ２、ＶＤＤ３ 電源配線
ＧＮＤ１、ＧＮＤ２、ＧＮＤ３ 接地配線
ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ４、ＩＮＶ６ インバータ回路
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＮ５、ＭＮ６、ＭＮ７、ＭＮ８ ＮＭＯＳトランジスタ
ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４、ＭＰ５、ＭＰ６、ＭＰ７、ＭＰ８ ＰＭＯＳトランジスタ
Ｐ１、Ｐ２ 経路
ＰＥ０ 保護素子
ＰＥ１、ＰＥ２、ＰＥ３ ＥＳＤ保護素子
Ｒ、ｒ 抵抗素子
ＴＧ１ トランスファゲート
Ｖ０ 端子
Ｖ１、Ｖ２、Ｖ３ 電源端子
ＶＤＤ１、ＶＤＤ２、ＶＤＤ３ 電源配線
Claims (16)
- 異なる電源系統を有した半導体装置において、外部から供給される電源の配線にサージが入ったことを検出し、内部回路への電源供給経路と前記内部回路からの信号出力経路との間を遮断する回路を有することを特徴とする半導体装置。
- 第１の電源より電源供給がなされ、出力ノードを有する第１の回路と、
第２の電源より電源供給がなされ、前記出力ノードに接続される入力ノードを有する第２の回路と、
前記第１の電源の電源配線から前記出力ノードを経由して前記入力ノードへ至る経路に挿入され、通常動作時には短絡し、前記第１の電源にサージが入ったことを検出して前記経路を遮断する第１のスイッチ素子と、
を備えることを特徴とする半導体装置。 - 前記第１の電源が供給される回路へ接地電位を与える第１の接地配線と前記第２の電源が供給される回路へ接地電位を与える第２の接地配線とは、直接、あるいは抵抗器、第１の保護素子のいずれかを介して共通に接続されることを特徴とする請求項２記載の半導体装置。
- 第１の電源より電源供給がなされ、出力ノードを有する第１の回路と、
第２の電源より電源供給がなされ、前記出力ノードに接続される入力ノードを有する第２の回路と、
前記第１の電源の電源配線から前記出力ノードを経由して前記入力ノードへ至る経路に挿入され、通常動作時には短絡し、前記第２の電源の電源配線または接地配線がフローティング状態の時には開放するように動作する第１のスイッチ素子と、
を備えることを特徴とする半導体装置。 - 前記第１の電源の接地配線と前記第２の電源の接地配線とは、直接、あるいは抵抗器、第１の保護素子のいずれかを介して共通に接続されることを特徴とする請求項４記載の半導体装置。
- 前記第１のスイッチ素子は、前記第１の電源の電源配線と前記第１の回路との間に挿入されることを特徴とする請求項２または４記載の半導体装置。
- 前記第１のスイッチ素子は、前記出力ノードと前記入力ノードとの間に挿入されることを特徴とする請求項２または４記載の半導体装置。
- 前記第１の電源の電源配線と前記第１の電源の接地配線との間に第２の保護素子をさらに備えることを特徴とする請求項２または４記載の半導体装置。
- 前記入力ノードと前記第２の電源の接地配線との間に第３の保護素子をさらに備えることを特徴とする請求項２または４記載の半導体装置。
- 前記第１のスイッチ素子とは逆の開閉動作を行う第２のスイッチ素子を、前記出力ノードと前記第１の電源の接地配線との間にさらに備えることを特徴とする請求項３〜９のいずれか一に記載の半導体装置。
- 前記第１のスイッチ素子とは逆の開閉動作を行う第２のスイッチ素子を、前記入力ノードと前記第２の電源の接地配線との間にさらに備えることを特徴とする請求項３〜９のいずれか一に記載の半導体装置。
- 前記第１の電源より電源供給がなされる第１のインバータ回路と、
前記第２の電源より電源供給がなされる第２のインバータ回路と、
を備え、
前記第１のスイッチ素子は、電界効果トランジスタであって、
前記第２のインバータ回路の入力は、前記第２の電源の接地配線に接続され、前記第２のインバータ回路の出力が前記第１のインバータ回路の入力に接続され、前記第１のインバータ回路の出力が前記電界効果トランジスタのゲートに接続されることを特徴とする請求項３〜１１のいずれか一に記載の半導体装置。 - 前記第１の電源より電源供給がなされる第１のインバータ回路を備え、
前記第１のスイッチ素子は、電界効果トランジスタであって、
前記第１のインバータ回路の入力は、前記第２の電源に接続され、前記第１のインバータ回路の出力が前記電界効果トランジスタのゲートに接続されることを特徴とする請求項３〜１１のいずれか一に記載の半導体装置。 - 前記第１の電源より電源供給がなされる第１のインバータ回路を備え、
前記第１のスイッチ素子は、電界効果トランジスタであって、
前記第１のインバータ回路の入力は、通常動作時に所定の電圧が供給される端子に抵抗器を介して接続され、前記第１のインバータ回路の出力が前記電界効果トランジスタのゲートに接続されることを特徴とする請求項３〜１１のいずれか一に記載の半導体装置。 - 前記第１の電源より電源供給がなされる第１のインバータ回路と、
第３の電源より電源供給がなされる第２のインバータ回路と、
を備え、
前記第１のスイッチ素子は、電界効果トランジスタであって、
前記第２のインバータ回路の入力は、前記第３の電源の接地配線に接続され、前記第２のインバータ回路の出力が前記第１のインバータ回路の入力に接続され、前記第１のインバータ回路の出力が前記電界効果トランジスタのゲートに接続されることを特徴とする請求項３〜１１のいずれか一に記載の半導体装置。 - 前記第１のインバータ回路は、前記電界効果トランジスタを、通常動作時にはオンさせ、ＥＳＤ（electrostatic discharge）印加時にはオフさせるように機能することを特徴とする請求項１２〜１５のいずれか一に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004342474A JP4647294B2 (ja) | 2004-11-26 | 2004-11-26 | 半導体装置 |
| US11/285,157 US7495872B2 (en) | 2004-11-26 | 2005-11-23 | Semiconductor unit |
| CNB2005101272254A CN100448006C (zh) | 2004-11-26 | 2005-11-25 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004342474A JP4647294B2 (ja) | 2004-11-26 | 2004-11-26 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010255301A Division JP5269040B2 (ja) | 2010-11-15 | 2010-11-15 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006156563A JP2006156563A (ja) | 2006-06-15 |
| JP4647294B2 true JP4647294B2 (ja) | 2011-03-09 |
Family
ID=36566801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004342474A Expired - Fee Related JP4647294B2 (ja) | 2004-11-26 | 2004-11-26 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7495872B2 (ja) |
| JP (1) | JP4647294B2 (ja) |
| CN (1) | CN100448006C (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4647294B2 (ja) * | 2004-11-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP4986459B2 (ja) | 2006-01-24 | 2012-07-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US7595968B2 (en) * | 2006-03-24 | 2009-09-29 | Texas Instruments Incorporated | Circuit to reduce internal ESD stress on device having multiple power supply domains |
| JP5045027B2 (ja) * | 2006-08-15 | 2012-10-10 | 富士通セミコンダクター株式会社 | 静電気放電保護回路及び半導体装置 |
| US7579632B2 (en) * | 2007-09-21 | 2009-08-25 | Semiconductor Components Industries, L.L.C. | Multi-channel ESD device and method therefor |
| JP5509573B2 (ja) * | 2008-10-28 | 2014-06-04 | 富士通セミコンダクター株式会社 | 静電気放電保護回路及びそれを有する集積回路装置 |
| JP5576674B2 (ja) * | 2010-02-23 | 2014-08-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8129789B2 (en) * | 2010-05-28 | 2012-03-06 | Infineon Technologies Ag | Current control using thermally matched resistors |
| JP2012186784A (ja) * | 2010-12-24 | 2012-09-27 | Renesas Electronics Corp | 水晶発振装置および半導体装置 |
| JP2013030573A (ja) * | 2011-07-28 | 2013-02-07 | Elpida Memory Inc | 半導体装置 |
| US9154133B2 (en) * | 2011-09-28 | 2015-10-06 | Texas Instruments Incorporated | ESD robust level shifter |
| US8988839B2 (en) * | 2011-11-01 | 2015-03-24 | Qualcomm Incorporated | Block power switch with embedded electrostatic discharge (ESD) protection and adaptive body biasing |
| US8767360B2 (en) * | 2012-05-29 | 2014-07-01 | Globalfoundries Singapore Pte. Ltd. | ESD protection device for circuits with multiple power domains |
| JP5752659B2 (ja) * | 2012-09-20 | 2015-07-22 | 株式会社東芝 | 半導体回路 |
| EP3054481A1 (en) * | 2015-02-04 | 2016-08-10 | Nxp B.V. | Semiconductor device comprising an ESD protection circuit |
| JP6536274B2 (ja) * | 2015-08-11 | 2019-07-03 | 株式会社ソシオネクスト | 半導体装置 |
| CN105280632B (zh) * | 2015-09-18 | 2018-06-05 | 京东方科技集团股份有限公司 | 一种静电防护电路及显示装置 |
| CN107947570B (zh) * | 2017-11-14 | 2020-04-21 | 成都芯源系统有限公司 | 一种隔离型供电电路及其控制方法 |
| TWI658668B (zh) * | 2018-07-06 | 2019-05-01 | 世界先進積體電路股份有限公司 | 靜電放電保護電路 |
| US10784252B2 (en) | 2018-09-20 | 2020-09-22 | Vanguard International Semiconductor Corporation | Electrostatic discharge protection circuit |
| CN112582392B (zh) * | 2019-09-30 | 2024-10-22 | 中芯国际集成电路制造(上海)有限公司 | 静电保护电路 |
| CN112218513B (zh) * | 2020-10-13 | 2023-08-22 | Oppo广东移动通信有限公司 | 一种芯片、天线模组以及终端 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548021A (ja) * | 1991-08-09 | 1993-02-26 | Sumitomo Metal Ind Ltd | 半導体保護回路 |
| JPH06314783A (ja) * | 1993-04-28 | 1994-11-08 | Nippon Steel Corp | 入出力保護回路 |
| JPH0837238A (ja) * | 1994-07-21 | 1996-02-06 | Hitachi Ltd | 半導体集積回路装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5255146A (en) * | 1991-08-29 | 1993-10-19 | National Semiconductor Corporation | Electrostatic discharge detection and clamp control circuit |
| JP2991575B2 (ja) * | 1992-10-08 | 1999-12-20 | 沖電気工業株式会社 | 半導体集積回路 |
| JPH0786905A (ja) * | 1993-09-14 | 1995-03-31 | Fujitsu Ltd | 多電源半導体集積回路 |
| JP3135433B2 (ja) * | 1993-09-17 | 2001-02-13 | 株式会社東芝 | 半導体保護回路及びその装置 |
| US6078083A (en) * | 1994-05-16 | 2000-06-20 | Texas Instruments Incorporated | ESD protection circuit for dual 3V/5V supply devices using single thickness gate oxides |
| JP3725911B2 (ja) * | 1994-06-02 | 2005-12-14 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5784235A (en) * | 1995-06-02 | 1998-07-21 | Nippon Telegraph And Telephone Corporation | Semiconductor IC device including ESD protection circuit |
| JP3229809B2 (ja) | 1995-08-31 | 2001-11-19 | 三洋電機株式会社 | 半導体装置 |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| JP2937923B2 (ja) * | 1997-02-25 | 1999-08-23 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
| EP1274171A1 (en) * | 2001-07-05 | 2003-01-08 | Telefonaktiebolaget L M Ericsson (Publ) | Differential line receiver |
| CN1189941C (zh) * | 2001-07-27 | 2005-02-16 | 旺宏电子股份有限公司 | 静电放电保护电路 |
| JP2004119883A (ja) * | 2002-09-27 | 2004-04-15 | Toshiba Corp | 半導体装置 |
| KR100698952B1 (ko) * | 2002-11-06 | 2007-03-23 | 미쓰비시덴키 가부시키가이샤 | 샘플홀드회로 및 그것을 사용한 화상표시장치 |
| JP3851893B2 (ja) * | 2003-08-27 | 2006-11-29 | 株式会社東芝 | 半導体集積回路装置 |
| US7154724B2 (en) * | 2004-03-29 | 2006-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd | Output buffer ESD protection using parasitic SCR protection circuit for CMOS VLSI integrated circuits |
| JP4647294B2 (ja) * | 2004-11-26 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2004
- 2004-11-26 JP JP2004342474A patent/JP4647294B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-23 US US11/285,157 patent/US7495872B2/en not_active Expired - Fee Related
- 2005-11-25 CN CNB2005101272254A patent/CN100448006C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548021A (ja) * | 1991-08-09 | 1993-02-26 | Sumitomo Metal Ind Ltd | 半導体保護回路 |
| JPH06314783A (ja) * | 1993-04-28 | 1994-11-08 | Nippon Steel Corp | 入出力保護回路 |
| JPH0837238A (ja) * | 1994-07-21 | 1996-02-06 | Hitachi Ltd | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100448006C (zh) | 2008-12-31 |
| JP2006156563A (ja) | 2006-06-15 |
| US7495872B2 (en) | 2009-02-24 |
| US20060114047A1 (en) | 2006-06-01 |
| CN1783491A (zh) | 2006-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4647294B2 (ja) | 半導体装置 | |
| US6130556A (en) | Integrated circuit I/O buffer with 5V well and passive gate voltage | |
| US5825601A (en) | Power supply ESD protection circuit | |
| KR101039856B1 (ko) | 정전기 방전 회로 | |
| JP3687422B2 (ja) | インターフェース回路 | |
| US20060279346A1 (en) | Semiconductor integrated circuit | |
| US6300800B1 (en) | Integrated circuit I/O buffer with series P-channel and floating well | |
| US20100165524A1 (en) | Integrated circuit | |
| JP2017011069A (ja) | 半導体装置 | |
| JP5165356B2 (ja) | 半導体集積回路装置 | |
| US7420789B2 (en) | ESD protection system for multi-power domain circuitry | |
| US5963057A (en) | Chip level bias for buffers driving voltages greater than transistor tolerance | |
| US20040120087A1 (en) | Semiconductor device including a plurality of power domains | |
| US5900750A (en) | 5V output driver on 2.5V technology | |
| KR20230029658A (ko) | 향상된 esd(electrostatic discharge) 강건성을 위한 회로 기법들 | |
| US7489486B2 (en) | Semiconductor device | |
| JP5269040B2 (ja) | 半導体装置 | |
| JPH03116864A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JP3617425B2 (ja) | 半導体集積回路装置の入力インターフェイス回路 | |
| US7417837B2 (en) | ESD protection system for multi-power domain circuitry | |
| US8363366B2 (en) | Electrostatic discharge protection circuit | |
| JPH09321225A (ja) | 半導体集積回路装置 | |
| JP6708992B2 (ja) | 半導体装置 | |
| JP3440972B2 (ja) | サージ保護回路 | |
| JPH02192760A (ja) | 半導体集積回路装置の過電圧吸収回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |