CN105280632B - 一种静电防护电路及显示装置 - Google Patents

Abstract

本发明提供一种静电防护电路及显示装置，涉及显示技术领域，用于将静电导出，避免静电造成破坏。该电路包括：栅极静电防护模块和/或源极静电防护模块；栅极静电防护模块用于将第一电压传导至第一电平端，或将通过第一输出端输出第二电压，或将第一电压传导至第二电平端；源极静电防护模块用于在将第一电压传导至第三电平端，或通过第二输出端输出第四电平端的电压，或将第三电压传导至第四电平端，第一电压为正向电压，第三电压为负向电压，且第一电压大于第二电压，第二电压大于第三电压。本发明的实施例用于显示器的制造。

Description

一种静电防护电路及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种静电防护电路及显示装置。

背景技术

随着半导体技术的发展，集成电路的制作不断引进更先进的工艺技术，各种数字产品越来越轻薄小巧,然而在各种数字产品越来越轻薄小巧的同时，其受静电放电影响也越来越严重。电子产品在生产、制造、运输过程中，操作人员、机台、检测仪器或是运输工具都可能带有静电，在一个集成电路浮接的情况下，大量的电荷从外向内灌入集成电路的瞬间，在集成电路放电时会产生数百甚至数千伏的等效高压，这会击穿集成电路中输入级的栅氧化层，对集成电路中输入级的栅氧化层造成破坏，而且由于集成电路尺寸的不断缩小，栅氧化层厚度越来越薄，其栅极的耐压能力也会随着下降。一般而言集成电路失效的产品中有35％左右是由于静电放电(英文全称：Electronic Static Discharge,简称：ESD)的问题所引起的。

薄膜晶体管(英文全称：Thin Film Transistor，简称：TFT)显示技术是目前的使用的主流显示技术，在显示器中控制器和显示器件通过驱动芯片连接，由于控制器和显示器件的工作电压不同，且外界也非常容易与驱动芯片接触，因此驱动芯片非常容易受到ESD的破坏，进而影响显示器的使用寿命。因此如何将驱动芯片的静电导出，避免静电对驱动芯片造成破坏是本领域技术人员亟待解决的问题。

发明内容

本发明的实施例提供一种静电防护电路及显示装置，用于将静电导出，避免静电造成破坏。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种静电防护电路，包括：

栅极静电防护模块，所述栅极静电防护模块连接第一输入端、第一输出端、第一电平端和第二电平端；用于在所述第一输入端输入第一电压时将所述第一输入端和第一电平端导通，并将所述第一电压传导至第一电平端，在所述第一输入端输入第二电压时将所述第一输入端和第一输出端导通，并通过所述第一输出端输出第二电压，在所述第一输入端输入第三电压时导通所述第一输入端和第二电平端,并将所述第一电压传导至第二电平端；其中，所述第一电压为正向电压，所述第三电压为负向电压，且所述第一电压大于所述第二电压，所述第二电压大于所述第三电压；

和/或，

源极静电防护模块，所述源极静电防护模块连接第二输入端、第二输出端、第三电平端和第四电平端；用于在所述第二输入端输入第一电压时将所述第二输入端和第三电平端导通，并将所述第一电压传导至第三电平端，在所述第二输入端输入第二电压时将所述第二输出端和第四电平端导通，并通过所述第二输出端输出第四电平端的电压，在所述第二输入端输入第三电压时将所述第二输入端和第四电平端导通，并将所述第三电压传导至第四电平端；其中，所述第一电压为正向电压，所述第三电压为负向电压，且所述第一电压大于所述第二电压，所述第二电压大于所述第三电压。

可选的，所述栅极静电防护模块包括：第一放电单元和第二放电单元；

所述第一放电单元连接第一输入端、第一输出端和第一电平端，用于在所述第一输入端输入第一电压时导通所述第一输入端和第一电平端，并将所述第一电压传导至第一电平端，在所述第一输入端输入第二电压时断开所述第一输入端和第一电平端，并将所述第二电压传导至第一输出端；

所述第二放电单元连接所述第一输入端、所述第一输出端和所述第二电平端，用于在所述第一输入端输入第三电压时导通所述第一输入端和第二电平端，并将所述第三电压传导至第二电平端，在所述第一输入端输入第二电压时断开所述第一输入端和第二电平端，并将所述第二电压传导至第一输出端。

可选的，所述源极静电防护模块包括：第三放电单元、第四放电单元和输出单元；

所述第三放电单元连接第二输入端和第三电平端，用于在所述第二输入端输入第一电压时将所述第二输入端和第三电平端导通并将所述第一电压传导至第三电平端；

所述第四放电单元连接第二输入端和第四电平端，用于在所述第二输入端输入第三电压时导通所述第二输入端和所述第四电平端并将所述第三电压传导至所述第四电平端；

所述输出单元连接所述第二输入端、所述第三电平端、所述第四电平端和第二输出端，用于在所述第二输入端输入第二电压时将所述第二输出端和所述第四电平端导通，并通过所述第二输出端输出所述第四电平端的电压。

可选的，所述第一放电单元包括：高压二极管；

所述高压二极管的阳极连接所述第一输入端和所述第一输出端，所述高压二极管的阴极连接所述第一电平端。

可选的，所述第二放电单元包括：高压三极管；

所述高压三极管的第一端连接所述第一输入端和所述第一输出端，所述高压三极管的第二端连接所述第二电平端；所述高压三极管的栅极连接所述第二电平端；

其中，所述三极管为N型三极管。

可选的，所述第三放电单元包括：第一电容、第一电阻和第一晶体管；

所述第一电容的第一极连接所述第二输入端，所述第一电容的第二极连接所述第一电阻的第一端以及所述第一晶体管的栅极；

所述第一电阻的第二端连接所述第三电平端；

所述第一晶体管的第一端连接所述第二输入端，所述第一晶体管的第二端连接所述第三电平端；

其中，所述第一晶体管为N型晶体管。

可选的，所述第四放电单元包括：第二电容、第二电阻和第二晶体管；

所述第二电容的第一极连接所述第二输入端，所述第二电容的第二极连接所述第二电阻的第一端以及所述第二晶体管的栅极；

所述第二电阻的第二端连接所述第四电平端；

所述第二晶体管的第一端连接所述第二输入端，所述第二晶体管的第二端连接所述第四电平端；

其中，所述第二晶体管为P型晶体管。

可选的，所述输出单元包括：

第三电阻、第三晶体管和第四晶体管；

所述第三电阻的第一端连接所述第二输入端，所述第三电阻的第二端连接所述第三晶体管的栅极以及所述第四晶体管的栅极；

所述第三晶体管的第一端连接所述第四电平端，所述第三晶体管的第二端连接所述第四晶体管的第一端；

所述第四晶体管的第二端连接所述第三电平端；

其中，所述第三晶体管为P型晶体管，所述第四晶体管为N型晶体管。

可选的，所述第一电平端的电压为25V，所述第二电平端的电压为-7V。

第二方面，提供一种显示装置，包括第一方面任一项所述的静电防护电路；

所述第一输入端连接所述显示装置的驱动芯片的栅极信号输出端，所述第一输出端连接所述显示装置的栅线；

所述第二输入端连接所述显示装置的驱动芯片的源极信号输出端；所述第二输出连接所述显示装置的数据线。

可选的，每一个所述显示装置的驱动芯片的栅极信号输出端对应一个栅极静电防护模块，所述栅极静电防护模块分为至少两行排列在所述栅极信号输出端的行方向上，且位于不同行的所述栅极静电防护模块在列方向上不相互对齐。

可选的，每一个所述显示装置的驱动芯片的源极信号输出端对应一个源极静电防护模块，所述源极静电防护模块分为至少两行排列在所述源极信号输出端的行方向上，且位于不同行的所述源极静电防护模块在列方向上不相互对齐。

可选的，所述第一电容为所述源极信号输出端与所述显示装置多晶层间的寄生电容，或者所述第二电容为所述源极信号输出端与所述显示装置多晶层间的寄生电容。

本发明实施例提供的静电防护电路及显示装置包括：栅极静电防护模块和源极静电防护模块，其中，栅极静电防护模块可以在第一输入端输入第一电压时将第一输入端和第一电平端导通，在第一输入端输入第二电压时将第一输入端和第一输出端导通，在第一输入端输入第三电压时导通第一输入端和第二电平端将第一电压传导至第二电平端，源极静电防护模块可以在第二输入端输入第一电压时将第二输入端和第三电平端导通，在第二输入端输入第二电压时将第二输出端和第四电平端导通，在第二输入端输入第三电压时将第二输入端和第四电平端导通，并且由于第一电压为正向电压，第三电压为负向电压，且第一电压大于第二电压，第二电压大于第三电压，所以本发明实施例提供的静电防护电路可以及时将第一输入端和/或第二输入端输入正向静电以及负向静电导出，从而避免了静电造成破坏。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的静电防护电路示意性结构图；

图2为本发明实施例提供的栅极静电防护模块示意性结构图；

图3为本发明实施例提供的源极静电防护模块示意性结构图；

图4为本发明实施例提供的栅极静电防护模块电路图；

图5为本发明实施例提供的源极静电防护模块电路图；

图6为本发明实施例提供的栅极静电防护模块及源极静电防护模块位置关系示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一端，漏极称为第二端。按附图中的形态规定晶体管的中间端为栅极、输入信号端为源极、输出信号端为漏极。此外本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止。

此外，还需要说明的是，本申请中的“第一”、“第二”等字样仅仅是为了对功能和作用基本相同的相同项或相似项进行区分，“第一”、“第二”等字样并不是在对数量和执行次序进行限定。本申请文件中描述的“A和/或B”表示三种选择：A，或者，B，或者，A和B。也即“和/或”即可以表示“和“的关系，也可以表示“或”的关系。

本发明的实施例提供一种静电防护电路，具体的，参照图1所示，该静电防护电路10包括：栅极静电防护模块11和源极静电防护模块12。

栅极静电防护模块11连接第一输入端Input1、第一输出端Output1、第一电平端V1和第二电平端V2；用于在第一输入端输入Input1第一电压时将第一输入端Input1和第一电平端V1导通，并将第一电压传导至第一电平端V1，在第一输入端Input1输入第二电压时将第一输入端Input1和第一输出端Output1导通，并通第一输出端Output1输出第二电压，在第一输入端Input1输入第三电压时导通第一输入端Input1和第二电平端V2将第一电压传导至第二电平端V2。

源极静电防护模块12连接第二输入端Input2、第二输出端Output2、第三电平端V3和第四电平端V4；用于在第二输入端Input2输入第一电压时将第二输入端Input2和第三电平端V3导通，并将第一电压传导至第三电平端V3，在第二输入端Input2输入第二电压时将第二输出端Input2和第四电平端V4导通，并通过第二输出端Output2输出第四电平端V4的电压，在第二输入端Input2输入第三电压时将第二输入端Input2和第四电平端V4导通，并将第三电压传导至第四电平端V4。

其中，第一电压为正向电压，第三电压为负向电压，且第一电压大于第二电压，第二电压大于第三电压

示例性的，第一电压可以为正向静电电压，第三电压可以为负向静电电压，第二电压可以为驱动芯片输出的工作电压。此外，第一电压、第二电压以及第三电压的值可以为一个具体的电压值，也可以为一个电压范围，第一电压、第二电压以及第三电压值的设定可以根据实际电路设定为任意值，本发明实施例中对第一电压、第二电压以及第三电压值不做限定。

具体的，参照图2所示，该栅极静电防护模块10包括：第一放电单元11和第二放电单元12；

第一放电单元11连接第一输入端Input1、第一输出端Output1和第一电平端V1，用于在第一输入端Input1输入第一电压时导通第一输入端Input1和第一电平端V1，并将第一电压传导至第一电平端V1，在第一输入端Input1输入第二电压时断开第一输入端Input1和第一电平端V1，并将第二电压传导至第一输出端Output1；

第二放电单元12连接第一输入端Input1、第一输出端Output1和第二电平端V2，用于在第一输入端Input1输入第三电压时导通第一输入端Input1和第二电平端V2，并将第三电压传导至第二电平端V2，在第一输入端Input1输入第二电压时断开第一输入端Input1和第二电平端V2，并将第二电压传导至第一输出端Output1。

参照图3所示，源极静电防护模块12包括：第三放电单元121、第四放电单元122和输出单元123；

第三放电单元121连接第二输入端Input2和第三电平端V3，用于在第二输入端Input2输入第一电压时将第二输入端Input2和第三电平端V3导通,并将第一电压传导至第三电平端V3；

第四放电单元122连接第二输入端Input2和第四电平端V4，用于在第二输入端Input2输入第三电压时导通第二输入端Input2和第四电平端V4，并将第三电压传导至第四电平端V4；

输出单元123连接第二输入端Input2、第三电平端V3、第四电平端V4和第二输出端Output2，用于在第二输入端Input2输入第二电压时将第二输出端Output2和第四电平端导通V4，并通过第二输出端Output2输出第四电平端V4的电压。

进一步的，参照图4所示，第一放电单元111包括：高压二极管D1；

高压二极管D1的阳极连接第一输入端Input1和第一输出端Output1，高压二极管D1的阴极连接第一电平端V1。

第二放电单元112包括：高压三极管M1；

高压三极管M1的第一端连接第一输入端Input1和第一输出端Output1，高压三极管M1的第二端连接第二电平端V2；高压三极管M1的栅极连接第二电平端V2。

再进一步的，参照图5所示，第三放电单元121包括：第一电容C1、第一电阻R1和第一晶体管T1；

第一电容C1的第一极连接第二输入端Input2，第一电容C1的第二极连接第一电阻R1的第一端以及第一晶体管T1的栅极；

第一电阻R1的第二端连接第三电平端V3；

第一晶体管T1的第一端连接第二输入端Input2，第一晶体管T1的第二端连接第三电平端V3。

第四放电单元122包括：第二电容C2、第二电阻R2和第二晶体管T2；

第二电容C2的第一极连接第二输入端Input2，第二电容C2的第二极连接第二电阻R2的第一端以及第二晶体管T2的栅极；

第二电阻R2的第二端连接第四电平端V4；

第二晶体管T2的第一端连接第二输入端Input2，第二晶体管T2的第二端连接第四电平端V4。

输出单元123包括：

第三电阻R3、第三晶体管T3和第四晶体管T4；

第三电阻R3的第一端连接第二输入端Input2，第三电阻R3的第二端连接第三晶体管T3的栅极以及第四晶体管T4的栅极；

第三晶体管T3的第一端连接第四电平端V4，第三晶体管的第二端连接第四晶体管T4的第一端；

第四晶体管T4的第二端连接第三电平端V3；

其中，第一晶体管为N型晶体管，第二晶体管为P型晶体管，第三晶体管为P型晶体管，第四晶体管为N型晶体管。

需要说明的是，上述实施例中的电阻的作用均为分压和限流，电阻的阻值可以根据实际电路设定，此外，电阻还可以用电阻值较大的导线或通过多个电阻的串联和/或并联来替代，但这都属于本领域技术人员容易想到的变换和替换，所以也应属于本发明实的保护范围内。

以下，参照图4、5所示电路，以第一输入连接显示装置的驱动芯片栅极信号输出端，第一输出端连接显示装置的栅线，第二输入端连接显示装置的驱动芯片源极信号输出端，第二输出端连接显示装置的数据线，第一电平端V1电压值为25V，第二电平端的电压值为-7V，第三电平端V3提供低电平端，第四电平端提供高电平，第一电压为正向静电、第二电压为栅极信号输出端的栅信号电压值或源极信号输出端输出的数据信号电压值，第三电压为负向电压为例对本发明实施例提供的电路工作原理进行说明。示例性的，第三电平端可以接地。

栅极静电防护模块的第一输入端连接栅极信号输出端，栅极静电防护模块的第一输出端连接栅线；在驱动芯片正常工作时，栅极信号输出端的第二电压大于-7V且小于25V，所以高压二极管和高压三极管均处于截止状态，栅极信号输出端输出的栅信号由第一输入端传导至第一输出端并进入栅线，所以本发明实施例可以在栅极信号输出端输出栅信号时保证显示装置的正常显示；高压二极管的正向导通电压为0.7V，在栅极信号输出端由于静电放电输出第一电压时，且第一电压大于25.7V时，高压二极管D1导通，第一电压通过第一电平端进行放电，避免了正向静电造成破坏；在栅极信号输出端由于静电放电输出第三电压时，负向高压会使高压三极管M1的第一端的电压降低，栅极电压相对升高，所以高压三极管M1导通，第三电压通过第二电平端进行放电，避免了负向静电造成破坏。

源极静电防护模块的第二输入端连接源极信号输出端，源极静电防护模块的第二输出端连接数据线；在驱动芯片正常工作时，源极信号输出电压为第二电压的数据信号，N晶体管T1的栅极连接低电平的第三电平端，P型晶体管T2的栅极连接高电平的第四电平端，所以T1、T2均处于截止状态，数据信号经过电阻R3分压后达到第三晶体管T3和第四晶体管T4的栅极，由于T3为N型晶体管，T4为P型晶体管，所以T3导通，T4截止，第四电平端V4与第二输出端Output2导通，第四电平端V4向数据线输入第四电平端的电压，所以本发明实施例可以在源极信号输出端正常输出数据信号时保证显示装置的正常显示，在第二输入端输出第一电压时，第一电容C1第一极的电压时上升，同时由于第一电容C1耦合作用，第一电容C1第二极的电压也会上升，第一晶体管T1栅极电压升高，第一晶体管T1导通，第二输入端Input2通过T1与第三电平端V3导通，第一电压通过第三电平端V3进行放电，避免了正向静电造成破坏；在第二输入端输出第三电压时，第二电容C2第一极的电压时降低，同时由于第二电容C2耦合作用，第二电容C2第二极的电压也会降低，第二晶体管T2栅极电压降低，第二晶体管T2导通，第二输入端Input2通过T2与第四电平端T4导通，第三电压通过第四电平端V4进行放电，避免了负向静电造成破坏。

进一步的，第一晶体管T1和第二晶体管T2均可以为大尺寸金属氧化物半导体场效应管(英文全称：Metal Oxide Semiconductor,简称：MOS管)，这样当第一晶体管T1导通时，第一晶体管T1栅极耦合的正向电压可以使第一晶体管T1的叉指被一起均匀的导通，进一步提升静电防护电路的放电能力，同理，当第二晶体管T2导通时，第二晶体管T2栅极耦合的负向电压可以使第二晶体管T2的叉指被一起均匀的导通，进一步提升静电防护电路的放电能力。

本发明一实施例提供一种显示装置，该显示装置包括上述任一实施例提供的静电防护电路。

其中，第一输入端连接显示装置的驱动芯片的栅极信号输出端，第一输出端连接显示装置的栅线；

第二输入端连接显示装置的驱动芯片的源极信号输出端；第二输出连接显示装置的数据线。

另外，显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本发明实施例提供的显示装置的静电防护装置包括：栅极静电防护模块和源极静电防护模块，其中，栅极静电防护模块可以在第一输入端输入第一电压时将第一输入端和第一电平端导通，在第一输入端输入第二电压时将第一输入端和第一输出端导通，在第一输入端输入第三电压时导通第一输入端和第二电平端将第一电压传导至第二电平端，源极静电防护模块可以在第二输入端输入第一电压时将第二输入端和第三电平端导通，在第二输入端输入第二电压时将第二输出端和第四电平端导通，在第二输入端输入第三电压时将第二输入端和第四电平端导通，并且由于第一电压为正向电压，第三电压为负向电压，且第一电压大于第二电压，第二电压大于第三电压，所以本发明实施例提供的静电防护电路可以及时将第一输入端和/或第二输入端输入的正向静电以及负向静电导出，从而避免了静电造成破坏。

进一步的，参照图6所示，每一个显示装置的驱动芯片的栅极信号输出端61对应一个栅极静电防护模块11，每一个显示装置的驱动芯片的源极信号输出端62对应一个源极静电防护模块12，栅极静电防护模块分为至少两行排列在栅极信号输出端61的行方向上，且位于不同行的栅极静电防护模块11在列方向上不相互对齐；源极静电防护模块12分为至少两行排列在源极信号输出端62的行方向上，且位于不同行的源极静电防护模块12在列方向上不相互对齐。

示例性的，位于不同行的栅极静电防护模块在列方向上的投影不交叠，位于不同行的源极静电防护模块在列方向上的投影不交叠。进一步的，位于不同行的栅极静电防护模块可以呈“品”字形排列，位于不同行的源极静电防护模块也可以呈“品”字形排列。

随着驱动芯片集成程度的提高，相邻栅极信号输出端与相邻源极信号输出端间的间距也越来越小，若栅极静电防护模块及源极静电防护模块设置为一排则可能需要增加相邻栅极信号输出端间的间距以及增加相邻源极信号输出端间的间距，进而增加驱动芯片的面积，所以将栅极静电防护模块分为至少两排以及将源极静电防护模块分为至少两排设置可以减小静电防护电路的布局面积，进而避免增加驱动芯片的面积。另一方面，若不同行间的栅极静电防护模块在列方向上相互对齐，则在设置位于距离栅极信号输出端较远行的栅极静电防护模块的走线时，需要设置更多走线来绕开距离栅极信号输出端较近行的栅极静电防护模块，所以会增加走线距离，因此设置不同行间的极静电防护模块在列方向上不相互对齐，在设置位于距离栅极信号输出端较远行的栅极静电防护模块的走线时，将走线设置于距离栅极信号输出端较近行的相邻栅极静电防护模块之间，进而减小走线距离。同理，若不同行间的源极静电防护模块在列方向相互对齐也会增加走线距离，因此设置不同行间的源静电防护模块在列方向上不相互对齐可以减小走线距离。

优选的，第一电容为第二输入端与显示装置多晶层间的寄生电容，或者第二电容为第二输入端与显示装置多晶层间的寄生电容。

第一电容为第二输入端与显示装置多晶层间的寄生电容，或者第二电容为第二输入端与显示装置多晶层间的寄生电容，可以节省制作静电防护电路时制作第一电容或第二电容的工序并且节省了第一电容或第二电容所占用的布局面积，进而减小静电防护电路的布局面积。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种静电防护电路，其特征在于，包括：

栅极静电防护模块，所述栅极静电防护模块连接第一输入端、第一输出端、第一电平端和第二电平端；用于在所述第一输入端输入第一电压时将所述第一输入端和第一电平端导通，并将所述第一电压传导至第一电平端，在所述第一输入端输入第二电压时将所述第一输入端和第一输出端导通，并通过所述第一输出端输出第二电压，在所述第一输入端输入第三电压时导通所述第一输入端和第二电平端,并将所述第三电压传导至第二电平端；其中，所述第一电压为正向电压，所述第三电压为负向电压，且所述第一电压大于所述第二电压，所述第二电压大于所述第三电压；

和/或，

源极静电防护模块，所述源极静电防护模块连接第二输入端、第二输出端、第三电平端和第四电平端；用于在所述第二输入端输入第一电压时将所述第二输入端和第三电平端导通，并将所述第一电压传导至第三电平端，在所述第二输入端输入第二电压时将所述第二输出端和第四电平端导通，并通过所述第二输出端输出第四电平端的电压，在所述第二输入端输入第三电压时将所述第二输入端和第四电平端导通，并将所述第三电压传导至第四电平端；其中，所述第一电压为正向电压，所述第三电压为负向电压，且所述第一电压大于所述第二电压，所述第二电压大于所述第三电压。

2.根据权利要求1所述的电路，其特征在于，所述栅极静电防护模块包括：第一放电单元和第二放电单元；

所述第一放电单元连接第一输入端、第一输出端和第一电平端，用于在所述第一输入端输入第一电压时导通所述第一输入端和第一电平端，并将所述第一电压传导至第一电平端，在所述第一输入端输入第二电压时断开所述第一输入端和第一电平端，并将所述第二电压传导至第一输出端；

所述第二放电单元连接所述第一输入端、所述第一输出端和所述第二电平端，用于在所述第一输入端输入第三电压时导通所述第一输入端和第二电平端，并将所述第三电压传导至第二电平端，在所述第一输入端输入第二电压时断开所述第一输入端和第二电平端，并将所述第二电压传导至第一输出端。

3.根据权利要求1所述的电路，其特征在于，所述源极静电防护模块包括：第三放电单元、第四放电单元和输出单元；

所述第三放电单元连接第二输入端和所述第三电平端，用于在所述第二输入端输入第一电压时将所述第二输入端和第三电平端导通并将所述第一电压传导至第三电平端；

所述第四放电单元连接第二输入端和所述第四电平端，用于在所述第二输入端输入第三电压时导通所述第二输入端和所述第四电平端并将所述第三电压传导至所述第四电平端；

所述输出单元连接所述第二输入端、所述第三电平端、所述第四电平端和第二输出端，用于在所述第二输入端输入第二电压时将所述第二输出端和所述第四电平端导通，并通过所述第二输出端输出所述第四电平端的电压。

4.根据权利要求2所述的电路，其特征在于，所述第一放电单元包括：高压二极管；

所述高压二极管的阳极连接所述第一输入端和所述第一输出端，所述高压二极管的阴极连接所述第一电平端。

5.根据权利要求2所述的电路，其特征在于，所述第二放电单元包括：高压三极管；

所述高压三极管的第一端连接所述第一输入端和所述第一输出端，所述高压三极管的第二端连接所述第二电平端；所述高压三极管的栅极连接所述第二电平端；

其中，所述高压三极管为N型三极管。

6.根据权利要求3所述的电路，其特征在于，所述第三放电单元包括：第一电容、第一电阻和第一晶体管；

所述第一电容的第一极连接所述第二输入端，所述第一电容的第二极连接所述第一电阻的第一端以及所述第一晶体管的栅极；

所述第一电阻的第二端连接所述第三电平端；

所述第一晶体管的第一端连接所述第二输入端，所述第一晶体管的第二端连接所述第三电平端；

其中，所述第一晶体管为N型晶体管。

7.根据权利要求3所述的电路，其特征在于，所述第四放电单元包括：第二电容、第二电阻和第二晶体管；

所述第二电容的第一极连接所述第二输入端，所述第二电容的第二极连接所述第二电阻的第一端以及所述第二晶体管的栅极；

所述第二电阻的第二端连接所述第四电平端；

所述第二晶体管的第一端连接所述第二输入端，所述第二晶体管的第二端连接所述第四电平端；

其中，所述第二晶体管为P型晶体管。

8.根据权利要求3所述的电路，其特征在于，所述输出单元包括：

第三电阻、第三晶体管和第四晶体管；

所述第三电阻的第一端连接所述第二输入端，所述第三电阻的第二端连接所述第三晶体管的栅极以及所述第四晶体管的栅极；

所述第三晶体管的第一端连接所述第四电平端，所述第三晶体管的第二端连接所述第四晶体管的第一端；

所述第四晶体管的第二端连接所述第三电平端；

其中，所述第三晶体管为P型晶体管，所述第四晶体管为N型晶体管。

9.根据权利要求1-8任一项所述的电路，其特征在于，所述第一电平端的电压为25V，所述第二电平端的电压为-7V。

10.一种显示装置，其特征在于，包括权利要求1-9任一项所述的静电防护电路；

所述第一输入端连接所述显示装置的驱动芯片的栅极信号输出端，所述第一输出端连接所述显示装置的栅线；

所述第二输入端连接所述显示装置的驱动芯片的源极信号输出端；所述第二输出连接所述显示装置的数据线。

11.根据权利要求10所述的显示装置，其特征在于，每一个所述显示装置的驱动芯片的栅极信号输出端对应一个栅极静电防护模块，所述栅极静电防护模块分为至少两行排列在所述栅极信号输出端的行方向上，且位于不同行的所述栅极静电防护模块在列方向上不相互对齐。

12.根据权利要求10所述的显示装置，其特征在于，每一个所述显示装置的驱动芯片的源极信号输出端对应一个源极静电防护模块，所述源极静电防护模块分为至少两行排列在所述源极信号输出端的行方向上，且位于不同行的所述源极静电防护模块在列方向上不相互对齐。

13.根据权利要求10所述的显示装置，其特征在于，第一电容为所述源极信号输出端与所述显示装置多晶层间的寄生电容，或者第二电容为所述源极信号输出端与所述显示装置多晶层间的寄生电容。