CN1681125A - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN1681125A
CN1681125A CN200510063893.5A CN200510063893A CN1681125A CN 1681125 A CN1681125 A CN 1681125A CN 200510063893 A CN200510063893 A CN 200510063893A CN 1681125 A CN1681125 A CN 1681125A
Authority
CN
China
Prior art keywords
terminal
semiconductor integrated
integrated circuit
power supply
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510063893.5A
Other languages
English (en)
Other versions
CN100401520C (zh
Inventor
菅野崇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1681125A publication Critical patent/CN1681125A/zh
Application granted granted Critical
Publication of CN100401520C publication Critical patent/CN100401520C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明所要解决的问题是在半导体集成电路中，实现了来自外部的噪声造成的误动作的降低。本发明是一种半导体集成电路，其特征在于，包括：电源端子(Pdd)；接地端子(Pss)；从该电源端子(Pdd)和接地端子(Pss)供给电源电位(Vdd)和接地电位(Vss)的内部电路(1A、1B)；从接地端子(Pss)引出的专用接地线(22)；连接在专用接地线(22)和电源布线(10)之间的第一电容元件(C1)；从电源端子(Pdd)引出的专用电源线(12)；连接在专用电源线(12)和接地布线(20)之间的第二电容元件(C2)。

Description

半导体集成电路
技术领域
本发明涉及半导体集成电路，尤其涉及具有供给电源电位及接地电位的内部电路和输入电路或输出电路的半导体集成电路。
背景技术
在现有技术中，作为在同一半导体基板上形成多个内部电路而构成的半导体集成电路，例如已知有微机芯片。作为半导体集成电路的微机芯片，例如作为内部电路，具有运算电路或闪存等存储电路。
接着，参照附图说明这种现有例的半导体集成电路。图5是表示现有例的半导体集成电路的等效电路图。另外，图6是表示图5的半导体集成电路的内部电路是闪存情况下的闪存的构成例的电路图。
如图5所示，在半导体集成电路的半导体基板200上形成有多个内部电路1A、1B。这些内部电路中、至少一个内部电路例如内部电路1 A是作为存储电路的闪存，另外一个内部电路例如内部电路1B是作为运算电路的中央运算处理装置。经电源布线11和接地布线21，例如从作为垫片电极形成的电源端子Pdd和接地端子Pss向这些内部电路1A、1B提供电源电位Vdd和接地电位Vss。
另外，在半导体基板200上形成有作为开关元件的P沟道型的输出晶体管MP1和N沟道型的输出晶体管MN1所构成的输出电路31。在这里，在输出晶体管MP1和输出晶体管MN1之间连接例如作为垫片电极形成的输出端子P1。输出电路31将来自内部电路或其他外部电路的输出信号作为二值离散信号，从输出端子P1输出。
同样，在半导体基板200上形成有作为开关元件的P沟道型的输出晶体管MP2和N沟道型的输出晶体管MN2所构成的输出电路32。在这里，在输出晶体管MP2和输出晶体管MN2之间连接例如作为垫片电极形成的输出端子P2。经电源布线10和接地布线20，从电源端子Pdd和接地端子Pss向这些输出电极31和32公共供给电源电位Pdd和接地电位Vss。
但是，若来自半导体集成电路外部的噪声经输出端子P1、P2传送到其内部，则该噪声经输出晶体管MP1、MN1、MP2、MN2传到电源布线10、11或接地布线20、21，根据该噪声，电源电位Vdd或接地电位Vss晃动。并且，因根据噪声电源电位Vdd或接地电极Vss晃动，供给电源电位Vdd和接地电位Vss的内部电路1A、1B内的数据反转，半导体集成电路中产生了误动作。
在这里，参照表示图6的闪存的构成例的电路图，说明在内部电路1A为闪存的情况下、上述误动作产生的结构。图6表示闪存的构成要素中、其主要部分。
首先说明闪存的构成例。如图6所示，内部电路1A、即闪存具有存储单元MC、参考单元RC和由供给电源电位Vdd和接地电位Vss的比较器构成的读出电路COMP。
存储单元MC由具有浮动栅极的存储晶体管MT构成。该存储晶体管MT根据浮动栅极的电荷存储状态，存储有存储状态“0”或“1”。该存储状态是在运算电路中采用的二值数据或程序数据。另外，存储晶体管MT经输出线61而与读出电路COMP的输入端子连接。若该存储晶体管MT导通，则根据其存储状态，将输出线61的电位设定为规定的高电平电位或低电平电位。
另外，参考单元RC同样由具有浮动栅极的参考晶体管RT构成。该参考晶体管RT与电源电位Vdd和接地电位Vss连接，并经参考线62而与读出电路COMP的参考端子连接。
并且，读出电路COMP比较输出线61和参考线62的电位，例如在输出线61的电位不超过参考线62的电位的情况下，判断为该存储单元的存储状态为“0”，通过电源电位Vdd和接地电极Vss的供给，输出表示存储状态“0”的规定电位。相反，在输出线61的电位超过参考线62的电位的情况下，判断为该存储单元的存储状态为“1”，通过电源电位Vdd和接地电极Vss的供给，输出表示存储状态“1”的规定电位。该输出信号例如经图5的输出电路3 1的输出晶体管MP1、MN1从输出端子P1输出。
在这里，在来自半导体集成电路的外部的噪声经图5的输出电路31、32的输出端子P1、P2而传到半导体集成电路的内部的情况下，该噪声经输出电路31、32的输出晶体管MP1、MN1、MP2、MN2而传送到电源布线10、11或接地布线20、21，根据该噪声，电源电位Vdd或接地电位Vss晃动。
这时，在供给上述电源电位Vdd或接地电位Vss的图6的闪存的存储单元MC、参考存储器RC或读出电路COMP的至少一个中，受到由其供给的该电源电位Vdd或接地电位Vss的晃动的影响，存储状态反转。由此，输出了错误的存储状态(即，位反转)，在应读出的数据上产生错误，并在半导体集成电路上产生了误动作(例如，程序的失控等)。
因此，如图5所示，尝试了通过在各内部电路1A、1B侧的电源布线11和接地布线21之间分别连接电容元件CA、CB，从而抑制由对于各内部电路1A、1B的电源电位Vdd和接地电位Vss的晃动带来的影响、即噪声对策。
另外，作为相关的技术文献，可举出下面的专利文献。
【专利文献1】
特开2001-148471号公报
【专利文献2】
特开2004-6691号公报
【专利文献3】
特开平6-334494号公报
但是，上述的现有例的半导体集成电路的上述噪声对策，限于对内部电路1A、1B单体的噪声对策。因此，即使采取了相对于内部电路1A、1B单体的噪声对策，也不能充分去除由上述噪声引起的电源电位Vdd或接地电位Vss的晃动造成的影响。结果，尽管实施了上述噪声对策，但还产生了半导体集成电路的误动作。
发明内容
因此，本发明的目的是在半导体集成电路中，实现来自外部的噪声引起的误动作的降低。
本发明的半导体集成电路鉴于上述问题而作出，其特征在于，包括：电源端子；接地端子；从该电源端子和接地端子供给电源电位和接地电位的内部电路；经电源布线从电源端子供给电源电位，并连接到输入端子或输出端子上的开关元件；从接地端子引出的专用接地线；连接在专用接地线和所述电源布线之间的电容元件。
另外，本发明的半导体集成电路，其特征在于，包括：电源端子；接地端子；从该电源端子和接地端子供给电源电位和接地电位的内部电路；经接地布线从接地端子供给接地电位，并连接到输入端子或输出端子上的开关元件；从电源端子引出的专用电源线；连接在专用电源线和接地布线之间的电容元件。
另外，本发明的半导体集成电路，其特征在于，包括：电源端子；接地端子；从该电源端子和接地端子供给电源电位和接地电位的内部电路；经电源布线从电源端子供给电源电位，并连接到输入端子或输出端子上的第一开关元件；从接地端子引出的专用接地线；连接在专用接地线和电源布线之间的第一电容元件；经接地布线从接地端子供给接地电位，并连接到输入端子或输出端子上的第二开关元件；从电源端子引出的专用电源线；连接在专用电源线和接地布线之间的第二电容元件。
另外，本发明的半导体集成电路除了上述结构之外，其特征在于，电容元件或第一及第二电容元件是栅极电容元件。或者，其特征在于，该电容元件是扩散电容元件。或者，其特征在于，该电容元件是在半导体基板上形成第一半导体电极，在该第一半导体电极上隔着电容绝缘膜层叠形成第二半导体电极而成的。
另外，本发明的半导体集成电路除了上述结构之外，其特征在于，内部电路是闪存。
根据本发明的半导体集成电路，在从接地端子延伸的专用接地线和电源布线之间，或从电源端子延伸的专用电源线和接地布线之间连接了电容元件。
由此，降低了由来自半导体集成电路外部的噪声引起的电源电位或接地电位的晃动，抑制了位反转。即，与采取了现有例的噪声对策的半导体集成电路相比，可以提高半导体集成电路相对来自外部的噪声的耐性。结果，减少了半导体集成电路的误动作。
附图说明
图1是表示本发明的第一实施方式的半导体集成电路的等效电路图；
图2是表示电容元件的构成例的示意剖面图；
图3是表示本发明的第二实施方式的半导体集成电路的等效电路图；
图4是表示本发明的第三实施方式的半导体集成电路的等效电路图；
图5是表示现有例的半导体集成电路的等效电路图；
图6是表示闪存的构成例的电路图。
具体实施方式
接着，参照附图说明本发明的实施方式。另外，本实施方式的半导体集成电路例如是作为微机芯片形成的半导体集成电路，但是也可以是具有其他功能形成的半导体集成电路。
首先，说明第一实施方式的半导体集成电路。图1是表示第一实施方式的半导体集成电路的等效电路图。图1中，对于与图5所示的现有例的半导体集成电路相同的构成要素，附加同一符号进行说明。
如图1所示，在本实施方式的半导体集成电路的半导体基板100上形成有多个内部电路1A、1B。这些内部电路中至少一个内部电路、例如内部电路1A构成为作为存储电路的闪存。该内部电路1A、即闪存例如构成为与图6所示的闪存的构成例相同。或者，该内部电路1A也可以是具有图6所示的闪存的构成例之外的构成的其他存储电路。另外一个内部电路、例如内部电路1B构成为作为运算电路的中央运算处理装置。或者，内部电路1B也可以是中央运算处理装置之外的其他运算电路。
经电源布线11和接地布线21，例如从作为垫片电极而形成的电源端子Pdd和接地端子Pss向这些内部电路1A、1B供给电源电位Vdd和接地电位Vss。另外，在图1中，虽然图示了两个内部电路1A、1B，但是本实施方式并不限于此。例如，也可以形成一个内部电路、或三个以上的内部电路。这时，只要至少一个为闪存等存储电路即可。
另外，在半导体基板100上形成由作为开关元件的P沟道型的输出晶体管MP1和N沟道型的输出晶体管MN1构成的输出电路31。在这里，在输出晶体管MP1和输出晶体管MN1之间连接例如作为垫片电极而形成的输出端子P1。输出电路31将来自内部电路或其他外部电路的输出信号作为二值的离散信号，从输出端子P1向半导体集成电路的外部输出。
同样，在半导体集成基板100上形成由作为开关元件的P沟道型的输出晶体管MP2和N沟道型的输出晶体管MN2构成的输出电路32。在这里，在输出晶体管MP2和输出晶体管MN2之间连接例如作为垫片电极而形成的输出端子P2。
经电源布线10和接地布线20，从电源端子Pdd和接地端子Pss向这些输出电路31、32公共供给电源电位Vdd和接地电位Vss。即，将从电源端子Pdd引出的电源布线10连接到输出晶体管MP1、MP2上。另外，将从接地端子Pss引出的接地布线20连接到输出晶体管MN1、MN2上。另外，在图1中，虽然图示了两个输出电路31、32，但是并不限于此。例如，也可以形成一个输出电路，或者三个以上的输出电路。
进一步，如图1所示，在形成了上述输出电路31、32的其中一个半导体集成电路中，在各内部电路1A、1B侧的电源布线11和接地布线21之间分别连接电容元件CA、CB。该电容元件CA、CB与在图5的现有例上的半导体集成电路上设置的相同，作为对各内部电路1A、1B单体采取的噪声对策，形成为具有抑制电源电位和接地电位的晃动对各内部电路1A、1B造成的影响的目的。另外，在本实施方式中，也可省略该现有例的电容元件CA、CB的上述连接。
在本实施方式中，进一步，除了上述构成之外，从接地端子Pss引出专用接地线22。并且，在该专用接地线22和电源布线10之间连接第一电容元件C1。另外，从电源端子Pdd引出专用电源线12。并且，在该专用电源线12和接地线20之间连接第二电容元件C2。第一和第二电容元件C1、C2的电容值例如最好是100pF～200pF左右。
这些第一和第二电容元件C1、C2例如最好是栅极电容元件。或者，第一和第二电容元件C1、C2也可以是除了栅极电容元件之外的其他电容元件。例如，第一和第二电容元件C1、C2也可以是由扩散电容元件、或多晶硅等的两个半导体电极和电容绝缘膜构成的电容元件。
接着，图2中示出表示第一和第二电容元件C1、C2的构成例的示意剖面图。在第一和第二电容元件C1、C2是栅极电容元件的情况下，该电容元件例如，如图2(a)所示，在P型的半导体基板40上夹着掺杂了N型杂质的沟道区域41c，而形成N+型扩散层41n。从N+型扩散层41n引出端子a。而且，在沟道区域41c上隔着绝缘膜而形成有栅电极42。从栅电极42引出端子b。在这里，端子a、b连接在专用接地线22和电源线10或专用电源线12和接地线20上。并且，若向端子a、b施加电位，则在沟道区域41c和栅极电极42之间存在电容43。
另外，在第一和第二电容元件C1、C2是扩散电容元件的情况下，该电容元件例如如图2(b)所示，在P型的半导体基板40上分离地形成P+型扩散层44p和N+型扩散层44n。从P+型扩散层44p中引出端子a。另外，从N+型扩散层44n中引出端子b。将端子a、b连接到专用接地线22和电源线10或专用电源线12和接地线20上。并且，若向端子a、b施加电位，则在P型半导体基板40和N+型扩散层44n之间存在电容45。
另外，在第一和第二电容元件C1、C2是由多晶硅等的两个半导体电极和电容绝缘膜构成的电容元件的情况下，该电容元件例如如图2(c)所示，在形成了绝缘膜46的P型半导体基板40上形成例如多晶硅等的第一半导体电极47a。并且，在第一半导体电极47a上隔着电容绝缘膜48，形成有第二半导体电极47b。从第一半导体电极47a和第二半导体电极47b中分别引出端子a、b。将端子a、b连接到专用接地线22和电源线10或专用电源线12和接地线20上。并且，若向端子a、b施加电位，则在第一半导体电极47a和第二半导体电极47b之间存在电容。
另外，第一和第二电容元件C1、C2并不限于上述的构成例，只要能在半导体基板上形成且起电容元件的作用，也可以是上述构成例之外的元件。
如上所述，在从接地端子Pss引出的专用接地线22和电源布线10之间，或者在从电源端子Pdd引出的专用电源线12和接地线20之间连接电容元件。由此，在从外部向输出电路31、32施加噪声的情况下，由该噪声造成的电源电位Vdd和接地电位Vss的晃动在电源端子Pdd及接地端子Pss与输出电路31、32之间，由上述第一和第二电容元件C1、C2去除了。即，在连接到内部电路1A、1B的电源布线11和接地布线21中，去除了由上述噪声造成的电源电位Vdd和接地电位Vss的晃动。或者，上述晃动与现有例的半导体集成电路相比降低了。
这样，抑制了由上述噪声造成的电源电位Vdd和接地电位Vss的晃动传送到内部电路1A、1B内，尽量抑制了误动作的产生。在内部电路1A是闪存的情况下，抑制了输出该电路内的存储状态被反转而错误的存储状态的情况(即，位反转)。由此，尽量抑制了在应读出数据上产生错误而在半导体集成电路上产生误动作的情况(例如，程序的失控等)。
接着，说明第二实施方式的半导体集成电路。图3是表示第二实施方式的半导体集成电路的等效电路图。图3中对于与图1所示的第一实施方式的半导体集成电路相同的构成要素，附加同一符号进行说明。
在本实施方式的半导体集成电路中，如图3所示，代替输出电路31、32，形成有向半导体集成电路输入来自外部电路的信号的输入电路31i、32i。对于其他结构，具有与图1所示的第一实施方式的半导体集成电路的构成相同的构成。
在各输入电路31i、32i上形成有P沟道型的输入晶体管MP1i、MP2i、和N沟道型的输入晶体管MN1i、MN2i。并且，在上述输入晶体管上，为了抑制大电流的流入，形成P沟道型的保护晶体管HP1、HP2和N沟道型的保护晶体管HN1、HN2。在保护晶体管HP1和保护晶体管HN1之间、和保护晶体管HP2和保护晶体管HN2之间分别连接例如作为垫片电极形成的输入端子P1i、P2i。
经电源布线10和接地布线20，从电源端子Pdd和接地端子Pss向这些输入电路31i、32i公共供给电源电位Vdd和接地电位Vss。即，将从电源端子Pdd引出的电源布线10连接到输入晶体管MP1i、MP2i上。另外，将从接地端子Pss引出的接地布线20连接到输入晶体管MN1i、MN2i上。另外，在图3中虽然图示了两个输入电路31i、32i，但是并不限于此。例如，也可以形成一个输入电路，或三个以上的输入电路。
即使在本实施方式的半导体集成电路中，也与第一实施方式相同，在从接地端子Pss引出的专用接地线22和电源布线10之间、或从电源端子Pdd引出的专用电源线12和接地线20之间连接第一和第二电容元件C1、C2。由此，在从外部向输入电路31i、32i施加噪声的情况下，由该噪声造成的电源电位Vdd和接地电位Vss的晃动在电源端子Pdd及接地端子Pss与输入电路31i、32i之间，通过上述第一和第二电容元件C1、C2去除了。即，在连接到内部电路1A、1B的电源布线11和接地布线21中，去除了由上述噪声造成的电源电位Vdd和接地电位Vss的晃动。或者，上述晃动与现有例的半导体集成电路相比降低了。
这样，抑制了由上述噪声造成的电源电位Vdd和接地电位Vss的晃动传送到内部电路1A、1B内，尽量抑制了误动作的产生。在内部电路1A是闪存的情况下，抑制了输出该电路内的存储状态被反转而错误的存储状态的情况(即，位反转)。由此，尽量抑制了在应读出数据上产生错误而在半导体集成电路上产生误动作的情况(例如，程序的失控等)。
接着，说明第三实施方式的半导体集成电路。图4是表示第三实施方式的半导体集成电路的等效电路图。在本实施方式的半导体集成电路中，如图4所示，形成有多个(例如，两个)电源端子Pdd1、Pdd2和接地端子Pss1、Pss2。对于其他构成，具有与图1所示的第一实施方式的半导体集成电路的构成相同的构成。在图4中，对于与图1所示的第一实施方式的半导体集成电路相同的构成要素，附加同一符号进行说明。
在本实施方式的半导体集成电路中，也可代替输出电路31、32，形成图3所示的第二实施方式的半导体集成电路的输入电路31i、32i。
在本实施方式中，例如，形成为从第一电源端子Pdd1引出与输出电路31、32相连的电源布线10。另外，形成为从第二电源端子Pdd2引出与内部电路1A、1B连接的电源布线11和与第二电容元件C2连接的专用电源线12。并且，第一电源端子Pdd1和第二电源端子Pdd2经图中未示出的引线框的引线(参照虚线)进行连接。
同样，形成为从第一接地端子Pss引出与输出电路31、32连接的接地布线20。另外，形成为从第二接地端子Pss2引出与内部电路1A、1B连接的接地布线21和与第一电容元件C1连接的专用接地线22。并且，第一接地端子Pss1和第二接地端子Pss2经图中未示出的引线框的引线(参照虚线)进行连接。
这样，通过设置通过引线框来彼此连接的第一及第二电源端子Pdd1、Pdd2和第一及第二接地端子Pss1、Pss2，从而半导体集成电路可以对应于大电流的供给。即，即使在供给了大电流的情况下，该半导体集成电路页可以在极其稳定的状态下进行驱动。
另外，在上述的第一、第二或第三的任一实施方式的半导体集成电路中，在从接地端子Pss(或第二接地端子Pss2)引出的专用接地线22和电源布线10之间连接第一电容元件C1的同时，在从电源端子Pdd(或第二电源端子Pdd2)引出的专用电源线12和接地线20之间连接第二电容元件C2，但是本发明并不限于此。即，本实施方式的半导体集成电路也可以在从接地端子Pss(或第二接地端子Pss2)引出的专用接地线22和电源布线10之间连接第一电容元件C1，而不在从电源端子Pdd(或第二电源端子Pdd2)引出的专用电源线12和接地线20之间连接第二电容元件C2。这时，可以省略输出晶体管MN1、MN2或输入晶体管MN1i、MN2i和保护晶体管HN1、HN2的形成。
或者，在本实施方式的半导体集成电路中，也可不在从接地端子Pss(或第二接地端子Pss2)引出的专用接地线22和电源布线10之间连接第一电容元件C1，而在从电源端子Pdd(或第二电源端子Pdd2)引出的专用电源线12和接地线20之间连接第二电容元件C2。这时，可以省略输出晶体管MP1、MP2或输入晶体管MP1i、MP2i和保护晶体管HP1、HP2的形成。
另外，在第一、第二或第三的实施方式中，只要电源电位Vdd相对接地电位Vss为高电位即可。即，接地电位Vss并不限于0V，也可以是负电位。

Claims (10)

1.一种半导体集成电路，其特征在于，包括：
电源端子；
接地端子；
从所述电源端子和所述接地端子供给电源电位和接地电位的内部电路；
经电源布线从所述电源端子供给电源电位，并连接到输入端子或输出端子上的开关元件；
从所述接地端子引出的专用接地线；
连接在所述专用接地线和所述电源布线之间的电容元件。
2.一种半导体集成电路，其特征在于，包括：
电源端子；
接地端子；
从所述电源端子和所述接地端子供给电源电位和接地电位的内部电路；
经接地布线从所述接地端子供给接地电位，并连接到输入端子或输出端子上的开关元件；
从所述电源端子引出的专用电源线；
连接在所述专用电源线和所述接地布线之间的电容元件。
3.一种半导体集成电路，其特征在于，包括：
电源端子；
接地端子；
从所述电源端子和所述接地端子供给电源电位和接地电位的内部电路；
经电源布线从所述电源端子供给电源电位，并连接到输入端子或输出端子上的第一开关元件；
从所述接地端子引出的专用接地线；
连接在所述专用接地线和所述电源布线之间的第一电容元件；
经接地布线从所述接地端子供给接地电位，并连接到输入端子或输出端子上第二开关元件；
从所述电源端子引出的专用电源线；
连接在所述专用电源线和所述接地布线之间的第二电容元件。
4.根据权利要求1或2所述的半导体集成电路，其特征在于，所述电容元件是栅极电容元件。
5.根据权利要求1或2所述的半导体集成电路，其特征在于，所述电容元件是扩散电容元件。
6.根据权利要求1或2所述的半导体集成电路，其特征在于，所述电容元件是在半导体基板上形成第一半导体电极，并在该第一半导体电极上隔着电容绝缘膜层叠形成第二半导体电极而成。
7.根据权利要求3所述的半导体集成电路，其特征在于，所述第一和第二电容元件是栅极电容元件。
8.根据权利要求3所述的半导体集成电路，其特征在于，所述第一和第二电容元件是扩散电容元件。
9.根据权利要求3所述的半导体集成电路，其特征在于，所述第一和第二电容元件是在半导体基板上形成第一半导体电极，并在该第一半导体电极上隔着电容绝缘膜层叠形成第二半导体电极而成。
10.根据权利要求1、2、3、7、8、9中任一项所述的半导体集成电路，其特征在于，所述内部电路是闪存。
CNB2005100638935A 2004-04-07 2005-04-07 半导体集成电路 Expired - Fee Related CN100401520C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004113312 2004-04-07
JP2004113312A JP2005302832A (ja) 2004-04-07 2004-04-07 半導体集積回路

Publications (2)

Publication Number Publication Date
CN1681125A true CN1681125A (zh) 2005-10-12
CN100401520C CN100401520C (zh) 2008-07-09

Family

ID=35059734

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100638935A Expired - Fee Related CN100401520C (zh) 2004-04-07 2005-04-07 半导体集成电路

Country Status (5)

Country Link
US (1) US7459965B2 (zh)
JP (1) JP2005302832A (zh)
KR (1) KR100636764B1 (zh)
CN (1) CN100401520C (zh)
TW (1) TWI269427B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377791B (zh) * 2008-10-10 2010-06-02 电子科技大学 三维NoC噪声仿真系统及其仿真方法
CN116632001A (zh) * 2023-07-24 2023-08-22 合肥晶合集成电路股份有限公司 一种半导体装置及半导体装置的设计辅助装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938080B1 (ko) 2007-09-28 2010-01-21 삼성에스디아이 주식회사 안전 회로 및 이를 이용한 배터리 팩
KR101034612B1 (ko) 2008-11-05 2011-05-12 주식회사 하이닉스반도체 반도체장치 및 이의 전원 노이즈 테스트방법
JP5657264B2 (ja) * 2010-03-31 2015-01-21 ラピスセミコンダクタ株式会社 半導体集積回路装置
JP2013110314A (ja) * 2011-11-22 2013-06-06 Elpida Memory Inc 半導体装置
CN103795384B (zh) 2012-10-31 2017-04-19 台达电子企业管理（上海）有限公司 开关电路封装模块
US9754871B2 (en) * 2012-10-31 2017-09-05 Delta Electronics (Shanghai) Co., Ltd. Switch circuit package module
US8699186B1 (en) 2013-02-22 2014-04-15 Magnecomp Corporation DSA suspension with mid-load beam mounted dual actuators
JP7415183B2 (ja) 2019-11-08 2024-01-17 株式会社ソシオネクスト 半導体集積回路装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638368A (ja) * 1992-07-17 1994-02-10 Jidosha Kiki Co Ltd 車載電気回路における駆動素子のノイズ低減回路
JPH06334494A (ja) 1993-05-26 1994-12-02 Sanyo Electric Co Ltd ノイズ補償回路
JPH08102525A (ja) * 1994-09-30 1996-04-16 Hitachi Ltd 半導体集積回路装置
JPH10135336A (ja) * 1996-10-25 1998-05-22 Toshiba Corp 半導体集積回路装置、半導体集積回路装置が発するノイズの低減方法、半導体集積回路装置の内部電源システム
JPH10284605A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 半導体集積回路およびセルベース方式によりレイアウト設計された半導体集積回路
JP2001068635A (ja) * 1999-08-27 2001-03-16 Mitsubishi Electric Corp 半導体装置
JP2001148471A (ja) 1999-11-19 2001-05-29 Hitachi Ltd 半導体集積回路装置
JP3509713B2 (ja) * 2000-07-26 2004-03-22 株式会社デンソー 半導体集積回路装置及び半導体集積回路装置の回路ブロック搭載方法
JP2003045978A (ja) 2001-07-30 2003-02-14 Niigata Seimitsu Kk 半導体装置
CN1428856A (zh) 2001-12-27 2003-07-09 矽统科技股份有限公司 半导体芯片的封装件
JP2004006691A (ja) 2002-03-29 2004-01-08 Sanyo Electric Co Ltd 半導体集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101377791B (zh) * 2008-10-10 2010-06-02 电子科技大学 三维NoC噪声仿真系统及其仿真方法
CN116632001A (zh) * 2023-07-24 2023-08-22 合肥晶合集成电路股份有限公司 一种半导体装置及半导体装置的设计辅助装置
CN116632001B (zh) * 2023-07-24 2023-10-13 合肥晶合集成电路股份有限公司 一种半导体装置及半导体装置的设计辅助装置

Also Published As

Publication number Publication date
US20050224911A1 (en) 2005-10-13
TW200539427A (en) 2005-12-01
JP2005302832A (ja) 2005-10-27
CN100401520C (zh) 2008-07-09
KR100636764B1 (ko) 2006-10-23
KR20060045512A (ko) 2006-05-17
US7459965B2 (en) 2008-12-02
TWI269427B (en) 2006-12-21

Similar Documents

Publication Publication Date Title
CN1681125A (zh) 半导体集成电路
CN1160861C (zh) 使用参考电压产生负电压
CN1114954C (zh) 半导体存储器件
CN1286183C (zh) 多阈值mis集成电路器件及其电路设计方法
CN100342541C (zh) 静态随机存取存储器
CN1154189C (zh) 静态半导体存储器
CN1491417A (zh) 可编程熔丝和反熔丝及其方法
CN1574632A (zh) 用于减少软错误率的具有稳定配置单元的可编程逻辑装置
CN1396662A (zh) 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路
CN1873984A (zh) 半导体集成电路器件及其设计方法
CN1467844A (zh) 半导体集成电路器件
CN1230775A (zh) 半导体集成电路装置的制造方法
CN1150620C (zh) 薄膜半导体集成电路
CN1750264A (zh) 半导体器件
US20130026549A1 (en) Semiconductor integrated circuit having capacitor for providing stable power and method of manufacturing the same
CN1467749A (zh) 半导体集成电路及其制造方法
CN1822347A (zh) 半导体集成电路及半导体集成电路的配置布线方法
CN1118874C (zh) 半导体装置及其制造方法
CN1909232A (zh) 半导体集成电路
CN1156911C (zh) 半导体集成电路
CN1794585A (zh) Mos型半导体集成电路装置
CN1825591A (zh) 半导体存储器件
US8716775B2 (en) Semiconductor integrated circuit having reservoir capacitor
CN1638129A (zh) 半导体器件及单元
CN1848440A (zh) 记忆体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080709

Termination date: 20210407

CF01 Termination of patent right due to non-payment of annual fee