CN1822347A - 半导体集成电路及半导体集成电路的配置布线方法 - Google Patents

半导体集成电路及半导体集成电路的配置布线方法 Download PDF

Info

Publication number
CN1822347A
CN1822347A CNA2005101285184A CN200510128518A CN1822347A CN 1822347 A CN1822347 A CN 1822347A CN A2005101285184 A CNA2005101285184 A CN A2005101285184A CN 200510128518 A CN200510128518 A CN 200510128518A CN 1822347 A CN1822347 A CN 1822347A
Authority
CN
China
Prior art keywords
standard cell
cell
integrated circuit
wiring
standby
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101285184A
Other languages
English (en)
Inventor
椎林兼一
菊池秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1822347A publication Critical patent/CN1822347A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Abstract

本发明的目的在于，在现有的以标准单元方式形成的半导体集成电路中，为了开发功能变更可能需要庞大的期间。此外，也存在着不能与大规模的功能变更相适应的可能性。为了解决上述课题，在本发明的半导体集成电路中，在半导体基板上，配置用于实现规定功能的多个标准单元以及在进行变更规定功能时所使用的备用标准单元，半导体基板具有多列单元行，该单元行由多个标准单元排成一列配置而成，在单元行中设置未配置上述标准单元的空闲区域，备用标准单元配置在该空闲区域中。

Description

半导体集成电路及半导体集成电路的配置布线方法
技术领域
本发明涉及使用标准单元构成的半导体集成电路及半导体集成电路的配置布线方法，特别涉及能够使集成电路的功能变更容易进行的半导体集成电路。
背景技术
迄今，存在一种被称为标准单元方式的设计方法，预先准备多种具有规定的逻辑功能的标准单元，根据用户的需要组合这些标准单元设计出实现规定功能的集成电路。
在标准单元方式中，在半导体基板上配置多个标准单元，通过使用布线连接该标准单元之间，从而形成具备规定功能的半导体集成电路。
但是，在这样的标准单元方式中，在已经决定了配置在半导体基板上的标准单元的配置图后进行集成电路的功能变更的情况下，就需要进行标准单元的设计变更，有可能必须在全层中改变用于形成半导体集成电路的制造掩模的设计。因此，可能需要庞大的期间以进行变更的开发。
作为解决上述课题的一种方法，专利文献1所示的技术是人们熟知的技术。在专利文献1中，公布了在没有配置标准单元的空闲区域中，预先配置将标准单元进行网格状排列而成的门阵列，当进行集成电路的功能变更时，有选择地通过布线层连接该门阵列。
按照该结构，由于仅仅通过变更布线层就能够变更集成电路的功能，因而能够缩短变更所必须的开发期间。
[专利文献1]特开平10-242289号公报
但是，在专利文献1所公开的结构中，当为了实现功能变更而追加新的逻辑电路时，通过布线层连接具有预先确定的晶体管结构的基本单元构成实现目的功能的逻辑电路，因此，配置图的自由度受到限制。其结果，为了实现追加的逻辑电路所必要的面积增大。因此，在空闲区域较小的情况下，不能配置必要数量的基本单元，有可能不能与功能变更相适应。
进而，在通过布线层连接基本单元构成目的逻辑电路时，需要考虑布线延迟的影响等，用于构成追加的逻辑电路的工序可能变得很复杂。
发明内容
为了解决上述课题，在本发明的半导体集成电路中，在半导体基板上配置用于实现规定功能的多个标准单元、以及在进行规定功能变更时使用的备用标准单元，半导体基板具有多列单元行，该单元行由多个标准单元排成一列配置而成，在单元行中设置没有配置上述标准单元的空闲区域，在该空闲区域上配置了备用标准单元。
按照本发明，即使在空闲区域较小的情况下，或者进行大规模的功能变更的情况下，也能够充分对应，进而，能够使工序不复杂又能实现功能变更。
附图说明
图1是说明本发明中的半导体集成电路的平面图。
图2是说明本发明中的半导体集成电路的单元行的放大图。
图3是说明本发明中的备用标准单元的平面图。
图4是说明本发明中的备用标准单元的电路图。
图5是表示本发明中的功能变更状况的概要图。
图6是表示本发明中的功能变更状况的概要图。
图7是表示本发明中的功能变更的变形例的概要图。
图8是表示本发明中的功能变更的变形例的概要图。
图9是表示本发明中的功能变更的变形例的电路图。
图10是说明本发明中的功能变更的变形例的备用标准单元的平面图。
具体实施方式
以下，参照附图详细说明本发明的实施例。再有，在所有附图中对于同样的结构，标注同样的符号。
[实施例]
图1是说明本实施例中的半导体集成电路的概要图。
如图1所示，在本实施例中的半导体集成电路中，在半导体基板100上配置了多个标准单元(SC1、SC2、SC3)210。
在本实施例中，半导体基板100以硅(Si)作为材料。
进而，在半导体基板100的周边区域上配置了多个周边单元900。周边单元900是用于输入来自外部的信号或者向外部进行信号输出的单元，由实现各功能的电路和通过引线键合等与外部电连接的焊盘构成。
标准单元(SC1、SC2、SC3)210是具有规定的逻辑功能的预先设计的逻辑验证完毕的单元，由形成在半导体基板100表面上的多个晶体管和配置在半导体基板100上且电连接各晶体管之间的布线构成。
这里，作为由在半导体基板100的表面上形成的杂质扩散层和在半导体基板100上形成的栅电极构成的晶体管，下面对构成标准单元210的晶体管进行说明。
当进行进一步说明时，在标准单元210中，适当地对单元内的各晶体管的配置进行设计。例如，通过使多个晶体管使用公共的杂质扩散层，从而能够谋求面积缩小等。
标准单元SC1、SC2、SC3是表示具备各自不同的逻辑功能的标准单元。例如，触发电路、NAND门、AND门等。
通过用布线相互连接这些标准单元210，从而能够在半导体基板100上实现具有规定功能的集成电路。
半导体基板100具有多行标准单元210呈列状配置的单元行200。
进而，如图2所示，在各单元行200中，沿单元行的延伸方向上，即沿标准单元210的排列方向上，配置了相互平行的一对电源布线300。这里，图2是本实施例的半导体集成电路中的单元行200的放大图。
在本实施例中，电源布线300由供给电源电压的高电位电源布线(VDD)310和接地的低电位电源布线(GND)320构成。配置在各单元行200上的标准单元210公共地电连接在该一对电源布线300上。
在本实施例中，在各单元行200上设置了没有配置标准单元210的空闲区域400。该空闲区域400，例如是作为配置用于连接各标准单元210之间的布线的区域而设置的。
进而，在本实施例中，在半导体基板100上，在单元行200的空闲区域400上分别配置了与标准单元210不同的、当变更集成电路的功能时所使用的多个备用标准单元(α、β、γ)220。
也就是说，在单元行200上呈列状并列配置了标准单元210和备用标准单元220。
备用标准单元220由多个晶体管构成，是具有规定的逻辑功能的预先设计逻辑检验完毕的单元，是单元内的晶体管的配置被适当设计而成的单元。例如，通过多个晶体管使用公共的杂质扩散层，从而谋求面积的缩小等。当简单地进行说明时，备用标准单元220的结构相当于在标准单元中没有形成单元内布线的状态。
在本实施例中，使用具有如下逻辑功能的结构，即：至少在其一个上组合了触发电路那样的多个逻辑门而发挥功能。
这里，备用标准单元α、β、γ分别表示实现触发电路、NAND门电路、AND门电路等不同功能的备用标准单元。
这里，例如图3表示具有图4的电路图所示的触发电路的逻辑功能的备用标准单元220的放大平面图。再有，在图4中，符号D表示数据输入端子、符号RN表示复位信号输入端子、符号C表示时钟信号输入端子、符号Q表示数据输出端子。
备用标准单元220是具有规定的逻辑功能而预先设计的单元，由在半导体基板100的表面上形成的杂质扩散层110和以多晶硅为材料的栅电极120而构成的多个晶体管构成。
而且，夹持各晶体管并配置了高电位电源布线(VDD)310与低电位电源布线(GND)320。该高电位电源布线(VDD)310与低电位电源布线(GND)320是配置在单元行200上的电源布线对300的一部分。再有，图3的符号101表示在半导体基板100上形成的阱。
备用标准单元220是在初期设计阶段没有使用的单元，在单元内适当地设计多个电气性独立的晶体管。例如，如图3所示，通过使多个晶体管使用公共的杂质扩散层110来谋求面积的缩小等。即，多个栅电极120配置在公共的杂质扩散层110上。
接着，说明本实施例中的半导体集成电路的功能变更。
在进行功能变更的情况下，在本实施例中，为了形成伴随变更所必须的逻辑电路，在具有目的功能的备用标准单元220中配置了单元内布线，电连接单元内的各晶体管。
进而，通过布线电连接配置了单元内布线的备用标准单元220和规定的标准单元210，从而能够在半导体基板上实现进行了功能变更的集成电路。
进而，当在各单元行200上配置了多个具有目的功能的备用标准单元220时，从多个备用标准单元220中选择所使用的备用标准单元220进行布线，使得与标准单元210的布线距离成为最短。
这里，使用图5、图6说明伴随功能变更在标准单元210之间插入触发电路的逻辑功能的例子。
如图5所示，在初期的设计阶段，通过布线500连接了标准单元211与标准单元212，但是随着功能变更，当在该标准单元之间插入触发电路的逻辑功能时，在本实施例中，在具有预先准备的触发电路的逻辑功能的备用标准单元(α)220中，配置单元内布线以形成触发电路。
在本实施例中，配置了多个具有触发电路的逻辑功能的备用标准单元(α)220，这里，选择使用离标准单元211与标准单元212距离较近的备用标准单元221。
进而，如图6所示，通过布线500将配置了该单元内布线的备用标准单元221连接到标准单元211与标准单元212之间，进行集成电路的功能变更。
接着，作为功能变更的变形例，使用图7～图10说明随着功能变更在标准单元210之间插NAND门与倒相电路的逻辑功能的例子。
这里，图7和图8是表示功能变更状况的概要图，图9和图10是用于说明功能变更状况的触发电路的电路图、以及具有实现触发电路功能的结构之备用标准单元的布局图。
如图7所示，伴随功能变更在标准单元211与标准单元212之间，插入NAND门222和倒相电路223的逻辑功能的情况下，在本实施例中，如图10所示，在具有预先准备的触发电路的逻辑功能的备用标准单元(α)221上，有选择地配置单元内布线，使用构成备用标准单元221的晶体管中的一部分，生成NAND门222与倒相电路223。
这里，图10的虚线222表示的位置，例如与图9所示的触发电路的NAND门222对应，图10的虚线223表示的位置，例如与图9所示的触发电路的倒相电路223对应。
在本实施例中，配置了多个具有触发电路的逻辑功能的备用标准单元(α)220，这里，选择使用离标准单元211和标准单元212的距离较近的备用标准单元221。
进而，如图8所示，通过布线500将该NAND门222与倒相电路223连接在标准单元211与标准单元212之间，进行集成电路的功能变更。
如上所述，在本发明中，通过预先将功能变更所必要的逻辑电路准备在备用标准单元220中预先的空闲区域中，仅仅变更布线层就能够与集成电路的功能变更相对应，并能够缩短变更所必要的开发期间。
进而，在本发明中，由备用标准单元220构成为了功能变更而预先配置在半导体基板100上的单元，因而能够以较小的面积实现伴随功能变更的逻辑电路的追加，进而，能够较容易地进行用于构成所追加的逻辑电路的布线工序。
也就是说，备用标准单元220是预先设计的单元，也就是说，是对晶体管的配置进行了适当的设计以减小面积，并且逻辑检验完毕的单元，例如，与通过门阵列等构成所追加的逻辑电路的情况相比，能够以较小的面积实现所追加的逻辑电路，进而，在布线工序中，由于必须考虑的布线延迟的影响也有所降低，故能够较容易地进行布线工序。
这样，由于能够以较小的面积实现所追加的逻辑电路，故在本发明中，即使是空闲区域较小的情况下，或者伴随功能变更需要追加大规模逻辑电路的情况下，也能够充分对应。
进而，在本发明中，由于在单元行200中配置了备用标准单元220，故在进行功能变更的情况下，能够使用配置在单元行200中的电源布线300，即，由于能够与标准单元210共用电源布线300，所以为了配置备用标准单元220，而没有必要设计专用的电源布线等，从而能够较容易地实现发明。
进而，在本发明中，由于在各单元行200的空闲区域400中配置了备用标准单元220，因此，例如，与将备用标准单元220集中配置在半导体基板100的部分区域上的情况相比，在进行功能变更时，能够以较短的距离对电连接备用标准单元220和标准单元210的布线进行走线。
也就是说，在本发明中，由于在各单元行200的空闲区域400中配置了备用标准单元220，即，由于备用标准单元220分散在半导体基板100上，故能够使用同一单元行200内，或者相邻的单元行200的备用标准单元220，因此，通过根据与所连接的标准单元210的距离来选择在功能变更中使用的备用标准单元220，从而能够以较短的距离对连接标准单元210和备用标准单元220的布线进行走线。
由此，能够降低用于连接标准单元210与备用标准单元220的布线工序的复杂程度。
进而，在本发明中，由于备用标准单元220是具有组合多个逻辑门而发挥功能的逻辑功能的结构，因此，除备用标准单元220的单元本体所具有的逻辑功能之外，通过在单元内的一部分上有选择地配置布线，从而能够作为单一的逻辑门，或者作为复合逻辑门而灵活运用。
由此，与个别地设置多种类的备用标准单元相比，能够使功能变更所必须的面积减小。因此，当存在多个配置上述备用标准单元所需要的足够大的空闲区域时，最好不需要使用多种备用标准单元，即可积极地配置上述备用标准单元。

Claims (14)

1.一种在配置了多个标准单元的半导体基板上有选择地配置布线形成的、具备规定功能的半导体集成电路，其特征在于：
在所述半导体基板上，配置进行所述规定功能变更时所使用的备用标准单元，
所述半导体基板具有多行单元行，该单元行由多个所述标准单元呈列状排列配置而成，
在所述单元行中，设置未配置所述标准单元的空闲区域，所述备用标准单元配置在该空闲区域上。
2.如权利要求1所述的半导体集成电路，其特征在于：
所述备用标准单元配置多个，而且，在所述各单元行中分别设置所述空闲区域，
所述备用标准单元分别配置在所述各空闲区域中。
3.如权利要求1所述的半导体集成电路，其特征在于：
在所述各单元行中，沿该单元行的延伸方向，配置了一对电源布线。
4.如权利要求1所述的半导体集成电路，其特征在于：
所述备用标准单元由彼此电气性独立的多个晶体管构成。
5.如权利要求1所述的半导体集成电路，其特征在于：
所述备用标准单元是实现多个逻辑门组合起来工作的逻辑功能的结构。
6.一种在配置了多个标准单元的半导体基板上有选择地配置布线形成的、具备规定功能的半导体集成电路，其特征在于：
在所述半导体基板上，配置进行所述规定功能变更时所使用的多个备用标准单元，
所述半导体基板具有多行所述标准单元与所述备用标准单元呈列状排列配置的单元行。
7.一种在配置了多个标准单元的半导体基板上有选择地配置布线形成的、具备规定功能的半导体集成电路，其特征在于：
在所述半导体基板上，配置进行所述规定功能变更时所使用的备用标准单元，
在所述半导体基板上，配置了离开规定间隔且彼此并行延伸的第1电源线和第2电源线，
在所述第1电源线与所述第2电源线之间的区域上，沿该第1电源线和该第2电源线的延伸方向呈列状地配置了所述标准单元和所述备用标准单元。
8.一种在配置了多个标准单元的半导体基板上有选择地配置布线形成的、具备规定功能的半导体集成电路，其特征在于：
在所述半导体基板上配置了离开规定间隔且彼此并行延伸的第1电源线与第2电源线，
在所述第1电源线与所述第2电源线之间的区域上，沿该第1电源线及该第2电源线的延伸方向呈列状地配置所述多个标准单元，
所述多个标准单元的一部分，与所述第1电源线和所述第2电源线电连接，其他的该标准单元没有与该第1电源线和该第2电源线电连接。
9.一种在配置了多个标准单元的半导体基板上配置布线形成具有规定功能的集成电路的半导体集成电路的配置布线方法，其特征在于，包括以下工序：
准备设置了多行单元行的所述半导体基板，其中，所述单元行由所述标准单元和不同于该标准单元的备用标准单元排成一列配置而成；
当进行所述半导体集成电路的所述规定功能的变更时，在所述备用标准单元上配置所述布线，并使用该备用标准单元。
10.如权利要求9所述的半导体集成电路的配置布线方法，其特征在于：
配置在所述备用标准单元上的所述布线，分别将该备用标准单元的单元内、该备用标准单元与所述标准单元之间电连接。
11.如权利要求9所述的半导体集成电路的配置布线方法，其特征在于：
所述备用标准单元是实现多个逻辑门组合起来工作的逻辑功能的结构。
12.如权利要求11所述的半导体集成电路的配置布线方法，其特征在于：
当使用所述备用标准单元时，有选择地将所述布线配置在该备用标准单元的单元内，并使用该备用标准单元的一部分。
13.如权利要求9所述的半导体集成电路的配置布线方法，其特征在于：
当使用所述备用标准单元时，从配置在所述多个单元行的备用标准单元中，选择出与所连接的所述标准单元的距离最短的备用标准单元。
14.一种在配置了多个标准单元的半导体基板上配置布线形成具备规定功能的集成电路的半导体集成电路的配置布线方法，其特征在于：
具有在所述半导体基板上配置多行单元行的工序，其中，所述单元行由所述标准单元和不同于该标准单元的备用标准单元排成一列配置而成。
CNA2005101285184A 2005-02-14 2005-11-30 半导体集成电路及半导体集成电路的配置布线方法 Pending CN1822347A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005036168 2005-02-14
JP2005036168A JP2006222369A (ja) 2005-02-14 2005-02-14 半導体集積回路、および、半導体集積回路の配置配線方法

Publications (1)

Publication Number Publication Date
CN1822347A true CN1822347A (zh) 2006-08-23

Family

ID=36815048

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101285184A Pending CN1822347A (zh) 2005-02-14 2005-11-30 半导体集成电路及半导体集成电路的配置布线方法

Country Status (4)

Country Link
US (1) US20060181307A1 (zh)
JP (1) JP2006222369A (zh)
KR (1) KR20060091225A (zh)
CN (1) CN1822347A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949988B2 (en) 2008-04-01 2011-05-24 Mediatek Inc. Layout circuit having a combined tie cell
CN104137427A (zh) * 2012-02-23 2014-11-05 株式会社村田制作所 高频模块及高频元器件
CN104183592A (zh) * 2013-05-22 2014-12-03 晨星半导体股份有限公司 可弹性修改接合垫序列的芯片与相关方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147331A (ja) * 2006-12-08 2008-06-26 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の修正方法
KR102333446B1 (ko) * 2015-11-09 2021-11-30 삼성전자주식회사 반도체 장치 및 반도체 시스템
KR102374846B1 (ko) 2015-12-14 2022-03-16 삼성전자주식회사 파워 메쉬 변경 방법
US10127340B2 (en) 2016-09-30 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell layout, semiconductor device having engineering change order (ECO) cells and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3130918B2 (ja) * 1990-10-31 2001-01-31 富士通株式会社 設計変更用セル及びこれを用いたレイアウト方法
JP3420694B2 (ja) * 1996-12-27 2003-06-30 株式会社東芝 スタンダードセル方式の集積回路
JPH11126823A (ja) * 1997-10-22 1999-05-11 Nec Corp 半導体集積回路及びその製造方法
US6255845B1 (en) * 1999-11-16 2001-07-03 Advanced Micro Devices, Inc. Efficient use of spare gates for post-silicon debug and enhancements
US6446248B1 (en) * 2000-01-28 2002-09-03 Lsi Logic Corporation Spare cells placement methodology
JP2004272496A (ja) * 2003-03-07 2004-09-30 Ricoh Co Ltd 半導体集積回路のレイアウト装置
US7137094B2 (en) * 2004-04-16 2006-11-14 Taiwan Semiconductor Manufacturing Company Method for reducing layers revision in engineering change order

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949988B2 (en) 2008-04-01 2011-05-24 Mediatek Inc. Layout circuit having a combined tie cell
CN104137427A (zh) * 2012-02-23 2014-11-05 株式会社村田制作所 高频模块及高频元器件
CN104137427B (zh) * 2012-02-23 2016-08-24 株式会社村田制作所 高频模块及高频元器件
CN104183592A (zh) * 2013-05-22 2014-12-03 晨星半导体股份有限公司 可弹性修改接合垫序列的芯片与相关方法
CN104183592B (zh) * 2013-05-22 2017-03-01 晨星半导体股份有限公司 可弹性修改接合垫序列的芯片与相关方法

Also Published As

Publication number Publication date
KR20060091225A (ko) 2006-08-18
JP2006222369A (ja) 2006-08-24
US20060181307A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
CN1822347A (zh) 半导体集成电路及半导体集成电路的配置布线方法
CN1293636C (zh) 多路复用器单元的布局结构
CN1160861C (zh) 使用参考电压产生负电压
CN1645511A (zh) 叠层型半导体存储装置
CN1771598A (zh) 集成电路芯片i/o单元
CN1674254A (zh) 专用半导体电路及半导体电路驱动器的资源配置方法
CN1832175A (zh) 半导体集成电路装置及其设计装置与程序
CN1934704A (zh) 芯片层叠型半导体装置
CN1681125A (zh) 半导体集成电路
CN1178093C (zh) 用于驱动液晶的集成电路
CN100341152C (zh) 半导体集成电路器件
CN1601736A (zh) 半导体集成电路装置及电子设备
CN1274020C (zh) 半导体集成电路装置
CN1705117A (zh) 半导体集成电路器件
CN1156911C (zh) 半导体集成电路
CN85108621A (zh) 半导体集成电路器件
CN1901184A (zh) 半导体器件
CN1489209A (zh) 半导体装置
CN1297005C (zh) 半导体器件及分压电路
CN1976031A (zh) 布图设计方法和布图设计工具
US6492205B1 (en) Utilization of macro power routing area for buffer insertion
CN1449039A (zh) 半导体集成电路装置
CN1284110C (zh) 半导体集成电路的电源布线方法与半导体集成电路
CN1701436A (zh) 半导体装置
CN1499638A (zh) 存储器宏及半导体集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication