JP2004272496A - 半導体集積回路のレイアウト装置 - Google Patents
半導体集積回路のレイアウト装置 Download PDFInfo
- Publication number
- JP2004272496A JP2004272496A JP2003060874A JP2003060874A JP2004272496A JP 2004272496 A JP2004272496 A JP 2004272496A JP 2003060874 A JP2003060874 A JP 2003060874A JP 2003060874 A JP2003060874 A JP 2003060874A JP 2004272496 A JP2004272496 A JP 2004272496A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- dummy cell
- layout
- dummy
- existing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】この発明は、レイアウト修正の工期を短縮することができるレイアウト装置を提供することを目的とする。
【解決手段】この発明の半導体集積回路のレイアウト装置は、ダミーセルの情報が格納されているダミーセル情報ファイル１から既存のレイアウト中に配置されているダミーセルの情報を読み込む手段２と、回路変更箇所を明記したリストが格納された特殊なネットリスト３から特殊なネットリストを読み込む手段４と、既存セルと各ダミーセル間の直線距離を算出する手段９１と、前段の既存セルと対象ダミーセル間の直線距離と対象ダミーセルと後段の既存セルの直線距離を足したものが最も小さくなるダミーセルを、タイミング的に最も有利なダミーセルとして選び出す手段９２と、ダミーセルの選択結果を反映させてレイアウト修正用のネットリストを構築する手段１０と、を備えた。
【選択図】 図１
【解決手段】この発明の半導体集積回路のレイアウト装置は、ダミーセルの情報が格納されているダミーセル情報ファイル１から既存のレイアウト中に配置されているダミーセルの情報を読み込む手段２と、回路変更箇所を明記したリストが格納された特殊なネットリスト３から特殊なネットリストを読み込む手段４と、既存セルと各ダミーセル間の直線距離を算出する手段９１と、前段の既存セルと対象ダミーセル間の直線距離と対象ダミーセルと後段の既存セルの直線距離を足したものが最も小さくなるダミーセルを、タイミング的に最も有利なダミーセルとして選び出す手段９２と、ダミーセルの選択結果を反映させてレイアウト修正用のネットリストを構築する手段１０と、を備えた。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路のレイアウト装置に関し、特に、半導体集積回路のレイアウトの修正が容易に行えるレイアウト装置に関する。
【０００２】
【従来の技術】
ＬＳＩ（大規模集積回路）等の半導体集積回路の開発では、従来から自動配置・配線システム（以下、レイアウト装置という。）による設計方法が採用されている。
【０００３】
このレイアウト装置は、回路図接続情報、即ち回路の接続情報が蓄えられたネットリスト（以下、ネットリストという。）を基にして、セルの配置と配線を行い、マスクパターンを作成（以下、レイアウト設計という。）している。
【０００４】
半導体工場でＬＳＩを製造するときに使用するガラスマスクは、このマスクパターンを基に製造されている。ガラスマスクはメタル層（配線層）やポリシリコン層など複数枚に分かれており、それぞれ非常に高価なものである。
【０００５】
このガラスマスク製造後に機能の修正や追加が必要になった場合、レイアウトの修正を行ってガラスマスクを新たに製造し直さなければいけない。ここで、本来の機能には不要なセル（以下、ダミーセルという。）が予めレイアウトしてあれば、配線を変更してそれらのダミーセルを繋ぐだけで所望の機能を実現することが可能になる。その場合、メタル層のガラスマスクだけを製造し直せば良いので、コスト削減、開発工期短縮ができる。
【０００６】
例えば、特許文献１に示すように、スタンダードセル方式の半導体集積回路において、予め未配線のダミーセルをチップ内に配置することで、回路修正を容易にした半導体集積回路が知られている。
【０００７】
このときの設計フローを説明すると、まず始めに設計者は所望の機能をダミーセルを使って構築し、それをネットリストに反映させる。ここで注意しなければいけないのは、使用するダミーセルが修正する回路の近傍に配置されていなければ、配線長が長くなり、そのためにセルの遅延時間が大きくなってタイミングエラーを起こしてしまう可能性があると言うことである。
【０００８】
そこで、従来はレイアウト上でセルの配置位置を目視で確認して、できるだけ修正する回路の近傍に配置されているダミーセルを選んでいた。こうしてレイアウト修正用のネットリストが作成できれば、レイアウト装置にそのネットリストを読み込んで、既存のレイアウト情報を極力保ったまま、変更箇所のレイアウトを行う。ここではＥＣＯ（Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｈａｎｇｅ Ｏｒｄｅｒ）という既存の技術が使われている。あとはメタル層のマスクパターンからガラスマスクを製造することになる。
【０００９】
【特許文献１】
特開平１１−１２６８２３号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上記した従来の方法では、修正箇所が多数ある場合、目視で最適なダミーセルを選択するのに膨大な時間を費やしてしまうという問題があった。
【００１１】
また、上記特許文献１のものにおいても、ダミーセルにより回路修正を行うことが開示されているだけ、、修正箇所が多数ある場合、やはり、修正に膨大な時間を費やしてしまうという問題があった。
【００１２】
この発明は上述した従来の問題点を解決するためになされたものにして、レイアウト修正の工期を短縮することができるレイアウト装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
この発明の半導体集積回路のレイアウト装置は、ダミーセルの情報が格納されているダミーセル情報格納手段から既存のレイアウト中に配置されているダミーセルの情報を読み込む手段と、回路変更箇所を明記したリストが格納された特殊なネットリストから特殊なネットリストを読み込む手段と、既存セルと各ダミーセル間の直線距離を算出する手段と、前段の既存セルと対象ダミーセル間の直線距離と対象ダミーセルと後段の既存セルの直線距離を足したものが最も小さくなるダミーセルを、タイミング的に最も有利なダミーセルとして選び出す手段と、ダミーセルの選択結果を反映させてレイアウト修正用のネットリストを構築する手段と、を備えたことを特徴とする。
【００１４】
上記した構成によれば、距離コストが最も小さくなるダミーセルを、変更する回路に一番近いダミーセルとして自動的に選択でき、作業時間の短縮が可能となる。
【００１５】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて説明する。図１は、この発明の実施形態にかかる半導体集積回路のレイアウト装置を示すブロック図である。
【００１６】
図１に示すように、この発明のレイアウト装置１００は、ダミーセル情報ファイル１からのダミーセルの情報を読み込む読み込み部２と、回路変更箇所を明記した特殊なネットリスト３からネットリストを読み込む読み込み部４とを備える。
【００１７】
ダミーセル情報ファイル１は、図２に示すようなフォーマットとする。図２の記述例こに示すように、ダミーセル情報ファイル１には、ダミーセルとなるセルのインスタンス名を記載しておく。通常、ダミーセルは設計者が意図して追加している筈なので、このファイルを作成することは容易である。
【００１８】
また、既に製品化されている論理等価性（フォーマル）検証ツールを使えば、機能的に冗長なセル（ダミーセルとして使用可能）のリストを作ることができるので、そのファイルを使用し、ダミー情報ファイル１として用いることもできる。
【００１９】
回路変更箇所を明記した特殊なネットリスト３は、図３に示すようなフォーマットとする。このネットリストは既存のネットリストを基に作成する。この発明ではどのダミーセルを使用するかはレイアウト装置が自動的に決める。言いかえれば、ここで必要になるのは、追加または修正になる機能を実現するためには、どのタイプのセルをどのように接続すれば良いかという情報だけである。従って、実際のネットリストではライブラリのセル名とインスタンス名を明記しておかなければならないが、ここでは抽象的に記述しておけば良い。ただし、変更箇所を認識し易いようにコメントを付ける必要がある。例えば、図３において、※１は、ライブラリセル名ではなくセルタイプを記述、※２は、インダンス名は任意、※３はこの発明用のコメントを意味している。
【００２０】
ダミーセル位置認識部５はダミーセル／既存セル分別部５１とダミーセル位置検出部５２で構成される。ダミーセル／既存セル分別部５１では、ダミーセル情報ファイル１の読み込み部２で得られたインスタンス名のセルをダミーセルと判断し、それ以外のセルを既存セルと判断する。次に、ダミーセル位置検出部５２ではダミーセルとして認識されたセルの座標を既存のレイアウト情報ファイル６から得る。
【００２１】
回路変更箇所認識部７はコメント検出部７１と修正セル情報検出部７２と前段セル情報検出部７３と後段セル情報検出部７４で構成される。
【００２２】
回路変更箇所認識部７の処理について図３を用いて説明する。コメント検出部７１では、回路変更箇所を明記した特殊なネットリスト３の読み込み部４で得られたネットリストを検索して、／／ＥＣＯの記述を見つける。／／ＥＣＯの記述が見つかれば、そこから以下の処理が始まる。
【００２３】
まず修正セル情報検出部７２ではその行の記述から回路変更に必要なセルのタイプ（例ではＡＮＤ）を検出する。次に、前段セル情報検出部７３ではネットの接続状況からこのＡＮＤの前段に接続すべき既存セルのインスタンス名（図３の例ではＵ１）を検出する。同様に後段セル情報検出部７４ではこのＡＮＤの後段に接続すべき既存セルのインスタンス名（図３の例ではＵ３）を検出する。この一連の処理を／／ＥＣＯの記述が見つかる度に繰り返すことにより、全ての回路変更箇所を把握することができる。
【００２４】
既存セル位置検出部８ではダミーセル以外のセルの座標を既存のレイアウト情報６から得る。
【００２５】
この発明の要部をなすダミーセル選択部９は。既存セルからダミーセル間までの距離算出部９１と距離コスト見積もり部９２とダミーセル決定部９３で構成される。
【００２６】
ダミーセル位置認識部５の処理結果、回路変更箇所認識部７の処理結果、既存セル位置検出部８の処理結果の３点がダミーセル選択部９に入力され処理される。
【００２７】
ダミーセル選択部９の処理について、図４を用いて説明する。図４は、レイアウト修正前のレイアウト状況を示す構成図である。図４のセル、４−１（１５０，５５０）、４−２（４００，５５０）、４−３（８００，５５０）は既存のセルである。（）内の数値はセルの（ｘ座標，ｙ座標）を示す。
【００２８】
今、４−２のＯＲをＡＮＤに変更する機能修正が必要になったとする。そしてこの変更に必要となるＡＮＤタイプのダミーセルは４−４（８００，９００）、４−５（４５０，７００）、４−６（６５０，１５０）の位置に配置されているとする。
【００２９】
まず、既存セルからダミーセル間までの距離算出部９１では前段の既存セル（４−１）と各ダミーセルの直線距離及び各ダミーセルと後段の既存セル（４−３）の直線距離をセルの座標を元に三平方の定理により算出する。このときの計算結果は以下のようになる。
【００３０】
前段のセル（４−１）とダミーセル（４−４）の直線距離ａは７３８、
ダミーセル（４−４）と後段のセル（４−３）の直線距離ｂは３５０、
前段のセル（４−１）とダミーセル（４−５）の直線距離ｃは３３５、
ダミーセル（４−５）と後段のセル（４−３）の直線距離ｄは３８０、
前段のセル（４−１）とダミーセル（４−６）の直線距離ｅは６４０、
ダミーセル（４−６）と後段のセル（４−３）の直線距離ｆは４２７。
【００３１】
次に、距離コスト見積もり部９２では各ダミーセルの距離コストを見積もる。ここで距離コストとは、前段の既存セル（４−１）から対象ダミーセルまでの直線距離と対象ダミーセルから後段の既存セル（４−３）までの直線距離を足したものとする。このとき各ダミーセルの距離コストは以下のようになる。
【００３２】
ダミーセル（４−４）の距離コスト：ａ＋ｂ＝１０８８、
ダミーセル（４−５）の距離コスト：ｃ＋ｄ＝７１５、
ダミーセル（４−６）の距離コスト：ｅ＋ｆ＝１０６７。
【００３３】
最後にダミーセル決定部９３では実際にどのダミーセルを使用するかを決定する。この発明では上記で求めた距離コストが最も小さくなるダミーセルを、変更する回路に一番近いダミーセルと考えることが特徴となる。したがって例では、ダミーセル（４−５）が採用されることになる。
【００３４】
レイアウト修正用ネットリスト構築部１０ではダミーセル選択部９の選択結果を反映させたレイアウト修正用のネットリストの構築を行う。前述の例では次の２点が反映される。
【００３５】
▲１▼既存セル（４−１）の出力の接続先を既存セル（４−２）の入力から採用されたダミーセル（４−５）の入力に変更する。
▲２▼既存セル（４−３）の入力の接続先を既存セル（４−２）の出力から採用されたダミーセル（４−５）の出力に変更する。
【００３６】
図５に上記した修正後のレイアウト状況の構成図を示す。図５に示すように、修正回路に最も近い距離に配置されているダミーセル（４−５）を選んで配線される。このように、タイミング的に有利なダミーセルの選定が自動化に行われる。
【００３７】
レイアウト修正用のネットリストが構築できれば、あとはＥＣＯ手段１１でレイアウト修正を行い、マスクパターン生成し、マスクパターンファイル１２に格納すれば良い。
【００３８】
【発明の効果】
以上に説明したように、この発明の半導体集積回路のレイアウト装置は、従来人手に頼っていたタイミング的に有利なダミーセルの選定を自動化したので、作業時間の短縮が可能となる。
【００３９】
【図面の簡単な説明】
【図１】この発明の実施形態にかかる半導体集積回路のレイアウト装置を示すブロック図である。
【図２】ダミーセル情報ファイルのフォーマットを示す説明図である。
【図３】特殊なネットリストのフォーマットを示す説明図である。
【図４】レイアウト修正前のレイアウト状況を示す構成図である。
【図５】修正後のレイアウト状況を示す構成図である。
【符号の説明】
１００ レイアウト装置
１ ダミーセル情報ファイル
２ ダミーセルの情報読み込み部
３ 特殊なネットリスト
４ ネットリスト読み込み部
５ ダミーセル位置認識部
５１ ダミーセル／既存セル分別部
５２ ダミーセル位置検出部
６ レイアウト情報ファイル
７ 回路変更箇所認識部
７１ コメント検出部
７２ 修正セル情報検出部
７３ 前段セル情報検出部
７４ 後段セル情報検出部
８ 既存セル位置検出部
９ ダミーセル選択部
９１ 既存セルからダミーセル間までの距離算出部
９２ 距離コスト見積もり部
９３ ダミーセル決定部
１０ レイアウト修正用ネットリスト構築部
１１ ＥＣＯ手段
１２ マスクパターンファイル
【発明の属する技術分野】
この発明は、半導体集積回路のレイアウト装置に関し、特に、半導体集積回路のレイアウトの修正が容易に行えるレイアウト装置に関する。
【０００２】
【従来の技術】
ＬＳＩ（大規模集積回路）等の半導体集積回路の開発では、従来から自動配置・配線システム（以下、レイアウト装置という。）による設計方法が採用されている。
【０００３】
このレイアウト装置は、回路図接続情報、即ち回路の接続情報が蓄えられたネットリスト（以下、ネットリストという。）を基にして、セルの配置と配線を行い、マスクパターンを作成（以下、レイアウト設計という。）している。
【０００４】
半導体工場でＬＳＩを製造するときに使用するガラスマスクは、このマスクパターンを基に製造されている。ガラスマスクはメタル層（配線層）やポリシリコン層など複数枚に分かれており、それぞれ非常に高価なものである。
【０００５】
このガラスマスク製造後に機能の修正や追加が必要になった場合、レイアウトの修正を行ってガラスマスクを新たに製造し直さなければいけない。ここで、本来の機能には不要なセル（以下、ダミーセルという。）が予めレイアウトしてあれば、配線を変更してそれらのダミーセルを繋ぐだけで所望の機能を実現することが可能になる。その場合、メタル層のガラスマスクだけを製造し直せば良いので、コスト削減、開発工期短縮ができる。
【０００６】
例えば、特許文献１に示すように、スタンダードセル方式の半導体集積回路において、予め未配線のダミーセルをチップ内に配置することで、回路修正を容易にした半導体集積回路が知られている。
【０００７】
このときの設計フローを説明すると、まず始めに設計者は所望の機能をダミーセルを使って構築し、それをネットリストに反映させる。ここで注意しなければいけないのは、使用するダミーセルが修正する回路の近傍に配置されていなければ、配線長が長くなり、そのためにセルの遅延時間が大きくなってタイミングエラーを起こしてしまう可能性があると言うことである。
【０００８】
そこで、従来はレイアウト上でセルの配置位置を目視で確認して、できるだけ修正する回路の近傍に配置されているダミーセルを選んでいた。こうしてレイアウト修正用のネットリストが作成できれば、レイアウト装置にそのネットリストを読み込んで、既存のレイアウト情報を極力保ったまま、変更箇所のレイアウトを行う。ここではＥＣＯ（Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｈａｎｇｅ Ｏｒｄｅｒ）という既存の技術が使われている。あとはメタル層のマスクパターンからガラスマスクを製造することになる。
【０００９】
【特許文献１】
特開平１１−１２６８２３号公報
【００１０】
【発明が解決しようとする課題】
しかしながら、上記した従来の方法では、修正箇所が多数ある場合、目視で最適なダミーセルを選択するのに膨大な時間を費やしてしまうという問題があった。
【００１１】
また、上記特許文献１のものにおいても、ダミーセルにより回路修正を行うことが開示されているだけ、、修正箇所が多数ある場合、やはり、修正に膨大な時間を費やしてしまうという問題があった。
【００１２】
この発明は上述した従来の問題点を解決するためになされたものにして、レイアウト修正の工期を短縮することができるレイアウト装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
この発明の半導体集積回路のレイアウト装置は、ダミーセルの情報が格納されているダミーセル情報格納手段から既存のレイアウト中に配置されているダミーセルの情報を読み込む手段と、回路変更箇所を明記したリストが格納された特殊なネットリストから特殊なネットリストを読み込む手段と、既存セルと各ダミーセル間の直線距離を算出する手段と、前段の既存セルと対象ダミーセル間の直線距離と対象ダミーセルと後段の既存セルの直線距離を足したものが最も小さくなるダミーセルを、タイミング的に最も有利なダミーセルとして選び出す手段と、ダミーセルの選択結果を反映させてレイアウト修正用のネットリストを構築する手段と、を備えたことを特徴とする。
【００１４】
上記した構成によれば、距離コストが最も小さくなるダミーセルを、変更する回路に一番近いダミーセルとして自動的に選択でき、作業時間の短縮が可能となる。
【００１５】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて説明する。図１は、この発明の実施形態にかかる半導体集積回路のレイアウト装置を示すブロック図である。
【００１６】
図１に示すように、この発明のレイアウト装置１００は、ダミーセル情報ファイル１からのダミーセルの情報を読み込む読み込み部２と、回路変更箇所を明記した特殊なネットリスト３からネットリストを読み込む読み込み部４とを備える。
【００１７】
ダミーセル情報ファイル１は、図２に示すようなフォーマットとする。図２の記述例こに示すように、ダミーセル情報ファイル１には、ダミーセルとなるセルのインスタンス名を記載しておく。通常、ダミーセルは設計者が意図して追加している筈なので、このファイルを作成することは容易である。
【００１８】
また、既に製品化されている論理等価性（フォーマル）検証ツールを使えば、機能的に冗長なセル（ダミーセルとして使用可能）のリストを作ることができるので、そのファイルを使用し、ダミー情報ファイル１として用いることもできる。
【００１９】
回路変更箇所を明記した特殊なネットリスト３は、図３に示すようなフォーマットとする。このネットリストは既存のネットリストを基に作成する。この発明ではどのダミーセルを使用するかはレイアウト装置が自動的に決める。言いかえれば、ここで必要になるのは、追加または修正になる機能を実現するためには、どのタイプのセルをどのように接続すれば良いかという情報だけである。従って、実際のネットリストではライブラリのセル名とインスタンス名を明記しておかなければならないが、ここでは抽象的に記述しておけば良い。ただし、変更箇所を認識し易いようにコメントを付ける必要がある。例えば、図３において、※１は、ライブラリセル名ではなくセルタイプを記述、※２は、インダンス名は任意、※３はこの発明用のコメントを意味している。
【００２０】
ダミーセル位置認識部５はダミーセル／既存セル分別部５１とダミーセル位置検出部５２で構成される。ダミーセル／既存セル分別部５１では、ダミーセル情報ファイル１の読み込み部２で得られたインスタンス名のセルをダミーセルと判断し、それ以外のセルを既存セルと判断する。次に、ダミーセル位置検出部５２ではダミーセルとして認識されたセルの座標を既存のレイアウト情報ファイル６から得る。
【００２１】
回路変更箇所認識部７はコメント検出部７１と修正セル情報検出部７２と前段セル情報検出部７３と後段セル情報検出部７４で構成される。
【００２２】
回路変更箇所認識部７の処理について図３を用いて説明する。コメント検出部７１では、回路変更箇所を明記した特殊なネットリスト３の読み込み部４で得られたネットリストを検索して、／／ＥＣＯの記述を見つける。／／ＥＣＯの記述が見つかれば、そこから以下の処理が始まる。
【００２３】
まず修正セル情報検出部７２ではその行の記述から回路変更に必要なセルのタイプ（例ではＡＮＤ）を検出する。次に、前段セル情報検出部７３ではネットの接続状況からこのＡＮＤの前段に接続すべき既存セルのインスタンス名（図３の例ではＵ１）を検出する。同様に後段セル情報検出部７４ではこのＡＮＤの後段に接続すべき既存セルのインスタンス名（図３の例ではＵ３）を検出する。この一連の処理を／／ＥＣＯの記述が見つかる度に繰り返すことにより、全ての回路変更箇所を把握することができる。
【００２４】
既存セル位置検出部８ではダミーセル以外のセルの座標を既存のレイアウト情報６から得る。
【００２５】
この発明の要部をなすダミーセル選択部９は。既存セルからダミーセル間までの距離算出部９１と距離コスト見積もり部９２とダミーセル決定部９３で構成される。
【００２６】
ダミーセル位置認識部５の処理結果、回路変更箇所認識部７の処理結果、既存セル位置検出部８の処理結果の３点がダミーセル選択部９に入力され処理される。
【００２７】
ダミーセル選択部９の処理について、図４を用いて説明する。図４は、レイアウト修正前のレイアウト状況を示す構成図である。図４のセル、４−１（１５０，５５０）、４−２（４００，５５０）、４−３（８００，５５０）は既存のセルである。（）内の数値はセルの（ｘ座標，ｙ座標）を示す。
【００２８】
今、４−２のＯＲをＡＮＤに変更する機能修正が必要になったとする。そしてこの変更に必要となるＡＮＤタイプのダミーセルは４−４（８００，９００）、４−５（４５０，７００）、４−６（６５０，１５０）の位置に配置されているとする。
【００２９】
まず、既存セルからダミーセル間までの距離算出部９１では前段の既存セル（４−１）と各ダミーセルの直線距離及び各ダミーセルと後段の既存セル（４−３）の直線距離をセルの座標を元に三平方の定理により算出する。このときの計算結果は以下のようになる。
【００３０】
前段のセル（４−１）とダミーセル（４−４）の直線距離ａは７３８、
ダミーセル（４−４）と後段のセル（４−３）の直線距離ｂは３５０、
前段のセル（４−１）とダミーセル（４−５）の直線距離ｃは３３５、
ダミーセル（４−５）と後段のセル（４−３）の直線距離ｄは３８０、
前段のセル（４−１）とダミーセル（４−６）の直線距離ｅは６４０、
ダミーセル（４−６）と後段のセル（４−３）の直線距離ｆは４２７。
【００３１】
次に、距離コスト見積もり部９２では各ダミーセルの距離コストを見積もる。ここで距離コストとは、前段の既存セル（４−１）から対象ダミーセルまでの直線距離と対象ダミーセルから後段の既存セル（４−３）までの直線距離を足したものとする。このとき各ダミーセルの距離コストは以下のようになる。
【００３２】
ダミーセル（４−４）の距離コスト：ａ＋ｂ＝１０８８、
ダミーセル（４−５）の距離コスト：ｃ＋ｄ＝７１５、
ダミーセル（４−６）の距離コスト：ｅ＋ｆ＝１０６７。
【００３３】
最後にダミーセル決定部９３では実際にどのダミーセルを使用するかを決定する。この発明では上記で求めた距離コストが最も小さくなるダミーセルを、変更する回路に一番近いダミーセルと考えることが特徴となる。したがって例では、ダミーセル（４−５）が採用されることになる。
【００３４】
レイアウト修正用ネットリスト構築部１０ではダミーセル選択部９の選択結果を反映させたレイアウト修正用のネットリストの構築を行う。前述の例では次の２点が反映される。
【００３５】
▲１▼既存セル（４−１）の出力の接続先を既存セル（４−２）の入力から採用されたダミーセル（４−５）の入力に変更する。
▲２▼既存セル（４−３）の入力の接続先を既存セル（４−２）の出力から採用されたダミーセル（４−５）の出力に変更する。
【００３６】
図５に上記した修正後のレイアウト状況の構成図を示す。図５に示すように、修正回路に最も近い距離に配置されているダミーセル（４−５）を選んで配線される。このように、タイミング的に有利なダミーセルの選定が自動化に行われる。
【００３７】
レイアウト修正用のネットリストが構築できれば、あとはＥＣＯ手段１１でレイアウト修正を行い、マスクパターン生成し、マスクパターンファイル１２に格納すれば良い。
【００３８】
【発明の効果】
以上に説明したように、この発明の半導体集積回路のレイアウト装置は、従来人手に頼っていたタイミング的に有利なダミーセルの選定を自動化したので、作業時間の短縮が可能となる。
【００３９】
【図面の簡単な説明】
【図１】この発明の実施形態にかかる半導体集積回路のレイアウト装置を示すブロック図である。
【図２】ダミーセル情報ファイルのフォーマットを示す説明図である。
【図３】特殊なネットリストのフォーマットを示す説明図である。
【図４】レイアウト修正前のレイアウト状況を示す構成図である。
【図５】修正後のレイアウト状況を示す構成図である。
【符号の説明】
１００ レイアウト装置
１ ダミーセル情報ファイル
２ ダミーセルの情報読み込み部
３ 特殊なネットリスト
４ ネットリスト読み込み部
５ ダミーセル位置認識部
５１ ダミーセル／既存セル分別部
５２ ダミーセル位置検出部
６ レイアウト情報ファイル
７ 回路変更箇所認識部
７１ コメント検出部
７２ 修正セル情報検出部
７３ 前段セル情報検出部
７４ 後段セル情報検出部
８ 既存セル位置検出部
９ ダミーセル選択部
９１ 既存セルからダミーセル間までの距離算出部
９２ 距離コスト見積もり部
９３ ダミーセル決定部
１０ レイアウト修正用ネットリスト構築部
１１ ＥＣＯ手段
１２ マスクパターンファイル
Claims (1)
- ダミーセルの情報が格納されているダミーセル情報格納手段から既存のレイアウト中に配置されているダミーセルの情報を読み込む手段と、回路変更箇所を明記したリストが格納された特殊なネットリストから特殊なネットリストを読み込む手段と、既存セルと各ダミーセル間の直線距離を算出する手段と、前段の既存セルと対象ダミーセル間の直線距離と対象ダミーセルと後段の既存セルの直線距離を足したものが最も小さくなるダミーセルを、タイミング的に最も有利なダミーセルとして選び出す手段と、ダミーセルの選択結果を反映させてレイアウト修正用のネットリストを構築する手段と、を備えたことを特徴とする半導体集積回路のレイアウト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003060874A JP2004272496A (ja) | 2003-03-07 | 2003-03-07 | 半導体集積回路のレイアウト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003060874A JP2004272496A (ja) | 2003-03-07 | 2003-03-07 | 半導体集積回路のレイアウト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004272496A true JP2004272496A (ja) | 2004-09-30 |
Family
ID=33123243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003060874A Pending JP2004272496A (ja) | 2003-03-07 | 2003-03-07 | 半導体集積回路のレイアウト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004272496A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222369A (ja) * | 2005-02-14 | 2006-08-24 | Oki Electric Ind Co Ltd | 半導体集積回路、および、半導体集積回路の配置配線方法 |
| JP2006287054A (ja) * | 2005-04-01 | 2006-10-19 | Nec Electronics Corp | スペアセルセットの配置方法 |
| JP2010231631A (ja) * | 2009-03-27 | 2010-10-14 | Fujitsu Semiconductor Ltd | 設計支援プログラム、設計支援装置、および設計支援方法 |
-
2003
- 2003-03-07 JP JP2003060874A patent/JP2004272496A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006222369A (ja) * | 2005-02-14 | 2006-08-24 | Oki Electric Ind Co Ltd | 半導体集積回路、および、半導体集積回路の配置配線方法 |
| JP2006287054A (ja) * | 2005-04-01 | 2006-10-19 | Nec Electronics Corp | スペアセルセットの配置方法 |
| JP2010231631A (ja) * | 2009-03-27 | 2010-10-14 | Fujitsu Semiconductor Ltd | 設計支援プログラム、設計支援装置、および設計支援方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7509616B2 (en) | Integrated circuit layout design system, and method thereof, and program | |
| US6966045B2 (en) | Method and computer program product for estimating wire loads | |
| JP4454542B2 (ja) | コンピュータ支援設計プログラム及びそのシステム | |
| US20070101303A1 (en) | Method and apparatus for integrated circuit layout optimization | |
| US6539528B2 (en) | Methods, systems, and computer program products for designing an integrated circuit that use an information repository having circuit block layout information | |
| JPH1140677A (ja) | クロストークエラー改善方式及び方法 | |
| US20060184906A1 (en) | Method and device for designing semiconductor integrated circuit | |
| JP4587520B2 (ja) | 半導体集積回路の自動配置配線方法 | |
| US7836421B2 (en) | Semiconductor layout design apparatus and method for evaluating a floorplan using distances between standard cells and macrocells | |
| Chang et al. | MANA: A shortest path maze algorithm under separation and minimum length nanometer rules | |
| JP4969416B2 (ja) | 動作タイミング検証装置及びプログラム | |
| JP2005149273A (ja) | 半導体集積回路のフロアプラン装置及びフロアプラン方法 | |
| JP2004272496A (ja) | 半導体集積回路のレイアウト装置 | |
| US7913216B2 (en) | Accurate parasitics estimation for hierarchical customized VLSI design | |
| JP2007199951A (ja) | 半導体集積回路の設計支援装置、設計支援方法および設計支援プログラム | |
| JP4340592B2 (ja) | スラック値設定方法，スラック値設定装置，スラック値設定プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
| JP2009302179A (ja) | 半導体集積回路のレイアウトシステム及び方法 | |
| JP3589988B2 (ja) | クロックスキュー改善方法 | |
| JP4778339B2 (ja) | 自動配置方法、装置、及びプログラム | |
| JPH09148441A (ja) | レイアウト検証方法および装置 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JPH0432974A (ja) | ディスクリート・ワイヤの配線長決定方式 | |
| CN118246391A (zh) | 集成电路开发系统、集成电路开发方法以及集成电路 | |
| JP2008102768A (ja) | 回路最適化装置および回路最適化方法 |