JP4587520B2 - 半導体集積回路の自動配置配線方法 - Google Patents
半導体集積回路の自動配置配線方法 Download PDFInfo
- Publication number
- JP4587520B2 JP4587520B2 JP2000089334A JP2000089334A JP4587520B2 JP 4587520 B2 JP4587520 B2 JP 4587520B2 JP 2000089334 A JP2000089334 A JP 2000089334A JP 2000089334 A JP2000089334 A JP 2000089334A JP 4587520 B2 JP4587520 B2 JP 4587520B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- result
- tracks
- placement
- schematic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Description
【０００１】
【発明の属する技術分野】
この発明は半導体回路設計における半導体集積回路の自動配置配線方法に関するものである。
【０００２】
【従来の技術】
図６（ａ）は従来の半導体集積回路の自動配置配線方法による概略配線ステップの結果を示す配線図、図６（ｂ）はビア（ＶＩＡ）形状を例示したものであり、図７は詳細配線ステップの結果を示す配線図である。図において、６０１〜６０６は概略配線ステップの結果の配線であって、６０１，６０２，６０４はレイヤＡによる第１配線、６０３，６０５，６０６はレイヤＢによる第２配線であり、６０７は第１配線６０４と第２配線６０３を接続するビアである。また、６０８はパターンが十字形のビア形状であり、６０９が垂直配線トラック、そして６１０が水平配線トラックである。このビア形状６０８は概略配線ステップ前に予めゲートやフリップフロップなどの他の機能ブロックとともにライブラリとして準備されているものである。なお、図６（ａ）では、探索単位を便宜的に５トラック×５トラックの小さい領域としてある。
【０００３】
このような半導体集積回路のレイアウトとは、ライブラリに準備されている機能ブロックを用いて記述された論理回路図および半導体チップの形状が与えられたとき、ライブラリにある各機能ブロックの配線に関する情報を利用しながら、チップ全体の配線に関するアートワークデータを生成することであるが、これを誤りなく短期間に行えるような自動レイアウトシステムが提案され実用に供せられている。
【０００４】
この自動レイアウトシステムは図示しないが、取り扱う回路規模の増大に対処してレイアウト問題全体を単純化するため、通常、配置ステップ、概略配線ステップ、詳細配線ステップという３つのステップに分割してこの順番で自動配置配線フローを取り扱っている。
【０００５】
次に動作について図８の概略配線ステップにおけるフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、先ずテクノロジーファイルを作成し、配置ステップにおいてレイアウトパターンなどを含むライブラリを作成して、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行っておき、配置まで終了した設計情報を含む配置結果をデータベースなどにファイルしておく。
【０００６】
そして、ファイルされている配置結果（ステップＳＴ５０１）に基づいて、概略配線経路を決定し（ステップＳＴ５０２）、ある探索単位ごとに使用配線本数を見積もる（ステップＳＴ５０３）。ここでは、ビア形状まで考慮してはいない。なお、ステップＳＴ５０２とステップＳＴ５０３は概略配線機能をなすもので同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ステップＳＴ５０４）。
【０００７】
ここで、配線可能であると判断した場合には概略配線ステップのフローは終了し、不可能であると判断した場合には、ステップＳＴ５０２とステップＳＴ５０３を再度実施する。２回目以降のステップＳＴ５０２とステップＳＴ５０３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。また、ステップＳＴ５０４においては、実行時間など他の条件によっても概略配線ステップを終了することもありうる。
【０００８】
しかしながら、従来例では、概略配線ステップにおいてビア形状やビア個数を考慮しなかったため、次の詳細配線ステップの結果では、図７に示すように、ビア６０７の配置により使用不能となった配線格子点（後述の配線格子点１０７，１０８などを参照）を通るべき第１配線６０２および第２配線６０５は配線できなくなっていた。
【０００９】
【発明が解決しようとする課題】
従来の半導体集積回路の自動配置配線方法は以上のように構成されているので、自動配置配線において、配線見積りを行う概略配線ステップ時にビア形状を考慮しなかったため、実際にレイアウトを行う詳細配線ステップ時に、サイズの大きいビアを使用してビアを配置する場合には、隣りの配線トラックが使用できなくなるといった配線不能が生じたり、概略配線ステップでは配線できると見積ってみたにも関わらず、概略配線ステップ時に行った配線見積り経路とは全く違う経路のレイアウトが完成してしまうといった課題があった。このような配線不能の場合にはＬＳＩが動作せず、また、配線経路が違う場合にはタイミング等の制御が困難になるなどの不具合となっていた。
【００１０】
この発明は上記のような課題を解決するためになされたもので、配線見積り時に高速性を維持したまま、配線経路を精度良く見積もることができる半導体集積回路の自動配置配線方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る半導体集積回路の自動配置配線方法は、ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある探索単位ごとに使用配線トラック数をカウントする第２ステップと、第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えたものである。
【００１２】
この発明に係る半導体集積回路の自動配置配線方法は、ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある探索単位ごとに使用配線トラック数をカウントする第２ステップと、第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えたものである。
【００１３】
この発明に係る半導体集積回路の自動配置配線方法は、ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある検索単位ごとにビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントする第２ステップと、第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えたものである。
【００１４】
この発明に係る半導体集積回路の自動配置配線方法は、ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある探索単位ごとに複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントする第２ステップと、第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えたものである。
【００１５】
第２ステップは複数のビア配置可能位置のうちの複数のビア配置を仮定するか、または、それらの発生確率を考慮することにより使用配線トラック数をカウントするものである。
【００１６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１（ａ）はこの発明の実施の形態１による半導体集積回路の自動配置配線方法の概略配線ステップの結果を示す配線図、図１（ｂ）はビア（ＶＩＡ）形状を例示したものである。図において、１０１〜１０４は概略配線結果の配線であって、１０１，１０３はレイヤＡによる第１配線、１０２，１０４はレイヤＢによる第２配線であり、１０５は第２配線１０２と第１配線１０３を接続するレイヤＡとレイヤＢの接続点としてのビア、１０６はパターンが十字形をしたビア形状、１０７，１０８は配線格子点、１０９は垂直配線トラック、１１０は水平配線トラックである。このビア形状１０６は概略配線ステップ前に予めゲートやフリップフロップなどの他の機能ブロックとともにライブラリとして準備されているものである。なお、図１（ａ）では、探索単位を５トラック×５トラックの小領域としてある。
【００１７】
この実施の形態１では、概略配線機能時にビア形状を考慮し、ビア配置した場合に隣りの配線トラックがデザインルール的に使用できなくなることを考慮する。すなわち、ビア１０５を配置した際に、隣りの配線トラックに配線ができないような場合には、このトラックは配線には使えないという情報を与え、概略配線経路を決定するものである。
【００１８】
図１によれば、Ｘ，Ｙがビアを配置する方向を仮定し使用不可能となった配線格子点を示すものでそれぞれ配線格子点１０７，１０８に対応するものである。
この配線格子点Ｘは第１配線１０１，１０３のレイヤＡが使用できないことを示し、一方配線格子点Ｙは第２配線１０２，１０４のレイヤＢが使用できないことを示す。
【００１９】
なお、当該自動配置配線方法に使用する自動レイアウトシステムは図示しないが、通常、配置ステップ、概略配線ステップ、詳細配線ステップという３つのステップに分割してこの順番で自動配置配線フローを取り扱う。
【００２０】
次に動作について図２の概略配線ステップにおけるフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、先ずテクノロジーファイルを作成し、配置ステップにおいてレイアウトパターンなどを含むライブラリを作成し、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行い、配置まで終了した設計情報を含む配置結果をデータベースなどにファイルしておく。
【００２１】
そして、ファイルされている配置結果（ステップＳＴ１）に基づいて、ビア形状を考慮しながら、概略配線経路を決定し（ステップＳＴ２）、ある探索単位ごとに使用すべき配線トラックの使用数をカウントしその使用配線本数を見積もる（ステップＳＴ３）。また、ステップＳＴ２とステップＳＴ３は合わせて概略配線機能をなし同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ステップＳＴ４）。ここで、配線可能であると判断した場合には概略配線は終了し、不可能であると判断した場合には、ステップＳＴ２とステップＳＴ３を再度実施する。そして、２回目以降のステップＳＴ２とステップＳＴ３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。なお、ステップＳＴ４においては、実行時間など他の条件によって概略配線ステップを終了することもありうる。
【００２２】
上述の概略配線機能について具体的に述べると、ビア１０５を配置する際にビア形状１０６を考慮するものであるが、隣りの配線トラックに配線ができないような場合には、隣りの配線トラックには使用不可能の情報を与えることにより概略配線経路を決定する。すなわち、図１（ａ）では、使用不能となった配線格子点Ｘ，Ｙが存在するために、概略配線はそれらよりも第１配線１０１に対しては、１つ左の垂直配線トラック１０９に、第２配線１０４に対しては１つ下の水平配線トラック１１０に割り当てる。これにより、実際のレイアウト時にも概略配線ステップ時の見積もり通りの配線が可能となる。
【００２３】
以上のように、この実施の形態１によれば、ステップＳＴ２では、ビア形状を考慮し、ビアを配置した際には隣りの配線トラックに配線ができないという情報を与えて概略配線経路を決定するので、実際のレイアウト時には配線できない配線格子点をこの時点で排除でき、これにより、概略配線ステップ時に配線可能と判断したレイアウトが詳細配線ステップ時にも実現可能となる。したがって、配線見積もり時に高速性を維持したまま、配線経路を精度良く見積もることができる効果が得られる。
また、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確に制御できるという効果も得られる。
【００２４】
実施の形態２．
図３はこの発明の実施の形態２による半導体集積回路の自動配置配線方法の概略配線ステップの結果を示す配線図であり、図において、２０１〜２０４は概略配線ステップの結果の配線であって、２０１，２０３はレイヤＡによる第１配線、２０２，２０４はレイヤＢによる第２配線であり、２０５は第２配線２０２と第１配線２０３を接続するビア、２０６，２０７，２０８，２０９はビア配置可能位置、２１０，２１１は配線格子点、２１２は垂直配線トラック、２１３は水平配線トラックである。また、Ｘ，Ｙはビアを配置する方向を仮定し使用不可能となった配線格子点を示す。ここで、ビア配置可能位置２０６，２０７，２０８，２０９は、レイヤ間接続点としてのビア２０５の上下左右に隣接して置かれるもので、格子間に位置する。
【００２５】
この実施の形態２では、概略配線機能時に複数のビアを配置することを考慮し、ビア配置した場合に隣りの配線トラックがデザインルール的に使用できなくなることを考慮する。すなわち、ビアを複数配置した際に、隣りの配線トラックに配線ができないような場合には、このトラックは配線には使えないという情報を与え、概略配線経路を決定するものである。この際、ビアを複数置ける箇所があるので、排他的に１つだけ配線トラックが使用できない複数の使用禁止情報を用いる。
【００２６】
次に動作について図２の概略配線ステップのフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、テクノロジーファイルを作成し、配置ステップにおいてレイアウトパターンなどを含むライブラリを作成し、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行い、配置まで終了した設計情報の配置結果をデータベースなどにファイルしておく。
【００２７】
そして、ファイルされている配置結果（ステップＳＴ１）に基づいて、レイヤ間の接続点としてのビア２０５回りのビア配置個数を考慮し、隣接する複数のビア配置を考慮しながら概略配線経路を決定し（ステップＳＴ２）、ある探索単位ごとに使用すべき配線トラックの使用数を計算し使用配線本数を見積もる（ステップＳＴ３）。また、ステップＳＴ２とステップＳＴ３は概略配線機能をなし同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ステップＳＴ４）。ここで、配線可能であると判断した場合には概略配線は終了し、不可能であると判断した場合には、ステップＳＴ２とステップＳＴ３を再度実施する。２回目以降のステップＳＴ２とステップＳＴ３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。なお、ステップＳＴ４においては、実行時間などの他の条件によって概略配線ステップを終了することもありうる。
【００２８】
上述の概略配線機能について具体的に述べると、例えば、ビア２０５を配置する際にビアを２つ置くことを仮定しており、ビア２０５以外の仮定されたビア配置を、もしも４箇所のビア配置可能位置２０６，２０７，２０８，２０９のうちビア配置可能位置２０６と仮定した場合には配線格子点２１０が使用不能となり、一方、ビア配置可能位置２０７と仮定した場合には配線格子点２１１が使用不能となる。また、配線格子点２１０または２１１が存在するために、当該概略配線ステップでは、第１配線２０１を１つ左の垂直配線トラックに、第２配線２０４を１つ下の水平配線トラックに割り当てている。
【００２９】
実際の概略配線ステップではビアを２つ置く場合、ビア２０５以外にはビア配置位置を１箇所に置くもので、ビア配置可能位置２０６と仮定した場合にのみ第１配線２０１が、ビア配置可能位置２０７と仮定した場合にのみ第２配線２０４がビアの隣りのトラックから１トラック分離れたトラックに見積もられることになる。図３では、便宜的に、両者を離した位置に配線したものを示している。これにより、実際のレイアウト時にも概略配線ステップ時の見積もり通りに配線が可能となる。
【００３０】
以上のように、この実施の形態２によれば、ステップＳＴ２の概略配線経路を決定する際に、複数のビア配置を考慮すなわち仮定するので、実際のレイアウト時には配線できない配線格子点をこの時点で排除でき、これにより、概略配線ステップ時に配線可能と判断したレイアウトが詳細配線ステップ時にも実現可能となる。したがって、配線見積もり時に高速性を維持したまま、配線経路を精度良く見積もることができる効果が得られる。
また、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確に制御できるという効果も得られる。
【００３１】
実施の形態３．
図４（ａ）はこの発明の実施の形態３による半導体集積回路の自動配置配線方法の概略配線ステップの結果を示す配線図、図４（ｂ）はビア形状を例示したものである。図において、３０１〜３０４は概略配線ステップの結果の配線であって、３０１，３０３はレイヤＡによる第１配線、３０２，３０４はレイヤＢによる第２配線であり、３０５は第２配線３０２と第１配線３０３を接続するビア、３０６はパターンが十字形をしたビア形状、３０７，３０８は配線格子点、３０９は垂直配線トラック、３１０は水平配線トラックである。
【００３２】
また、Ｘ，Ｙはビアを配置する方向を仮定し使用不能となった配線格子点を示すものでそれぞれ配線格子点３０７，３０８に対応するものである。この配線格子点Ｘは第１配線３０１，３０３のレイヤＡが使用できないことを示し、一方配線格子点Ｙは第２配線３０２，３０４のレイヤＢが使用できないことを示す。
【００３３】
この実施の形態３では、概略配線機能時にビア形状を考慮し、ビア配置した場合に隣りの配線トラックがデザインルール的に使用できなくなることを考慮する。すなわち、概略配線時にある探索単位ごとにレイヤ別配線予定本数を算出する際、ビアの形状を考慮し、隣りのトラックが使用できなくなるビアを使用して配線レイヤを変更する場合には、配線使用数を配線不能トラック分増加させるものである。
【００３４】
次に動作について図２の概略配線ステップのフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、先ずテクノロジーファイルを作成し、配置ステップにおいて、次に、レイアウトパターンなどを含むライブラリを作成し、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行い、配置まで終了した設計情報の配置結果をデータベースなどにファイルしておく。
【００３５】
そして、ファイルされている配置結果（ステップＳＴ１）に基づいて、ビア形状を考慮しながら、概略配線経路を決定し（ステップＳＴ２）、ある探索単位ごとに使用すべき配線トラックの使用数を計算し使用配線本数を見積もる（ステップＳＴ３）。また、ステップＳＴ２とステップＳＴ３は概略配線機能をなし同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ステップＳＴ４）。ここで、配線可能であると判断した場合には概略配線は終了し、不可能であると判断した場合には、ステップＳＴ２とステップＳＴ３を再度実施する。そして、２回目以降のステップＳＴ２とステップＳＴ３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。なお、ステップＳＴ４においては、実行時間など他の条件によって概略配線ステップを終了することもありうる。
【００３６】
上述の概略配線機能について具体的に述べると、図４（ａ）のような５トラック×５トラックの小領域の探索単位を用いて、使用可能配線トラックおよび使用配線本数見積もりを計算する。この際、上記のように、十字形パターンのビア形状による配線不可能使用箇所を考慮した結果、縦方向にはレイヤＡが４本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが４本と見積もる。一方、従来のように配線不可能使用箇所を考慮しない場合には、縦方向にはレイヤＡが３本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが３本通ると見積もることになるが、この場合、詳細配線ステップの終了後では配線不能が生じたり、配線経路と全く違う経路のレイアウトとなる（図６，図７参照）。したがって、ビア形状による配線不可能使用箇所を考慮することにより、実際のレイアウト時にも概略配線ステップ時の見積もり通りの配線が可能となる。
【００３７】
以上のように、この実施の形態３によれば、概略配線機能において、配線トラック使用数を計算する際に、ビア形状を考慮し、ビア配置による配線不可能使用箇所を考慮して当該使用数を計算するので、概略配線ステップ時に配線可能と判断したレイアウトが詳細配線ステップ時にも実現可能となる。したがって、配線見積もり時に高速性を維持したまま、配線経路を精度良く見積もることができる効果が得られる。
また、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確に制御できるという効果も得られる。
【００３８】
実施の形態４．
図５はこの発明の実施の形態４による半導体集積回路の自動配置配線方法の概略配線ステップの結果を示す配線図であり、図において、４０１〜４０４は概略配線ステップの結果の配線であって、４０１，４０３はレイヤＡによる第１配線、４０２，４０４はレイヤＢによる第２配線であり、４０５は第２配線４０２と第１配線４０３を接続するビア、４０６，４０７，４０８，４０９はビア配置可能位置、４１０，４１１は配線格子点、４１２は垂直配線トラック、４１３は水平配線トラックである。また、Ｘ，Ｙはビアを配置する方向を仮定し使用不能となった配線格子点を示すものでそれぞれ配線格子点４１０，４１１に対応するものである。
【００３９】
この実施の形態４では、概略配線機能時に複数のビアを配置することを考慮し、ビア配置した場合に隣りの配線トラックがデザインルール的に使用できなくなることを考慮する。すなわち、概略配線時にある探索単位ごとにレイヤ別配線予定本数を算出する際、ビアの複数配置する配置位置可能性を考慮し、隣りのトラックが使用できなくなるビアを使用して配線レイヤを変更する場合には、配線使用数を配線不能トラック分増加させるものである。
【００４０】
次に動作について図２の概略配線ステップのフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、先ずテクノロジーファイルを作成し、配置ステップにおいて、次に、レイアウトパターンなどを含むライブラリを作成し、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行い、配置まで終了した設計情報の配置結果をデータベースなどにファイルしておく。
【００４１】
そして、ファイルされている配置結果（ステップＳＴ１）に基づいて、複数のビアを配置することを考慮しながら、概略配線経路を決定し（ステップＳＴ２）、やはり複数のビアを配置することを考慮しながら、ある探索単位ごとに使用すべき配線トラックの使用数を計算し使用配線本数を見積もる（ステップＳＴ３）。また、ステップＳＴ２とステップＳＴ３は概略配線機能をなし同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ＳＴ４）。ここで、配線可能であると判断した場合には概略配線は終了し、不可能であると判断した場合には、ステップＳＴ２とステップＳＴ３を再度実施する。そして、２回目以降のステップＳＴ２とステップＳＴ３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。なお、ステップＳＴ４においては、実行時間など他の条件によって概略配線ステップを終了することもありうる。
【００４２】
上述の概略配線機能について具体的に述べると、ビアを２つ置くことを仮定している。上述のように４箇所のビア配置可能位置４０６〜４０９があるが、そのうちビア配置可能位置４０６と仮定した場合には、配線格子点４１０が使用不能となり、一方、ビア配置可能位置４０７と仮定した場合には配線格子点４１１が使用不可能となる。
【００４３】
また、ステップＳＴ３にて、ある探索単位で使用可能配線トラック数および使用配線本数見積もりを計算する。この際にビアによる配線不可能使用箇所を考慮した結果、ここではビアをビア配置可能位置４０６の位置に置くと仮定すると、縦方向にはレイヤＡが４本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが３本通ると見積もる。配線不可能使用箇所を考慮しない場合には、縦方向にはレイヤＡが３本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが３本通ると見積もる。
【００４４】
また、本数計算時にはビア位置を仮定せず、確率を考慮する場合もある。この場合は、ビア配置可能位置４０６〜４０９にそれぞれ１／４の確率で発生すると仮定し、縦方向にはレイヤＡが３．５本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが３．５本通ると見積もる。
【００４５】
なお、上記実施の形態１〜４では、概略配線ステップの探索範囲を便宜的に５トラック×５トラックの小領域としたが、実際には数十トラック規模となることが多い。また、概略配線ステップでは使用可能トラック数に対する見積もり使用配線本数の大小を判定するので、小数が発生することは問題ない。
以上により、実際のレイアウト時にも概略配線時の見積もり通り配線可能となる。
【００４６】
【発明の効果】
以上のように、この発明によれば、概略配線ステップにおいて、第１ステップが半導体チップ上に配置された機能ブロックの配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定し、第２ステップがある探索単位ごとに使用配線トラック数をカウントし、第３ステップが第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断するように構成したので、概略配線ステップにおいて精度良く配線経路を見積もることが可能となり、概略配線時に配線可能と判断したレイアウトが詳細配線時に配線不能になるといった事態が防止できる効果がある。さらに、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確になり設計制御精度が向上する効果がある。
【００４７】
この発明によれば、概略配線ステップにおいて、第１ステップが半導体チップ上に配置された機能ブロックの配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定し、第２ステップがある探索単位ごとに使用配線トラック数をカウントし、第３ステップが第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断するように構成したので、概略配線ステップにおいて精度良く配線経路を見積もることが可能となり、概略配線時に配線可能と判断したレイアウトが詳細配線時に配線不能になるといった事態が防止できる効果がある。さらに、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確になり設計制御精度が向上する効果がある。
【００４８】
この発明によれば、概略配線ステップにおいて、第１ステップが半導体チップ上に配置された機能ブロックの配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定し、第２ステップがビアの形状を考慮し、ある探索単位ごとにこのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントし、第３ステップが第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断するように構成したので、概略配線ステップにおいて精度良く配線経路を見積もることが可能となり、概略配線時に配線可能と判断したレイアウトが詳細配線時に配線不能になるといった事態が防止できる効果がある。さらに、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確になり設計制御精度が向上する効果がある。
【００４９】
この発明によれば、概略配線ステップにおいて、第１ステップが半導体チップ上に配置された機能ブロックの配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定し、第２ステップが、ある探索単位ごとに複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントし、第３ステップが第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断するように構成したので、概略配線ステップにおいて精度良く配線経路を見積もることが可能となり、概略配線時に配線可能と判断したレイアウトが詳細配線時に配線不能になるといった事態が防止できる効果がある。さらに、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確になり設計制御精度が向上する効果がある。
【００５０】
この発明によれば、第２ステップは、複数のビア配置可能位置のうちの複数のビア配置を仮定するか、または、それらの発生確率を考慮することにより使用配線トラック数をカウントするように構成したので、上記のように、詳細配線時の配線不能防止効果と設計精度向上効果がより具体的に実現できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体集積回路の自動配置配線方法の概略配線結果を示す配線図（ａ）と、ビア形状（ｂ）を例示したものである。
【図２】図１の半導体集積回路の自動配置配線方法による概略配線ステップのフローチャートである。
【図３】この発明の実施の形態２による半導体集積回路の自動配置配線方法の概略配線結果を示す配線図である。
【図４】この発明の実施の形態３による半導体集積回路の自動配置配線方法の概略配線結果を示す配線図である。
【図５】この発明の実施の形態４による半導体集積回路の自動配置配線方法の概略配線結果を示す配線図である。
【図６】従来の半導体集積回路の自動配置配線方法における概略配線結果を示す配線図である。
【図７】従来の半導体集積回路の自動配置配線方法における詳細配線結果を示す配線図である。
【図８】図６の半導体集積回路の自動配置配線方法による概略配線ステップのフローチャートである。
【符号の説明】
１０１，１０３，２０１，２０３，３０１，３０３，４０１，４０３，６０１，６０２，６０４ 第１配線、１０２，１０４，２０２，２０４，３０２，３０４，４０２，４０４，６０３，６０５，６０６ 第２配線、１０５，２０５，３０５，４０５，６０７ ビア、１０６，３０６，６０８ ビア形状、１０７，１０８，２１０，２１１，３０７，３０８，４１０，４１１ 配線格子点、２０６〜２０９，４０６〜４０９ ビア配置可能位置、１０９，２１２，３０９，４１２，６０９ 垂直配線トラック、１１０，２１３，３１０，４１３，６１０ 水平配線トラック、Ｘ，Ｙ 使用不能配線格子点。
【発明の属する技術分野】
この発明は半導体回路設計における半導体集積回路の自動配置配線方法に関するものである。
【０００２】
【従来の技術】
図６（ａ）は従来の半導体集積回路の自動配置配線方法による概略配線ステップの結果を示す配線図、図６（ｂ）はビア（ＶＩＡ）形状を例示したものであり、図７は詳細配線ステップの結果を示す配線図である。図において、６０１〜６０６は概略配線ステップの結果の配線であって、６０１，６０２，６０４はレイヤＡによる第１配線、６０３，６０５，６０６はレイヤＢによる第２配線であり、６０７は第１配線６０４と第２配線６０３を接続するビアである。また、６０８はパターンが十字形のビア形状であり、６０９が垂直配線トラック、そして６１０が水平配線トラックである。このビア形状６０８は概略配線ステップ前に予めゲートやフリップフロップなどの他の機能ブロックとともにライブラリとして準備されているものである。なお、図６（ａ）では、探索単位を便宜的に５トラック×５トラックの小さい領域としてある。
【０００３】
このような半導体集積回路のレイアウトとは、ライブラリに準備されている機能ブロックを用いて記述された論理回路図および半導体チップの形状が与えられたとき、ライブラリにある各機能ブロックの配線に関する情報を利用しながら、チップ全体の配線に関するアートワークデータを生成することであるが、これを誤りなく短期間に行えるような自動レイアウトシステムが提案され実用に供せられている。
【０００４】
この自動レイアウトシステムは図示しないが、取り扱う回路規模の増大に対処してレイアウト問題全体を単純化するため、通常、配置ステップ、概略配線ステップ、詳細配線ステップという３つのステップに分割してこの順番で自動配置配線フローを取り扱っている。
【０００５】
次に動作について図８の概略配線ステップにおけるフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、先ずテクノロジーファイルを作成し、配置ステップにおいてレイアウトパターンなどを含むライブラリを作成して、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行っておき、配置まで終了した設計情報を含む配置結果をデータベースなどにファイルしておく。
【０００６】
そして、ファイルされている配置結果（ステップＳＴ５０１）に基づいて、概略配線経路を決定し（ステップＳＴ５０２）、ある探索単位ごとに使用配線本数を見積もる（ステップＳＴ５０３）。ここでは、ビア形状まで考慮してはいない。なお、ステップＳＴ５０２とステップＳＴ５０３は概略配線機能をなすもので同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ステップＳＴ５０４）。
【０００７】
ここで、配線可能であると判断した場合には概略配線ステップのフローは終了し、不可能であると判断した場合には、ステップＳＴ５０２とステップＳＴ５０３を再度実施する。２回目以降のステップＳＴ５０２とステップＳＴ５０３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。また、ステップＳＴ５０４においては、実行時間など他の条件によっても概略配線ステップを終了することもありうる。
【０００８】
しかしながら、従来例では、概略配線ステップにおいてビア形状やビア個数を考慮しなかったため、次の詳細配線ステップの結果では、図７に示すように、ビア６０７の配置により使用不能となった配線格子点（後述の配線格子点１０７，１０８などを参照）を通るべき第１配線６０２および第２配線６０５は配線できなくなっていた。
【０００９】
【発明が解決しようとする課題】
従来の半導体集積回路の自動配置配線方法は以上のように構成されているので、自動配置配線において、配線見積りを行う概略配線ステップ時にビア形状を考慮しなかったため、実際にレイアウトを行う詳細配線ステップ時に、サイズの大きいビアを使用してビアを配置する場合には、隣りの配線トラックが使用できなくなるといった配線不能が生じたり、概略配線ステップでは配線できると見積ってみたにも関わらず、概略配線ステップ時に行った配線見積り経路とは全く違う経路のレイアウトが完成してしまうといった課題があった。このような配線不能の場合にはＬＳＩが動作せず、また、配線経路が違う場合にはタイミング等の制御が困難になるなどの不具合となっていた。
【００１０】
この発明は上記のような課題を解決するためになされたもので、配線見積り時に高速性を維持したまま、配線経路を精度良く見積もることができる半導体集積回路の自動配置配線方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る半導体集積回路の自動配置配線方法は、ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある探索単位ごとに使用配線トラック数をカウントする第２ステップと、第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えたものである。
【００１２】
この発明に係る半導体集積回路の自動配置配線方法は、ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある探索単位ごとに使用配線トラック数をカウントする第２ステップと、第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えたものである。
【００１３】
この発明に係る半導体集積回路の自動配置配線方法は、ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある検索単位ごとにビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントする第２ステップと、第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えたものである。
【００１４】
この発明に係る半導体集積回路の自動配置配線方法は、ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある探索単位ごとに複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントする第２ステップと、第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えたものである。
【００１５】
第２ステップは複数のビア配置可能位置のうちの複数のビア配置を仮定するか、または、それらの発生確率を考慮することにより使用配線トラック数をカウントするものである。
【００１６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１（ａ）はこの発明の実施の形態１による半導体集積回路の自動配置配線方法の概略配線ステップの結果を示す配線図、図１（ｂ）はビア（ＶＩＡ）形状を例示したものである。図において、１０１〜１０４は概略配線結果の配線であって、１０１，１０３はレイヤＡによる第１配線、１０２，１０４はレイヤＢによる第２配線であり、１０５は第２配線１０２と第１配線１０３を接続するレイヤＡとレイヤＢの接続点としてのビア、１０６はパターンが十字形をしたビア形状、１０７，１０８は配線格子点、１０９は垂直配線トラック、１１０は水平配線トラックである。このビア形状１０６は概略配線ステップ前に予めゲートやフリップフロップなどの他の機能ブロックとともにライブラリとして準備されているものである。なお、図１（ａ）では、探索単位を５トラック×５トラックの小領域としてある。
【００１７】
この実施の形態１では、概略配線機能時にビア形状を考慮し、ビア配置した場合に隣りの配線トラックがデザインルール的に使用できなくなることを考慮する。すなわち、ビア１０５を配置した際に、隣りの配線トラックに配線ができないような場合には、このトラックは配線には使えないという情報を与え、概略配線経路を決定するものである。
【００１８】
図１によれば、Ｘ，Ｙがビアを配置する方向を仮定し使用不可能となった配線格子点を示すものでそれぞれ配線格子点１０７，１０８に対応するものである。
この配線格子点Ｘは第１配線１０１，１０３のレイヤＡが使用できないことを示し、一方配線格子点Ｙは第２配線１０２，１０４のレイヤＢが使用できないことを示す。
【００１９】
なお、当該自動配置配線方法に使用する自動レイアウトシステムは図示しないが、通常、配置ステップ、概略配線ステップ、詳細配線ステップという３つのステップに分割してこの順番で自動配置配線フローを取り扱う。
【００２０】
次に動作について図２の概略配線ステップにおけるフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、先ずテクノロジーファイルを作成し、配置ステップにおいてレイアウトパターンなどを含むライブラリを作成し、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行い、配置まで終了した設計情報を含む配置結果をデータベースなどにファイルしておく。
【００２１】
そして、ファイルされている配置結果（ステップＳＴ１）に基づいて、ビア形状を考慮しながら、概略配線経路を決定し（ステップＳＴ２）、ある探索単位ごとに使用すべき配線トラックの使用数をカウントしその使用配線本数を見積もる（ステップＳＴ３）。また、ステップＳＴ２とステップＳＴ３は合わせて概略配線機能をなし同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ステップＳＴ４）。ここで、配線可能であると判断した場合には概略配線は終了し、不可能であると判断した場合には、ステップＳＴ２とステップＳＴ３を再度実施する。そして、２回目以降のステップＳＴ２とステップＳＴ３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。なお、ステップＳＴ４においては、実行時間など他の条件によって概略配線ステップを終了することもありうる。
【００２２】
上述の概略配線機能について具体的に述べると、ビア１０５を配置する際にビア形状１０６を考慮するものであるが、隣りの配線トラックに配線ができないような場合には、隣りの配線トラックには使用不可能の情報を与えることにより概略配線経路を決定する。すなわち、図１（ａ）では、使用不能となった配線格子点Ｘ，Ｙが存在するために、概略配線はそれらよりも第１配線１０１に対しては、１つ左の垂直配線トラック１０９に、第２配線１０４に対しては１つ下の水平配線トラック１１０に割り当てる。これにより、実際のレイアウト時にも概略配線ステップ時の見積もり通りの配線が可能となる。
【００２３】
以上のように、この実施の形態１によれば、ステップＳＴ２では、ビア形状を考慮し、ビアを配置した際には隣りの配線トラックに配線ができないという情報を与えて概略配線経路を決定するので、実際のレイアウト時には配線できない配線格子点をこの時点で排除でき、これにより、概略配線ステップ時に配線可能と判断したレイアウトが詳細配線ステップ時にも実現可能となる。したがって、配線見積もり時に高速性を維持したまま、配線経路を精度良く見積もることができる効果が得られる。
また、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確に制御できるという効果も得られる。
【００２４】
実施の形態２．
図３はこの発明の実施の形態２による半導体集積回路の自動配置配線方法の概略配線ステップの結果を示す配線図であり、図において、２０１〜２０４は概略配線ステップの結果の配線であって、２０１，２０３はレイヤＡによる第１配線、２０２，２０４はレイヤＢによる第２配線であり、２０５は第２配線２０２と第１配線２０３を接続するビア、２０６，２０７，２０８，２０９はビア配置可能位置、２１０，２１１は配線格子点、２１２は垂直配線トラック、２１３は水平配線トラックである。また、Ｘ，Ｙはビアを配置する方向を仮定し使用不可能となった配線格子点を示す。ここで、ビア配置可能位置２０６，２０７，２０８，２０９は、レイヤ間接続点としてのビア２０５の上下左右に隣接して置かれるもので、格子間に位置する。
【００２５】
この実施の形態２では、概略配線機能時に複数のビアを配置することを考慮し、ビア配置した場合に隣りの配線トラックがデザインルール的に使用できなくなることを考慮する。すなわち、ビアを複数配置した際に、隣りの配線トラックに配線ができないような場合には、このトラックは配線には使えないという情報を与え、概略配線経路を決定するものである。この際、ビアを複数置ける箇所があるので、排他的に１つだけ配線トラックが使用できない複数の使用禁止情報を用いる。
【００２６】
次に動作について図２の概略配線ステップのフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、テクノロジーファイルを作成し、配置ステップにおいてレイアウトパターンなどを含むライブラリを作成し、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行い、配置まで終了した設計情報の配置結果をデータベースなどにファイルしておく。
【００２７】
そして、ファイルされている配置結果（ステップＳＴ１）に基づいて、レイヤ間の接続点としてのビア２０５回りのビア配置個数を考慮し、隣接する複数のビア配置を考慮しながら概略配線経路を決定し（ステップＳＴ２）、ある探索単位ごとに使用すべき配線トラックの使用数を計算し使用配線本数を見積もる（ステップＳＴ３）。また、ステップＳＴ２とステップＳＴ３は概略配線機能をなし同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ステップＳＴ４）。ここで、配線可能であると判断した場合には概略配線は終了し、不可能であると判断した場合には、ステップＳＴ２とステップＳＴ３を再度実施する。２回目以降のステップＳＴ２とステップＳＴ３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。なお、ステップＳＴ４においては、実行時間などの他の条件によって概略配線ステップを終了することもありうる。
【００２８】
上述の概略配線機能について具体的に述べると、例えば、ビア２０５を配置する際にビアを２つ置くことを仮定しており、ビア２０５以外の仮定されたビア配置を、もしも４箇所のビア配置可能位置２０６，２０７，２０８，２０９のうちビア配置可能位置２０６と仮定した場合には配線格子点２１０が使用不能となり、一方、ビア配置可能位置２０７と仮定した場合には配線格子点２１１が使用不能となる。また、配線格子点２１０または２１１が存在するために、当該概略配線ステップでは、第１配線２０１を１つ左の垂直配線トラックに、第２配線２０４を１つ下の水平配線トラックに割り当てている。
【００２９】
実際の概略配線ステップではビアを２つ置く場合、ビア２０５以外にはビア配置位置を１箇所に置くもので、ビア配置可能位置２０６と仮定した場合にのみ第１配線２０１が、ビア配置可能位置２０７と仮定した場合にのみ第２配線２０４がビアの隣りのトラックから１トラック分離れたトラックに見積もられることになる。図３では、便宜的に、両者を離した位置に配線したものを示している。これにより、実際のレイアウト時にも概略配線ステップ時の見積もり通りに配線が可能となる。
【００３０】
以上のように、この実施の形態２によれば、ステップＳＴ２の概略配線経路を決定する際に、複数のビア配置を考慮すなわち仮定するので、実際のレイアウト時には配線できない配線格子点をこの時点で排除でき、これにより、概略配線ステップ時に配線可能と判断したレイアウトが詳細配線ステップ時にも実現可能となる。したがって、配線見積もり時に高速性を維持したまま、配線経路を精度良く見積もることができる効果が得られる。
また、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確に制御できるという効果も得られる。
【００３１】
実施の形態３．
図４（ａ）はこの発明の実施の形態３による半導体集積回路の自動配置配線方法の概略配線ステップの結果を示す配線図、図４（ｂ）はビア形状を例示したものである。図において、３０１〜３０４は概略配線ステップの結果の配線であって、３０１，３０３はレイヤＡによる第１配線、３０２，３０４はレイヤＢによる第２配線であり、３０５は第２配線３０２と第１配線３０３を接続するビア、３０６はパターンが十字形をしたビア形状、３０７，３０８は配線格子点、３０９は垂直配線トラック、３１０は水平配線トラックである。
【００３２】
また、Ｘ，Ｙはビアを配置する方向を仮定し使用不能となった配線格子点を示すものでそれぞれ配線格子点３０７，３０８に対応するものである。この配線格子点Ｘは第１配線３０１，３０３のレイヤＡが使用できないことを示し、一方配線格子点Ｙは第２配線３０２，３０４のレイヤＢが使用できないことを示す。
【００３３】
この実施の形態３では、概略配線機能時にビア形状を考慮し、ビア配置した場合に隣りの配線トラックがデザインルール的に使用できなくなることを考慮する。すなわち、概略配線時にある探索単位ごとにレイヤ別配線予定本数を算出する際、ビアの形状を考慮し、隣りのトラックが使用できなくなるビアを使用して配線レイヤを変更する場合には、配線使用数を配線不能トラック分増加させるものである。
【００３４】
次に動作について図２の概略配線ステップのフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、先ずテクノロジーファイルを作成し、配置ステップにおいて、次に、レイアウトパターンなどを含むライブラリを作成し、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行い、配置まで終了した設計情報の配置結果をデータベースなどにファイルしておく。
【００３５】
そして、ファイルされている配置結果（ステップＳＴ１）に基づいて、ビア形状を考慮しながら、概略配線経路を決定し（ステップＳＴ２）、ある探索単位ごとに使用すべき配線トラックの使用数を計算し使用配線本数を見積もる（ステップＳＴ３）。また、ステップＳＴ２とステップＳＴ３は概略配線機能をなし同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ステップＳＴ４）。ここで、配線可能であると判断した場合には概略配線は終了し、不可能であると判断した場合には、ステップＳＴ２とステップＳＴ３を再度実施する。そして、２回目以降のステップＳＴ２とステップＳＴ３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。なお、ステップＳＴ４においては、実行時間など他の条件によって概略配線ステップを終了することもありうる。
【００３６】
上述の概略配線機能について具体的に述べると、図４（ａ）のような５トラック×５トラックの小領域の探索単位を用いて、使用可能配線トラックおよび使用配線本数見積もりを計算する。この際、上記のように、十字形パターンのビア形状による配線不可能使用箇所を考慮した結果、縦方向にはレイヤＡが４本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが４本と見積もる。一方、従来のように配線不可能使用箇所を考慮しない場合には、縦方向にはレイヤＡが３本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが３本通ると見積もることになるが、この場合、詳細配線ステップの終了後では配線不能が生じたり、配線経路と全く違う経路のレイアウトとなる（図６，図７参照）。したがって、ビア形状による配線不可能使用箇所を考慮することにより、実際のレイアウト時にも概略配線ステップ時の見積もり通りの配線が可能となる。
【００３７】
以上のように、この実施の形態３によれば、概略配線機能において、配線トラック使用数を計算する際に、ビア形状を考慮し、ビア配置による配線不可能使用箇所を考慮して当該使用数を計算するので、概略配線ステップ時に配線可能と判断したレイアウトが詳細配線ステップ時にも実現可能となる。したがって、配線見積もり時に高速性を維持したまま、配線経路を精度良く見積もることができる効果が得られる。
また、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確に制御できるという効果も得られる。
【００３８】
実施の形態４．
図５はこの発明の実施の形態４による半導体集積回路の自動配置配線方法の概略配線ステップの結果を示す配線図であり、図において、４０１〜４０４は概略配線ステップの結果の配線であって、４０１，４０３はレイヤＡによる第１配線、４０２，４０４はレイヤＢによる第２配線であり、４０５は第２配線４０２と第１配線４０３を接続するビア、４０６，４０７，４０８，４０９はビア配置可能位置、４１０，４１１は配線格子点、４１２は垂直配線トラック、４１３は水平配線トラックである。また、Ｘ，Ｙはビアを配置する方向を仮定し使用不能となった配線格子点を示すものでそれぞれ配線格子点４１０，４１１に対応するものである。
【００３９】
この実施の形態４では、概略配線機能時に複数のビアを配置することを考慮し、ビア配置した場合に隣りの配線トラックがデザインルール的に使用できなくなることを考慮する。すなわち、概略配線時にある探索単位ごとにレイヤ別配線予定本数を算出する際、ビアの複数配置する配置位置可能性を考慮し、隣りのトラックが使用できなくなるビアを使用して配線レイヤを変更する場合には、配線使用数を配線不能トラック分増加させるものである。
【００４０】
次に動作について図２の概略配線ステップのフローチャートとともに説明する。
ここで、概略配線ステップを行う前に、先ずテクノロジーファイルを作成し、配置ステップにおいて、次に、レイアウトパターンなどを含むライブラリを作成し、これからゲート回路、フリップフロップなどの論理接続情報の読み込みを行い、これにより半導体チップ上に機能ブロックの配置を行い、配置まで終了した設計情報の配置結果をデータベースなどにファイルしておく。
【００４１】
そして、ファイルされている配置結果（ステップＳＴ１）に基づいて、複数のビアを配置することを考慮しながら、概略配線経路を決定し（ステップＳＴ２）、やはり複数のビアを配置することを考慮しながら、ある探索単位ごとに使用すべき配線トラックの使用数を計算し使用配線本数を見積もる（ステップＳＴ３）。また、ステップＳＴ２とステップＳＴ３は概略配線機能をなし同時または順番に行われる。そして、その結果が配線可能かどうかを検証する（ＳＴ４）。ここで、配線可能であると判断した場合には概略配線は終了し、不可能であると判断した場合には、ステップＳＴ２とステップＳＴ３を再度実施する。そして、２回目以降のステップＳＴ２とステップＳＴ３においてはそれまでの概略配線ステップの結果に基づき、改善を実施する。なお、ステップＳＴ４においては、実行時間など他の条件によって概略配線ステップを終了することもありうる。
【００４２】
上述の概略配線機能について具体的に述べると、ビアを２つ置くことを仮定している。上述のように４箇所のビア配置可能位置４０６〜４０９があるが、そのうちビア配置可能位置４０６と仮定した場合には、配線格子点４１０が使用不能となり、一方、ビア配置可能位置４０７と仮定した場合には配線格子点４１１が使用不可能となる。
【００４３】
また、ステップＳＴ３にて、ある探索単位で使用可能配線トラック数および使用配線本数見積もりを計算する。この際にビアによる配線不可能使用箇所を考慮した結果、ここではビアをビア配置可能位置４０６の位置に置くと仮定すると、縦方向にはレイヤＡが４本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが３本通ると見積もる。配線不可能使用箇所を考慮しない場合には、縦方向にはレイヤＡが３本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが３本通ると見積もる。
【００４４】
また、本数計算時にはビア位置を仮定せず、確率を考慮する場合もある。この場合は、ビア配置可能位置４０６〜４０９にそれぞれ１／４の確率で発生すると仮定し、縦方向にはレイヤＡが３．５本、レイヤＢが５本、横方向にはレイヤＡが５本、レイヤＢが３．５本通ると見積もる。
【００４５】
なお、上記実施の形態１〜４では、概略配線ステップの探索範囲を便宜的に５トラック×５トラックの小領域としたが、実際には数十トラック規模となることが多い。また、概略配線ステップでは使用可能トラック数に対する見積もり使用配線本数の大小を判定するので、小数が発生することは問題ない。
以上により、実際のレイアウト時にも概略配線時の見積もり通り配線可能となる。
【００４６】
【発明の効果】
以上のように、この発明によれば、概略配線ステップにおいて、第１ステップが半導体チップ上に配置された機能ブロックの配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定し、第２ステップがある探索単位ごとに使用配線トラック数をカウントし、第３ステップが第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断するように構成したので、概略配線ステップにおいて精度良く配線経路を見積もることが可能となり、概略配線時に配線可能と判断したレイアウトが詳細配線時に配線不能になるといった事態が防止できる効果がある。さらに、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確になり設計制御精度が向上する効果がある。
【００４７】
この発明によれば、概略配線ステップにおいて、第１ステップが半導体チップ上に配置された機能ブロックの配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定し、第２ステップがある探索単位ごとに使用配線トラック数をカウントし、第３ステップが第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断するように構成したので、概略配線ステップにおいて精度良く配線経路を見積もることが可能となり、概略配線時に配線可能と判断したレイアウトが詳細配線時に配線不能になるといった事態が防止できる効果がある。さらに、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確になり設計制御精度が向上する効果がある。
【００４８】
この発明によれば、概略配線ステップにおいて、第１ステップが半導体チップ上に配置された機能ブロックの配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定し、第２ステップがビアの形状を考慮し、ある探索単位ごとにこのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントし、第３ステップが第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断するように構成したので、概略配線ステップにおいて精度良く配線経路を見積もることが可能となり、概略配線時に配線可能と判断したレイアウトが詳細配線時に配線不能になるといった事態が防止できる効果がある。さらに、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確になり設計制御精度が向上する効果がある。
【００４９】
この発明によれば、概略配線ステップにおいて、第１ステップが半導体チップ上に配置された機能ブロックの配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定し、第２ステップが、ある探索単位ごとに複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントし、第３ステップが第１ステップの概略配線経路の決定結果と第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断するように構成したので、概略配線ステップにおいて精度良く配線経路を見積もることが可能となり、概略配線時に配線可能と判断したレイアウトが詳細配線時に配線不能になるといった事態が防止できる効果がある。さらに、配線経路の見積もり精度が高いため、タイミングや消費電力などの見積もりも正確になり設計制御精度が向上する効果がある。
【００５０】
この発明によれば、第２ステップは、複数のビア配置可能位置のうちの複数のビア配置を仮定するか、または、それらの発生確率を考慮することにより使用配線トラック数をカウントするように構成したので、上記のように、詳細配線時の配線不能防止効果と設計精度向上効果がより具体的に実現できる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１による半導体集積回路の自動配置配線方法の概略配線結果を示す配線図（ａ）と、ビア形状（ｂ）を例示したものである。
【図２】図１の半導体集積回路の自動配置配線方法による概略配線ステップのフローチャートである。
【図３】この発明の実施の形態２による半導体集積回路の自動配置配線方法の概略配線結果を示す配線図である。
【図４】この発明の実施の形態３による半導体集積回路の自動配置配線方法の概略配線結果を示す配線図である。
【図５】この発明の実施の形態４による半導体集積回路の自動配置配線方法の概略配線結果を示す配線図である。
【図６】従来の半導体集積回路の自動配置配線方法における概略配線結果を示す配線図である。
【図７】従来の半導体集積回路の自動配置配線方法における詳細配線結果を示す配線図である。
【図８】図６の半導体集積回路の自動配置配線方法による概略配線ステップのフローチャートである。
【符号の説明】
１０１，１０３，２０１，２０３，３０１，３０３，４０１，４０３，６０１，６０２，６０４ 第１配線、１０２，１０４，２０２，２０４，３０２，３０４，４０２，４０４，６０３，６０５，６０６ 第２配線、１０５，２０５，３０５，４０５，６０７ ビア、１０６，３０６，６０８ ビア形状、１０７，１０８，２１０，２１１，３０７，３０８，４１０，４１１ 配線格子点、２０６〜２０９，４０６〜４０９ ビア配置可能位置、１０９，２１２，３０９，４１２，６０９ 垂直配線トラック、１１０，２１３，３１０，４１３，６１０ 水平配線トラック、Ｘ，Ｙ 使用不能配線格子点。
Claims (5)
- ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある探索単位ごとに使用配線トラック数をカウントする第２ステップと、上記第１ステップの概略配線経路の決定結果と上記第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えた半導体集積回路の自動配置配線方法。
- ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある探索単位ごとに使用配線トラック数をカウントする第２ステップと、上記第１ステップの概略配線経路の決定結果と上記第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えた半導体集積回路の自動配置配線方法。
- ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点におけるビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある検索単位ごとに上記ビアの形状を考慮し、このビア配置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントする第２ステップと、上記第１ステップの概略配線経路の決定結果と上記第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えた半導体集積回路の自動配置配線方法。
- ライブラリに含まれる機能ブロックを半導体チップ上に配置した配置結果に基づき、レイヤ間接続点における複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラックに配線しないように概略配線経路を決定する第１ステップと、ある検索単位ごとに上記複数のビア配置可能位置を考慮し、これらのビア配置可能位置により使用不可能となる配線格子点が存在する配線トラック分増加させるように使用配線トラック数をカウントする第２ステップと、上記第１ステップの概略配線経路の決定結果と上記第２ステップの使用配線トラック数のカウント結果を検証し配線可能かどうかを判断する第３ステップとを有する概略配線ステップを備えた半導体集積回路の自動配置配線方法。
- 第２ステップは前記複数のビア配置可能位置のうち複数のビア配置を仮定するか、または、それらの発生確率を考慮することにより使用配線トラック数をカウントすることを特徴とする請求項２または請求項４記載の半導体集積回路の自動配置配線方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089334A JP4587520B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体集積回路の自動配置配線方法 |
| US09/649,203 US6505333B1 (en) | 2000-03-28 | 2000-08-28 | Automatic placement and routing of semiconductor integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089334A JP4587520B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体集積回路の自動配置配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274254A JP2001274254A (ja) | 2001-10-05 |
| JP4587520B2 true JP4587520B2 (ja) | 2010-11-24 |
Family
ID=18605104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089334A Expired - Fee Related JP4587520B2 (ja) | 2000-03-28 | 2000-03-28 | 半導体集積回路の自動配置配線方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6505333B1 (ja) |
| JP (1) | JP4587520B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312414A (ja) * | 2001-04-13 | 2002-10-25 | Toshiba Corp | 半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法 |
| JP2005115785A (ja) * | 2003-10-09 | 2005-04-28 | Nec Electronics Corp | 半導体装置の配線方法、半導体装置の製造方法及び半導体装置 |
| US7448012B1 (en) | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| JP2007149061A (ja) * | 2005-10-31 | 2007-06-14 | Seiko Epson Corp | レイアウトシステムおよびレイアウトプログラム、並びにレイアウト方法 |
| US7725850B2 (en) * | 2007-07-30 | 2010-05-25 | International Business Machines Corporation | Methods for design rule checking with abstracted via obstructions |
| US9251299B1 (en) | 2013-06-28 | 2016-02-02 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs |
| US8984465B1 (en) | 2013-06-28 | 2015-03-17 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for automatically assigning track patterns to regions for physical implementation of an electronic design |
| US9117052B1 (en) | 2012-04-12 | 2015-08-25 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns |
| US9003349B1 (en) | 2013-06-28 | 2015-04-07 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks |
| US8935649B1 (en) | 2012-08-31 | 2015-01-13 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for routing an electronic design using spacetiles |
| US9183343B1 (en) | 2012-08-31 | 2015-11-10 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
| US9075932B1 (en) | 2012-08-31 | 2015-07-07 | Candence Design Systems, Inc. | Methods and systems for routing an electronic design using spacetiles |
| US9213793B1 (en) * | 2012-08-31 | 2015-12-15 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks |
| US9104830B1 (en) | 2013-06-28 | 2015-08-11 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design |
| US9817941B2 (en) | 2012-12-04 | 2017-11-14 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs |
| US8762909B1 (en) | 2013-03-12 | 2014-06-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for automatic timing-based register placement and register location adjustment in an integrated circuit (IC) |
| US9165103B1 (en) | 2013-06-28 | 2015-10-20 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs |
| CN113113388B (zh) * | 2021-04-09 | 2023-04-07 | 颀中科技（苏州）有限公司 | 一种晶圆再布线双重验证结构、制造方法及验证方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474454A (ja) * | 1990-07-17 | 1992-03-09 | Fujitsu Ltd | 半導体装置の配線方法 |
| JPH08204016A (ja) * | 1995-01-27 | 1996-08-09 | Mitsubishi Electric Corp | 自動配置配線方法，その装置及び半導体集積回路 |
| JPH1091673A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 配線混雑見積方法及びそれを利用した半導体集積回路設計システム |
| JPH10294373A (ja) * | 1997-04-17 | 1998-11-04 | Hitachi Ltd | 自動配線方法 |
| JPH11238083A (ja) * | 1998-02-24 | 1999-08-31 | Fujitsu Ltd | 自動配線装置およびその自動配線プログラムを記憶した記憶媒体 |
| JP2000311944A (ja) * | 1999-04-26 | 2000-11-07 | Nec Corp | 半導体装置の配線設計方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567175A (ja) | 1991-09-06 | 1993-03-19 | Fujitsu Ltd | 多層配線板の配線装置 |
| JPH0645442A (ja) | 1992-03-25 | 1994-02-18 | Nec Corp | Ｌｓｉの配線設計方式 |
| US5793643A (en) * | 1996-04-30 | 1998-08-11 | Avant| Corporation | Method for handling variable width wires in a grid-based channel router |
| JP3063828B2 (ja) * | 1997-03-27 | 2000-07-12 | 日本電気株式会社 | 集積回路の自動概略配線方法 |
| US6037547A (en) * | 1997-12-03 | 2000-03-14 | Advanced Micro Devices, Inc. | Via configuration with decreased pitch and/or increased routing space |
-
2000
- 2000-03-28 JP JP2000089334A patent/JP4587520B2/ja not_active Expired - Fee Related
- 2000-08-28 US US09/649,203 patent/US6505333B1/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474454A (ja) * | 1990-07-17 | 1992-03-09 | Fujitsu Ltd | 半導体装置の配線方法 |
| JPH08204016A (ja) * | 1995-01-27 | 1996-08-09 | Mitsubishi Electric Corp | 自動配置配線方法，その装置及び半導体集積回路 |
| JPH1091673A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 配線混雑見積方法及びそれを利用した半導体集積回路設計システム |
| JPH10294373A (ja) * | 1997-04-17 | 1998-11-04 | Hitachi Ltd | 自動配線方法 |
| JPH11238083A (ja) * | 1998-02-24 | 1999-08-31 | Fujitsu Ltd | 自動配線装置およびその自動配線プログラムを記憶した記憶媒体 |
| JP2000311944A (ja) * | 1999-04-26 | 2000-11-07 | Nec Corp | 半導体装置の配線設計方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6505333B1 (en) | 2003-01-07 |
| JP2001274254A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4587520B2 (ja) | 半導体集積回路の自動配置配線方法 | |
| US8769467B2 (en) | Method and system for utilizing hard and preferred rules for C-routing of electronic designs | |
| US7989849B2 (en) | Apparatuses and methods for efficient power rail structures for cell libraries | |
| US8234615B2 (en) | Constraint programming based method for bus-aware macro-block pin placement in a hierarchical integrated circuit layout | |
| JP3063828B2 (ja) | 集積回路の自動概略配線方法 | |
| TWI472938B (zh) | 在積體電路的電力網路中自動降低堆疊通孔的方法 | |
| US6725439B1 (en) | Method of automated design and checking for ESD robustness | |
| US10831972B2 (en) | Capacity model for global routing | |
| WO2021227371A1 (zh) | 一种提升芯片硬宏供电可靠性的方法 | |
| US9213793B1 (en) | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks | |
| JP5533119B2 (ja) | レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム | |
| US9183343B1 (en) | Methods, systems, and articles of manufacture for implementing high current carrying interconnects in electronic designs | |
| TWI718245B (zh) | 積體電路、製造其的電腦實施方法以及定義其的標準元件 | |
| US8910107B1 (en) | Methods, systems, and articles of manufacture for generating multi-layer local maximal orthogonal routing paths in fractured space | |
| JP2005235804A (ja) | 半導体装置の設計方法及びプログラム | |
| JP2008310527A (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計方法 | |
| Liu et al. | Substrate topological routing for high-density packages | |
| JP2000057175A (ja) | 半導体集積回路装置の自動配線方式 | |
| US11900041B2 (en) | Via coloring methods and systems | |
| JP2010097972A (ja) | 半導体集積回路のレイアウト装置及びレイアウト方法 | |
| JP2004272496A (ja) | 半導体集積回路のレイアウト装置 | |
| JP2002164435A (ja) | レイアウト設計方法 | |
| Ferguson | Turning up the yield | |
| JPH1117015A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH06216249A (ja) | Ｉｃチップ自動レイアウト設計システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060721 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090827 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |