JP5533119B2 - レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム - Google Patents
レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム Download PDFInfo
- Publication number
- JP5533119B2 JP5533119B2 JP2010069329A JP2010069329A JP5533119B2 JP 5533119 B2 JP5533119 B2 JP 5533119B2 JP 2010069329 A JP2010069329 A JP 2010069329A JP 2010069329 A JP2010069329 A JP 2010069329A JP 5533119 B2 JP5533119 B2 JP 5533119B2
- Authority
- JP
- Japan
- Prior art keywords
- lower module
- wiring
- layout
- module
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図2は、実施例に係るレイアウト処理の全体フローの一態様について、そのフローの概要を示した図である。本発明は、図2に係るレイアウト処理のフローでのみ使用されるものではなく、他のフローにおいても適用し得るが、説明の便宜上、図2の全体フローを用いて、以下、実施例を説明する。なお、図2のフローで示されるレイアウト処理を行なう前提として、レイアウトを行なう対象となる回路は、階層レイアウトを行なうことを考慮した論理階層を有し、そのレイアウト対象の回路についての論理設計は完了しているものとする。
図3は、複数個所に配置された同じ下位モジュール近傍の配線情報を下位モジュールのレイアウト用のデータベースに落とし込む、すなわち下位モジュール近傍の配線情報を追加する処理の説明図である。図3(A)に示す上位モジュール21は、モジュールAを内容とする、インスタンスがA1とA2の2つの下位モジュール31及び32を有する。
ところで、階層レイアウトを行なう場合、複数の下位モジュールを並べて配置するような場合があるが、その際、無駄なスペースを作らないように、下位モジュールどうしの間をほとんど間隔を空けずに隣接させて配置したい場合がある。そのような場合、隣り合う下位モジュール内部のモジュール境界枠付近の配線どうしが影響を及ぼしあう場合がある。
CHIP20内の全ての下位モジュール31〜34について、各下位モジュール近傍の配線情報の抽出が完了すると、次に、各インスタンス(A1〜A4)において抽出した上位階層の配線情報を1つの下位モジュールのレイアウト用データベースに落としこむ。ここでは、例えば、インスタンスがA3の下位モジュール33のレイアウト用データベースに着目して、他のインスタンス(A1,A2,A4)の下位モジュール31、32、34の配置箇所近傍の上位階層の配線情報を下位モジュール33のレイアウト用データベースに落としこむ場合を考える。
ところで、下位モジュールの取り扱いに関して、レイアウト済みの下位モジュール内部の配線層の変更を禁止するハードマクロとして下位モジュールを使用するだけでなく、レイアウト済みの下位モジュールを、下位モジュール内部の配線変更等を許容するソフトマクロとして使用する場合もある。下位モジュールをソフトマクロとして使用する場合、下位モジュール内部で使用している配線層と同じ配線層を用いて上位階層の配線を引く場合がある。このような場合、下位モジュールの配線レイアウトをする際に、上位階層にある配線を認識していないと、下位モジュール内の配線と上位階層の配線とのショート等が発生し得る。
具体的な処理方法としては、下位モジュールに落とし込まれた上位階層の配線情報の内、下位モジュールの端子に接続される配線情報については、その上位階層におけるネット名に、接続される下位モジュールの端子名を付加する。上位階層でのネット名に下位モジュールの端子名を付加することで、下位モジュールのレイアウト設計時に、落とし込まれた上位階層の配線が下位モジュールの端子と接続される配線であるか否かの判定を行なうことができる。例えば、端子PinCに接続される上位階層の配線NetAについては、“ネット名+区切り文字+端子名”となるように、ネット名“NetA.PinC”を付して、下位モジュールのレイアウト用データベースへ落とし込む。この例では区切り文字を“.”としている。このようなネット名とすることで、下位モジュールのレイアウト用データベースを用いたレイアウト設計において、区切り文字で区切られたネット名の最後の部分が端子名を含むか否かを判定することにより、端子と接続される上位階層の配線であるか否かを判定することが可能となる。
前述の通り、下位モジュールのレイアウト用データベースに落とし込まれた上位階層の配線情報は、上位階層の配線を考慮したレイアウトを行なうためのものである。従って、下位モジュールのレイアウト設計時には、落とし込まれた上位階層の配線情報は、配線禁止情報として取り扱われる。そして、レイアウト検証時には、下位モジュールのレイアウト用データベースに落とし込まれた上位階層の配線とレイアウト対象の下位モジュール内部の配線との間で、所定のレイアウト設計ルールを満たすか否かについての検証を行なう。すなわち、下位モジュールのレイアウト用データベースに落とし込まれた上位階層の配線とレイアウト対象の下位モジュール内部の配線との間で、デザインルール等を満たしているか、ショートしている箇所がないか、あるいはクロストークノイズの問題は生じないか等についての検証がなされる。下位モジュールのレイアウト検証において、落とし込まれた上位階層の配線どうしのレイアウトチェックは行なわない。
このように下位モジュールの端子に接続される上位階層の配線情報を処理することにより、従来、下位モジュールのレイアウト検証時に検出できなかった、端子上での上位配線とのショート検出等が可能となる。また、下位モジュールのレイアウト検証の段階で、上位階層の配線をも含めた形でレイアウト検証することが可能となる。同一の下位モジュールが複数個所で使用されている場合には、複数個所における下位モジュール近傍の上位階層の配線状況を考慮して、下位モジュールのレイアウト設計及びレイアウト検証がなされる。さらに、前述の通り、レイアウト対象の下位モジュールに隣接する下位モジュール内部の配線も考慮してレイアウトを行なうことができるので、従来、上位階層でのレイアウト検証でしか発見できなかった下位モジュール内の配線どうしの問題も事前に発見し、対処することができる。
実施例に係るレイアウト設計装置の構成、及び、レイアウト処理の詳細について、以下、図8〜16を用いて説明する。
図9は、実施例に係るレイアウト処理の中で、下位モジュールの配線禁止領域の設定を行なう処理以降のレイアウト処理(図2におけるS104〜S106)のフローの概略図を示した図である。
図10は、図9におけるS124の下位モジュール境界データ抽出処理の詳細を説明する図である。図10の各処理(S140〜148)では、下位モジュール内部のモジュール境界近傍の配線情報の抽出等を行なう。以下、各処理の内容について具体的に説明する。
図10のS141で下位抽出枠の設定処理が完了すると、下位モジュール内の全ての配線層について、下位抽出枠と下位モジュールの外形枠で挟まれた領域に含まれる配線情報の抽出を行なう。具体的には、図10のS142とS147とで挟まれた処理ループ(ループ2)において、下位モジュールの配線層毎に、下位モジュール内の全ての配線情報について、下位抽出枠と下位モジュールの外形枠で挟まれた領域に含まれるか否かを判定し、この領域に含まれる配線情報の抽出を行なう。
全ての下位モジュールについて、その下位モジュール内のモジュール境界近傍の配線情報の抽出処理(図10のS140〜S148)が終わると、下位モジュールの種類毎に、その下位モジュールの周辺あるいは下位モジュール上の上位階層の配線情報を抽出する。同じ種類の下位モジュールが複数個所で使用されている場合には、全ての箇所における、下位モジュール近傍の上位階層の配線情報を抽出する。その際、図10のS146で保存された下位モジュール内の抽出配線情報についても、上位階層に存在する配線情報であるものとして取り扱う。そのようにすることで、着目する下位モジュールに他の下位モジュールが隣接している場合等においても、隣接する下位モジュール内部のモジュール境界近傍の配線情報の抽出が可能となる。
図11は、下位モジュールへの上位階層の配線データの落とし込みを行なう処理の内容を示した図である。図11の処理では、まず、S150とS162の処理ループ(ループ1)で、上位階層に配置されている下位モジュールの種類毎に、順次、下位モジュールを選択する。そして、S151とS161の処理ループ(ループ2)で、S150で選択された下位モジュールが用いられた全ての箇所のインスタンス毎に、順次、特定のインスタンスに着目する。S151で着目したインスタンス毎に、その下位モジュールの外側の周辺領域を画定するための所定の抽出枠の算出を行なう(S152)。
図11のS158において、下位モジュールの端子に接続される上位階層の配線情報については(S157 Yes)、その配線のネット名に下位モジュールの端子名を付加して、下位モジュールのレイアウト用データベースに情報を追加する(S159)。下位モジュールの端子に接続されていない上位階層の配線情報については(S157 No)、S158を経由せずに、そのままS159にて、下位モジュールのレイアウト用データベースに情報を追加する。
全ての下位モジュールに対して、図11に示された下位モジュールへのデータ落とし込み処理、すなわち、図9におけるS125の処理が行なわれた後は、S125で落とし込まれた上位階層の配線情報を考慮して、下位モジュールのレイアウト詳細設計を行なう。図9のフローにおいては、S126とS128で囲まれたループ1の処理により、全ての下位モジュールについて、S127による下位モジュールのレイアウト詳細設計が行なわれる。
図12は、実施例に係る下位モジュール処理の内容を示した図である。下位モジュール処理のフローにおいては、まずレイアウト対象となる下位モジュールのレイアウト用データベース及びネットリストの読み込みを行なう(S170、S171)。そして、下位モジュールのレイアウト処理で必要となるライブラリやデザインルールの読み込みを行なう(S172、S173)。尚、下位モジュールのレイアウト処理で必要となるこれらの各データが、これ以前の処理、例えば、図9におけるS120〜S123等で読み込まれている場合には、図12におけるS170〜S173の処理は省略してもよい。
図9におけるS126〜S128での下位モジュールのレイアウト詳細設計が完了すると、今度は、各下位モジュールを含む上位モジュールのレイアウトを行なう。その際、レイアウト設計が完了した各下位モジュール内部の境界近傍の配線状況を考慮して上位モジュールのレイアウト設計を行なうことが望ましい。従って、図9におけるS129では、レイアウト設計完了後の各下位モジュール内部のモジュール境界の配線情報の抽出を行なう。この抽出処理の詳細については、図10で説明した処理内容と同様の処理となるので、ここでは説明を省略する。
以上に述べたように、本発明では、階層レイアウト設計において、下位モジュールの境界付近の上位階層や隣接下位モジュールの配線状況を考慮してレイアウト設計を行なうことができる。そのため、下位モジュールの周囲にリング状の配線禁止領域を設けるといった処理が不要となり、高密度な実装が可能となる。また、下位モジュールのレイアウト設計時に上位階層や隣接するモジュール内部の配線も考慮してレイアウトの実装設計をすることが可能となる。その際、下位モジュールが複数個所で使用されている場合には、複数個所における下位モジュール近傍の上位階層や隣接モジュール内の配線状況を考慮した下位モジュールのレイアウト設計が可能となる。
11 CPU
12 メモリ
13 入力装置インターフェース
14 出力装置インターフェース
15 ネットワークインターフェース
16 記憶装置
17 ネットワーク上の記憶装置
18 バス
20〜27 上位モジュール
30〜41 下位モジュール
50 ライブラリ読み込み部
51 デザインルール読み込み部
52 ネットリスト読み込み部
53 データベース
54 下位階層境界認識部
55 上位階層境界認識部
56 ネット固有化部
57 座標変換部
58 下位データ保存部
59 制御部
70〜72 回路情報、ライブラリ、プログラム等の各情報
Claims (11)
- 複数階層を有する半導体集積回路のレイアウト設計を行なうレイアウト設計装置であって、
上位モジュール内の複数個所で使用される下位モジュールについて、前記下位モジュールが配置された各配置箇所近傍の上位階層の配線情報を抽出し、
前記抽出した複数個所における上位階層の配線情報に基づいて、前記下位モジュールのレイアウト設計を行なうためのデータであるレイアウト用データベースに、配線処理を禁止する特定の領域である配線禁止領域を設定し、前記下位モジュールのレイアウト設計を行ない、
前記抽出した複数個所における上位階層の配線情報は、
前記上位モジュールに含まれる各前記下位モジュールから、前記下位モジュールの内部における、下位モジュール境界近傍の下位モジュールの配線情報を抽出し、
前記抽出した前記下位モジュールの内部における、下位モジュール境界近傍の下位モジュールの配線情報を暫定的に前記上位階層の配線情報にマージし、前記下位モジュールの内部における、下位モジュール境界近傍の下位モジュールの配線情報をマージした上位階層の配線情報から、レイアウト対象の下位モジュールが配置される各配置箇所近傍の上位階層の配線情報を抽出することにより得られることを特徴とするレイアウト設計装置。
- 前記下位モジュール内部における、下位モジュール境界近傍の下位モジュールの配線情報を抽出する際に、
前記下位モジュールのモジュール境界枠よりも内側の領域であって、下位モジュールの配線層に存在する配線どうしの間隔として必要な配線間距離の中で最大の配線間距離である下位階層最大スペーシングの分だけ下位モジュールの境界枠から内側の領域に含まれる下位モジュールの配線情報を前記下位モジュール内部のモジュール境界近傍の配線情報として抽出することを特徴とする請求項1に記載のレイアウト設計装置。
- 前記下位モジュールが配置された各配置箇所近傍の上位階層の配線情報を抽出する際に、
前記下位モジュールの上位階層の各配線層に存在する配線どうしの間隔として必要な配線間距離の中で最大の配線間距離である上位階層最大スペーシングの分だけ、下位モジュールの境界枠から外側の位置を囲む枠から内側の領域に含まれる上位階層の配線情報を、前記下位モジュール近傍の上位階層の配線情報として抽出することを特徴とする請求項1乃至2のいずれかに記載のレイアウト設計装置。
- レイアウト対象の下位モジュールの端子に接続される上位階層の配線情報が示す配線を、前記端子に接続される下位モジュール内部の配線情報と接続された配線として取り扱って、前記下位モジュールのレイアウト検証を行なうことを特徴とする請求項1乃至3のいずれかに記載のレイアウト設計装置。
- レイアウト対象の下位モジュールの端子に接続されない当該下位モジュール近傍の上位階層の配線情報を、前記下位モジュール内部の配線であると取り扱って、前記下位モジュールのレイアウト検証を行なうことを特徴とする請求項1乃至3のいずれかに記載のレイアウト設計装置。
- 前記レイアウト対象の下位モジュールのレイアウト検証において、前記下位モジュール内の配線どうしが所定のレイアウト設計ルールを満たすか否かを検証する際に、合わせて、前記下位モジュール内部の配線であると取り扱われた上位階層の配線情報と前記下位モジュール内部の配線とが所定のレイアウト設計ルールを満たすか否かを検証することを特徴とする請求項4又は5記載のレイアウト設計装置。
- 前記レイアウト対象の下位モジュールのレイアウト検証において、前記下位モジュール内部の配線であると取り扱われた上位階層の配線情報どうしではレイアウト検証を行なわないことを特徴とする請求項4乃至6のいずれかに記載のレイアウト設計装置。
- 前記下位モジュールのレイアウト処理を行なった後に、レイアウト処理後の下位モジュール内部のモジュール境界近傍の配線情報を抽出し、抽出した配線情報を上位階層のレイアウト設計における配線禁止領域として設定して、上位階層のレイアウト設計を行なうことを特徴とする請求項1乃至7のいずれかに記載のレイアウト設計装置。
- 複数階層を有する半導体集積回路のレイアウト設計を行うレイアウト設計方法であって、
上位モジュール内の複数個所で使用される下位モジュールについて、前記下位モジュールが配置された各配置箇所近傍の上位階層の配線情報を抽出する上位配線情報抽出ステップと、
前記上位配線情報抽出ステップにより抽出した複数個所における上位階層の配線情報に基づいて、前記下位モジュールのレイアウトを行なうためのデータであるレイアウト用データベースに、配線処理を禁止する特定の領域である配線禁止領域を設定する配線禁止領域設定ステップと、
前記配線禁止領域設定ステップにより設定された配線禁止領域を用いて、前記下位モジュールのレイアウトを行なう下位モジュールレイアウト処理ステップと、を備え、
前記抽出した複数個所における上位階層の配線情報は、
前記上位モジュールに含まれる各前記下位モジュールから、前記下位モジュールの内部における、下位モジュール境界近傍の下位モジュールの配線情報を抽出し、
前記抽出した前記下位モジュールの内部における、下位モジュール境界近傍の下位モジュールの配線情報を暫定的に前記上位階層の配線情報にマージし、前記下位モジュールの内部における、下位モジュール境界近傍の下位モジュールの配線情報をマージした上位階層の配線情報から、レイアウト対象の下位モジュールが配置される各配置箇所近傍の上位階層の配線情報を抽出することにより得られることを特徴とするレイアウト設計方法。
- 前記下位モジュールレイアウト処理ステップにより前記下位モジュールのレイアウトを行なった後に、前記抽出した上位階層の配線情報を、レイアウト後の当該下位モジュール内部の配線であるとして取り扱って、当該下位モジュールのレイアウト結果が所定のレイアウト設計ルールを満たすか否かを検証するレイアウト検証を行なうことを特徴とする請求項9に記載のレイアウト設計方法。
- 複数階層を有する半導体集積回路のレイアウト設計を行なうレイアウト設計プログラムであって、
上位モジュール内の複数個所で使用される下位モジュールについて、前記下位モジュールが配置された各配置箇所近傍の上位階層の配線情報を抽出する上位配線情報抽出ステップと、
前記上位配線情報抽出ステップにより抽出した複数個所における上位階層の配線情報に基づいて、前記下位モジュールのレイアウトを行なうためのデータであるレイアウト用データベースに、配線処理を禁止する特定の領域である配線禁止領域を設定する配線禁止領域設定ステップと、
前記配線禁止領域設定ステップにより設定された配線禁止領域を用いて、前記下位モジュールのレイアウトを行なう下位モジュールレイアウト処理ステップとをコンピュータに行なわせ、
前記抽出した複数個所における上位階層の配線情報は、
前記上位モジュールに含まれる各前記下位モジュールから、前記下位モジュールの内部における、下位モジュール境界近傍の下位モジュールの配線情報を抽出し、
前記抽出した前記下位モジュールの内部における、下位モジュール境界近傍の下位モジュールの配線情報を暫定的に前記上位階層の配線情報にマージし、前記下位モジュールの内部における、下位モジュール境界近傍の下位モジュールの配線情報をマージした上位階層の配線情報から、レイアウト対象の下位モジュールが配置される各配置箇所近傍の上位階層の配線情報を抽出することにより得られることを特徴とするレイアウト設計プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069329A JP5533119B2 (ja) | 2010-03-25 | 2010-03-25 | レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム |
US12/947,331 US20110239178A1 (en) | 2010-03-25 | 2010-11-16 | Layout design apparatus, layout design method, and computer readable medium having a layout design program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069329A JP5533119B2 (ja) | 2010-03-25 | 2010-03-25 | レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011203906A JP2011203906A (ja) | 2011-10-13 |
JP5533119B2 true JP5533119B2 (ja) | 2014-06-25 |
Family
ID=44657807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069329A Expired - Fee Related JP5533119B2 (ja) | 2010-03-25 | 2010-03-25 | レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110239178A1 (ja) |
JP (1) | JP5533119B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5510280B2 (ja) * | 2010-11-12 | 2014-06-04 | 富士通株式会社 | 設計支援装置、設計支援方法および設計支援プログラム |
US9372953B1 (en) * | 2014-09-24 | 2016-06-21 | Xilinx, Inc. | Increasing operating frequency of circuit designs using dynamically modified timing constraints |
WO2017200706A1 (en) * | 2016-05-17 | 2017-11-23 | Google Llc | Systems and methods for automatic determination of layout constraints |
US10685164B1 (en) * | 2019-01-03 | 2020-06-16 | Cadence Design Systems, Inc. | Circuit design routing based on parallel run length rules |
US11200364B2 (en) * | 2019-09-25 | 2021-12-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Method and associated system for circuit design |
CN113312770A (zh) * | 2021-05-31 | 2021-08-27 | Tcl华星光电技术有限公司 | 显示面板设计方法及装置、电子设备 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05181934A (ja) * | 1991-12-10 | 1993-07-23 | Fujitsu Ltd | 半導体装置のレイアウトデータ検証方法 |
JPH06125007A (ja) * | 1992-10-12 | 1994-05-06 | Fujitsu Ltd | 半導体装置のレイアウトデータ検証方法 |
JPH07114582A (ja) * | 1993-10-18 | 1995-05-02 | Mitsubishi Denki Semiconductor Software Kk | レイアウトパターン検証装置 |
JPH08129576A (ja) * | 1994-11-01 | 1996-05-21 | Matsushita Electric Ind Co Ltd | 半導体装置のマスクレイアウト設計方法 |
JPH09129738A (ja) * | 1995-10-30 | 1997-05-16 | Hitachi Ltd | 配線配置設計方法 |
JP2000194743A (ja) * | 1998-12-28 | 2000-07-14 | Nec Ic Microcomput Syst Ltd | 階層レイアウトパタ―ン検証装置 |
US6543043B1 (en) * | 2000-06-01 | 2003-04-01 | Cadence Design Systems, Inc. | Inter-region constraint-based router for use in electronic design automation |
US6857116B1 (en) * | 2000-11-15 | 2005-02-15 | Reshape, Inc. | Optimization of abutted-pin hierarchical physical design |
US7103863B2 (en) * | 2001-06-08 | 2006-09-05 | Magma Design Automation, Inc. | Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system |
US6594805B1 (en) * | 2001-11-13 | 2003-07-15 | Lsi Logic Corporation | Integrated design system and method for reducing and avoiding crosstalk |
US6886140B2 (en) * | 2002-01-17 | 2005-04-26 | Micron Technology, Inc. | Fast algorithm to extract flat information from hierarchical netlists |
US20050076319A1 (en) * | 2003-10-03 | 2005-04-07 | Chow Shau-Lim Stan | Pin assignment in block-based integrated circuit design methodologies |
JP2005235804A (ja) * | 2004-02-17 | 2005-09-02 | Nec Electronics Corp | 半導体装置の設計方法及びプログラム |
US7216317B2 (en) * | 2004-04-05 | 2007-05-08 | Synopsys, Inc. | Hierarchical signal integrity analysis using interface logic models |
JP4480484B2 (ja) * | 2004-06-28 | 2010-06-16 | パナソニック株式会社 | 半導体集積回路の階層化レイアウト設計方法 |
US7313776B2 (en) * | 2005-06-28 | 2007-12-25 | Synopsys, Inc. | Method and apparatus for routing an integrated circuit |
US7962886B1 (en) * | 2006-12-08 | 2011-06-14 | Cadence Design Systems, Inc. | Method and system for generating design constraints |
JP5148144B2 (ja) * | 2007-03-22 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 配線配置方法 |
US7921399B2 (en) * | 2008-02-18 | 2011-04-05 | International Business Machines Corporation | Method for simplifying tie net modeling for router performance |
US8219944B2 (en) * | 2008-06-24 | 2012-07-10 | Cadence Design Systems, Inc. | Method and system performing block-level RC extraction |
-
2010
- 2010-03-25 JP JP2010069329A patent/JP5533119B2/ja not_active Expired - Fee Related
- 2010-11-16 US US12/947,331 patent/US20110239178A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20110239178A1 (en) | 2011-09-29 |
JP2011203906A (ja) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11132488B2 (en) | Method of modifying cell, system for modifying cell and global connection routing method | |
JP5533119B2 (ja) | レイアウト設計装置、レイアウト設計方法、及びレイアウト設計プログラム | |
US9613175B2 (en) | Method, computer system and computer-readable storage medium for creating a layout of an integrated circuit | |
US10049175B1 (en) | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns | |
JP2007265179A (ja) | レイアウト検証方法、レイアウト検証装置 | |
US8775979B2 (en) | Failure analysis using design rules | |
US20170116367A1 (en) | Electromigration-aware integrated circuit design methods and systems | |
JP4587520B2 (ja) | 半導体集積回路の自動配置配線方法 | |
JP4141322B2 (ja) | 半導体集積回路の自動配線方法及び半導体集積回路の設計のプログラム | |
US20130263074A1 (en) | Analog Rule Check Waiver | |
JP4993742B2 (ja) | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 | |
US8713507B1 (en) | Method and apparatus for efficiently inserting fills in an integrated circuit layout | |
US20190384885A1 (en) | Integrated circuit (ic) design systems and methods using single-pin imaginary devices | |
US8789005B1 (en) | Method and apparatus for efficiently processing an integrated circuit layout | |
US7353479B2 (en) | Method for placing probing pad and computer readable recording medium for storing program thereof | |
JP6316311B2 (ja) | パターンベースの電源グランド(pg)ルーティングおよびビア生成 | |
JP2005235804A (ja) | 半導体装置の設計方法及びプログラム | |
JP4668974B2 (ja) | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム | |
US11288433B2 (en) | Power grid layout techniques | |
JP5663380B2 (ja) | レイアウト検証装置及びレイアウト検証方法 | |
US11126770B2 (en) | Method of semiconductor integrated circuit, circuit design system, and non-transitory computer-readable medium | |
JP2009302179A (ja) | 半導体集積回路のレイアウトシステム及び方法 | |
JP6051548B2 (ja) | 自動配置配線装置および自動配置配線方法 | |
JP2009086880A (ja) | レイアウト検証プログラム、およびレイアウト検証方法 | |
US10509888B1 (en) | System and method for forming integrated device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5533119 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
LAPS | Cancellation because of no payment of annual fees |