JP4993742B2 - 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 - Google Patents

Description

この発明は、プリント基板のレイアウトを評価する技術に関するものであり、特にプリント基板上の配線を流れる電流のリターン経路を幾何学的に算出する技術に関するものである。

電子回路の動作周波数が高速化するとともに、回路に流れる電流が引き起こす電磁放射への対策が重要となって来ている。

プリント基板からの電磁放射を抑制するには、リターン電流の経路（以下、リターン経路とよぶ）の確保が重要となる。一般に、電磁放射を小さくするには、信号経路と、リターン経路とで構成されるループの面積を小さくするほうがよい。

そこで、通常は、リターン電流が流れる電源プレーンやグランドプレーン(以下では、これらを、単にプレーンと記す)等を、ベタ面として信号線の直上もしくは直下に設ける。高周波信号であるリターン電流は信号線の直上もしくは直下を流れる性質を有するため、このように設計することで、ループ面積をなるべく小さくできる。

しかし、ベタ面にスリットがある場合や、リターン経路用のビアが信号用ビアの付近に存在しない場合は、リターン経路の迂回路が大きくなり、ループ面積が大きくなる。したがって、回路から放射される電磁波も大きくなる。

従来、リターン経路を評価する際には、電磁界解析により、リターン経路を算出する方法や、リターン電流が流れる信号の直下または直上のプレーン層において、信号直下にスリットがないかをチェックする方法が用いられていた。しかし、前者の方法では解析時間を要する上に、解析結果から人の手でどのようなリターン電流経路となっているかを追っていく必要がある。また、後者の方法は、簡易的な評価であり、リターン経路が迂回する箇所を見つける事は可能だが、リターン経路が全体としてどの程度迂回しているのか判断することが難しい。そのため、実際に設計に問題があるか否かは、スリットが存在する箇所ごとに設計者の手で判断する必要があった。

これらの方法に対し、特開２００３−１９６３４０号公報(特許文献１)に記載の発明はリターン経路を幾何学的に算出する。すなわち、幅を拡大した信号線とグランドパターンとが重なる領域の連続性を判断し、連続である場合は、重なり領域内でリターン経路を求め、連続でない場合は、迂回経路を求める。このように算出したリターン経路と信号線とを比較する事により、設計の良否を判定している。
特開２００３−１９６３４０号公報

しかし、特許文献１に示されているリターン経路の計算方法では、リターン経路を正しく評価できない場合がある。特許文献１に示されているリターン経路の計算方法は、信号線とグランドの重なりから経路を評価するものである、したがって、例えば、多層基板において、信号層から離れた層に、信号線と重なるグランドがあれば、信号から離れたグランドプレーンをリターン経路として評価してしまう。リターン電流は、信号の直下あるいは直上を流れる性質を持つため、この評価は正しくない。

本発明は、上述の問題を解決するためになされたものであって、信号線のリターン経路を正しく算出する基板評価装置を提供することを課題とする。

１つの局面に係る本願発明は、プリント基板の設計の良否を評価する基板評価装置であって、プリント基板の部品の配置に関するレイアウト情報を記憶する記憶装置と、プリント基板の配線の中から、評価対象となる評価配線を決定する決定部と、レイアウト情報に基づいて、評価配線の所定の形状の特徴に対応する信号ノードを、評価配線に沿った番号を付けて抽出するノード抽出部とを備え、評価配線を流れる電流の特性と、信号ノードの位置と、レイアウト情報とに基づいて、各信号ノードに対して、評価配線のリターン経路が通過する可能性のある１つまたは複数のリターンノード候補を、信号ノードに付された番号を付けて抽出する候補抽出部と、各候補を番号順に結んだ経路の長さを算出し、長さが最短となる経路をリターン経路として抽出する経路抽出部とを備える。

好ましくは、評価配線の位置およびレイアウト情報に基づいて、リターン経路が通過する可能性のあるリターンプレーンを抽出するプレーン抽出部をさらに備え、ノード抽出部は、評価配線と接続された集積回路の外部端子を信号ノードとして抽出し、候補抽出部は、信号ノードが集積回路である場合、集積回路の電源端子および接地端子をリターンノード候補として抽出する。

さらに好ましくは、ノード抽出部は、評価配線上のビアを信号ノードとして抽出し、候補抽出部は、信号ノードが評価配線上のビアの場合は、信号ノードから定められた距離内にあり、かつ、リターンプレーンと接続されているビアをリターンノード候補として抽出する。

さらに好ましくは、ノード抽出部は、評価配線のプリント基板の配線層内における所定の形状の特徴に対応する特徴点を信号ノードとして抽出し、信号ノードが特徴点である場合、層内における面内位置が信号ノードと同じリターンプレーン上の点をリターンノード候補として抽出する。

さらに好ましくは、候補抽出部は、信号ノードが外部端子の場合は、面内位置が信号ノードと同じリターンプレーン上の点をさらにリターンノード候補として抽出する。

さらに好ましくは、ノード抽出部は、リターンプレーンの外周あるいはリターンプレーン上のスリットの周に含まれる点と面内位置が同じ評価配線上の点を特徴点として抽出し、経路抽出部は、リターンノード候補間の経路がスリットで妨げられる場合は、スリットの外形を通る経路を抽出し、スリットの外形を通る経路のうち最短のものをリターン経路として抽出する。

さらに好ましくは、経路抽出部は、ビアに重みを与えて、経路の長さを算出する。
好ましくは、抽出されたリターン経路の形状および評価配線の形状に基づいて、設計の良否を判定する判定部をさらに備える。

さらに好ましくは、判定部は、抽出されたリターン経路の長さが、評価配線の経路の長さに比べて、設定された長さ以上長い場合に、設計が不良であると判定する。

さらに好ましくは、判定部は、抽出されたリターン経路と評価配線とに囲まれた領域の面積が、定められたしきい値以上である場合に、設計が不良であると判定する。

さらに好ましくは、判定部は、抽出されたリターン経路と評価配線とが、定められた間隔以下で定められた長さ以上平行して配線されている箇所がある場合に、レイアウトは不良であると判定する。

他の局面に係る本願発明は、コンピュータにおいて実行される、プリント基板の設計の良否を評価する基板評価方法であって、コンピュータが、プリント基板の配線の中から、評価対象となる評価配線を決定するステップと、コンピュータが、プリント基板の部品の配置に関するレイアウト情報に基づいて、評価配線の所定の形状の特徴に対応する信号ノードを、評価配線に沿った番号を付けて抽出するステップと、コンピュータが、評価配線を流れる電流の特性と、信号ノードの位置と、レイアウト情報とに基づいて、各信号ノードに対して、評価配線のリターン経路が通過する可能性のある１つまたは複数のリターンノード候補を、信号ノードに付された番号を付けて抽出するステップと、コンピュータが、各候補を番号順に結んだ経路の長さを算出し、長さが最短となる経路をリターン経路として抽出するステップとを備える。

さらに他の局面に係る本願発明は、プリント基板の設計の良否の評価をコンピュータに実行させる基板評価プログラムであって、プリント基板の配線の中から、評価対象となる評価配線を決定するステップと、プリント基板の部品の配置に関するレイアウト情報に基づいて、評価配線の所定の形状の特徴に対応する信号ノードを、評価配線に沿った番号を付けて抽出するステップと、評価配線を流れる電流の特性と、信号ノードの位置と、レイアウト情報とに基づいて、各信号ノードに対して、評価配線のリターン経路が通過する可能性のある１つまたは複数のリターンノード候補を、信号ノードに付された番号を付けて抽出するステップと、各候補を番号順に結んだ経路の長さを算出し、長さが最短となる経路をリターン経路として抽出するステップとをコンピュータに実行させる。

さらに他の局面に係る本願発明は、上述の基板評価プログラムを格納した、コンピュータ読取可能な記録媒体である。

本発明によれば、評価配線に対して、基板のレイアウト情報に基づき、評価配線が接続されている集積回路の外部端子と、評価配線上のビアと、評価配線上の特徴点とを含む信号ノードを抽出する。そして、信号ノードに対応するリターンノード候補を求め、リターンノード候補を最短で結ぶ経路をリターン経路として抽出する。その結果、信号線のリターン経路を正しく評価することができる。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部分には同一の符号を付してある。それらの名称および機能も同じである。したがってそれらについての詳細な説明は繰り返さない。

以下、図面に基づいて、本発明の実施の形態に係る基板評価装置１０について詳細に説明する。

図１は、本発明の実施の形態に係る基板評価装置１０の機能的構成を表わす機能ブロック図である。基板評価装置１０は、入力部１と、レイアウト作成部２と、記憶部３と、レイアウト評価部４と、出力部５とを備える。

入力部１は、外部からの指示を受け付ける。基板の設計者は、入力部１を用いて、基板レイアウト設計に必要な情報を入力する。レイアウト作成部２は、入力部１が受け付けた情報に基づいて、基板レイアウトを作成する。記憶部３は、作成された基板レイアウトの情報（以下、レイアウト情報とよぶ）を格納する。ここで、レイアウト情報は、作成された基板レイアウトにおける配線の形状、グランドプレーンや電源プレーンの存在する領域、ビアの位置などの基板上の構造を表わす情報を含む。また、基板上の構造については、各層における面内位置を用いて示されるものとする。ここでは、面内位置は、ＸＹ座標によって表現されるものとする。レイアウト評価部４は、記憶部３に格納されているレイアウト情報に基づいて、基板のレイアウトを評価する。出力部５は、レイアウト評価部４による評価結果を出力する。

レイアウト評価部４は、配線決定部４ａと、プレーン抽出部４ｂと、ノード抽出部４ｃと、候補抽出部４ｄと、経路抽出部４ｅと、判定部４ｆとを含む。配線決定部４ａは、レイアウト情報に基づいて、設計された基板に含まれる配線の中から、リターン経路の評価が行なわれる配線である評価配線を決定する。プレーン抽出部４ｂは、レイアウト情報に基づいて、評価配線を流れる信号電流のリターン経路が通過する可能性のあるプレーン（以下、リターンプレーンとよぶ）を抽出する。ノード抽出部４ｃは、基板レイアウトに基づいて、評価配線の信号ノードを、評価配線に沿った番号を付けて抽出する。ここで、信号ノードとは、評価配線の所定の形状の特徴に対応する箇所のことを指す。信号ノードには、配線が接続されているＩＣピンと、評価配線上にあるビアと、評価配線のうち配線層内における所定の形状の特徴に対応する特徴点とが含まれる。ノード抽出部４ｃは、例えば、配線角度の変わる箇所を特徴点として用いる。なお、ノード抽出部４ｃは、特徴点の抽出の際に、リターンプレーンに関する情報も利用することがある。このような方法で抽出される特徴点については後述する。候補抽出部４ｄは、配線を流れる電流の特徴と、信号ノードの位置と、レイアウト情報とに基づいて、各信号ノードについて、リターン経路が通過する可能性のある１つまたは複数のリターンノード候補を抽出する。また、候補抽出部４ｄは、この抽出の際、各候補に、各候補に対応する信号ノードの番号を付す。経路抽出部４ｅは、リターンノード候補を番号順に結んだ経路のうち最短のものをリターン経路として抽出する。判定部４ｆは、評価配線の経路およびリターン経路に基づいて、基板設計の良否を判定する。上に説明した各部が行なう処理の詳細については、後述する。

図２は、本発明に係る基板評価装置１０の構成をブロック図形式で表す図である。図２を参照して、基板評価装置１０の構成について説明する。

基板評価装置１０は、コンピュータ本体２０２と、表示装置としてのモニタ２０４と、入力装置としてのキーボード２１０およびマウス２１２とを備える。また、コンピュータ本体２０２と、モニタ２０４と、キーボード２１０と、マウス２１２とを互いに接続するバス２０５を備える。コンピュータ本体２０２は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２２０と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）およびＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を含むメモリ２２２と、直接アクセスメモリ装置、たとえば、ハードディスク２２４と、フレキシブルディスク（Ｆｌｅｘｉｂｌｅ Ｄｉｓｋ、以下「ＦＤ」と呼ぶ）２１６に情報を読み書きするためのＦＤドライブ２０６と、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ）２１８等の光ディスク上の情報を読み込むための光ディスクドライブ２０８と、外部とデータの授受を行なうための通信インターフェイス２２８とを含む。

ハードディスク２２４は、レイアウト情報２３０と、リターン経路を抽出するプログラム２４０と、設計の良否を判断するプログラム２５０と、リターン経路の抽出結果２６０と、設計の良否の判断結果２７０とを格納する。

演算処理装置として機能するＣＰＵ２２０は、メモリ２２２をワーキングメモリとして、上述した各プログラムに対応した処理を実行する。

上述の各プログラムは、ＣＰＵ２２０により実行されるソフトウェアである。一般的に、こうしたソフトウェアは、ＣＤ−ＲＯＭ２１８、ＦＤ２１６等の記憶媒体に格納されて流通し、光ディスクドライブ２０８またはＦＤドライブ２０６等により記憶媒体から読み取られてハードディスク２２４に一旦格納される。

また、上述のプログラムは、コンピュータ本体２０２がネットワークに接続されている場合には、ネットワーク上のサーバから読み出されるものであってもよい。このようなプログラムは、例えば、サーバから、一旦ハードディスク２２４にコピーされ、さらに、メモリ２２２中のＲＡＭに読み出されてＣＰＵ２２０により実行される。あるいは、ハードディスク２２４に格納することなくＲＡＭに直接ロードして実行される。逆に、基板評価装置１０は、通信インターフェイス２２８を介して、リターン経路の抽出およびレイアウトの評価を、外部のコンピュータに実行させ、その結果をハードディスク２２４に格納させてもよい。

なお、ＣＤ−ＲＯＭ２１８は、コンピュータ本体に対してインストールされるプログラム等の情報を記録可能な媒体であれば、他の媒体、たとえば、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）−ＲＯＭやメモリーカードなどでもよく、その場合は、コンピュータ本体２０２には、これらの媒体を読み取ることが可能なドライブ装置が設けられる。また、バス２０５には、カセット形式の磁気テープを着脱自在に装着してアクセスする磁気テープ装置が接続されていてもよい。

図２に示したコンピュータのハードウェア自体およびその動作原理は一般的なものである。したがって、本発明の機能を実現するにあたり本質的な部分は、ＦＤ２１６、ＣＤ−ＲＯＭ２１８、ハードディスク２２４等の記憶媒体に記憶されたソフトウェアである。

以下では、図３、図４に示す基板図を例として、レイアウト評価部４によって行なわれる処理について詳細に説明する。図３は基板を上面から見た図であり、図４は基板を側面からみた図である。ここでは、基板は６層基板であるものとした。各層を、図４の上側の層から、第１層、第２層、…第６層とよぶ。

ここでは、図３、図４に示す配線２３を流れる信号のリターン経路の算出について説明する。配線２３は、第１層に配置されたＩＣ２１のピン２１ａと、第６層に配置されたＩＣ２２のピン２２ａとを、ビア２４を経由して接続している。第１層にある配線２３の直下にグランドプレーン２５があり、また、第６層にある配線２３の直上にグランドプレーン２６がある。グランドプレーン２５とグランドプレーン２６とは、ビア２７およびビア２８により接続されている。また、グランドプレーン２５はビア２９を介しＩＣ２１のグランドピン２１ｂと、グランドプレーン２６はビア３０を介してＩＣ２２のグランドピン２２ｂと、それぞれ接続されている。また、グランドプレーン２５にはスリット３１が存在する。

図５を参照しつつ、リターン経路の抽出について説明する。図５はレイアウト評価部４がリターン経路の抽出に際して行なう処理を説明するためのフローチャートである。

レイアウト評価部４に含まれる配線決定部４ａは、ステップＳ４１において、レイアウト情報に基づいて、リターン経路の評価を行なう対象とする配線を抽出する。例えば、クロック／データといった配線種別、伝送する信号の周波数や立ち上がり／立ち下がり時間が設定された条件を満たす配線を抽出する。抽出に用いられる条件は、予め設定されているものであってもよいし、装置の利用者により設定されるものであってもよい。

次に、配線決定部４ａは、ステップＳ４２において、ステップＳ４１において抽出された配線の中から、評価配線を決定する。本実施においては、配線決定部４ａは、１つの配線を評価配線として選択し、選択された評価配線に対する処理終了後、順次、他の配線を選択するものとする。この処理によれば、ステップＳ４１で抽出された配線全てについて、リターン経路を求めることができる。ただし、評価配線の決定方法は、上記のものに限られない。例えば、配線決定部４ａは、設計者による配線の指示に基づいて、評価配線を決定してもよい。

以降では、評価配線として図３あるいは図４に示す配線２３が選択されたものとして、説明する。

レイアウト評価部４に含まれるプレーン抽出部４ｂは、ステップＳ４３において、評価配線を流れる信号電流のリターン経路となる可能性のあるリターンプレーンを抽出する。リターンプレーンは、プレーンと評価配線との位置関係、および、評価配線を流れる信号電流の特性によって決定される。高周波の信号電流の帰還電流は、信号電流の近くを流れる性質があるので、例えば、基板の各層において、評価配線の少なくとも一部と、ＸＹ座標が同じ点を含むプレーンを抽出し、抽出したプレーンをリターンプレーンとする。さらに、抽出する際に、信号層から離れた層のプレーンや一定面積以下のプレーンは抽出しないなど他の条件を付加してもよい。このような条件を付加することにより、後の処理量を低減することができる。特に、小さなプレーンが多数存在する場合など、抽出されるプレーンが多いと予想される場合には、このような条件の付加は有効である。

レイアウト評価部４に含まれるノード抽出部４ｃは、ステップＳ４４において、信号ノードを抽出する。抽出される信号ノードには、配線が接続されているＩＣピンと、評価配線上にあるビアと、評価配線のうち各層上にある部分の形状の特徴を表わす特徴点とが含まれる。本実施例においては、ノード抽出部４ｃは、特徴点として、配線角度の変わる箇所と、リターンプレーンの外周に含まれる点とＸＹ座標が同じ評価配線上の点と、リターンプレーン上のスリットの周に含まれる点とＸＹ座標が同じ評価配線上の点とを抽出するものとする。ただし、特徴点の選び方は、上記のものに限られない。例えば、配線上で一定間隔に並んだ点や、抵抗やコンデンサ等の部品ピンが特徴点に含まれていてもよい。本発明においてどのような特徴点を用いるかは、必要とされる評価の精度に応じて、適宜、定めればよい。また、ノード抽出部４ｃは、これらの信号ノードの抽出にあたって、配線に沿った番号を、各信号ノードに付す。

図３、図４を用いて、本実施例において抽出される信号ノードについて、より具体的に説明する。図３あるいは図４では、配線２３に接続されているＩＣピン２１ａおよびＩＣピン２２ａが、それぞれ、信号ノード３２ａ、信号ノード３２ｉとして抽出される。また、ビア２４が信号ノード３２ｆとして抽出される。さらに、スリット３１の周と配線２３とが、ＸＹ平面上で見て交わる点が、信号ノード３２ｂ、信号ノード３２ｃとして抽出される。さらに、プレーンの外周と配線２３とが、ＸＹ平面上で交わる点が、信号ノード３２ｅ、信号ノード３２ｆとして抽出される。これらの信号ノードは、配線に沿って３２ａ，３２ｂ，３２ｃ・・・３２ｉといった番号を付されて抽出される。

レイアウト評価部４に含まれる候補抽出部４ｄは、ステップＳ４５において、ステップＳ４４で抽出された各信号ノードに対し、リターン経路のノードとなる可能性があるリターンノード候補を抽出する。リターンノード候補は、１つの信号ノードにつき、１つまたは複数抽出される。

候補抽出部４ｄは、レイアウト情報を参照し、信号ノードと配線を流れる電流の特徴に基づいて定まる位置関係がある点を、リターンノード候補として抽出する。具体的には、信号ノードがＩＣピンの場合には、ＩＣの電源ピンまたはグランドピンをリターンノード候補として抽出する。電源ピンまたはグランドピンには、帰還電流が流れる可能性があるからである。また、信号ノードが評価配線上のビアの場合には、信号ノードから一定距離内にあるビアのうちリターンプレーンに接続しているビアをリターンノード候補として抽出する。さらに、信号ノードが特徴点の場合には、信号ノードとＸＹ座標が同じリターンプレーン上の点を、リターンノード候補として抽出する。帰還電流は、信号電流の近くを流れる性質があるため、帰還電流がこれらの点を通る可能性が高いからである。

図６、図７を用いて、抽出されるリターンノード候補について、より具体的に説明する。図６は、上面から見た基板図にリターンノード候補を重ねて示した図である。図７は側面から見た基板図にリターンノード候補を重ねて示した図である。図６、図７においては、リターンノード候補の位置を三角によって示している。なお、上面または側面から見て同座標にあるリターンノード候補は、分かりやすさのため、ずらして示している。

信号ノード３２ａはＩＣピン２１ａであることから、ＩＣ２１のグランドピン２１ｂが、信号ノード３２ａに対応するリターンノード候補５１ａとして抽出される。なお、他に電源ピンやグランドピンがある場合には、他のピンも同様に、信号ノード３２ａに対応するリターンノード候補として抽出される。ここで、候補抽出部４ｄは、グランドピンや電源ピンのうち、リターンプレーンに接続されていないものは、候補から省略するものとする。このことにより、後の処理を高速化できる。例えば、本実施例で示した基板の場合、ＩＣ２１が有するピンのうち、グランドピン２１ｂのみが、リターンプレーンであるグランドプレーン２５に接続されている。したがって、候補抽出部４ｄは、ＩＣ２１の電源ピンを、リターンノード候補として抽出しない。

ＩＣピン２２ａである信号ノード３２ｉについても同様の処理を行い、ＩＣ２２のグランドピン２２ｂがリターンノード候補５１ｌとして抽出される。

信号ノード３２ｆは、配線２３上のビア２４であることから、ビア２４から一定距離内にあり、リターンプレーンに接続されているビアを、リターンノード候補５１ｇ、５１ｈとして抽出する。ここでの距離は、あらかじめ設定されている、あるいは基板の設計者により設定されるものとする。

本実施例では、共通のビアが、グランドプレーン２５とグランドプレーン２６とを接続しているが、ビルドアップ基板においてなど、図８のように複数のビアを経由してリターン経路プレーン同士を接続する場合には、各ビアをリターンノード候補として抽出する。図８は、複数のビアを経由してリターン経路プレーン同士を接続する場合の一例を示す図である。図８においては、基板の第１層と第８層とがビア７１で接続されており、リターン経路を確保するために、第２層と第７層とをビア７２とビア７３とを用いて接続している。ビア７２とビア７３とが、ビア７１から一定距離内にあるならば、これらのビアが、リターンノード候補として抽出される。

信号ノード３２ｂは、ＩＣピンや配線２３上のビアとは異なることから、信号ノードと同じＸＹ座標のリターンプレーン上の点をリターンノード候補５１ｂとして抽出する。ＸＹ平面で見て、信号ノード３２ｂと同じ座標にあるリターンプレーンはグランドプレーン２５のみであるが、信号ノードと同じ座標にリターンプレーンが複数存在する場合には、それぞれのリターンプレーン上にリターンノード候補を抽出する。例えば、信号ノード３２ｅに対しては、グランドプレーン２５上のリターンノード候補５１ｅ、グランドプレーン２６上のリターンノード候補５１ｆを抽出する。他の信号ノードからも同様にして、リターンノード候補を抽出する。信号ノード３２ｃに対してリターンノード候補５１ｃ、信号ノード３２ｄに対してリターンノード候補５１ｄ、信号ノード３２ｇに対してリターンノード候補５１ｉ、５１ｊ、信号ノード３２ｈに対してリターンノード候補５１ｋが抽出される。

レイアウト評価部４に含まれる経路抽出部４ｅは、ステップＳ４６において、各リターンノード候補を番号順に接続した経路のうち、最短の経路をリターン経路として抽出する。

まず、経路抽出部４ｅは、ｉ番目の信号ノードに対応するリターンノード候補と、ｉ＋１番目の信号ノードに対応するリターンノード候補との間を最短で結ぶ経路を抽出する。

１番目の信号ノード３２ａに対応するリターンノード候補はリターンノード候補５１ａのみ、２番目の信号ノード３２ｂに対応するリターンノード候補はリターンノード候補５１ｂのみである。つまり、１番目の候補も２番目の候補も、それぞれ一つしかない。したがって、リターンノード候補５１ａとリターンノード候補５２ｂとを結んだ線分が、１番目の候補と２番目の候補とを結ぶ最短経路として抽出される。

リターンノード候補間がスリットで妨げられる場合の最短経路を求める場合には、スリットの外周を通る経路を抽出し、抽出された経路の中から最短のものを選択する。この経路の選択について図９を用いて説明する。図９は、スリットで妨げられたリターンノード候補を結ぶ経路について説明するための図である。図９に示すように、２番目の候補であるリターンノード候補５１ｂと、３番目の候補であるリターンノード候補５１ｃの間は、スリット３１で妨げられている。この場合、図９のようにスリットの外周を通る経路８１、経路８２をそれぞれ抽出する。経路８２は、経路８１より短いので、経路８２を、リターンノード候補５１ｂとリターンノード候補５１ｃ間の最短経路であるとする。このことにより、スリットがある場合のリターン経路をより正確に評価できる。なお、図１０に示すように、リターンノード候補付近に、スリット直下のプレーンと接続されたビア（図１０では、ビア９１、ビア９２）が存在する場合がある。図１０は、スリットで妨げられ、かつ、それらの周囲にビアが存在するリターンノード候補を結ぶ経路について説明するための図である。このような場合、３次元的にスリットを迂回した経路がリターン経路となりうる。そこで、この場合、より正確な評価のため、ビア９１およびビア９２を経由した経路９３も含めて最短経路を求めるのが好ましい。

なお、経路長の算出にあたっては、ビアに重みを与えてもよい。例えば、ビアの個数やビアが通過する層数に応じた一定の経路長をビアを通る経路に加算して、経路長を評価する。図１０では、単純に経路長を求めた場合には、経路８１が最短経路であるが、設定された重み付けによっては、経路８２が最短経路となることもある。

各候補間について、上述のような処理を繰り返し、すべてのｉについて、ｉ番目の候補とｉ＋１番目の候補間の最短経路を抽出し、各最短経路を結んだ経路を求める。それぞれで算出した経路を結んだ経路を、配線２３のリターン経路とする。配線２３に対して算出されるリターン経路を、図１１、図１２に示す。図１１は算出されたリターン経路１１０を上面から示した図である。図１２は、算出されたリターン経路１１０を側面から示した図である。リターン経路１１０は、リターンノード候補５１ａ、５１ｂ、５１ｃ、５１ｄ、５１ｅ、５１ｇ、５１ｊ、５１ｋ、５１ｌを最短経路で結ぶ経路となる。

なお、各信号ノードに対応するリターンノード候補間の最短経路を結んだものをリターン経路として抽出するため、リターンノード候補が複数ある場合には、経路の整合性が得られない場合が生じる。つまり、ｉ番目のリターンノード候補とｉ＋１番目のリターンノード候補との間の最短経路を与えるとして抽出されたｉ＋１番目のリターンノード候補と、ｉ＋１番目のリターンノード候補とｉ＋２番目のリターンノード候補との間の最短経路を与えるとして抽出されたｉ＋１番目のリターンノード候補が異なる場合が生じる。このような場合、ｉ＋１番目のリターンノード候補の位置においてリターン経路が途切れてしまう。

そこで、このような箇所がある場合には、ｉ番目、ｉ＋１番目、ｉ＋２番目の信号ノードに対応したリターンノード候補を結ぶ経路の中から、最短の経路を抽出する。さらに、整合性が得られない場合には、最短経路を算出する対象の信号ノード数を番号に沿って増やし、リターンノード候補をそれぞれ経由する経路中、最短の経路を抽出する。

経路の整合性が得られない基板の例、および経路の整合性が得られない場合の最短経路の算出方法について、図１３を参照しつつ、具体的に説明する。図１３は、経路の整合性が得られない基板レイアウトの一例を示す図である。図１３は、図３に示す基板において、ビア２７、ビア２８を、それぞれ、ビア２７’、ビア２８’に変更したものである。したがって、リターンノード候補５１ｇ、リターンノード候補５１ｈが、それぞれ、リターンノード候補５１ｇ’、リターンノード候補５１ｈ’に変わっている。図３に示す基板では、５番目のリターンノード候補と６番目のリターンノード候補との間の最短経路は、リターンノード候補５１ｅと、リターンノード候補５１ｇとを結ぶ線分である。また、６番目のリターンノード候補と７番目のリターンノード候補との間の最短経路は、リターンノード候補５１ｇと、リターンノード候補５１ｊとを結ぶ線分である。したがって、６番目のリターンノード候補の位置において、経路の整合性はある。しかし、図１３に示す基板では、６番目のリターンノード候補の位置において、経路の整合性が得られない。５番目のリターンノード候補と６番目のリターンノード候補との間の最短経路は、リターンノード候補５１ｅと、リターンノード候補５１ｇ’とを結ぶ線分であるのに対し、６番目のリターンノード候補と７番目のリターンノード候補との間の最短経路は、リターンノード候補５１ｈ’と、リターンノード候補５１ｊとを結ぶ線分であるからである。そこで、この場合、５１ｅ→５１ｇ’→５１ｊの経路長と、５１ｅ→５１ｈ’→５１ｊの経路長とを算出し、短い方を５番目、６番目、７番目の候補を通る最短経路とする。

ところで、図１１から分かるように、上述の方法で算出されたリターン経路１１０のうち、リターンノード候補５１ａ、５１ｂ間やリターンノード候補５１ｋ、５１ｌを結ぶリターン経路は、配線２３に沿った経路とは異なる。したがって、このリターン経路１１０は、信号線の直下(直上)を流れるリターン電流の性質を厳密には反映していない。この経路の差異は誤差として判断してもよいが、より忠実に基板のレイアウトを評価する必要がある場合には、リターンノード候補を増やせばよい。例えば、信号ノードがＩＣピンの場合には、ＩＣの電源ピンおよびグランドピンの他に、信号ノードと同座標にあるリターン経路プレーン上の点をリターンノード候補として抽出する。信号ノードと同座標にあるリターン経路プレーン上の点は、電源ピンあるいはグランドピンとは独立に扱う。すなわち、それぞれのグループから１つのリターンノード候補を選択して、リターン経路の抽出を行う。このようにして抽出されたリターン経路を図１４、図１５に示す。図１４は算出されたリターン経路１４０を上面から示した図である。また、図１５は、算出されたリターン経路１４０を側面から示した図である。図１４から分かるように、この方法で算出されたリターン経路１４０は、信号の直下(直上)を流れる。

経路抽出部４ｅは、ステップＳ４７において、ステップＳ４１において抽出された全ての配線についてリターン経路の抽出が終わったかを判定する。リターン経路が抽出されていない配線が存在する場合には（ステップＳ４７においてＮｏ）、ステップＳ４２に戻り、他の配線を選択して、ステップＳ４３からの処理を繰り返す。ステップＳ４１において抽出された全ての配線についてリターン経路の抽出が終わった場合（ステップＳ４７においてＹｅｓ）、リターン経路抽出処理を終了する。

抽出されたリターン経路は、出力部５に出力され、設計者は、出力結果を参照し、配線の設計に問題ないか判断する。

あるいは、評価配線および評価配線に対して算出されたリターン経路から設計の良否を判断する判定部４ｆを利用することにより、設計者の負担は軽減される。

判定部４ｆは、リターン経路長が元の評価配線と比較してどの程度迂回しているのか判定する。例えば、評価配線の配線長とリターン経路長を比較し、リターン経路長が評価配線の配線長よりもあらかじめ定められた一定の長さ分長い場合や、一定の倍率を超える場合に、設計にエラーがあると判定する。あるいは、単純にリターン経路長と評価配線の配線長を並べて表示し、設計者が判断する形でもよい。また、評価配線とリターン経路の比較でなく、ある信号ノード間の経路長とその間のリターン経路の経路長を比較する事により、部分的な評価も可能である。

評価配線の設計の良否を判定する別の方法として、評価配線とリターン経路とに挟まれた面積を評価してもよい。評価配線とリターン経路とに挟まれた面積が、予め定められた評価値以上の場合に設計にエラーがあると判定する。評価値は設計者等により予め設定される。評価値は、通常、評価配線の配線長により異なった値とするのが好ましい。単純に評価配線とリターン経路とに挟まれた面積を算出して表示し、面積を見て設計者が判断する形でもよい。

リターン経路の迂回の問題だけでなく、リターン電流から配線へのクロストークの有無を判定してもよい。得られたリターン経路と一定の距離内で一定長平行して配線されている配線を抽出することにより、リターン電流からのクロストークの影響が大きい箇所をエラー箇所として抽出出来る。

以上のような処理によって、リターン経路を正しく評価する事が可能となる。したがって、設計者は、効率のよい基板レイアウトの評価および修正をすることができる。

なお、本実施例においては、異なる層においてＸＹ座標が等しい点を同一座標としたが、３次元座標系など、異なる座標系においても面内の位置が等しい場合に同値であることは自明である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の実施の形態に係る基板評価装置１０の機能的構成を表わす機能ブロック図である。 本発明に係る基板評価装置１０の構成をブロック図形式で表す図である。 基板を上面から見た図である。 基板を側面からみた図である。 レイアウト評価部４がリターン経路の抽出に際して行なう処理を説明するためのフローチャートである。 上面から見た基板図にリターンノード候補を重ねて示した図である。 側面から見た基板図にリターンノード候補を重ねて示した図である。 複数のビアを経由してリターン経路プレーン同士を接続する場合の一例を示す図である。 スリットで妨げられたリターンノード候補を結ぶ経路について説明するための図である。 スリットで妨げられ、かつ、それらの周囲にビアが存在するリターンノード候補を結ぶ経路について説明するための図である。 算出されたリターン経路１１０を上面から示した図である。 算出されたリターン経路１１０を側面から示した図である。 経路の整合性が得られない基板レイアウトの一例を示す図である。 算出されたリターン経路１４０を上面から示した図である。 算出されたリターン経路１４０を側面から示した図である。

符号の説明

１ 入力部、２ レイアウト作成部、３ 記憶部、４ レイアウト評価部、４ａ 配線決定部、４ｂ プレーン抽出部、４ｃ ノード抽出部、４ｄ 候補抽出部、４ｅ 経路抽出部、４ｆ 判定部、５ 出力部、１０ 基板評価装置、２１ａ ＩＣピン、２１ｂ グランドピン、２２ａ ＩＣピン、２２ｂ グランドピン、２３ 配線、２４ ビア、２５ グランドプレーン、２６ グランドプレーン、２７〜３０ ビア、３１ スリット、３２ａ〜３２ｉ 信号ノード、５１ａ〜５１ｌ リターンノード候補、７１〜７３ ビア、８１ 経路、８２ 経路、９１ ビア、９２ ビア、９３ 経路、１１０ リターン経路、１４０ リターン経路、２０２ コンピュータ本体、２０４ モニタ、２０５ バス、２０６ ＦＤドライブ、２０８ 光ディスクドライブ、２１０ キーボード、２１２ マウス、２２２ メモリ、２２４ ハードディスク、２２８ 通信インターフェイス、２３０ レイアウト情報、２４０ リターン経路を抽出するプログラム、２５０ 設計の良否を抽出するプログラム、２６０ 抽出結果、２７０ 判断結果。

Claims (14)

1. プリント基板の設計の良否を評価する基板評価装置であって、
   前記プリント基板の部品の配置に関するレイアウト情報を記憶する記憶装置と、
   前記プリント基板の配線の中から、評価対象となる評価配線を決定する決定部と、
   前記レイアウト情報に基づいて、前記評価配線の所定の形状の特徴に対応する信号ノードを、前記評価配線に沿った番号を付けて抽出するノード抽出部とを備え、
   前記評価配線を流れる電流の特性と、前記信号ノードの位置と、前記レイアウト情報とに基づいて、各前記信号ノードに対して、前記評価配線のリターン経路が通過する可能性のある１つまたは複数のリターンノード候補を、前記信号ノードに付された番号を付けて抽出する候補抽出部と、
   各前記候補を前記番号順に結んだ経路の長さを算出し、前記長さが最短となる経路を前記リターン経路として抽出する経路抽出部とを備える、基板評価装置。
2. 前記評価配線の位置および前記レイアウト情報に基づいて、前記リターン経路が通過する可能性のあるリターンプレーンを抽出するプレーン抽出部をさらに備え、
   前記ノード抽出部は、前記評価配線と接続された集積回路の外部端子を前記信号ノードとして抽出し、
   前記候補抽出部は、前記信号ノードが前記集積回路である場合、前記集積回路の電源端子および接地端子を前記リターンノード候補として抽出する、請求項１に記載の基板評価装置。
3. 前記ノード抽出部は、前記評価配線上のビアを前記信号ノードとして抽出し、
   前記候補抽出部は、前記信号ノードが前記評価配線上のビアの場合は、前記信号ノードから定められた距離内にあり、かつ、前記リターンプレーンと接続されているビアを前記リターンノード候補として抽出する、請求項２に記載の基板評価装置。
4. 前記ノード抽出部は、前記評価配線の前記プリント基板の配線層内における所定の形状の特徴に対応する特徴点を前記信号ノードとして抽出し、
   前記信号ノードが前記特徴点である場合、前記層内における面内位置が前記信号ノードと同じ前記リターンプレーン上の点を前記リターンノード候補として抽出する、請求項２または３に記載の基板評価装置。
5. 前記候補抽出部は、前記信号ノードが前記外部端子の場合は、前記面内位置が前記信号ノードと同じ前記リターンプレーン上の点をさらに前記リターンノード候補として抽出する、請求項２から４のいずれか１項に記載の基板評価装置。
6. 前記ノード抽出部は、前記リターンプレーンの外周あるいは前記リターンプレーン上のスリットの周に含まれる点と前記面内位置が同じ前記評価配線上の点を前記特徴点として抽出し、
   前記経路抽出部は、前記リターンノード候補間の経路が前記スリットで妨げられる場合は、前記スリットの外形を通る経路を抽出し、前記スリットの外形を通る経路のうち最短のものを前記リターン経路として抽出する、請求項２から５のいずれか１項に記載の基板評価装置。
7. 前記経路抽出部は、前記ビアに重みを与えて、前記経路の長さを算出する、請求項２から６のいずれか１項に記載の基板評価装置。
8. 前記抽出されたリターン経路の形状および前記評価配線の形状に基づいて、前記設計の良否を判定する判定部をさらに備える、請求項１から７のいずれか１項に記載の基板評価装置。
9. 前記判定部は、前記抽出されたリターン経路の長さが、前記評価配線の経路の長さに比べて、設定された長さ以上長い場合に、前記設計が不良であると判定する、請求項８に記載の基板評価装置。
10. 前記判定部は、前記抽出されたリターン経路と前記評価配線とに囲まれた領域の面積が、定められたしきい値以上である場合に、前記設計が不良であると判定する、請求項８に記載の基板評価装置。
11. 前記判定部は、前記抽出されたリターン経路と前記評価配線とが、定められた間隔以下で定められた長さ以上平行して配線されている箇所がある場合に、前記レイアウトは不良であると判定する、請求項８に記載の基板評価装置。
12. コンピュータにおいて実行される、プリント基板の設計の良否を評価する基板評価方法であって、
    コンピュータが、前記プリント基板の配線の中から、評価対象となる評価配線を決定するステップと、
    コンピュータが、前記プリント基板の部品の配置に関するレイアウト情報に基づいて、前記評価配線の所定の形状の特徴に対応する信号ノードを、前記評価配線に沿った番号を付けて抽出するステップと、
    コンピュータが、前記評価配線を流れる電流の特性と、前記信号ノードの位置と、前記レイアウト情報とに基づいて、各前記信号ノードに対して、前記評価配線のリターン経路が通過する可能性のある１つまたは複数のリターンノード候補を、前記信号ノードに付された番号を付けて抽出するステップと、
    コンピュータが、各前記候補を前記番号順に結んだ経路の長さを算出し、前記長さが最短となる経路を前記リターン経路として抽出するステップとを備える、基板評価方法。
13. プリント基板の設計の良否の評価をコンピュータに実行させる基板評価プログラムであって、
    前記プリント基板の配線の中から、評価対象となる評価配線を決定するステップと、
    前記プリント基板の部品の配置に関するレイアウト情報に基づいて、前記評価配線の所定の形状の特徴に対応する信号ノードを、前記評価配線に沿った番号を付けて抽出するステップと、
    前記評価配線を流れる電流の特性と、前記信号ノードの位置と、前記レイアウト情報とに基づいて、各前記信号ノードに対して、前記評価配線のリターン経路が通過する可能性のある１つまたは複数のリターンノード候補を、前記信号ノードに付された番号を付けて抽出するステップと、
    各前記候補を前記番号順に結んだ経路の長さを算出し、前記長さが最短となる経路を前記リターン経路として抽出するステップとを前記コンピュータに実行させる、基板評価プログラム。
14. 請求項１３に記載の基板評価プログラムを格納した、コンピュータ読取可能な記録媒体。

Images