JP2007011629A - プリント配線基板のリターンパスチェックシステム - Google Patents

プリント配線基板のリターンパスチェックシステム Download PDF

Info

Publication number
JP2007011629A
JP2007011629A JP2005190738A JP2005190738A JP2007011629A JP 2007011629 A JP2007011629 A JP 2007011629A JP 2005190738 A JP2005190738 A JP 2005190738A JP 2005190738 A JP2005190738 A JP 2005190738A JP 2007011629 A JP2007011629 A JP 2007011629A
Authority
JP
Japan
Prior art keywords
information
bypass
checked
return path
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005190738A
Other languages
English (en)
Inventor
Yusuke Imaizumi
祐介 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005190738A priority Critical patent/JP2007011629A/ja
Publication of JP2007011629A publication Critical patent/JP2007011629A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】プリント配線基板の設計段階において、電磁波等の悪影響の要因となるリターンパスのバイパス経路を自動的に検出できるリターンパスチェックシステムを提供する。
【解決手段】信号層毎にチェック対象とするプレーン層を選択するプレーン層選択部101と、チェック対象のプレーン層101においてリターンパスがスリットを跨いでいる箇所を抽出する配線抽出部102と、リターンパスがスリットを跨いでいる箇所毎に、抽出範囲内のバイパスコンデンサおよびビアの情報を抽出するパスコン・ビア情報抽出部103と、抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断するバイパス経路検出部104と、判定範囲内に検出されたバイパス経路が存在するかどうかを判定するバイパス経路判定部105と、最終的に得られたバイパス経路の情報を出力する情報出力部106とを備える。
【選択図】図1

Description

本発明は、プリント配線基板のリターンパスチェックシステムに関し、特に分断されたリターンパスのバイパス経路を検出するプリント配線基板のリターンパスチェックシステムに関する。
プリント基板の回路を流れる電流は、必ず行きの信号線と帰りのリターンパスを有する。ノイズ対策という観点で見た場合、信号線とリターンパスは1対1で対応させてレイアウトするのが望ましいが、経済性やレイアウト面積効率を考えると、レイアウト本数は少ないほど良く、実際の基板では複数の信号線の共通のリターンパスとして電源層とグランド層(以下、プレーン層と記す)にベタ面(電源プレーン、グランドプレーン)を設けることが多い。
ベタ面をリターンパスとして利用する場合、高周波信号のリターン電流は可能な限り信号線の直上もしくは直下を流れる。これは信号が高周波になるほど、電流はインダクタンス成分の低い経路(高周波的にインピーダンスの低い経路)を選ぶためである。
しかし、同一層の中で複数のベタ面がレイアウトされている場合、直上下の信号層に配線された信号線がベタ面間のスリットを跨ぐように配線されるケースが出てくる。この場合、信号線のリターン電流は信号線直上もしくは直下のベタ面を最短経路で流れることができず、別の迂回路を通ることとなる。
迂回路が遠く離れていた場合、高周波電流の流れるループ長は大きくなり、その結果ループ面積も大きくなる。配線から空間に放射される電磁波は、電流のループ面積の二乗に比例して大きくなる。よって、リターンパスが途切れてしまう様な配線のレイアウトは望ましくない。
そこで、リターンパスの分断をチェックするシミュレータが開発されている(例えば、特許文献1)。また、リターンパスの分断された箇所にバイパスコンデンサやビアでバイパスを行う技術も報告されている(例えば、特許文献2および3)。
特開2000−331048号公報 特開平11−233951号公報 特開2003−163467号公報
しかし、従来の技術によると、バイパスコンデンサやビアを用いた複雑なバイパス経路のレイアウトは、設計者が目視で基板の構成をチェックし、設計しなければならないという問題点があった。また、従来の技術は、異なる信号層の部品間を流れる電流のリターンパスについては想定していない。
従って、本発明の目的は、プリント配線基板の設計段階において、電磁波等の悪影響の要因となるリターンパスのバイパス経路を自動的に検出できるリターンパスチェックシステムを提供することにある。
本発明は、上記目的を達成するため、プリント基板構成情報に基づいて、信号層毎にチェック対象とするプレーン層を選択するプレーン層選択部と、対象となる信号層およびそのチェック対象となるプレーン層のレイアウト情報に基づいて、チェック対象のプレーン層においてリターンパスがスリットを跨いでいる箇所を抽出する配線抽出部と、抽出範囲情報に基づいて、リターンパスがスリットを跨いでいる箇所毎に、抽出範囲内のバイパスコンデンサおよびビアの情報を抽出するパスコン・ビア情報抽出部と、抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断するバイパス経路検出部と、判定範囲情報に基づいて、判定範囲内に検出されたバイパス経路が存在するかどうかを判定するバイパス経路判定部と、最終的に得られたバイパス経路の情報を出力する情報出力部とを備えたリターンパスチェックシステムを提供する。
また、本発明は、上記目的を達成するため、プリント基板構成情報に基づいて、信号層毎にチェック対象とするプレーン層を選択する第1の工程と、対象となる信号層およびそのチェック対象となるプレーン層のレイアウト情報に基づいて、チェック対象のプレーン層においてリターンパスがスリットを跨いでいる箇所を抽出する第2の工程と、抽出範囲を指定し、リターンパスがスリットを跨いでいる箇所毎に、抽出範囲内のバイパスコンデンサおよびビアの情報を抽出する第3の工程と、抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断する第4の工程と、判定範囲を指定し、判定範囲内に検出されたバイパス経路が存在するかどうかを判定する第5の工程とを含むリターンパスチェック方法を提供する。
また、本発明は、上記目的を達成するため、プリント基板構成情報に基づいて、信号層毎にチェック対象とするプレーン層を選択する第1の工程と、対象となる信号層およびそのチェック対象となるプレーン層のレイアウト情報に基づいて、チェック対象のプレーン層において異なる信号層の部品から出る信号線を繋ぐS−S間ビアの位置を抽出する第2の工程と、抽出範囲を指定し、抽出範囲内のG−G間ビアの情報を抽出する第3の工程と、抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断する第4の工程と、判定範囲を指定し、判定範囲内に検出されたバイパス経路が存在するかどうかを判定する第5の工程とを含むリターンパスチェック方法を提供する。
本発明によれば、プリント配線基板の設計段階において、電磁波等の悪影響の要因となるリターンパスのバイパス経路を自動的に検出することが可能となる。
以下に本発明の実施の形態を具体的に説明するが、本発明はそれらによって限定されるものではない。
〔第1の実施の形態〕
(リターン電流バイパス検出システムの構成)
図1は、第1の実施の形態に係るリターンパスチェックシステムの構成を示す概念図である。リターンパスチェックシステム100は、プリント基板構成情報を入力情報として受け取り、信号層毎にチェック対象とするプレーン層を選択するプレーン層選択部101と、対象となる信号層およびそのチェック対象となるプレーン層のレイアウト情報を入力情報として受け取り、チェック対象のプレーン層101においてリターンパスがスリットを跨いでいる箇所を抽出する配線抽出部102と、抽出範囲をユーザからの入力情報として受け取り、リターンパスがスリットを跨いでいる箇所毎に、抽出範囲内のバイパスコンデンサおよびビアの情報を抽出するパスコン・ビア情報抽出部103と、抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断するバイパス経路検出部104と、判定範囲をユーザからの入力情報として受け取り、判定範囲内に検出されたバイパス経路が存在するかどうかを判定するバイパス経路判定部105と、最終的に得られたバイパス経路の情報を出力する情報出力部106で構成される。
(リターンパスチェックシステムの動作)
次に、図2〜図3を参照してリターンパスチェックシステムの動作を説明する。図2A(a)、(b)〜図2C(a)、(b)は、それぞれリターンパスのバイパスの例を表す平面図および側面図であり、図3は、リターンパスチェックシステムが、スリットを跨いだリターンパスのバイパス経路を検出するまでの動作手順を示すフローチャートである。
プレーン層選択部101は、プリント基板構成情報を入力情報として受け取り、信号層205毎にチェック対象とするプレーン層を選択する(図3ステップA1)。デフォルトの設定では、各信号層205の直上下のプレーン層がチェック対象となる。例えば、プリント基板の構成が、第1層から第8層まで上から順に信号層205、グランド層207、信号層205、電源層200、電源層200、信号層205、グランド層207、信号層205となっている場合、第1層の信号層205には第2層のグランド層207が、第3層の信号層205には第2層のグランド層207および第4層の電源層200が、第6層の信号層205には第5層の電源層200と第7層のグランド層207が、第8層の信号層205には第7層のグランド層207が、それぞれ選択される。
なお、レイアウトに応じて設定を変更し、チェック対象とするプレーン層を直上下以外の層から選択することも可能である。
次に、配線抽出部102が、対象となる信号層205およびそのチェック対象となるプレーン層のレイアウト情報を入力情報として受け取り、チェック対象のプレーン層101においてリターンパス断線部203を抽出する(図3ステップA2)。ここで、1つの配線が複数箇所においてスリットを跨いでいる場合には、その全ての箇所を抽出する。
次に、ユーザがパスコン・ビア情報抽出部103に、バイパスコンデンサ(V−V間バイパスコンデンサ204、V−G間バイパスコンデンサ206)およびビア(G−G間ビア209)の情報を抽出する範囲を指定する(図3ステップA3)。ここで、抽出する範囲とは、リターンパス断線部203を始点として、レイアウトの経路長で、ユーザが指定した所定の距離内である。距離指定の方法は、数値を入力しても、あらかじめ用意されたリストから選択してもよい。
なお、抽出する範囲は、スリットを跨いでいる箇所を始点とした、ユーザが指定した所定の距離を半径とする直線半径の領域であってもよい。
次に、パスコン・ビア情報抽出部103が、リターンパス断線部203毎に、抽出範囲内のバイパスコンデンサおよびビアの情報を抽出する(図3ステップA4)。抽出範囲内にバイパスコンデンサおよびビアが存在する場合は次のステップに進み、存在しない場合はその旨表示し、ステップA3に戻ってユーザが距離を再度指定することが出来る。
次に、バイパス経路検出部104が、抽出されたバイパスコンデンサ及びビアを介して、リターン電流をバイパス出来るかどうかを判断する(図3ステップA5)。
ここで、バイパスできるかどうかは、例えば、図2A(a)、(b)〜図2C(a)、(b)で示すようなバイパス経路を構成できるかどうかで判断される。
図2Aに示すプリント配線基板においては、信号層205直下の電源層200をリターン電流が通るが、電源層200の電源プレーンA200−1と電源プレーンB200−2の2つの電源を跨ぐように信号層205の信号線202が配置されているため、リターン電流の配線直下の経路はスリット201によって分断される。そこで、電源プレーンA200−1と電源プレーンB200−2の2つの電源をリターンパス断線部203において直接V−V間バイパスコンデンサ204でつなぐことにより、面内方向に大きく迂回しないリターンパスを形成している。
図2Bに示すプリント配線基板においては、図2Aと同様にリターン電流の配線直下の経路が分断されている。そこで、電源プレーンA200−1と電源プレーンB200−2の2つの電源のそれぞれにV−G間バイパスコンデンサ206を設置し、その2つのV−G間バイパスコンデンサ206を直下のグランド層207の同一のグランドプレーンA207−1につなぐことによりリターンパスを形成している。
図2Cに示すプリント配線基板においては、信号層205直下の電源・グランド層208をリターン電流が通るが、電源・グランド層208の電源プレーンA200−1とグランドプレーン209を跨ぐように信号層205の信号線202が配置されているため、リターン電流の配線直下の経路はスリット201によって分断される。そこで、電源・グランド層208の電源プレーンA200−1と直下のグランド層207のグランドプレーンをV−G間バイパスコンデンサ206でつなぎ、電源・グランド層208のグランドプレーン207−2とグランド層207のグランドプレーンA207−1をG−G間ビア209でつなぐことによりリターンパスを形成している。
次に、ユーザがバイパス経路判定部105に、検出されたバイパス経路を許容するかどうかを判定する範囲を指定する(図3ステップA6)。ここで、判定する範囲とは、リターンパス断線部203を始点として、レイアウトの経路長で、ユーザが指定した所定の距離内である。距離指定の方法は、数値を入力しても、あらかじめ用意されたリストから選択してもよい。
なお、判定する範囲は、リターンパス断線部203を始点とした、ユーザが指定した所定の距離を半径とする直線半径の領域であってもよい。
次に、バイパス経路判定部105が、検出されたバイパス経路が、ユーザが指定した所定の範囲内に存在するかどうかを判定する(図3ステップA7)。
次に、バイパス情報出力部105が、以上のプロセスにより得られたバイパス経路の情報を出力する。ユーザが指定した所定の範囲内にバイパス経路が検出された場合、電流のループ面積が小さくなる順にリストに表示される(図3ステップA8−1)。一方、検出範囲内にバイパス経路が存在しない場合は、その旨が表示され、ユーザが指定した所定の範囲外にバイパス経路が検出されている場合は、その経路の情報も併せて表示される(図3ステップA8−2)。
(第1の実施の形態の効果)
この第1の実施の形態によれば、各層のレイアウトデータから自動的にリターンパスの分断された箇所を抽出し、最も電流のループ面積の小さくなるバイパス経路を自動的に検出することにより、プリント配線基板の動作に悪影響を与える電磁放射等の減少を小さく抑えることができる。
〔第2の実施の形態〕
この第2の実施の形態は、第1の実施の形態に係るリターンパスチェックシステムを、異なる信号層の部品間を流れる電流のリターンパスのバイパス経路の検出に応用するものである。
(リターン電流バイパス検出システムの構成)
この第2の実施の形態に係るリターン電流バイパス検出システムは、第1の実施の形態のものと基本的に同じ構成を有するが、以下に述べる2つの付加的な機能を有する。1つめは、配線抽出部102が、異なる信号層の部品から出る信号線を繋ぐS−S間ビア403の位置を抽出する機能であり、2つめは、パスコン・ビア情報抽出部103が、抽出範囲をユーザからの入力情報として受け取り、抽出範囲内のG−G間ビア404の情報を抽出する機能である。
(リターンパスチェックシステムの動作)
次に、図4〜図5を参照してリターンパスチェックシステムの動作を説明する。図4(a)は、プリント配線基板のグランド層の平面図を示し、図4(b)、(c)は、プリント配線基板の側面図を示す。図5は、リターンパスチェックシステムが、リターンパスのバイパス経路を検出するまでの動作手順を示すフローチャートである。
プレーン層選択部101は、プリント基板構成情報を入力情報として受け取り、信号層毎にチェック対象とするプレーン層を選択する(図5ステップB1)。デフォルトの設定では、各信号層の直上下のプレーン層がチェック対象となる。この第2の実施の形態では、第1層の信号層405の部品401−1と第8層の信号層405の部品401−2の間をシグナルパス407がつないでいるので、第2層と第7層のグランド層400が選択される。
なお、レイアウトに応じて設定を変更し、チェック対象とするプレーン層を直上下以外の層から選択することも可能である。
次に、配線抽出部102が、対象となる2つの信号層である第1層と第8層の信号層405およびそのチェック対象となるプレーン層のレイアウト情報を入力情報として受け取り、第1層と第8層の信号層405の信号線402−1、402−2をつなぐS−S間ビア403の位置を抽出する(図5ステップB2)。
次に、ユーザがパスコン・ビア情報抽出部103に、G−G間ビア404の情報を抽出する範囲を指定する(図5ステップB3)。ここで、抽出する範囲とは、S−S間ビア403の位置を始点として、レイアウトの経路長で、ユーザが指定した所定の距離内である。距離指定の方法は、数値を入力しても、あらかじめ用意されたリストから選択してもよい。
なお、抽出する範囲は、S−S間ビア403の位置を始点とした、ユーザが指定した所定の距離を半径とする直線半径の領域であってもよい。
次に、パスコン・ビア情報抽出部103が、抽出範囲内のG−G間ビア404の情報を抽出する(図5ステップB4)。抽出範囲内にG−G間ビア404が存在する場合は次のステップに進み、存在しない場合はその旨表示し、ステップB3に戻ってユーザが距離を再度指定することが出来る。
次に、バイパス経路検出部104が、抽出されたG−G間ビア404を介して、リターン電流をバイパス出来るかどうかを判断する(図5ステップB5)。
ここで、バイパスできるかどうかは、例えば、図4(a)〜(c)で示すようなバイパス経路を構成できるかどうかで判断される。
図4(a)〜(c)に示すプリント配線基板においては、第1層から第8層まで上から順に信号層405、グランド層400、信号層405、電源層406、電源層406、信号層405、グランド層400、信号層405となっていて、第1層の信号層405の部品401−1から出る信号線402−1がS−S間ビア403を通って第8層の信号層405の部品401−2に入る信号線402−2と繋がってシグナルパス407となっている。
図4(a)に示すように、リターンパス408が経由することのできるビアは、S−S間ビア403の比較的近い位置にあるG−G間ビア404−1と、離れた位置にあるG−G間ビア404−2との2つが存在する。
図4(b)は、リターンパス408がG−G間ビア404−1を経由する場合の側面図である。S−S間ビア403とG−G間ビア404−1は近い位置にあるため、シグナルパス407とリターンパス408を流れる電流のループ面積は比較的小さくなり、放射される電磁波の量を小さく抑えられる。
図4(c)は、リターンパス408がG−G間ビア404−2を経由する場合の側面図である。S−S間ビア403とG−G間ビア404−2は離れた位置にあるため、シグナルパス407とリターンパス408を流れる電流のループ面積は比較的大きくなり、放射される電磁波の量は大きくなってしまう。
次に、ユーザがバイパス経路判定部105に、検出されたバイパス経路を許容するかどうかを判定する範囲を指定する(図5ステップB6)。ここで、判定する範囲とは、S−S間ビア403の位置を始点として、レイアウトの経路長で、ユーザが指定した所定の距離内である。距離指定の方法は、数値を入力しても、あらかじめ用意されたリストから選択してもよい。
なお、判定する範囲は、S−S間ビア403の位置を始点とした、ユーザが指定した所定の距離を半径とする直線半径の領域であってもよい。
次に、バイパス経路判定部105が、検出されたバイパス経路が、ユーザが指定した所定の範囲内に存在するかどうかを判定する(図5ステップB7)。
次に、バイパス情報出力部105が、以上のプロセスにより得られたバイパス経路の情報を出力する。ユーザが指定した所定の範囲内にバイパス経路が検出された場合、電流のループ面積が小さくなる順にリストに表示される(図5ステップB8−1)。例えば、図(b)、(c)のバイパス経路が所定の範囲内に検出された場合は、図(b)、図(c)の順に表示される。一方、検出範囲内にバイパス経路が存在しない場合は、その旨が表示され、ユーザが指定した所定の範囲外にバイパス経路が検出されている場合は、その経路の情報も併せて表示される(図5ステップB8−2)。
(第2の実施の形態の効果)
この第2の実施の形態によれば、異なる信号層の部品間を流れる電流のリターンパスについても、最も電流のループ面積の小さいバイパス経路を自動的に検出することにより、プリント配線基板の動作に悪影響を与える電磁放射等の減少を小さく抑えることができる。
なお、本発明は、上記各実施の形態に限定されず、発明の趣旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記各実施の形態で説明に用いたプリント配線基板の構成は本発明の一例に過ぎず、別の構成であってもよい。
リターンパスチェックシステムの構成を示す概念図である。 (a)、(b)は、第1の実施の形態に係るリターンパスのバイパスの例を表す平面図および側面図である。 (a)、(b)は、第1の実施の形態に係るリターンパスのバイパスの例を表す平面図および側面図である。 (a)、(b)は、第1の実施の形態に係るリターンパスのバイパスの例を表す平面図および側面図である。 第1の実施の形態に係るリターンパスチェックシステムのリターンパスのバイパス経路を検出するまでの動作手順を示すフローチャートである。 (a)〜(c)は、第2の実施の形態に係るリターンパスのバイパスの例を表す平面図および側面図である。 第2の実施の形態に係るリターンパスチェックシステムのリターンパスのバイパス経路を検出するまでの動作手順を示すフローチャートである。
符号の説明
100 リターンパスチェックシステム
101 プレーン層選択部
102 配線抽出部
103 バイパス・ビア情報抽出部
104 バイパス経路検出部
105 バイパス経路判定部
106 情報出力部
200、406 電源層
200−1 電源プレーンA
200−2 電源プレーンB
201 スリット
202、402−1、402−2 信号線
203 リターンパス断線部
204 V−V間バイパスコンデンサ
205、405 信号層
206 V−G間バイパスコンデンサ
207、400 グランド層
207−1 グランドプレーンA
207−2 グランドプレーンB
208 電源・グランド層
209、404−1、404−2 G−G間ビア
401−1、401−2 部品
403 S−S間ビア
407 シグナルパス
408 リターンパス

Claims (9)

  1. プリント基板構成情報に基づいて、信号層毎にチェック対象とするプレーン層を選択するプレーン層選択部と、
    対象となる信号層およびそのチェック対象となるプレーン層のレイアウト情報に基づいて、チェック対象のプレーン層においてリターンパスがスリットを跨いでいる箇所を抽出する配線抽出部と、
    抽出範囲情報に基づいて、リターンパスがスリットを跨いでいる箇所毎に、抽出範囲内のバイパスコンデンサおよびビアの情報を抽出するパスコン・ビア情報抽出部と、
    抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断するバイパス経路検出部と、
    判定範囲情報に基づいて、判定範囲内に検出されたバイパス経路が存在するかどうかを判定するバイパス経路判定部と、
    最終的に得られたバイパス経路の情報を出力する情報出力部とを備えたことを特徴とするリターンパスチェックシステム。
  2. 配線抽出部の、異なる信号層の部品から出る信号線を繋ぐS−S間ビアの位置を抽出する機能と、
    パスコン・ビア情報抽出部の、抽出範囲情報に基づいて、抽出範囲内のG−G間ビアの情報を抽出する機能とを備えた請求項1に記載のリターンパスチェックシステム。
  3. プリント基板構成情報に基づいて、信号層毎にチェック対象とするプレーン層を選択する第1の工程と、
    対象となる信号層およびそのチェック対象となるプレーン層のレイアウト情報に基づいて、チェック対象のプレーン層においてリターンパスがスリットを跨いでいる箇所を抽出する第2の工程と、
    抽出範囲を指定し、リターンパスがスリットを跨いでいる箇所毎に、抽出範囲内のバイパスコンデンサおよびビアの情報を抽出する第3の工程と、
    抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断する第4の工程と、
    判定範囲を指定し、判定範囲内に検出されたバイパス経路が存在するかどうかを判定する第5の工程とを含むことを特徴とするリターンパスチェック方法。
  4. プリント基板構成情報に基づいて、信号層毎にチェック対象とするプレーン層を選択する第1の工程と、
    対象となる信号層およびそのチェック対象となるプレーン層のレイアウト情報に基づいて、チェック対象のプレーン層において異なる信号層の部品から出る信号線を繋ぐS−S間ビアの位置を抽出する第2の工程と、
    抽出範囲を指定し、抽出範囲内のG−G間ビアの情報を抽出する第3の工程と、
    抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断する第4の工程と、
    判定範囲を指定し、判定範囲内に検出されたバイパス経路が存在するかどうかを判定する第5の工程とを含むことを特徴とするリターンパスチェック方法。
  5. 前記第3の工程は、前記抽出範囲のV−V間ビアの情報を更に抽出することを特徴とする請求項4に記載のリターンパスチェック方法。
  6. 前記第3の工程は、前記抽出範囲のV−G間バイパスコンデンサの情報を更に抽出することを特徴とする請求項4に記載のリターンパスチェック方法。
  7. 前記第3の工程は、前記抽出範囲のV−V間バイパスコンデンサの情報を更に抽出することを特徴とする請求項4に記載のリターンパスチェック方法。
  8. プリント基板構成情報に基づいて、信号層毎にチェック対象とするプレーン層を選択する第1のステップと、
    対象となる信号層およびそのチェック対象となるプレーン層のレイアウト情報に基づいて、チェック対象のプレーン層においてリターンパスがスリットを跨いでいる箇所を抽出する第2のステップと、
    抽出範囲を指定し、リターンパスがスリットを跨いでいる箇所毎に、抽出範囲内のバイパスコンデンサおよびビアの情報を抽出する第3のステップと、
    抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断する第4のステップと、
    判定範囲を指定し、判定範囲内に検出されたバイパス経路が存在するかどうかを判定する第5のステップとをコンピュータに実行させるためのリターンパスチェックプログラム。
  9. プリント基板構成情報に基づいて、信号層毎にチェック対象とするプレーン層を選択する第1のステップと、
    対象となる信号層およびそのチェック対象となるプレーン層のレイアウト情報に基づいて、チェック対象のプレーン層において異なる信号層の部品から出る信号線を繋ぐS−S間ビアの位置を抽出する第2のステップと、
    抽出範囲を指定し、抽出範囲内のG−G間ビアの情報を抽出する第3の工程と、
    抽出されたバイパスコンデンサ及びビアを介してリターン電流をバイパス出来ているかどうかを判断する第4のステップと、
    判定範囲を指定し、判定範囲内に検出されたバイパス経路が存在するかどうかを判定する第5のステップとをコンピュータに実行させるためのリターンパスチェックプログラム。
JP2005190738A 2005-06-29 2005-06-29 プリント配線基板のリターンパスチェックシステム Pending JP2007011629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005190738A JP2007011629A (ja) 2005-06-29 2005-06-29 プリント配線基板のリターンパスチェックシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005190738A JP2007011629A (ja) 2005-06-29 2005-06-29 プリント配線基板のリターンパスチェックシステム

Publications (1)

Publication Number Publication Date
JP2007011629A true JP2007011629A (ja) 2007-01-18

Family

ID=37750052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005190738A Pending JP2007011629A (ja) 2005-06-29 2005-06-29 プリント配線基板のリターンパスチェックシステム

Country Status (1)

Country Link
JP (1) JP2007011629A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293090A (ja) * 2007-05-22 2008-12-04 Sharp Corp 基板レイアウトチェック装置、その方法およびそのコンピュータ・プログラム
JP2009043052A (ja) * 2007-08-09 2009-02-26 Nec Corp プリント基板設計支援装置及び方法並びにプログラム
JP2009146271A (ja) * 2007-12-17 2009-07-02 Sharp Corp 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体
JP2009151363A (ja) * 2007-12-18 2009-07-09 Ydc Corp 基板設計装置
JP2009151364A (ja) * 2007-12-18 2009-07-09 Ydc Corp 基板設計装置
JP2009211405A (ja) * 2008-03-04 2009-09-17 Nec Corp 多層プリント配線基板のプレーン跨ぎ配線チェックシステム、方法、プログラム、及び情報記録媒体
JP2011128817A (ja) * 2009-12-16 2011-06-30 Canon Inc プリント基板設計支援プログラムおよび支援方法
US8832637B2 (en) 2011-01-25 2014-09-09 Canon Kabushiki Kaisha Support apparatus and information processing method thereof
EP3992834A1 (en) 2020-10-29 2022-05-04 Fujitsu Limited Computer program, training data generating method, and computing system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223800A (ja) * 1999-02-03 2000-08-11 Toshiba Corp 配線基板及びその製造方法
JP2000331048A (ja) * 1999-05-19 2000-11-30 Nec Corp プリント基板のリターンパス分断チェックシステム
JP2002344149A (ja) * 2001-05-15 2002-11-29 Oki Electric Ind Co Ltd 配線構造基板
JP2003163467A (ja) * 2001-05-14 2003-06-06 Fuji Xerox Co Ltd プリント配線基板及びプリント配線基板設計支援装置
JP2004246869A (ja) * 2003-01-20 2004-09-02 Matsushita Electric Ind Co Ltd 設計チェックシステム、設計チェック方法、及び設計チェックプログラム
JP2006108445A (ja) * 2004-10-06 2006-04-20 Mitsubishi Electric Corp 多層プリント配線板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223800A (ja) * 1999-02-03 2000-08-11 Toshiba Corp 配線基板及びその製造方法
JP2000331048A (ja) * 1999-05-19 2000-11-30 Nec Corp プリント基板のリターンパス分断チェックシステム
JP2003163467A (ja) * 2001-05-14 2003-06-06 Fuji Xerox Co Ltd プリント配線基板及びプリント配線基板設計支援装置
JP2002344149A (ja) * 2001-05-15 2002-11-29 Oki Electric Ind Co Ltd 配線構造基板
JP2004246869A (ja) * 2003-01-20 2004-09-02 Matsushita Electric Ind Co Ltd 設計チェックシステム、設計チェック方法、及び設計チェックプログラム
JP2006108445A (ja) * 2004-10-06 2006-04-20 Mitsubishi Electric Corp 多層プリント配線板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293090A (ja) * 2007-05-22 2008-12-04 Sharp Corp 基板レイアウトチェック装置、その方法およびそのコンピュータ・プログラム
JP2009043052A (ja) * 2007-08-09 2009-02-26 Nec Corp プリント基板設計支援装置及び方法並びにプログラム
JP2009146271A (ja) * 2007-12-17 2009-07-02 Sharp Corp 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体
JP2009151363A (ja) * 2007-12-18 2009-07-09 Ydc Corp 基板設計装置
JP2009151364A (ja) * 2007-12-18 2009-07-09 Ydc Corp 基板設計装置
JP2009211405A (ja) * 2008-03-04 2009-09-17 Nec Corp 多層プリント配線基板のプレーン跨ぎ配線チェックシステム、方法、プログラム、及び情報記録媒体
JP2011128817A (ja) * 2009-12-16 2011-06-30 Canon Inc プリント基板設計支援プログラムおよび支援方法
US8832637B2 (en) 2011-01-25 2014-09-09 Canon Kabushiki Kaisha Support apparatus and information processing method thereof
EP3992834A1 (en) 2020-10-29 2022-05-04 Fujitsu Limited Computer program, training data generating method, and computing system
US11630933B2 (en) 2020-10-29 2023-04-18 Fujitsu Limited Training data generating method and computing system

Similar Documents

Publication Publication Date Title
JP2007011629A (ja) プリント配線基板のリターンパスチェックシステム
JP5211694B2 (ja) 半導体集積回路におけるシールド線の配置方法、半導体集積回路の設計装置、及び半導体集積回路の設計プログラム
US8957325B2 (en) Optimized via cutouts with ground references
JP4303280B2 (ja) 半導体集積回路のレイアウト方法、レイアウトプログラム
JP2013037451A (ja) レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム
US20120192140A1 (en) Support apparatus and information processing method thereof
JP4651284B2 (ja) プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置
JP3251263B2 (ja) プリント基板のリターンパス分断チェックシステム
US20100004902A1 (en) Spine selection mode for layout editing
KR20160100381A (ko) 설계 지원 장치, 설계 지원 방법, 프로그램 및 메모리 매체
US7389486B2 (en) Arc routing system and method
WO2012161333A1 (ja) 配線チェック装置及び配線チェックシステム
JP2011008664A (ja) Emcの判定方法と判定システム
JP4283647B2 (ja) レイアウトチェックシステム
JP2007088178A (ja) ダブル・ビア・セルの配置方法
JP6963414B2 (ja) 設計支援装置、設計支援方法およびプログラム
US20150278422A1 (en) Storage medium storing circuit board design assistance program, circuit board design assistance method, and circuit board design assistance device
JP4668974B2 (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム
JP2009151364A (ja) 基板設計装置
WO2012073917A1 (ja) 配線チェック装置及び配線チェックシステム
JP6627472B2 (ja) 近接センサ
JP4915803B2 (ja) 基板レイアウトチェック装置、その方法およびそのコンピュータ・プログラム
US7325216B2 (en) Method and computer program for spreading trace segments in an integrated circuit package design
JP2009003723A (ja) 半導体集積回路のレイアウト設計方法、半導体集積回路の自動レイアウト設計装置、半導体集積回路のレイアウト設計補助システム、フォトマスク、フォトマスクの製造方法、半導体集積回路、半導体集積回路の製造方法、制御プログラムおよび可読記憶媒体
CN107729622B (zh) 一种功率电感下走线及过孔的检测避让方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316