JP4651284B2 - プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置 - Google Patents
プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置 Download PDFInfo
- Publication number
- JP4651284B2 JP4651284B2 JP2004029049A JP2004029049A JP4651284B2 JP 4651284 B2 JP4651284 B2 JP 4651284B2 JP 2004029049 A JP2004029049 A JP 2004029049A JP 2004029049 A JP2004029049 A JP 2004029049A JP 4651284 B2 JP4651284 B2 JP 4651284B2
- Authority
- JP
- Japan
- Prior art keywords
- guard ground
- ground
- guard
- circuit board
- signal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
L≦2×√(GU2−G2)が成立する場合、リターン経路判定部がガードグランドのエラー有りと判定するステップとを含むことが好ましい。
ガードグランド不存在区間において、ガードグランドが第2判別規定値GUまでの距離内に存在しない場合、該ガードグランドと接続したグランドがグランド層に存在していなければ、リターン経路判定部がガードグランドのエラー有りと判定するステップとを含むことが好ましい。
図1は、本発明に係るEMC設計CAD装置の一例を示すブロック図である。図2は、本発明に係るプリント基板のリターン経路チェック方法の一例を示すフローチャートである。図3は、ガードグランド検出の様子を説明するための部分平面図である。
図4は、本発明に係るプリント基板のリターン経路チェック方法の他の例を示すフローチャートである。図5は、ガードグランド検出の様子を説明するための部分平面図である。本実施形態においても、図1に示したEMC設計CAD装置を使用する。
図6は、本発明に係るプリント基板のリターン経路チェック方法の第3の例を示すフローチャートである。図7は、ガードグランド検出の様子を説明するための概略斜視図である。本実施形態においても、図1に示したEMC設計CAD装置を使用する。
12 回路パターン設計用コンピュータ
13 記憶装置
14 回路パターン設計用プリント基板CADプログラム
21 ガードグランド検出手段
22 信号配線パターン検出部
23 ガードグランド検出部
24 プレーングランド検出部
25 リターン経路判定部
31 信号配線パターン
32 ガードグランド
34 ガードグランドOK区間
35 ガードグランドNG区間
35a ガードグランドNG区間A
35b ガードグランドNG区間B
36a ガードグランド端点X
36b ガードグランド端点Y
37 XY間の中央線
38 IC
39 グランドプレーン
40 隣接プレーングランド
41 ビア
42 リターン経路
43 ガードグランド広がり部分
44 ガードグランド途切れ部分
45 半径判別規定値の半円
51 配線層
52 グランド層
Claims (6)
- プリント基板のパターン設計CAD装置によって実行される方法で、かつ信号配線パターンおよびこの信号配線パターンとで高周波電流ループを形成するように隣接して設けられるガードグランドを備えたプリント基板のリターン経路チェック方法であって、
信号配線パターン検出部が、前記プリント基板の配線情報を参照して、前記信号配線パターンを検出するステップと、
ガードグランド検出部が、前記信号配線パターンを長手方向に沿ってトレースし、前記信号配線パターンの中心線から予め定めた第1判別規定値GLまでの距離内に前記ガードグランドが存在するか否かを検出することで、前記ガードグランドの有無を検出するステップと、
前記ガードグランド検出部が、前記ガードグランドが第1判別規定値GLまでの距離内に存在しないガードグランド不存在区間を特定するステップと、
前記ガードグランド検出部が第1判別規定値GLより大きい第2判別規定値GUを設定するステップと、
前記ガードグランド検出部が、前記ガードグランド不存在区間において、信号配線パターンから第2判別規定値GUまでの距離内で、前記ガードグランドの有無を検出するステップと、
リターン経路判定部が、前記ガードグランド不存在区間において、前記ガードグランドが第2判別規定値GUまでの距離内に存在しない場合、ガードグランドのエラー有りと判定するステップとを含むことを特徴とするプリント基板のリターン経路チェック方法。 - 前記ガードグランド不存在区間の長さをLとし、ガードグランド不存在区間の境界における前記信号配線パターンから前記ガードグランドまでの距離をGとして、
L≦2×√(GU2−G2)が成立する場合、前記リターン経路判定部がガードグランドのエラー有りと判定するステップとを含むことを特徴とする請求項1記載のプリント基板のリターン経路チェック方法。 - 前記プリント基板は、信号配線パターンが存在する配線層と、グランドプレーンが存在するグランド層とを含む多層プリント基板であって、
前記ガードグランド不存在区間において、ガードグランドが第2判別規定値GUまでの距離内に存在しない場合、前記ガードグランドと接続したグランドがグランド層に存在していなければ、前記リターン経路判定部がガードグランドのエラー有りと判定するステップとを含むことを特徴とする請求項1記載のプリント基板のリターン経路チェック方法。 - 前記第1判別規定値GLは、プリント基板のパターン設計における最小線間距離で設定することを特徴とする請求項1記載のプリント基板のリターン経路チェック方法。
- 請求項1に記載されたプリント基板のリターン経路チェック方法をコンピュータで実行するためのプログラムを記録した記録媒体。
- 信号配線パターンおよびこの信号配線パターンとで高周波電流ループを形成するように隣接して設けられるガードグランドを備えたプリント基板のパターン設計CAD装置であって、
前記プリント基板の配線情報を参照して、前記信号配線パターンを検出するための信号配線パターン検出部と、
前記信号配線パターンを長手方向に沿ってトレースし、前記信号配線パターンの中心線から予め定めた第1判別規定値GLまでの距離内に前記ガードグランドが存在するか否かを検出することで前記ガードグランドの有無を検出し、前記ガードグランドが第1判別規定値GLまでの距離内に存在しないガードグランド不存在区間を特定し、前記ガードグランド不存在区間において、前記信号配線パターンから第1判別規定値GLより大きい第2判別規定値GUまでの距離内でガードグランドの有無を検出するためのガードグランド検出部と、
前記ガードグランド不存在区間において、前記ガードグランドが第2判別規定値GUまでの距離内に存在しない場合、ガードグランドのエラー有りと判定するためのリターン経路判定部とを備えたことを特徴とするプリント基板のパターン設計CAD装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004029049A JP4651284B2 (ja) | 2004-02-05 | 2004-02-05 | プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置 |
US10/555,762 US7409665B2 (en) | 2004-02-05 | 2005-02-03 | Method for checking return path of printed and CAD apparatus for designing patterns of printed board |
DE602005013172T DE602005013172D1 (de) | 2004-02-05 | 2005-02-03 | Leiterplatten-rückroutenprüfverfahren und leiterplattenstrukturentwurfs-cad-einrichtung |
EP05709686A EP1657659B1 (en) | 2004-02-05 | 2005-02-03 | Printed circuit board return route check method and printed circuit board pattern design cad device |
CNB2005800002487A CN100543752C (zh) | 2004-02-05 | 2005-02-03 | 印刷电路板的返回路径检查方法及其图案设计cad装置 |
PCT/JP2005/001593 WO2005076164A1 (ja) | 2004-02-05 | 2005-02-03 | プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004029049A JP4651284B2 (ja) | 2004-02-05 | 2004-02-05 | プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223120A JP2005223120A (ja) | 2005-08-18 |
JP4651284B2 true JP4651284B2 (ja) | 2011-03-16 |
Family
ID=34835939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004029049A Expired - Fee Related JP4651284B2 (ja) | 2004-02-05 | 2004-02-05 | プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7409665B2 (ja) |
EP (1) | EP1657659B1 (ja) |
JP (1) | JP4651284B2 (ja) |
CN (1) | CN100543752C (ja) |
DE (1) | DE602005013172D1 (ja) |
WO (1) | WO2005076164A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8336044B2 (en) * | 2002-10-09 | 2012-12-18 | Rpx Corporation | Method and system for deploying a software image |
CN101131708A (zh) * | 2006-08-25 | 2008-02-27 | 鸿富锦精密工业(深圳)有限公司 | 信号线参考平面检查系统及方法 |
CN101175377B (zh) * | 2006-10-30 | 2010-08-25 | 英业达股份有限公司 | 电子组件移除系统及方法 |
CN101252811B (zh) * | 2008-03-27 | 2010-09-29 | 北京星网锐捷网络技术有限公司 | 一种印刷电路板走线回流路径的检查装置及方法 |
JP2010114109A (ja) * | 2008-11-04 | 2010-05-20 | Alps Electric Co Ltd | 高周波機器 |
JP5359626B2 (ja) * | 2009-07-08 | 2013-12-04 | 富士通セミコンダクター株式会社 | レイアウト検証方法及びレイアウト検証装置 |
JP5477244B2 (ja) | 2010-09-29 | 2014-04-23 | 富士通株式会社 | プリント基板設計支援装置、方法及びプログラム |
JP5962224B2 (ja) | 2012-05-31 | 2016-08-03 | 富士通株式会社 | ノイズ対策設計検査についての情報処理方法、装置及びプログラム |
CN102990179B (zh) * | 2012-10-19 | 2014-07-23 | 廖怀宝 | 一种使用cad文件提高焊锡机器人编程速度和精度的方法 |
JP6349871B2 (ja) * | 2014-03-31 | 2018-07-04 | 富士通株式会社 | 基板設計支援プログラム、基板設計支援方法、及び基板設計支援装置 |
CN110856350B (zh) * | 2019-11-08 | 2021-03-12 | 广东浪潮大数据研究有限公司 | 一种板卡边缘走线返回路径的补偿方法、系统及板卡 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001331539A (ja) * | 2000-05-22 | 2001-11-30 | Sony Corp | プリント基板の配線構造チェックシステム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5729183A (en) * | 1996-11-27 | 1998-03-17 | Dell Usa, L.P. | Tuned guard circuit for conductive transmission lines on a printed circuit board |
US6236572B1 (en) * | 1999-02-04 | 2001-05-22 | Dell Usa, L.P. | Controlled impedance bus and method for a computer system |
US6381730B1 (en) * | 1999-07-09 | 2002-04-30 | Sequence Design, Inc. | Method and system for extraction of parasitic interconnect impedance including inductance |
US6553555B1 (en) | 1999-08-27 | 2003-04-22 | Dell Products L.P. | Maintaining signal guard bands when routing through a field of obstacles |
JP2002016337A (ja) | 2000-06-29 | 2002-01-18 | Sony Corp | プリント基板の配線構造チェックシステム |
US6769102B2 (en) * | 2002-07-19 | 2004-07-27 | Hewlett-Packard Development Company | Verifying proximity of ground metal to signal traces in an integrated circuit |
US6859915B1 (en) * | 2003-02-13 | 2005-02-22 | Hewlett-Packard Development Company, L.P. | Signal line impedance verification tool |
US6971077B1 (en) * | 2003-02-13 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | Signal line impedance adjustment tool |
-
2004
- 2004-02-05 JP JP2004029049A patent/JP4651284B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-03 WO PCT/JP2005/001593 patent/WO2005076164A1/ja not_active Application Discontinuation
- 2005-02-03 DE DE602005013172T patent/DE602005013172D1/de active Active
- 2005-02-03 CN CNB2005800002487A patent/CN100543752C/zh not_active Expired - Fee Related
- 2005-02-03 US US10/555,762 patent/US7409665B2/en not_active Expired - Fee Related
- 2005-02-03 EP EP05709686A patent/EP1657659B1/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001331539A (ja) * | 2000-05-22 | 2001-11-30 | Sony Corp | プリント基板の配線構造チェックシステム |
Also Published As
Publication number | Publication date |
---|---|
CN1771501A (zh) | 2006-05-10 |
US7409665B2 (en) | 2008-08-05 |
EP1657659A4 (en) | 2006-05-17 |
JP2005223120A (ja) | 2005-08-18 |
DE602005013172D1 (de) | 2009-04-23 |
US20070044062A1 (en) | 2007-02-22 |
WO2005076164A1 (ja) | 2005-08-18 |
CN100543752C (zh) | 2009-09-23 |
EP1657659A1 (en) | 2006-05-17 |
EP1657659B1 (en) | 2009-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1657659B1 (en) | Printed circuit board return route check method and printed circuit board pattern design cad device | |
US9075949B2 (en) | Supporting design of electronic equipment | |
US8856717B2 (en) | Shielded pattern generation for a circuit design board | |
US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
US8832637B2 (en) | Support apparatus and information processing method thereof | |
US20030200516A1 (en) | Automated crosstalk identification system | |
US20120159411A1 (en) | Design support apparatus and information processing method thereof | |
JP4273140B2 (ja) | 基板レイアウトチェックシステムおよび基板レイアウトチェック方法 | |
US20100030358A1 (en) | Automatic wiring apparatus, automatic wiring method, automatic wiring program and computer-readable recording medium on which the program is recorded | |
JP5282511B2 (ja) | 光近接効果補正パターンの検証方法及びその検証装置 | |
JP3119242B2 (ja) | プリント基板配線処理システム及び方法 | |
JP5477244B2 (ja) | プリント基板設計支援装置、方法及びプログラム | |
TWI503684B (zh) | 印刷電路檢查方法與裝置 | |
JP4283647B2 (ja) | レイアウトチェックシステム | |
JP2009211405A (ja) | 多層プリント配線基板のプレーン跨ぎ配線チェックシステム、方法、プログラム、及び情報記録媒体 | |
JP2009146271A (ja) | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 | |
JP4082906B2 (ja) | プリント基板cadにおけるクリアランスチェック方法及びコンピュータプログラム | |
JP2009151364A (ja) | 基板設計装置 | |
US20130246994A1 (en) | Wiring check device and wiring check system | |
JP6365270B2 (ja) | 設計プログラム、情報処理装置、および設計方法 | |
JPWO2009037738A1 (ja) | 引出し配線方法、引出し配線プログラムおよび引出し配線装置 | |
JP2007299268A (ja) | 基板レイアウトチェックシステムおよび方法 | |
JPWO2007066411A1 (ja) | 半導体装置などの回路の設計装置、その設計方法、及びプログラム | |
US20100318949A1 (en) | Computer product, design support apparatus, and design support method | |
JP4312796B2 (ja) | プリント基板の電源分離チェック装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061206 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101013 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |