JP4082906B2 - プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム - Google Patents
プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム Download PDFInfo
- Publication number
- JP4082906B2 JP4082906B2 JP2002008643A JP2002008643A JP4082906B2 JP 4082906 B2 JP4082906 B2 JP 4082906B2 JP 2002008643 A JP2002008643 A JP 2002008643A JP 2002008643 A JP2002008643 A JP 2002008643A JP 4082906 B2 JP4082906 B2 JP 4082906B2
- Authority
- JP
- Japan
- Prior art keywords
- distance
- proximity
- violation
- conductive foil
- inspection target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント配線板をコンピュータ支援によって設計するプリント基板ＣＡＤにおけるクリアランスチェック方法及びコンピュータプログラムに関する。
【０００２】
【従来の技術】
電子回路、特にディジタル回路のプリント配線板の設計には、専用のコンピュータプログラムであるプリント基板ＣＡＤ（コンピュータ支援による設計）プログラムが使用されることが一般的である。プリント基板ＣＡＤプログラムが備える機能の一つとして、導電箔パターン（一般的には銅箔パターン）間の距離（間隙）が十分に確保されているか否かをチェックするクリアランスチェック機能がある。ここでいう銅箔パターンとは、プリント配線板の製作工程においてレジスト露光、エッチング等の処理を経てプリント配線板の銅箔層に残される所定幅の銅箔線路を意味する。なお、銅箔以外の導電箔、例えば金や銀等の導電箔もあるが、最も一般的な銅箔パターンとして以下説明する。
【０００３】
銅箔パターン間の距離（間隙）が十分に確保されていなければ、プリント基板の製造工程に（エッチング工程等）において銅箔パターン間のブリッジ不良が生じやすくなる。また、電気絶縁性能等の観点から製品規格において銅箔パターン間の最小距離が定められている場合もある。
【０００４】
近年は更に、ディジタル信号の高速化に伴い、電気絶縁性能だけでなく隣接する配線パターン間のクロストークノイズが問題になりやすく、これを抑える観点からも銅箔パターン間距離の管理が重要になってきている。銅箔パターン間距離が小さすぎる場合は、隣接配線パターン間で生じるクロストークノイズによって製品が誤動作するおそれがある。
【０００５】
また、特に携帯機器の普及に伴い、それに使用されるプリント配線板の小型化、薄型化が急速に進んでいる。ディジタル回路のプリント配線板には、複数の銅箔層と複数の絶縁層を積層した多層基板を使用することが多い。従来の層厚が比較的大きい多層基板の場合は、層間の銅箔パターン間距離が問題になることはなく、したがって従来のプリント基板ＣＡＤプログラムにおけるクリアランスチェック機能は、同一層における隣接パターン間の距離（クリアランス）をチェックするものであった。
【０００６】
【発明が解決しようとする課題】
しかしながら、プリント配線板の小型化、薄型化に伴って多層基板の層厚が小さくなると、そして、ディジタル信号の高速化が進むと、異なる銅箔層の銅箔パターン間でのクロストークノイズが問題になる場合がある。
【０００７】
本発明は、このような課題に鑑みてなされたものであり、プリント基板ＣＡＤにおいて、同一層だけでなく異層間も含めた銅箔パターン間のクロストークノイズを抑える観点から行うクリアランスチェック方法及びコンピュータプログラムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によるプリント基板ＣＡＤにおけるクリアランスチェック方法は、複数の導電箔層と複数の絶縁層が交互に積層された多層プリント配線板の設計をコンピュータ支援によって行う際に、導電箔パターン間の距離をチェックする方法であって、（ａ）コンピュータにより、所定値より高い周波数の高速ディジタル信号の電流が流れる導電箔パターンを検査対象要素として抽出し、（ｂ）コンピュータにより、前記検査対象要素と異なる導電箔層において前記検査対象要素に近接する信号用導電箔パターンを近接要素として抽出し、（ｃ）コンピュータにより、前記検査対象要素と前記近接要素との平面視での距離と予め定められた違反距離とを比較し、前記平面視での距離が予め定められた違反距離以下である場合には、前記平面視での距離及び前記検査対象要素が配置された層と前記近接要素が配置された層との層間の厚さに基づいて両要素の最短距離を求め、（ｄ）コンピュータにより、前記最短距離があらかじめ定めた違反距離より小さい場合は、前記検査対象要素と前記近接要素との距離が前記違反距離より短い範囲に含まれる前記検査対象要素又は前記近接要素の導電箔パターンの長さを近接パターン長として求め、（ｅ）コンピュータにより、前記近接パターン長があらかじめ定めた違反長さより長い場合に設計違反として検出することを特徴とする。
【０００９】
また、本発明によるコンピュータプログラムは、複数の導電箔層と複数の絶縁層が交互に積層された多層プリント配線板の設計をコンピュータ支援によって行う際に、導電箔パターン間の距離をチェックするためのコンピュータプログラムであって、（ａ）所定値より高い周波数の高速ディジタル信号の電流が流れる導電箔パターンを検査対象要素として抽出し、（ｂ）前記検査対象要素と異なる導電箔層において前記検査対象要素に近接する信号用導電箔パターンを近接要素として抽出し、（ｃ）前記検査対象要素と前記近接要素との平面視での距離と予め定められた違反距離とを比較し、前記平面視での距離が予め定められた違反距離以下である場合には、前記平面視での距離及び前記検査対象要素が配置された層と前記近接要素が配置された層との層間の厚さに基づいて両要素の最短距離を求め、（ｄ）前記最短距離があらかじめ定めた違反距離より小さい場合は、前記検査対象要素と前記近接要素との距離が前記違反距離より短い範囲に含まれる前記検査対象要素又は前記近接要素の導電箔パターンの長さを近接パターン長として求め、（ｅ）前記近接パターン長があらかじめ定めた違反長さより長い場合に設計違反として検出する処理をコンピュータに実行させることを特徴とする。
【００１０】
上記のようなクリアランスチェック方法及びコンピュータプログラムによれば、同一層だけでなく異層間も含めた立体的な導電箔パターン間距離がチェックされ、しかも、２つの導電箔パターンが単に交差している場合は除外して、所定の長さ（違反長さ）より長い区間で近接している（違反距離より短い）場合にのみクリアランス違反として検出される。この結果、同一層だけでなく異層間も含めた導電箔パターン間のクロストークノイズが抑えられる。なお、導電箔パターン間のクリアランスチェックにとどまらず、層間の導電接続であるビアホール（スルーホールともいう）同士のクリアランスチェックや導電箔パターンとビアホールとの間のクリアランスチェックを含めてもよい。
【００１１】
好ましくは、前記ステップ（ｃ）の後に、前記検査対象要素と前記近接要素とが互いに異なる導電箔層に存在し、かつ、前記検査対象要素と前記近接要素との間に接地電位に接続される接地導電箔要素が存在する条件を満たすか否かを判別し、前記条件が満たされる場合は、前記検査対象要素と前記近接要素との間の距離を実際より増加する補正、あるいは前記違反距離を減少する補正を行った後に前記ステップ（ｄ）及び（ｅ）を実行する。つまり、導電箔パターン間に接地電位に接続される接地導電箔要素が存在する場合は、導電箔パターン間のクロストークノイズが減少することがわかっているので、そのような場合に設計違反として検出する基準を緩めることが好ましい。
【００１２】
上記のようなコンピュータプログラムは、例えばＣＤ−ＲＯＭのようなコンピュータ読み取り可能な記録媒体に記録されて供給され、パーソナルコンピュータ等にこのコンピュータプログラムをインストールして実行させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明に係るプリント基板ＣＡＤにおけるクリアランスチェック方法を実施するためのコンピュータシステムの例を示すブロック図である。パーソナルコンピュータやワークステーションのようなコンピュータシステムに専用のプリント基板ＣＡＤプログラムをインストールすることによってプリント基板ＣＡＤシステムが実現され、その一機能として本発明のクリアランスチェック方法が実現される。
【００１４】
例えば、プリント基板ＣＡＤプログラムが記録されたＣＤ−ＲＯＭ（光ディスク）のような記録媒体５からドライブ装置４を介してコンピュータ本体１の補助記憶装置（ハードディスクドライブＨＤＤ）１３にチェックプログラムをインストールする。
【００１５】
補助記憶装置１３にインストールされたチェックプログラムは、主メモリ１２にロードされ、実行される。コンピュータ本体１は、主メモリ１２及び補助記憶装置１３の他に、入力部１１及び表示出力部１４を備えている。入力部１１にはキーボード、マウス等の入力装置２が接続され、表示出力部１４にはＣＲＴ（陰極線管）、ＬＣＤ（液晶表示装置）等の表示装置３が接続されている。
【００１６】
補助記憶装置１３には、オペレーティングシステム、チェックプログラム等の各種プログラムの他に、プリント配線板の設計情報やクリアランスチェックのルール等のデータファイル６が記憶されている。プリント配線板の設計情報には、多層プリント基板の種類、各層間の厚さ、各信号ラインのネット名、ネット番号等のネット固有情報（ネット識別情報ともいう）が含まれる。
【００１７】
図２は、本発明に係るプリント基板ＣＡＤにおいて実行されるクリアランスチェック処理の第１例を示すフローチャートである。
ステップ＃１０１において、データファイル６から制約条件が読み込まれる。この制約条件には、検査対象とすべき銅箔パターンの条件、近接パターン間の確保すべき距離（違反距離）、違反距離より短いパターン間距離の許容されるパターン長さ（違反長さ）が含まれる。
【００１８】
次のステップ＃１０２において、検査対象要素とすべき銅箔パターンが検索される。プリント配線板を構成する銅箔パターンは、同一電位であるネット単位に分離されるが、複雑なプリント配線板ではネットの数が数千に達する場合がある。これらのネット間の距離をすべての組み合わせに対して行うとすれば、それに要する処理時間が長くなりすぎる。そこで、クロストークノイズを発生しやすい高速ディジタル信号のライン（ネット）に絞って検査対象要素を検索（抽出する）。例えば、３０ＭＨｚを超える周波数の信号電流が流れるクロック信号ライン、データバスライン等を検査対象要素とする。
【００１９】
検査対象要素の指定方法として、３種類の方法を使用することができる。第１の指定方法では、ネット名又はネット番号を用いて検査対象要素を指定する。外部ファイル（データファイル）６に、検査対象とすべきネットの識別情報（ネット名、ネット番号等のネット固有情報）を記載しておく。
【００２０】
第２の指定方法では、ネット種別を用いて検査対象要素を指定する。つまり、外部ファイル（データファイル）６に、検査対象とすべきネットの種別（クロック、データバス等）に関する情報を記載しておく。
【００２１】
第３の指定方法では、プリント配線板に実装される部品（ＩＣ等）の品番やピン番号を用いて検査対象要素を指定する。つまり、これらの情報を外部ファイル（データファイル）６に記載しておき、該当する部品のピン番号に接続されるネットを検査対象要素として抽出する。
【００２２】
次のステップ＃１０３において、検査対象要素に近接する銅箔パターン（近接要素）を検索し、検査対象要素と近接要素との最短距離ｄを算出する。この際、検査対象要素と同じ銅箔層における近接要素だけでなく、検査対象要素と異なる銅箔層の近接要素も検索して最短距離ｄを算出する。同一層内での最短距離ｄは、単に二次元平面内での距離情報から算出される。
【００２３】
異層間での最短距離ｄは、平面視での距離情報と層間の厚さ情報（層厚情報）からピタゴラスの定理によって求めることができる。層厚情報は、プリント基板の種類に関する情報と共にデータファイル６として補助記憶装置１３に記憶されている。６層ビルドアップ基板の場合の層厚情報の例を図３に示す。
【００２４】
次のステップ＃１０４では、上記の最短距離ｄがあらかじめ定めた違反距離より小さいか否かをチェックする。最短距離ｄが違反距離より小さくない場合は問題なしとしてステップ＃１０３に戻り次の近接要素を検索する。最短距離ｄが違反距離より小さい場合は、次のステップ＃１０５に移行する。なお、異層間での最短距離ｄの場合は、平面視での距離が違反距離より大きければ層厚を含めた三次元での距離は更に大きくなる。したがって、ステップ＃１０３の最短距離ｄの算出ステップの中で、平面視での距離が違反距離より大きければ問題なしとして次の近接要素の検索に移行することが可能である。
【００２５】
ステップ＃１０５では、近接パターン長Ｌを求める。近接パターン長は、検査対象要素と近接要素との距離が違反距離より短い範囲に含まれる検査対象要素又は近接要素の銅箔パターンの長さを意味する。
【００２６】
図４は、異層間での銅箔パターン間の最短距離ｄ及び近接パターン長Ｌの例を示す模式図である。この例では、上側の層に形成された銅箔パターンＰ１と下側の層に形成された銅箔パターンＰ２が長さＬにわたって最短距離ｄで対向している（平行に延びている）。したがって、最短距離ｄが違反距離より小さい場合は、長さＬが近接パターン長に相当することになる。
【００２７】
なお、この例では最短距離ｄは銅箔パターンＰ１の銅箔層と銅箔パターンＰ２の銅箔層との層間隔（層厚）に等しい。つまり、平面視で銅箔パターンＰ１と銅箔パターンＰ２とが長さＬにわたって重なり合っている。平面視で銅箔パターンＰ１と銅箔パターンＰ２とが重なり合わずに、距離ｄ１だけずれた状態で互いに平行に延びている場合は、銅箔パターンＰ１と銅箔パターンＰ２との最短距離ｄ’は層厚をｔとすると、ピタゴラスの定理により、ｄ’＝（ｔ2＋ｄ１2）1/2となる。
【００２８】
次のステップ＃１０６において、近接パターン長Ｌがあらかじめ定めた違反長さより長いか否かをチェックする。近接パターン長Ｌが違反長さより長くない場合は問題なしとしてステップ＃１０３に戻り次の近接要素を検索する。近接パターン長Ｌが違反長さより長い場合はステップ＃１０７で違反レポートに記録する。これにより、例えば検査対象要素の銅箔パターンと近接要素の銅箔パターンが単に交差しているような場合は、最短距離ｄが違反距離より小さくても問題なしと判断される。このような場合は、クロストークノイズが発生しにくいからである。つまり、ある程度の長さ（違反長さ以上）にわたって２つの銅箔パターンが近接してほぼ平行に延びているときに、両者間のクロストークノイズが発生しやすくなる。
【００２９】
次のステップ＃１０８では、現在の検査対象要素に関してすべての近接要素のチェックを終了したか否かをチェックする。すべての近接要素のチェックを終了するまでステップ＃１０３からステップ＃１０８の処理が繰り返される。
【００３０】
すべての近接要素のチェックが終了すれば、次のステップ＃１０９において、すべての検査対象要素のチェックを終了したか否かをチェックする。すべての検査対象要素のチェックを終了するまでステップ＃１０２からステップ＃１０９の処理が繰り返される。すべての検査対象要素のチェックが終了すれば、ステップ＃１１０で違反レポートを出力してクリアランスチェック処理を終了する。
【００３１】
図５は、本発明に係るプリント基板ＣＡＤにおいて実行されるクリアランスチェック処理の第２例を示すフローチャートである。
この例では、図２に示した第１例のフローチャートにおいて、ステップ＃１０３とステップ＃１０４との間に、ステップ＃１５１からステップ＃１５３の処理が追加されている。
【００３２】
すてなわち、ステップ＃１０３で検査対象要素と近接要素との最短距離ｄを算出した後、ステップ＃１５１では検査対象要素と近接要素とが同一の銅箔層にあるか否かをチェックする。同一の銅箔層にある場合は、そのままステップ＃１０４に移行するので、図２に示した第１例となんら変わらない。
【００３３】
同一の銅箔層にない場合、つまり検査対象要素と近接要素とが互いに異なる銅箔層に存在する場合は、ステップ＃１５２で検査対象要素と近接要素との間に接地銅箔要素が存在するか否かをチェックする。接地銅箔要素とは、接地電位に接続される銅箔を意味する。
【００３４】
図６は、異層間での銅箔パターン間に接地銅箔要素が存在する場合の例を示す模式図である。この例では、上側の層に形成された銅箔パターンＰ１と下側の層に形成された銅箔パターンＰ２が長さＬにわたって最短距離ｄで対向しており、その間に接地銅箔要素Ｐ３が存在する。
【００３５】
接地銅箔要素が存在する場合は、検査対象要素と近接要素との間のクロストークノイズが接地銅箔要素によって低減される効果が得られる。そこで、この場合はステップ＃１５３において、最短距離ｄに１より大きい補正係数ｋを掛けて得られる値を新たな最短距離ｄとする補正が行われる。すなわち、クリアランス違反の判定条件を緩和する補正が行われる。検査対象要素と近接要素との間に接地銅箔要素が存在しない場合は、そのままステップ＃１０４に移行する。
【００３６】
なお、最短距離ｄに１より大きい補正係数ｋを掛ける補正の代わりに、違反距離を１より大きい補正係数ｋで除する補正を行ってもよい。あるいは、１より小さい補正係数で最短距離ｄを除する補正、又は１より小さい補正係数を違反係数に掛ける補正を行ってもよい。乗除算による補正の代わりに最短距離ｄ又は違反距離に所定の補正量を加減算する補正を行ってもよい。要は、いずれかの補正演算でクリアランス違反の判定条件を緩和すればよい。また、近接パターン長Ｌを短くする補正や違反距離を長くする補正をクリアランス違反の判定条件を緩和する補正として採用してもよい。
【００３７】
クリアランス違反の判定条件を緩和する条件として、検査対象要素と近接要素との間に存在する接地銅箔要素の面積が所定値以上であることを加えてもよい。面積が小さい場合は、検査対象要素と近接要素との間のクロストークノイズを低減する効果がほとんど得られないか、無視できるほど小さいからである。
【００３８】
図７は、上述のようなクリアランスチェック条件を指定する記述例を示す図表である。図７において、例１の記述例は、ネット名（信号名）「ＤＡＴＡ０」の銅箔パターンとネット名「ＤＡＴＡ１」の銅箔パターンとの距離を検査し、０．２ｍｍが確保されているか否かを判定する場合である。すなわち、検査対象要素及び近接要素が「ＤＡＴＡ０」及び「ＤＡＴＡ１」であり、違反距離が０．２ｍｍの場合に相当する。
【００３９】
例２の記述例では、「ＤＡＴＡ」で始まるネット名の銅箔パターン同士の距離を検査し、０．２ｍｍが確保されているか否かを判定する。そして、２つの銅箔パターンが異なる銅箔層に存在し、その間に接地銅箔要素が存在する場合は、違反距離が０．２ｍｍから０．１８ｍｍに緩和される。
【００４０】
例３の記述例では、「ＣＬＫ」で始まるネット名の銅箔パターンと他の任意の銅箔パターンとの距離を検査し、０．２ｍｍが確保されているか否かを判定する。そして、２つの銅箔パターンが異なる銅箔層に存在し、その間に接地銅箔要素が存在する場合は、違反距離が０．２ｍｍから５％だけ緩和され０．１９ｍｍになる。また、違反長さは３０ｍｍであり、３０ｍｍを超える長さにわたって２つの銅箔パターン間の距離が違反距離より短い場合にクリアランス違反と判定される。
【００４１】
例４の記述例では、ネット種別が「ＤＡＴＡ」である銅箔パターンと他の任意の銅箔パターンとの距離を検査し、０．２ｍｍが確保されているか否かを判定する。
【００４２】
例５の記述例では、部品名「ＰＥＮＴＩＵＭ（登録商標）３」のピン番号１１２番に接続される信号ラインの銅箔パターンとネット種別が「ＤＡＴＡ」である銅箔パターンとの距離を検査し、０．２ｍｍが確保されているか否かを判定する。そして、２つの銅箔パターンが異なる銅箔層に存在し、その間に接地銅箔要素が存在する場合は、違反距離が０．２ｍｍから０．１８ｍｍに緩和される。
【００４３】
なお、上記の実施形態では、検査対象要素及び近接要素が共に銅箔パターンである場合に絞って説明した。しかし、本発明のクリアランスチェック方法を実施するに際して、銅箔パターン間のクリアランスチェックにとどまらず、層間の導電接続であるビアホール（スルーホールともいう）同士のクリアランスチェックや銅箔パターンとビアホールとの間のクリアランスチェックを含めてもよい。更には、プリント配線板に実装されるジャンパ線も含めてクリアランスチェックを実施してもよい。また、銅箔パターン以外の導電箔、例えば金や銀、アルミニウム等の金属を用いた導電箔パターンの場合も同様に、本発明のクリアランスチェック方法を適用することができる。
【００４４】
以上、本発明の実施形態をいくつかの具体例を示しながら説明したが、本発明は上記の実施形態に限らず、種々の形態で実施することができる。
【００４５】
【発明の効果】
以上に説明したように、本発明のプリント基板ＣＡＤにおけるクリアランスチェック方法及びコンピュータプログラムによれば、同一の銅箔層における銅箔パターン間距離だけでなく互いに異なる銅箔層に存在する銅箔パターン間の距離を含めた立体的な銅箔パターン間距離がチェックされ、しかも、２つの銅箔パターンが単に交差している場合は除外して、所定の長さより長い区間で近接している場合にのみクリアランス違反として検出される。この結果、同一層だけでなく異層間も含めた銅箔パターン間のクロストークノイズが抑えられる。
【図面の簡単な説明】
【図１】本発明に係るプリント基板ＣＡＤにおけるクリアランスチェック方法を実施するためのコンピュータシステムの例を示すブロック図である。
【図２】本発明に係るプリント基板ＣＡＤにおいて実行されるクリアランスチェック処理の第１例を示すフローチャートである。
【図３】６層ビルドアップ基板の場合の層厚情報の例を示す図表である。
【図４】異層間での銅箔パターン間の最短距離及び近接パターン長の例を示す模式図である。
【図５】本発明に係るプリント基板ＣＡＤにおいて実行されるクリアランスチェック処理の第２例を示すフローチャートである。
【図６】異層間での銅箔パターン間に接地銅箔要素が存在する場合の例を示す模式図である。
【図７】クリアランスチェック条件を指定する記述例を示す図表である。
【符号の説明】
ｄ 最短距離
Ｌ 近接パターン長
Ｐ１ 第１の銅箔パターン（検査対象要素又は近接要素）
Ｐ２ 第２の銅箔パターン（検査対象要素又は近接要素）
Ｐ３ 接地銅箔要素
【発明の属する技術分野】
本発明は、プリント配線板をコンピュータ支援によって設計するプリント基板ＣＡＤにおけるクリアランスチェック方法及びコンピュータプログラムに関する。
【０００２】
【従来の技術】
電子回路、特にディジタル回路のプリント配線板の設計には、専用のコンピュータプログラムであるプリント基板ＣＡＤ（コンピュータ支援による設計）プログラムが使用されることが一般的である。プリント基板ＣＡＤプログラムが備える機能の一つとして、導電箔パターン（一般的には銅箔パターン）間の距離（間隙）が十分に確保されているか否かをチェックするクリアランスチェック機能がある。ここでいう銅箔パターンとは、プリント配線板の製作工程においてレジスト露光、エッチング等の処理を経てプリント配線板の銅箔層に残される所定幅の銅箔線路を意味する。なお、銅箔以外の導電箔、例えば金や銀等の導電箔もあるが、最も一般的な銅箔パターンとして以下説明する。
【０００３】
銅箔パターン間の距離（間隙）が十分に確保されていなければ、プリント基板の製造工程に（エッチング工程等）において銅箔パターン間のブリッジ不良が生じやすくなる。また、電気絶縁性能等の観点から製品規格において銅箔パターン間の最小距離が定められている場合もある。
【０００４】
近年は更に、ディジタル信号の高速化に伴い、電気絶縁性能だけでなく隣接する配線パターン間のクロストークノイズが問題になりやすく、これを抑える観点からも銅箔パターン間距離の管理が重要になってきている。銅箔パターン間距離が小さすぎる場合は、隣接配線パターン間で生じるクロストークノイズによって製品が誤動作するおそれがある。
【０００５】
また、特に携帯機器の普及に伴い、それに使用されるプリント配線板の小型化、薄型化が急速に進んでいる。ディジタル回路のプリント配線板には、複数の銅箔層と複数の絶縁層を積層した多層基板を使用することが多い。従来の層厚が比較的大きい多層基板の場合は、層間の銅箔パターン間距離が問題になることはなく、したがって従来のプリント基板ＣＡＤプログラムにおけるクリアランスチェック機能は、同一層における隣接パターン間の距離（クリアランス）をチェックするものであった。
【０００６】
【発明が解決しようとする課題】
しかしながら、プリント配線板の小型化、薄型化に伴って多層基板の層厚が小さくなると、そして、ディジタル信号の高速化が進むと、異なる銅箔層の銅箔パターン間でのクロストークノイズが問題になる場合がある。
【０００７】
本発明は、このような課題に鑑みてなされたものであり、プリント基板ＣＡＤにおいて、同一層だけでなく異層間も含めた銅箔パターン間のクロストークノイズを抑える観点から行うクリアランスチェック方法及びコンピュータプログラムを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明によるプリント基板ＣＡＤにおけるクリアランスチェック方法は、複数の導電箔層と複数の絶縁層が交互に積層された多層プリント配線板の設計をコンピュータ支援によって行う際に、導電箔パターン間の距離をチェックする方法であって、（ａ）コンピュータにより、所定値より高い周波数の高速ディジタル信号の電流が流れる導電箔パターンを検査対象要素として抽出し、（ｂ）コンピュータにより、前記検査対象要素と異なる導電箔層において前記検査対象要素に近接する信号用導電箔パターンを近接要素として抽出し、（ｃ）コンピュータにより、前記検査対象要素と前記近接要素との平面視での距離と予め定められた違反距離とを比較し、前記平面視での距離が予め定められた違反距離以下である場合には、前記平面視での距離及び前記検査対象要素が配置された層と前記近接要素が配置された層との層間の厚さに基づいて両要素の最短距離を求め、（ｄ）コンピュータにより、前記最短距離があらかじめ定めた違反距離より小さい場合は、前記検査対象要素と前記近接要素との距離が前記違反距離より短い範囲に含まれる前記検査対象要素又は前記近接要素の導電箔パターンの長さを近接パターン長として求め、（ｅ）コンピュータにより、前記近接パターン長があらかじめ定めた違反長さより長い場合に設計違反として検出することを特徴とする。
【０００９】
また、本発明によるコンピュータプログラムは、複数の導電箔層と複数の絶縁層が交互に積層された多層プリント配線板の設計をコンピュータ支援によって行う際に、導電箔パターン間の距離をチェックするためのコンピュータプログラムであって、（ａ）所定値より高い周波数の高速ディジタル信号の電流が流れる導電箔パターンを検査対象要素として抽出し、（ｂ）前記検査対象要素と異なる導電箔層において前記検査対象要素に近接する信号用導電箔パターンを近接要素として抽出し、（ｃ）前記検査対象要素と前記近接要素との平面視での距離と予め定められた違反距離とを比較し、前記平面視での距離が予め定められた違反距離以下である場合には、前記平面視での距離及び前記検査対象要素が配置された層と前記近接要素が配置された層との層間の厚さに基づいて両要素の最短距離を求め、（ｄ）前記最短距離があらかじめ定めた違反距離より小さい場合は、前記検査対象要素と前記近接要素との距離が前記違反距離より短い範囲に含まれる前記検査対象要素又は前記近接要素の導電箔パターンの長さを近接パターン長として求め、（ｅ）前記近接パターン長があらかじめ定めた違反長さより長い場合に設計違反として検出する処理をコンピュータに実行させることを特徴とする。
【００１０】
上記のようなクリアランスチェック方法及びコンピュータプログラムによれば、同一層だけでなく異層間も含めた立体的な導電箔パターン間距離がチェックされ、しかも、２つの導電箔パターンが単に交差している場合は除外して、所定の長さ（違反長さ）より長い区間で近接している（違反距離より短い）場合にのみクリアランス違反として検出される。この結果、同一層だけでなく異層間も含めた導電箔パターン間のクロストークノイズが抑えられる。なお、導電箔パターン間のクリアランスチェックにとどまらず、層間の導電接続であるビアホール（スルーホールともいう）同士のクリアランスチェックや導電箔パターンとビアホールとの間のクリアランスチェックを含めてもよい。
【００１１】
好ましくは、前記ステップ（ｃ）の後に、前記検査対象要素と前記近接要素とが互いに異なる導電箔層に存在し、かつ、前記検査対象要素と前記近接要素との間に接地電位に接続される接地導電箔要素が存在する条件を満たすか否かを判別し、前記条件が満たされる場合は、前記検査対象要素と前記近接要素との間の距離を実際より増加する補正、あるいは前記違反距離を減少する補正を行った後に前記ステップ（ｄ）及び（ｅ）を実行する。つまり、導電箔パターン間に接地電位に接続される接地導電箔要素が存在する場合は、導電箔パターン間のクロストークノイズが減少することがわかっているので、そのような場合に設計違反として検出する基準を緩めることが好ましい。
【００１２】
上記のようなコンピュータプログラムは、例えばＣＤ−ＲＯＭのようなコンピュータ読み取り可能な記録媒体に記録されて供給され、パーソナルコンピュータ等にこのコンピュータプログラムをインストールして実行させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明に係るプリント基板ＣＡＤにおけるクリアランスチェック方法を実施するためのコンピュータシステムの例を示すブロック図である。パーソナルコンピュータやワークステーションのようなコンピュータシステムに専用のプリント基板ＣＡＤプログラムをインストールすることによってプリント基板ＣＡＤシステムが実現され、その一機能として本発明のクリアランスチェック方法が実現される。
【００１４】
例えば、プリント基板ＣＡＤプログラムが記録されたＣＤ−ＲＯＭ（光ディスク）のような記録媒体５からドライブ装置４を介してコンピュータ本体１の補助記憶装置（ハードディスクドライブＨＤＤ）１３にチェックプログラムをインストールする。
【００１５】
補助記憶装置１３にインストールされたチェックプログラムは、主メモリ１２にロードされ、実行される。コンピュータ本体１は、主メモリ１２及び補助記憶装置１３の他に、入力部１１及び表示出力部１４を備えている。入力部１１にはキーボード、マウス等の入力装置２が接続され、表示出力部１４にはＣＲＴ（陰極線管）、ＬＣＤ（液晶表示装置）等の表示装置３が接続されている。
【００１６】
補助記憶装置１３には、オペレーティングシステム、チェックプログラム等の各種プログラムの他に、プリント配線板の設計情報やクリアランスチェックのルール等のデータファイル６が記憶されている。プリント配線板の設計情報には、多層プリント基板の種類、各層間の厚さ、各信号ラインのネット名、ネット番号等のネット固有情報（ネット識別情報ともいう）が含まれる。
【００１７】
図２は、本発明に係るプリント基板ＣＡＤにおいて実行されるクリアランスチェック処理の第１例を示すフローチャートである。
ステップ＃１０１において、データファイル６から制約条件が読み込まれる。この制約条件には、検査対象とすべき銅箔パターンの条件、近接パターン間の確保すべき距離（違反距離）、違反距離より短いパターン間距離の許容されるパターン長さ（違反長さ）が含まれる。
【００１８】
次のステップ＃１０２において、検査対象要素とすべき銅箔パターンが検索される。プリント配線板を構成する銅箔パターンは、同一電位であるネット単位に分離されるが、複雑なプリント配線板ではネットの数が数千に達する場合がある。これらのネット間の距離をすべての組み合わせに対して行うとすれば、それに要する処理時間が長くなりすぎる。そこで、クロストークノイズを発生しやすい高速ディジタル信号のライン（ネット）に絞って検査対象要素を検索（抽出する）。例えば、３０ＭＨｚを超える周波数の信号電流が流れるクロック信号ライン、データバスライン等を検査対象要素とする。
【００１９】
検査対象要素の指定方法として、３種類の方法を使用することができる。第１の指定方法では、ネット名又はネット番号を用いて検査対象要素を指定する。外部ファイル（データファイル）６に、検査対象とすべきネットの識別情報（ネット名、ネット番号等のネット固有情報）を記載しておく。
【００２０】
第２の指定方法では、ネット種別を用いて検査対象要素を指定する。つまり、外部ファイル（データファイル）６に、検査対象とすべきネットの種別（クロック、データバス等）に関する情報を記載しておく。
【００２１】
第３の指定方法では、プリント配線板に実装される部品（ＩＣ等）の品番やピン番号を用いて検査対象要素を指定する。つまり、これらの情報を外部ファイル（データファイル）６に記載しておき、該当する部品のピン番号に接続されるネットを検査対象要素として抽出する。
【００２２】
次のステップ＃１０３において、検査対象要素に近接する銅箔パターン（近接要素）を検索し、検査対象要素と近接要素との最短距離ｄを算出する。この際、検査対象要素と同じ銅箔層における近接要素だけでなく、検査対象要素と異なる銅箔層の近接要素も検索して最短距離ｄを算出する。同一層内での最短距離ｄは、単に二次元平面内での距離情報から算出される。
【００２３】
異層間での最短距離ｄは、平面視での距離情報と層間の厚さ情報（層厚情報）からピタゴラスの定理によって求めることができる。層厚情報は、プリント基板の種類に関する情報と共にデータファイル６として補助記憶装置１３に記憶されている。６層ビルドアップ基板の場合の層厚情報の例を図３に示す。
【００２４】
次のステップ＃１０４では、上記の最短距離ｄがあらかじめ定めた違反距離より小さいか否かをチェックする。最短距離ｄが違反距離より小さくない場合は問題なしとしてステップ＃１０３に戻り次の近接要素を検索する。最短距離ｄが違反距離より小さい場合は、次のステップ＃１０５に移行する。なお、異層間での最短距離ｄの場合は、平面視での距離が違反距離より大きければ層厚を含めた三次元での距離は更に大きくなる。したがって、ステップ＃１０３の最短距離ｄの算出ステップの中で、平面視での距離が違反距離より大きければ問題なしとして次の近接要素の検索に移行することが可能である。
【００２５】
ステップ＃１０５では、近接パターン長Ｌを求める。近接パターン長は、検査対象要素と近接要素との距離が違反距離より短い範囲に含まれる検査対象要素又は近接要素の銅箔パターンの長さを意味する。
【００２６】
図４は、異層間での銅箔パターン間の最短距離ｄ及び近接パターン長Ｌの例を示す模式図である。この例では、上側の層に形成された銅箔パターンＰ１と下側の層に形成された銅箔パターンＰ２が長さＬにわたって最短距離ｄで対向している（平行に延びている）。したがって、最短距離ｄが違反距離より小さい場合は、長さＬが近接パターン長に相当することになる。
【００２７】
なお、この例では最短距離ｄは銅箔パターンＰ１の銅箔層と銅箔パターンＰ２の銅箔層との層間隔（層厚）に等しい。つまり、平面視で銅箔パターンＰ１と銅箔パターンＰ２とが長さＬにわたって重なり合っている。平面視で銅箔パターンＰ１と銅箔パターンＰ２とが重なり合わずに、距離ｄ１だけずれた状態で互いに平行に延びている場合は、銅箔パターンＰ１と銅箔パターンＰ２との最短距離ｄ’は層厚をｔとすると、ピタゴラスの定理により、ｄ’＝（ｔ2＋ｄ１2）1/2となる。
【００２８】
次のステップ＃１０６において、近接パターン長Ｌがあらかじめ定めた違反長さより長いか否かをチェックする。近接パターン長Ｌが違反長さより長くない場合は問題なしとしてステップ＃１０３に戻り次の近接要素を検索する。近接パターン長Ｌが違反長さより長い場合はステップ＃１０７で違反レポートに記録する。これにより、例えば検査対象要素の銅箔パターンと近接要素の銅箔パターンが単に交差しているような場合は、最短距離ｄが違反距離より小さくても問題なしと判断される。このような場合は、クロストークノイズが発生しにくいからである。つまり、ある程度の長さ（違反長さ以上）にわたって２つの銅箔パターンが近接してほぼ平行に延びているときに、両者間のクロストークノイズが発生しやすくなる。
【００２９】
次のステップ＃１０８では、現在の検査対象要素に関してすべての近接要素のチェックを終了したか否かをチェックする。すべての近接要素のチェックを終了するまでステップ＃１０３からステップ＃１０８の処理が繰り返される。
【００３０】
すべての近接要素のチェックが終了すれば、次のステップ＃１０９において、すべての検査対象要素のチェックを終了したか否かをチェックする。すべての検査対象要素のチェックを終了するまでステップ＃１０２からステップ＃１０９の処理が繰り返される。すべての検査対象要素のチェックが終了すれば、ステップ＃１１０で違反レポートを出力してクリアランスチェック処理を終了する。
【００３１】
図５は、本発明に係るプリント基板ＣＡＤにおいて実行されるクリアランスチェック処理の第２例を示すフローチャートである。
この例では、図２に示した第１例のフローチャートにおいて、ステップ＃１０３とステップ＃１０４との間に、ステップ＃１５１からステップ＃１５３の処理が追加されている。
【００３２】
すてなわち、ステップ＃１０３で検査対象要素と近接要素との最短距離ｄを算出した後、ステップ＃１５１では検査対象要素と近接要素とが同一の銅箔層にあるか否かをチェックする。同一の銅箔層にある場合は、そのままステップ＃１０４に移行するので、図２に示した第１例となんら変わらない。
【００３３】
同一の銅箔層にない場合、つまり検査対象要素と近接要素とが互いに異なる銅箔層に存在する場合は、ステップ＃１５２で検査対象要素と近接要素との間に接地銅箔要素が存在するか否かをチェックする。接地銅箔要素とは、接地電位に接続される銅箔を意味する。
【００３４】
図６は、異層間での銅箔パターン間に接地銅箔要素が存在する場合の例を示す模式図である。この例では、上側の層に形成された銅箔パターンＰ１と下側の層に形成された銅箔パターンＰ２が長さＬにわたって最短距離ｄで対向しており、その間に接地銅箔要素Ｐ３が存在する。
【００３５】
接地銅箔要素が存在する場合は、検査対象要素と近接要素との間のクロストークノイズが接地銅箔要素によって低減される効果が得られる。そこで、この場合はステップ＃１５３において、最短距離ｄに１より大きい補正係数ｋを掛けて得られる値を新たな最短距離ｄとする補正が行われる。すなわち、クリアランス違反の判定条件を緩和する補正が行われる。検査対象要素と近接要素との間に接地銅箔要素が存在しない場合は、そのままステップ＃１０４に移行する。
【００３６】
なお、最短距離ｄに１より大きい補正係数ｋを掛ける補正の代わりに、違反距離を１より大きい補正係数ｋで除する補正を行ってもよい。あるいは、１より小さい補正係数で最短距離ｄを除する補正、又は１より小さい補正係数を違反係数に掛ける補正を行ってもよい。乗除算による補正の代わりに最短距離ｄ又は違反距離に所定の補正量を加減算する補正を行ってもよい。要は、いずれかの補正演算でクリアランス違反の判定条件を緩和すればよい。また、近接パターン長Ｌを短くする補正や違反距離を長くする補正をクリアランス違反の判定条件を緩和する補正として採用してもよい。
【００３７】
クリアランス違反の判定条件を緩和する条件として、検査対象要素と近接要素との間に存在する接地銅箔要素の面積が所定値以上であることを加えてもよい。面積が小さい場合は、検査対象要素と近接要素との間のクロストークノイズを低減する効果がほとんど得られないか、無視できるほど小さいからである。
【００３８】
図７は、上述のようなクリアランスチェック条件を指定する記述例を示す図表である。図７において、例１の記述例は、ネット名（信号名）「ＤＡＴＡ０」の銅箔パターンとネット名「ＤＡＴＡ１」の銅箔パターンとの距離を検査し、０．２ｍｍが確保されているか否かを判定する場合である。すなわち、検査対象要素及び近接要素が「ＤＡＴＡ０」及び「ＤＡＴＡ１」であり、違反距離が０．２ｍｍの場合に相当する。
【００３９】
例２の記述例では、「ＤＡＴＡ」で始まるネット名の銅箔パターン同士の距離を検査し、０．２ｍｍが確保されているか否かを判定する。そして、２つの銅箔パターンが異なる銅箔層に存在し、その間に接地銅箔要素が存在する場合は、違反距離が０．２ｍｍから０．１８ｍｍに緩和される。
【００４０】
例３の記述例では、「ＣＬＫ」で始まるネット名の銅箔パターンと他の任意の銅箔パターンとの距離を検査し、０．２ｍｍが確保されているか否かを判定する。そして、２つの銅箔パターンが異なる銅箔層に存在し、その間に接地銅箔要素が存在する場合は、違反距離が０．２ｍｍから５％だけ緩和され０．１９ｍｍになる。また、違反長さは３０ｍｍであり、３０ｍｍを超える長さにわたって２つの銅箔パターン間の距離が違反距離より短い場合にクリアランス違反と判定される。
【００４１】
例４の記述例では、ネット種別が「ＤＡＴＡ」である銅箔パターンと他の任意の銅箔パターンとの距離を検査し、０．２ｍｍが確保されているか否かを判定する。
【００４２】
例５の記述例では、部品名「ＰＥＮＴＩＵＭ（登録商標）３」のピン番号１１２番に接続される信号ラインの銅箔パターンとネット種別が「ＤＡＴＡ」である銅箔パターンとの距離を検査し、０．２ｍｍが確保されているか否かを判定する。そして、２つの銅箔パターンが異なる銅箔層に存在し、その間に接地銅箔要素が存在する場合は、違反距離が０．２ｍｍから０．１８ｍｍに緩和される。
【００４３】
なお、上記の実施形態では、検査対象要素及び近接要素が共に銅箔パターンである場合に絞って説明した。しかし、本発明のクリアランスチェック方法を実施するに際して、銅箔パターン間のクリアランスチェックにとどまらず、層間の導電接続であるビアホール（スルーホールともいう）同士のクリアランスチェックや銅箔パターンとビアホールとの間のクリアランスチェックを含めてもよい。更には、プリント配線板に実装されるジャンパ線も含めてクリアランスチェックを実施してもよい。また、銅箔パターン以外の導電箔、例えば金や銀、アルミニウム等の金属を用いた導電箔パターンの場合も同様に、本発明のクリアランスチェック方法を適用することができる。
【００４４】
以上、本発明の実施形態をいくつかの具体例を示しながら説明したが、本発明は上記の実施形態に限らず、種々の形態で実施することができる。
【００４５】
【発明の効果】
以上に説明したように、本発明のプリント基板ＣＡＤにおけるクリアランスチェック方法及びコンピュータプログラムによれば、同一の銅箔層における銅箔パターン間距離だけでなく互いに異なる銅箔層に存在する銅箔パターン間の距離を含めた立体的な銅箔パターン間距離がチェックされ、しかも、２つの銅箔パターンが単に交差している場合は除外して、所定の長さより長い区間で近接している場合にのみクリアランス違反として検出される。この結果、同一層だけでなく異層間も含めた銅箔パターン間のクロストークノイズが抑えられる。
【図面の簡単な説明】
【図１】本発明に係るプリント基板ＣＡＤにおけるクリアランスチェック方法を実施するためのコンピュータシステムの例を示すブロック図である。
【図２】本発明に係るプリント基板ＣＡＤにおいて実行されるクリアランスチェック処理の第１例を示すフローチャートである。
【図３】６層ビルドアップ基板の場合の層厚情報の例を示す図表である。
【図４】異層間での銅箔パターン間の最短距離及び近接パターン長の例を示す模式図である。
【図５】本発明に係るプリント基板ＣＡＤにおいて実行されるクリアランスチェック処理の第２例を示すフローチャートである。
【図６】異層間での銅箔パターン間に接地銅箔要素が存在する場合の例を示す模式図である。
【図７】クリアランスチェック条件を指定する記述例を示す図表である。
【符号の説明】
ｄ 最短距離
Ｌ 近接パターン長
Ｐ１ 第１の銅箔パターン（検査対象要素又は近接要素）
Ｐ２ 第２の銅箔パターン（検査対象要素又は近接要素）
Ｐ３ 接地銅箔要素
Claims (5)
- 複数の導電箔層と複数の絶縁層が交互に積層された多層プリント配線板の設計をコンピュータ支援によって行う際に、導電箔パターン間の距離をチェックする方法であって、
（ａ）コンピュータにより、所定値より高い周波数の高速ディジタル信号の電流が流れる導電箔パターンを検査対象要素として抽出し、
（ｂ）コンピュータにより、前記検査対象要素と異なる導電箔層において前記検査対象要素に近接する信号用導電箔パターンを近接要素として抽出し、
（ｃ）コンピュータにより、前記検査対象要素と前記近接要素との平面視での距離と予め定められた違反距離とを比較し、前記平面視での距離が予め定められた違反距離以下である場合には、前記平面視での距離及び前記検査対象要素が配置された層と前記近接要素が配置された層との層間の厚さに基づいて両要素の最短距離を求め、
（ｄ）コンピュータにより、前記最短距離があらかじめ定めた違反距離より小さい場合は、前記検査対象要素と前記近接要素との距離が前記違反距離より短い範囲に含まれる前記検査対象要素又は前記近接要素の導電箔パターンの長さを近接パターン長として求め、
（ｅ）コンピュータにより、前記近接パターン長があらかじめ定めた違反長さより長い場合に設計違反として検出する
ことを特徴とするプリント基板ＣＡＤにおけるクリアランスチェック方法。 - 前記ステップ（ｃ）の後に、コンピュータにより、前記検査対象要素と前記近接要素とが互いに異なる導電箔層に存在し、かつ、前記検査対象要素と前記近接要素との間に接地電位に接続される接地導電箔要素が存在する条件を満たすか否かを判別し、
前記条件が満たされる場合は、前記検査対象要素と前記近接要素との間の距離を実際より増加する補正、あるいは前記違反距離を減少する補正を行った後に前記ステップ（ｄ）及び（ｅ）をコンピュータにより実行することを特徴とする
請求項１記載のプリント基板ＣＡＤにおけるクリアランスチェック方法。 - 複数の導電箔層と複数の絶縁層が交互に積層された多層プリント配線板の設計をコンピュータ支援によって行う際に、導電箔パターン間の距離をチェックするためのコンピュータプログラムであって、
（ａ）所定値より高い周波数の高速ディジタル信号の電流が流れる導電箔パターンを検査対象要素として抽出し、
（ｂ）前記検査対象要素と異なる導電箔層において前記検査対象要素に近接する信号用導電箔パターンを近接要素として抽出し、
（ｃ）前記検査対象要素と前記近接要素との平面視での距離と予め定められた違反距離とを比較し、前記平面視での距離が予め定められた違反距離以下である場合には、前記平面視での距離及び前記検査対象要素が配置された層と前記近接要素が配置された層との層間の厚さに基づいて両要素の最短距離を求め、
（ｄ）前記最短距離があらかじめ定めた違反距離より小さい場合は、前記検査対象要素と前記近接要素との距離が前記違反距離より短い範囲に含まれる前記検査対象要素又は前記近接要素の導電箔パターンの長さを近接パターン長として求め、
（ｅ）前記近接パターン長があらかじめ定めた違反長さより長い場合に設計違反として検出する
処理をコンピュータに実行させることを特徴とするコンピュータプログラム。 - 前記ステップ（ｃ）と前記ステップ（ｄ）との間に、前記検査対象要素と前記近接要素とが互いに異なる導電箔層に存在し、かつ、前記検査対象要素と前記近接要素との間に接地電位に接続される接地導電箔要素が存在する条件を満たすか否かを判別し、前記条件が満たされる場合は、前記検査対象要素と前記近接要素との間の距離を実際より増加する補正、あるいは前記違反距離を減少する補正を行うステップを更に有することを特徴とする
請求項３記載のコンピュータプログラム。 - 複数の導電箔層と複数の絶縁層が交互に積層された多層プリント配線板の設計をコンピュータ支援によって行う際に、導電箔パターン間の距離をチェックするためのコンピュータプログラムが記録された記録媒体であって、
（ａ）所定値より高い周波数の高速ディジタル信号の電流が流れる導電箔パターンを検査対象要素として抽出し、
（ｂ）前記検査対象要素と異なる導電箔層において前記検査対象要素に近接する信号用導電箔パターンを近接要素として抽出し、
（ｃ）前記検査対象要素と前記近接要素との平面視での距離と予め定められた違反距離とを比較し、前記平面視での距離が予め定められた違反距離以下である場合には、前記平面視での距離及び前記検査対象要素が配置された層と前記近接要素が配置された層との層間の厚さに基づいて両要素の最短距離を求め、
（ｄ）前記最短距離があらかじめ定めた違反距離より小さい場合は、前記検査対象要素と前記近接要素との距離が前記違反距離より短い範囲に含まれる前記検査対象要素又は前記近接要素の導電箔パターンの長さを近接パターン長として求め、
（ｅ）前記近接パターン長があらかじめ定めた違反長さより長い場合に設計違反として検出する処理をコンピュータに実行させるためのコンピュータプログラムが記録されていることを特徴とするコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008643A JP4082906B2 (ja) | 2002-01-17 | 2002-01-17 | プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008643A JP4082906B2 (ja) | 2002-01-17 | 2002-01-17 | プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003216680A JP2003216680A (ja) | 2003-07-31 |
| JP4082906B2 true JP4082906B2 (ja) | 2008-04-30 |
Family
ID=27646850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002008643A Expired - Fee Related JP4082906B2 (ja) | 2002-01-17 | 2002-01-17 | プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4082906B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9075949B2 (en) | 2011-12-02 | 2015-07-07 | Canon Kabushiki Kaisha | Supporting design of electronic equipment |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293726A (ja) * | 2005-04-12 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 電子部品の設計方法 |
| JP4967699B2 (ja) * | 2007-02-09 | 2012-07-04 | 富士通株式会社 | 隙間検証装置、ｃａｄシステム及びコンピュータプログラム |
| US20230385517A1 (en) * | 2020-10-09 | 2023-11-30 | 3M Innovative Properties Company | Printed circuit board and method for designing the same |
-
2002
- 2002-01-17 JP JP2002008643A patent/JP4082906B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9075949B2 (en) | 2011-12-02 | 2015-07-07 | Canon Kabushiki Kaisha | Supporting design of electronic equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003216680A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004111890A1 (ja) | プリント回路配線基板設計支援装置及びプリント回路基板設計方法並びにそのプログラム | |
| US7409665B2 (en) | Method for checking return path of printed and CAD apparatus for designing patterns of printed board | |
| US9075949B2 (en) | Supporting design of electronic equipment | |
| JPWO2005081142A1 (ja) | 素子配置チェック装置とプリント基板設計装置 | |
| KR20010060218A (ko) | 전원 감결합 회로의 설계 방법 | |
| US8271925B2 (en) | Printed board design system and method including decoupling capacitor arrangement examination unit | |
| JP2009217621A (ja) | 電子回路基板の電源雑音解析方法とシステム並びにプログラム | |
| JP2007311500A (ja) | 半導体装置の設計方法及びこれを実行するプログラム | |
| US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
| US8423938B2 (en) | Wire spacing verification method, wire spacing verification apparatus, and computer-readable medium | |
| JP4082906B2 (ja) | プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム | |
| US20040148581A1 (en) | Layout check system | |
| US20050108671A1 (en) | Method, apparatus and computer program product for implementing enhanced high frequency return current paths utilizing decoupling capacitors in a package design | |
| US7519936B2 (en) | Unallocatable space depicting system and method for a component on a printed circuit board | |
| US20110210453A1 (en) | Method for designing electronic system | |
| JP2002063225A (ja) | 電子回路の検証方法、設計方法、それらの装置および記録媒体 | |
| US7131084B2 (en) | Method, apparatus and computer program product for implementing automated detection excess aggressor shape capacitance coupling in printed circuit board layouts | |
| JP4283647B2 (ja) | レイアウトチェックシステム | |
| TWI503684B (zh) | 印刷電路檢查方法與裝置 | |
| US7143389B2 (en) | Systems and methods for generating node level bypass capacitor models | |
| US7472368B2 (en) | Method for implementing vertically coupled noise control through a mesh plane in an electronic package design | |
| JP4178241B2 (ja) | 配線容量抽出用の容量値ルールテーブルを生成する方法および容量値ルールファイル生成プログラム | |
| JP4915803B2 (ja) | 基板レイアウトチェック装置、その方法およびそのコンピュータ・プログラム | |
| US20080178136A1 (en) | Method, Apparatus, and Computer Program Product for Implementing Balanced Wiring Delay Within an Electronic Package | |
| US20220386471A1 (en) | Computer-readable recording medium storing design program, design method, and printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |