JP5035039B2 - 電子回路基板の電源雑音解析方法とシステム並びにプログラム - Google Patents
電子回路基板の電源雑音解析方法とシステム並びにプログラム Download PDFInfo
- Publication number
- JP5035039B2 JP5035039B2 JP2008061589A JP2008061589A JP5035039B2 JP 5035039 B2 JP5035039 B2 JP 5035039B2 JP 2008061589 A JP2008061589 A JP 2008061589A JP 2008061589 A JP2008061589 A JP 2008061589A JP 5035039 B2 JP5035039 B2 JP 5035039B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit board
- electronic circuit
- supply noise
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Description
前記電子回路基板上に実装される複数の前記半導体デバイスに関して、重ね合わせの原理に基づき、前記半導体デバイスより前記電子回路基板へ流れる電源雑音の和から、前記電子回路基板の基板全体での電源雑音を算出する。
抽出された前記キャパシタ及び前記半導体デバイスのインピーダンス特性のモデルを、前記電子回路基板に関する基板モデルの実装位置に接続することで、前記電子回路基板に関する電源雑音の解析モデルを構成し、
前記半導体デバイスより前記電子回路基板へ流れる電源雑音の伝播を計算し、
前記電子回路基板に実装されている複数の前記半導体デバイスの各々の電源雑音に基づき、前記電子回路基板における電源雑音の伝播の振る舞いを解析する。
電源雑音を前記半導体デバイスのスイッチング動作に起因する雑音として扱い、
i番目(だだし、i=1〜n)の前記半導体デバイスに関して、
入力インピーダンス特性をZlsi[i]とし、
前記電子回路基板全体から前記i番目の前記半導体デバイスを除いた特性であり、且つ、前記i番目の前記半導体デバイスが実装される位置から見た反射インピーダンス特性をZ11[i]とし、
前記i番目の前記半導体デバイスの前記電子回路基板の実装位置では、
最大電圧として電源電圧VCC、
最小電圧としてVCC・Z11[i]/(Z11[i]+Zlsi[i])
が印加され、
前記最大電圧と前記最小電圧の差を振幅とする雑音、
Vamp[i]=VCC−VCC・Zlsi[i]/(Z11[i]+Zlsi[i])が前記電子回路基板から前記i番目の前記半導体デバイスへ流れ込むという条件のもと、
前記i番目の前記半導体デバイスから前記電子回路基板へ流れる雑音Vn[i]を、反射の式より、
Vn[i]=Vamp[i]・(Zlsi[i]−Z11[i])/(Zlsi[i]+Z11[i])
にて算出し、
n個の前記半導体デバイスについて、前記半導体デバイスから前記電子回路基板へ流れる前記雑音Vn[i](i=1〜n)の和をとることで、前記電子回路基板の全体の電源雑音を解析する。
実デバイスを駆動させ、電源電圧と電源電流(VI特性)から、LSIの電源−GNDインピーダンス(Zパラメータ)を計算する方法や、
リターンロス(SパラメータS11)を測定して、Zパラメータに変換することでインピーダンス特性を求めることができる。あるいは、半導体モデル(SPICEモデルなど)があれば、シミュレーションからも同様の方法で、インピーダンス特性は求められる。なお、LSIについても、インピーダンス特性をデータベース2に登録しておく(図1のステップS19)。
最大値は、電源電圧VCC、
最小値は、電源電圧VCCを、Z11[i]とZlsi[i]とで分圧した電圧
VCC・Z11[i]/(Z11[i]+Zlsi[i])
が、i番目のLSIの入力に印加され、最大値と最小値の差を振幅とする雑音電圧が、基板からi番目のLSIへ印加される。
である。
Vn[i]=Vamp[i]・(Zlsi[i]−Z11[i])/(Zlsi[i]+Z11[i]) ・・・(2)
となる。
ΣVn[i] ・・・(3)
をとることで、電子回路基板全体の電源雑音伝播の振る舞いを解析することができる。
反射する雑音振幅=元の振幅・(Z0/3−Z0)/(Z0/3+Z0)
=−元の振幅/2 ・・・(4)
1本当り透過する雑音振幅=(元の振幅−反射する振幅)/3
=元の振幅/2 ・・・(5)
となり、伝播が進むほど振幅は小さくなっていく。
上記特許文献2に記載された発明は、電源雑音解析対象の半導体集積回路とプリント基板を電源網及び電流源網で表現し、半導体集積回路の全体のモデル及び該プリント基板の全体のモデルを結合して回路方程式を解くというものである。特許文献2では、半導体デバイスの反射電圧を求めることは開示されていず、この反射電圧から半導体デバイスより前記電子回路基板へ流れる電源雑音を計算し前記電子回路基板へ流れる電源雑音から、重ね合わせの原理に基づき、前記電子回路基板の基板全体での電源雑音を解析する構成の本発明とは全く相違している。
2 データベース
10 プリント基板
11 半導体デバイス
12 バイパスコンデンサ
13 電源
21 電源層
22 GND(接地)層
23 配線
24 絶縁体
100 プリント基板
101 LSIモデル
102 キャパシタモデル
S11 電源−GND情報抽出ステップ(電源−GND情報抽出手段)
S12 特性インピーダンス計算ステップ(特性インピーダンス計算手段)
S13 部品情報抽出ステップ(部品情報抽出手段)
S14 部品データベース呼び出しステップ(部品データベース呼び出し手段)
S15 解析モデル作成ステップ(解析モデル手段)
S16 電源雑音解析ステップ(電源雑音解析手段)
S17 電源雑音妥当性判断ステップ(電源雑音妥当性判断手段)
S18 設計変更ステップ(設計変更手段)
S19 LSIモデル抽出ステップ(LSIモデル抽出手段)
S20 コンデンサモデル抽出ステップ(コンデンサモデル抽出手段)
Claims (16)
- 電子回路基板の電源、グランド間のインピーダンス特性と、前記電子回路基板上に実装される半導体デバイスの電源、グランド間のインピーダンス特性と、に基づき、前記半導体デバイスでの電源雑音の反射電圧を求め、前記電子回路基板の電源雑音を解析する工程を含み、
前記電源雑音を解析する工程が、
前記半導体デバイスでの前記反射電圧から前記半導体デバイスより前記電子回路基板へ流れる電源雑音を算出する工程と、
前記電子回路基板上に実装される複数の前記半導体デバイスに関して、重ね合わせの原理に基づき、前記半導体デバイスより前記電子回路基板へ流れる電源雑音の和から、前記電子回路基板の基板全体での電源雑音を算出する工程と、
を含む、ことを特徴とする電子回路基板の電源雑音解析方法。 - 前記半導体デバイスの電源雑音量と予め定められた電源雑音耐量とを比較し、設計の妥当性を検証する工程をさらに含む、ことを特徴とする請求項1記載の電子回路基板の電源雑音解析方法。
- 前記電子回路基板の電源層を2次元伝送線路でモデル化した基板モデルを用いる、ことを特徴とする請求項1又は2に記載の電子回路基板の電源雑音解析方法。
- 部品のインピーダンス特性のモデルが登録されているデータベースから、前記電子回路基板に実装される前記部品のインピーダンス特性のモデルを取得する工程と、
前記電子回路基板に実装される前記部品のインピーダンス特性のモデルを用いて前記電子回路基板の電源雑音解析用のモデルを構成する工程と、
を含む、ことを特徴とする請求項1乃至3のいずれか1項に記載の電子回路基板の電源雑音解析方法。 - 電源雑音に関して、前記電源雑音は前記半導体デバイスのスイッチング動作に起因するとみなすモデルを用いる、ことを特徴とする請求項1乃至4のいずれか1項に記載の電子回路基板の電源雑音解析方法。
- 前記電子回路基板の設計情報から電源とグランド情報と、前記電源とグランドに接続するキャパシタ及び前記半導体デバイスを少なくとも含む部品を抽出する工程と、
抽出された前記部品のインピーダンス特性のモデルを、前記電子回路基板に関する基板モデルの実装位置に接続することで、電源雑音の解析モデルを作成する工程と、
前記電源雑音の解析モデルに関して、前記半導体デバイスより前記電子回路基板へ流れる電源雑音の伝播を計算し、
前記電子回路基板に実装されている複数の前記半導体デバイスの各々の電源雑音に基づき、前記電子回路基板における電源雑音の伝播の振る舞いを解析する工程と、
を含む、ことを特徴とする請求項1乃至5のいずれか1項に記載の電子回路基板の電源雑音解析方法。 - n個(nは所定の正整数)の前記半導体デバイスが前記電子回路基板に実装されるものとして、
電源雑音を前記半導体デバイスのスイッチング動作に起因する雑音として扱い、
i番目(だだし、i=1〜n)の前記半導体デバイスに関して、
入力インピーダンス特性をZlsi[i]とし、
前記電子回路基板全体から前記i番目の前記半導体デバイスを除いた特性であり、且つ、前記i番目の前記半導体デバイスが実装される位置から見た反射インピーダンス特性をZ11[i]とし、
前記i番目の前記半導体デバイスの前記電子回路基板の実装位置では、
最大電圧として電源電圧VCC、
最小電圧としてVCC・Z11[i]/(Z11[i]+Zlsi[i])
が印加され、
前記最大電圧と前記最小電圧の差を振幅とする雑音、
Vamp[i]=VCC−VCC・Zlsi[i]/(Z11[i]+Zlsi[i])
が前記電子回路基板から前記i番目の前記半導体デバイスへ流れ込むという条件のもと、
前記i番目の前記半導体デバイスから前記電子回路基板へ流れる雑音Vn[i]を、反射の式より、
Vn[i]=Vamp[i]・(Zlsi[i]−Z11[i])/(Zlsi[i]+Z11[i])
にて算出し、
n個の前記半導体デバイスについて、前記半導体デバイスから前記電子回路基板へ流れる前記雑音Vn[i](i=1〜n)の和をとることで、前記電子回路基板全体の電源雑音を解析する、ことを特徴とする請求項1乃至6のいずれか1項に記載の電子回路基板の電源雑音解析方法。 - 電子回路基板の電源、グランド間のインピーダンス特性と、前記電子回路基板上に実装される半導体デバイスの電源、グランド間のインピーダンス特性と、に基づき、前記半導体デバイスでの電源雑音の反射電圧を求め、前記電子回路基板の電源雑音を解析する電源雑音解析手段を備え、
前記電源雑音解析手段は、前記半導体デバイスでの前記反射電圧から前記半導体デバイスより前記電子回路基板へ流れる電源雑音を求め、
前記電子回路基板上に実装される複数の前記半導体デバイスに関して、重ね合わせの原理に基づき、前記半導体デバイスより前記電子回路基板へ流れる電源雑音の和から、前記電子回路基板の全体での電源雑音を算出する、ことを特徴とする電子回路基板の電源雑音解析システム。 - 前記半導体デバイスの電源雑音量と予め定められた電源雑音耐量とを比較し、設計の妥当性を検証する手段を備えている、ことを特徴とする請求項8記載の電子回路基板の電源雑音解析システム。
- 前記電源雑音解析手段は、前記電子回路基板の電源層を2次元伝送線路でモデル化した基板モデルを用いる、ことを特徴とする請求項8又は9に記載の電子回路基板の電源雑音解析システム。
- 部品のインピーダンス特性のモデルを登録したデータベースを備え、
前記データベースから、前記電子回路基板に実装される前記部品のインピーダンス特性のモデルを取得し、前記電子回路基板の電源雑音解析用のモデルを構成する手段を備えている、ことを特徴とする請求項8乃至10のいずれか1項に記載の電子回路基板の電源雑音解析システム。 - 前記電源雑音解析手段は、電源雑音に関して、前記電源雑音は前記半導体デバイスのスイッチング動作に起因するとみなすモデルを用いる、ことを特徴とする請求項8乃至11のいずれか1項に記載の電子回路基板の電源雑音解析システム。
- 前記電子回路基板の設計情報から電源とグランド情報と、前記電源とグランドに接続するキャパシタ及び前記半導体デバイスを少なくとも含む部品を抽出する手段と、
抽出された前記部品のインピーダンス特性のモデルを、前記電子回路基板に関する基板モデルの実装位置に接続することで、電源雑音の解析モデルを作成する手段と、
を備え、
前記電源雑音解析手段は、
前記電源雑音の解析モデルに関して、前記半導体デバイスより前記電子回路基板へ流れる電源雑音の伝播を計算し、前記電子回路基板に実装されている複数の前記半導体デバイスの各々の電源雑音に基づき、前記電子回路基板における電源雑音の伝播の振る舞いを解析する、ことを特徴とする請求項8乃至12のいずれか1項に記載の電子回路基板の電源雑音解析システム。 - n個(nは所定の正整数)の前記半導体デバイスが前記電子回路基板に実装されるものとし、
前記電源雑音解析手段は、
電源雑音を前記半導体デバイスのスイッチング動作に起因する雑音として扱い、
i番目(だだし、i=1〜n)の前記半導体デバイスに関して、
入力インピーダンス特性をZlsi[i]とし、
前記電子回路基板全体から前記i番目の前記半導体デバイスを除いた特性であり、且つ、前記i番目の前記半導体デバイスが実装される位置から見た反射インピーダンス特性をZ11[i]とし、
前記i番目の前記半導体デバイスの前記電子回路基板の実装位置では、
最大電圧として電源電圧VCC、
最小電圧としてVCC・Z11[i]/(Z11[i]+Zlsi[i])
が印加され、
前記最大電圧と前記最小電圧の差を振幅とする雑音、
Vamp[i]=VCC−VCC・Zlsi[i]/(Z11[i]+Zlsi[i])
が前記電子回路基板から前記i番目の前記半導体デバイスへ流れ込むという条件のもと、
前記i番目の前記半導体デバイスから前記電子回路基板へ流れる雑音Vn[i]を、反射の式より、
Vn[i]=Vamp[i]・(Zlsi[i]−Z11[i])/(Zlsi[i]+Z11[i])
にて算出し、
n個の前記半導体デバイスについて、前記半導体デバイスから前記電子回路基板へ流れる前記雑音Vn[i](i=1〜n)の和をとることで、前記電子回路基板全体の電源雑音を解析する、ことを特徴とする請求項8乃至13のいずれか1項に記載の電子回路基板の電源雑音解析システム。 - 電子回路基板の電源、グランド間のインピーダンス特性と、前記電子回路基板上に実装される半導体デバイスの電源、グランド間のインピーダンス特性と、に基づき、前記半導体デバイスでの電源雑音の反射電圧を求め、前記電子回路基板の電源雑音を解析する処理として、
前記半導体デバイスでの前記反射電圧から前記半導体デバイスより前記電子回路基板へ流れる電源雑音を求め、
前記電子回路基板上に実装される複数の前記半導体デバイスに関して、重ね合わせの原理に基づき、前記半導体デバイスより前記電子回路基板へ流れる電源雑音の和から、前記電子回路基板の基板全体での電源雑音を算出する処理を、コンピュータに実行させるプログラム。 - 前記半導体デバイスの電源雑音量と予め定められた電源雑音耐量とを比較し、設計の妥当性を検証する処理を、前記コンピュータに実行させる請求項15記載のプログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061589A JP5035039B2 (ja) | 2008-03-11 | 2008-03-11 | 電子回路基板の電源雑音解析方法とシステム並びにプログラム |
US12/401,082 US8200445B2 (en) | 2008-03-11 | 2009-03-10 | Power supply noise analysis method, system and program for electronic circuit board |
CN2009101181855A CN101533426B (zh) | 2008-03-11 | 2009-03-11 | 电子电路基板的电源杂音解析方法、系统以及程序 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061589A JP5035039B2 (ja) | 2008-03-11 | 2008-03-11 | 電子回路基板の電源雑音解析方法とシステム並びにプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009217621A JP2009217621A (ja) | 2009-09-24 |
JP5035039B2 true JP5035039B2 (ja) | 2012-09-26 |
Family
ID=41063969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008061589A Expired - Fee Related JP5035039B2 (ja) | 2008-03-11 | 2008-03-11 | 電子回路基板の電源雑音解析方法とシステム並びにプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8200445B2 (ja) |
JP (1) | JP5035039B2 (ja) |
CN (1) | CN101533426B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9475602B2 (en) | 2008-10-06 | 2016-10-25 | Rehrig Pacific Company | Stackable low depth tray |
JP5664649B2 (ja) * | 2010-06-03 | 2015-02-04 | 株式会社村田製作所 | コンデンサ配置支援方法及びコンデンサ配置支援装置 |
JP5679046B2 (ja) | 2011-03-29 | 2015-03-04 | 日本電気株式会社 | デカップリング方法と給電線路設計装置並びに回路基板 |
CN103853861B (zh) | 2012-11-30 | 2016-12-21 | 国际商业机器公司 | 评估3d ic的电源供应的方法和装置 |
CA2914014A1 (en) | 2014-12-04 | 2016-06-04 | Rehrig Pacific Company | Beverage crate |
CN104459361B (zh) * | 2014-12-26 | 2017-03-08 | 工业和信息化部电子第五研究所 | 开关电源的纹波噪声检测方法和系统 |
US9864827B1 (en) * | 2015-10-14 | 2018-01-09 | Cadence Design Systems, Inc. | System and method for modeling electronic circuit designs |
CN105956324B (zh) * | 2016-05-23 | 2019-04-12 | 北京航空航天大学 | 一种针对模块化探针s参数幅频特性的校准方法 |
CN110781642B (zh) * | 2019-10-16 | 2023-05-19 | 蔚复来(浙江)科技股份有限公司 | 基于频域的改善电源噪声的方法 |
US11720726B1 (en) * | 2020-07-24 | 2023-08-08 | Ansys Inc. | Systems and methods of simulating drop shock reliability of solder joints with a multi-scale model |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4320220B2 (ja) | 2003-07-09 | 2009-08-26 | 富士通株式会社 | 電源ノイズ解析方法 |
JP4065229B2 (ja) * | 2003-11-26 | 2008-03-19 | 松下電器産業株式会社 | 半導体集積回路の電源ノイズ解析方法 |
JP5067594B2 (ja) * | 2005-03-24 | 2012-11-07 | 日本電気株式会社 | Emi予測方法および装置 |
JP2005251223A (ja) | 2005-04-04 | 2005-09-15 | Nec Corp | プリント回路基板特性評価方法、及び記憶媒体 |
JP4844080B2 (ja) * | 2005-10-18 | 2011-12-21 | 日本電気株式会社 | 印刷配線板及びその電源雑音抑制方法 |
JP4108717B2 (ja) * | 2006-07-03 | 2008-06-25 | 日本電気株式会社 | プリント回路基板 |
-
2008
- 2008-03-11 JP JP2008061589A patent/JP5035039B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-10 US US12/401,082 patent/US8200445B2/en not_active Expired - Fee Related
- 2009-03-11 CN CN2009101181855A patent/CN101533426B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101533426B (zh) | 2013-02-13 |
JP2009217621A (ja) | 2009-09-24 |
CN101533426A (zh) | 2009-09-16 |
US20090234605A1 (en) | 2009-09-17 |
US8200445B2 (en) | 2012-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5035039B2 (ja) | 電子回路基板の電源雑音解析方法とシステム並びにプログラム | |
JP5088197B2 (ja) | 電子回路基板の電源雑音抑制に関する設計妥当性検証装置と方法並びにプログラム | |
JP5151571B2 (ja) | 電子回路基板の電源雑音解析装置とプログラム | |
Swaminathan et al. | Designing and modeling for power integrity | |
US7643980B2 (en) | Electromagnetic field analysis apparatus, method and computer program | |
US20090213558A1 (en) | Support method and apparatus for printed circuit board | |
US7350175B2 (en) | Circuit board design system, design data analysis method and recording medium with analysis program recorded thereon | |
JP2002541531A (ja) | コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法 | |
JP2002518763A (ja) | コンピュータ・システムを使用した電力分配システムのために所望の減結合構成要素を決定するシステムおよび方法 | |
WO2001017111A9 (en) | A system and method for analyzing simultaneous switching noise | |
US9536033B2 (en) | Board design method and board design device | |
JP5246785B2 (ja) | 回路モデル作成装置、回路モデル作成方法、シミュレーション装置、及び、シミュレーション方法 | |
Zhao et al. | Physics-based circuit modeling methodology for system power integrity analysis and design | |
JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
JP2006293726A (ja) | 電子部品の設計方法 | |
Zhao et al. | System level power integrity analysis with physics-based modeling methodology | |
JP2001175702A (ja) | 回路設計方法 | |
Kim et al. | An efficient path-based equivalent circuit model for design, synthesis, and optimization of power distribution networks in multilayer printed circuit boards | |
JP2010140279A (ja) | 電子システム設計手法 | |
WO2014112469A1 (ja) | 設計支援装置、設計支援方法及びプログラム | |
Ko et al. | Practical approach to power integrity‐driven design process for power‐delivery networks | |
JP6319086B2 (ja) | 回路シミュレーション装置、回路シミュレーション方法及びプログラム | |
US20170076027A1 (en) | Information processing device, information processing method, and storage medium wherein information processing program is stored | |
Bai et al. | An adjustable design for the Real Time Clock of high-end server systems | |
Goto et al. | Electrical design optimization and characterization in cell broadband engine package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5035039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |