CN101533426A - 电子电路基板的电源杂音解析方法、系统以及程序 - Google Patents

电子电路基板的电源杂音解析方法、系统以及程序 Download PDF

Info

Publication number
CN101533426A
CN101533426A CN200910118185A CN200910118185A CN101533426A CN 101533426 A CN101533426 A CN 101533426A CN 200910118185 A CN200910118185 A CN 200910118185A CN 200910118185 A CN200910118185 A CN 200910118185A CN 101533426 A CN101533426 A CN 101533426A
Authority
CN
China
Prior art keywords
power supply
circuit board
electronic circuit
supply noise
semiconductor equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910118185A
Other languages
English (en)
Other versions
CN101533426B (zh
Inventor
柏仓和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101533426A publication Critical patent/CN101533426A/zh
Application granted granted Critical
Publication of CN101533426B publication Critical patent/CN101533426B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供了一种电子电路基板的电源杂音解析方法、系统以及程序，目的在于能够使电子电路稳定工作。在本发明的电子电路基板的电源杂音解析方法中，基于电子电路基板的电源和接地间的阻抗特性、以及安装在所述电子电路基板上的半导体设备的电源和接地间的阻抗特性，求出所述半导体设备中的电源杂音的反射电压，对所述电子电路基板的电源杂音进行解析。

Description

电子电路基板的电源杂音解析方法、系统以及程序
技术领域
0001
本发明涉及电源杂音解析技术，特别是涉及适合应用于电子电路基板的电源杂音的解析的方法、系统以及程序。
背景技术
由于电子电路基板上安装的LSI(Large Integrated Circit，大规模集成电路)等半导体部件已步入信号的高速化和电源的低电压化，因此电源杂音会对电子电路的稳定工作以及质量造成影响。即，被称为电源完整性(PI：power integrity)的电源杂音的抑制成为了电子电路设计中不可或缺的部分。
在电子电路基板(也称为“印刷基板”或“印刷电路基板”)的设计阶段中，关于进行电源杂音的抑制、解析的方法从以往开始提出过各种建议。例如，在专利文献1中，作为在基板制造前的基板布线中或者在基板布线后评测是否能够设计出抑制电源电压变动并防止由电源供应系统电路的共振引起的不需要的电磁辐射的印刷基板的方法，公开了包括以下步骤的印刷电路基板特性评价方法，所述步骤包括：计算从安装在印刷基板上的各个激活元件的电源端子连接位置上观察到的基板内的电源供应系统电路的阻抗特性的步骤；计算从电源端子连接位置起直至与其最近的位置上连接的电容元件的阻抗特性的步骤；以及通过对所述电源供应系统电路的阻抗特性与直至所述电容器的阻抗特性的大小、相位、实数部、虚数部的某一些进行比较，来判断在所述电源供应系统电路中是否产生共振的步骤。
所述方法虽然从电源-接地(称为“GND”)设计信息中提取阻抗并计算基板的共振来验证设计是否妥当，但没有考虑LSI特性等来进行电源杂音的解析。即，没有通过LSI对电路基板上传播的电源杂音进行解析。
作为通过LSI来考虑基板上传播的电源杂音的方法，例如有专利文献2所公开方法，该方法作为在印刷基板的设计阶段考虑了印刷基板的影响而对半导体集成电路内部的电源噪声进行解析并能够对半导体集成电路中产生的印刷基板上的电源噪声进行解析的电源噪声解析方法，包括如下各个阶段：将半导体集成电路分割为多个第一单位区域，并通过将电源配线、电路、以及电路的电流消耗简化后的电源网、电容、以及电流源来表示各第一单位区域，通过针对所述多个第一单位区域来整理所述电源网、电容、以及电流源而求得该半导体集成电路的整体模型，将安装了该半导体集成电路的印刷基板分割为多个第二单位区域，并对各第二单位区域通过电源网和容量来表示电源层，通过对所述多个第二单位区域整理所述电源网而求得该印刷基板的整体模型，将所述半导体集成电路的整体模型与所述印刷基板的整体模型结合在一起来求得电路方程式。
根据该电源噪声解析方法，通过将半导体集成电路的电源噪声解析用的模型和印刷基板的电源噪声解析用模型结合在一起进行电源解析，能够对所关注的半导体集成电路考虑印刷基板上的其他半导体集成电路产生的电源噪声的影响，并且能够对从半导体集成电路产生并在印刷基板上传播的电源噪声进行解析。
专利文献1：日本专利文献特开2005-251223号公报；
专利文献2：日本专利文献特开2005-31850号公报。
发明内容
基于本发明而提出以下分析。
专利文献1所记载的发明仅取决于印刷基板或旁路电容器的特性，没有考虑杂音源的LSI的动作。其结果是，有时即使LSI输出的杂音量小，也会强行执行电源杂音对策，从而导致质量过剩、即引起成本升高。
半导体设备的高速化使得电源杂音增加，低电压化使得电源杂音容许量下降，从而使印刷基板的设计变得困难。
如上所述，对印刷基板的电源杂音的抑制变得不可或缺，但正确解析电源杂音的方法并不明确。
另一方面，专利文献2所记载的发明能够考虑到印刷基板上的其他半导体集成电路产生的电源噪声的影响，并且能够对从半导体集成电路产生并在印刷基板上传播的电源噪声进行解析，但该发明结合了所述半导体集成电路的整体模型和所述印刷基板的整体模型来求得电路方程式，如后所述，与本发明是完全不同的。
因此，本发明的目的在于提供一种对基于半导体设备的电子电路基板的电源杂音进行解析，并能够使电子电路稳定工作的方法、系统以及程序。
本申请公开的发明为了解决上述问题而如下地构成。
根据本发明，提供一种电源杂音解析方法，基于电子电路基板的电源和接地间的阻抗特性、以及安装在所述电子电路基板上的半导体设备的电源和接地间的阻抗特性来计算出所述半导体设备中的电源杂音的反射电压，对所述电子电路基板的电源杂音进行解析。
根据本发明，提供一种系统，所述系统包括：基于电子电路基板的电源和接地间的阻抗特性、以及安装在所述电子电路基板上的半导体设备的电源和接地间的阻抗特性来计算出所述半导体设备中的电源杂音的反射电压，对所述电子电路基板的电源杂音进行解析的单元。
根据本发明，提供一种程序，使计算机执行以下处理：基于电子电路基板的电源和接地间的阻抗特性、以及安装在所述电子电路基板上的半导体设备的电源和接地间的阻抗特性来求出所述半导体设备中的电源杂音的反射电压，对所述电子电路基板的电源杂音进行解析。
在本发明的方法、系统、程序中，通过所述半导体设备中的所述反射电压来计算从所述半导体设备流到所述电子电路基板中的电源杂音，针对安装在所述电子电路基板上的多个所述半导体设备，基于叠加原理，通过从所述半导体设备流到所述电子电路基板中的电源杂音之和来计算出所述电子电路基板的整个基板中的电源杂音。
在本发明的方法、系统、程序中，比较所述半导体设备的电源杂音量和预先确定的电源杂音容许量来验证设计的合理性。
在本发明的方法、系统、程序中，使用将所述电子电路基板的电源层通过二维传输线路来模型化的基板模型。
在本发明的方法、系统、程序中，从登记有部件的阻抗特性的模型的数据库中取得安装在所述电子电路基板上的所述部件的阻抗特性的模型来构成所述电子电路基板的电源杂音解析用的模型。
在本发明的方法、系统、程序中，针对电源杂音而使用将所述半导体设备的开关动作视为所述电源杂音的起因的模型。
在本发明的方法、系统、程序中，从所述电子电路基板的设计信息中提取电源和接地信息、以及至少包括与所述电源和接地连接的电容和所述半导体设备的部件；通过将提取的所述部件的阻抗特性的模型连接在与所述电子电路基板相关的基板模型的安装位置上来构成与所述电子电路基板相关的电源杂音的解析模型；计算从所述半导体设备流到所述电子电路基板中的电源杂音的传播；以及基于安装在所述电子电路基板上的多个所述半导体设备的各电源杂音，对所述电子电路基板中的电源杂音的传播的动作进行解析。
在本发明的方法、系统、程序中，所述电子电路基板上安装n个(n为预定的正整数)的所述半导体设备，将电源杂音作为所述半导体设备的开关动作所引起的杂音来处理，针对第i个(i＝1～n)的所述半导体设备，将输入阻抗特性设为Zlsi[i]，作为从整个所述电子电路基板中除去所述第i个所述半导体设备的特性，将从安装所述第i个半导体设备的位置上观察到的反射阻抗特性设为Z11[i]，在所述第i个半导体设备的所述电子电路基板的安装位置上，作为最大电压而施加电源电压VCC，作为最小电压而施加VCC·Z11[i]/(Z11[i]+Zl si[i])，以所述最大电压和最小电压的差为振幅的杂音Vamp[i]＝VCC-VCC·Zlsi[i]/(Z11[i]+Zlsi[i])从所述电子电路基板流到所述第i个所述半导体设备，在上述条件的基础上，将从所述第i个所述半导体设备流到所述电子电路基板的杂音Vn[i]通过反射式Vn[i]＝Vamp[i]·(Zlsi[i]-Z11[i])/(Zlsi[i]+Z11[i])来算出，对于n个所述半导体设备，通过从所述半导体设备流到所述电子电路基板的所述杂音Vn[i](i＝1～n)之和，来解析整个所述电子电路基板的电源杂音。
在本发明的制造方法中，在所述电子电路基板的制造工序中使用上述电子电路基板的电源杂音解析方法来制造电子基板。
根据本发明，通过将电源杂音产生机构模型化来解析半导体设备的电子电路基板的电源杂音，可预测出能够使电子电路稳定工作的电源杂音量。
附图说明
图1是说明本发明的一个实施例的处理步骤的图；
图2是说明电子电路基板(印刷基板)的结构例的图；
图3是说明电源/GND板的模型的图；
图4是示出电源-GND的阻抗特性的图；
图5是示出电容器的等价电路和阻抗特性的图；
图6示出了在电子电路基板上配置了电容后的阻抗特性；
图7是示出印刷基板的模型的图；
图8是说明本发明的一个实施例的电源杂音解析的图；
图9是说明本发明的一个实施例的电源杂音解析的具体例的图。
具体实施方式
参考说明所需的附图对上述的本发明进一步进行详细的说明。本发明基于接地间的阻抗特性、以及安装在所述电子电路基板上的半导体设备(LSI)的电源和接地之间的阻抗特性来计算出所述半导体设备中的电源杂音的反射电压，并对电子电路基板的电源杂音进行解析。并且，在本发明中，通过所述半导体设备中的所述反射电压来求得从所述半导体设备流入到所述电子电路基板中的电源杂音，与所述电子电路基板上安装的多个所述半导体设备相关，基于重合的原理，通过从所述半导体设备流入到所述电子电路基板中的电源杂音之和，计算出所述电子电路基板的整个基板中的电源杂音。以下，结合实施例进行说明。
(实施例)
图1是用于说明本发明的一个实施例的动作原理(构成、以及处理流程)的图。图1所示的构成的系统(电源杂音解析系统)能够通过数据处理装置来实现，所述数据处理装置包括运算装置、存储装置、输入输出装置，并根据需要而包括通信装置等。另外，图1的各个步骤可以通过在数据处理装置中执行的程序来实现该处理/功能的全部或者一部分。
首先，从电子电路基板的设计信息(电子电路设计信息)1中提取与电源、接地(GND)相关的信息(步骤S11)。
电子电路基板例如如图2的(A)所示那样在印刷基板10上安装了半导体设备(LSI)11和电容器(旁路电容器)12等部件。一般来说，多层印刷基板如图2的(B)所示那样例如中间夹有印刷基板10的绝缘树脂并包括电源层(电源配线层)21和GND层(GND配线层)22。通过所述层而从电源13向LSI 11供电。在电子电路设计信息1中包含电子电路基板以及所安装的部件信息、连接信息，并且被存储保持在预定的存储装置(存储区域)中。
在图1的步骤S11中，从电子电路设计信息1中提取与电源、GND连接的物理信息和电路信息。
接着，图3的(A)的电源-GND板如图3的(B)所示那样通过传输线路模型，或者如图3的(C)所示那样通过电阻/电容/电感等网孔结构来模拟(模型化)。图3的(C)是示出了将图3的(B)的二维传输线路模型使用L(电感)、C(电容)、R(电阻)而模型化的一个例子的图。
接着，在图1的步骤S12中，计算电源-GND的阻抗特性(Z参数)。阻抗的计算例如图4的(A)以及图4的(B)所示。图4的(A)为某位置的反射阻抗(Z11)[Ohm](对数刻度)，图4的(B)为从某位置到某位置的透过阻抗(Z21)[Ohm](对数刻度)。横轴为频率(对数刻度)。在图4的(A)、图4的(B)中，“100μm(εr＝4.4)”中的εr为平行平板电容器(例如由图3的(A)的电源层21、接地层22的平行平板、以及它们之间的绝缘体24构成的电容器)的绝缘体(电介体)的比介电常数，100μm(微米)为绝缘体(电介体)的膜厚。
在图1的步骤S13中，从电子电路设计信息1提取与电源和GND连接的部件。在步骤S13中提取的部件是用作旁路电容器的电容和半导体设备(LSI)。
如图5的(A)所述，电容并非是纯电容，而是通过电容(C)、等价串联电阻(ESR：Equivalent Series Resistance)、等效串联电感(ESL：Equivalent Series Inductance)的串联电路来表示的。图5的(B)示出了电容(电容器)的阻抗特性(对数刻度)。横轴为频率(对数刻度)。电容的模型可以通过由实际测量(LCR测试仪测定值)计算电源-GND阻抗(Z参数)的方法、或通过测定S参数S11并转换为Z参数来求得阻抗特性。或者，也可以通过仿真来求得阻抗特性。电容的电源-GND阻抗作为部件信息被预先登记到数据库2中(图1的步骤S20)。
在图1的步骤S14中，针对从电子电路设计信息1提取的部件(部件信息)，从数据库2中读出该部件的阻抗特性，并将该部件与图3所示的基板模型的安装位置相连接。另外，在步骤S14中，针对LSI也同样从数据库2中读出特性(阻抗特性)，并将所述LSI与图3的基板模型的安装位置相连接。
LSI的模型能够使实际设备驱动，并通过由电源电压和电源电流(VI特性)来计算LSI的电源-GND阻抗(Z参数)的方法、或通过测定回波损失(S参数S11)转换为Z参数来求得阻抗特性。或者，如果是半导体模型(SPICE模型等)，通过仿真以同样的方法求得阻抗特性。针对LSI而将阻抗特性登记到数据库2中(图1的步骤S19)。
图6是电子电路基板(印刷基板)上配置了电容后的阻抗特性(图6的(A)为反射阻抗、图6的(B)为透过阻抗)。示出了通过在印刷基板上安装电容而使得整个基板的阻抗特性变化的情况，以及即使对于相同容量的电容，当位置变化时其特性本身也会变化的情况。在图6的(A)和图6的(B)中，“No CAP”表示无电容器。“0.1μF×4Upside@50mm”表示使容量0.1μF(微法)的4个电容器在部件面侧互相相距50mm进行配置。另外“0.1μF×4Dowside@50mm”表示使容量0.1μF(微法)的4个电容器在焊接面侧互相相距50mm进行配置。
接着，在图1的步骤S15中，使用在图1的步骤S12中计算得到的电源-GND的阻抗特性(Z参数)和从数据库2取得的LSI、电容的阻抗特性来生成电源杂音的解析模型。更详细地说，例如如图7所示，在基板模型(印刷基板的模型)100中，通过将电容模型102、LSI模型101与各自的安装位置连接来构成电源杂音的解析模型。
接着，在图1的步骤S16中进行电源杂音的解析。以下，结合具体例来说明电源杂音解析。
图8是说明本实施例的电源杂音解析的示意图。如图8所示，假设在电子电路基板上安装了n个LSI，并着眼于第i个(i＝1～n)LSI。
将第i个LSI的特性(输入阻抗)设为Zlsi[i]。
通过从整个基板中除去了第i个LSI后的特性，并且计算从安装第i个LSI的位置上观察到的反射阻抗特性(Z11)，并将其设为Z11[i]。
电源杂音由于通过LSI内部的开关动作(例如在CMOS LSI等中，逻辑0、1的开关动作)所引起，因此图8仅为简易模型。
此时，在第i个LSI和电子电路基板(印刷基板)的边界(安装位置)上，最大值为施加电源电压VCC，最小值是将电源电压VCC通过Z11[i]和Zlsi[i]进行分压后的电压VCC·Z11[i]/(Z11[i]+Zlsi[i])施加到第i个LSI的输入中，并且将以最大值和最小值的差为振幅的杂音电压从基板上施加到第i个LSI。
当将所述杂音电压的振幅设为Vamp[i]时，通过代入最大值-最小值而表示为下式(1)。
Vamp[i]＝VCC-VCC·Zlsi[i]/(Z11[i]+Zlsi[i])…(1)
这里，一般来说，阻抗Z11[i]和Zlsi[i]不等。因此产生反射或透过的影响。
即，从第i个LSI流入到基板的杂音Vn[i]通过反射式而变为：
Vn[i]＝Vamp[i]·(Zlsi[i]-Z11[i])/(Zlsi[i]+Z11[i])…(2)
该杂音Vn[i]扩散到整个基板。通过式(2)，Vn[i]一般通过由实数部和虚数部构成的多个素数来表现。
通过计算从第i个LSI到任意的LSI的透过阻抗，能够计算出从第i个LSI流向基板的杂音Vn[i]的传播。
并且，对于从第一个LSI到安装到电子电路基板上的n个LSI的全部，计算各自的杂音Vn[i](i＝1～n)，并通过叠加原理，将全部的杂音之和设为：
∑Vn[i]…(3)
由此能够对整个电子电路基板的电源杂音传播的动作进行解析。
接着，对各个LSI的电源杂音容许量进行定义，将解析到的各个LSI的电源杂音量与电源杂音容许量进行比较来验证设计是否妥当(图1的步骤S17)。当比较的结果为电源杂音量不合适时(图1的步骤S17的“NG”)，为了降低杂音而进行设计变更(图1的步骤S18)。
一般来说，LSI的电源杂音容许范围(电源杂音裕量)为5％左右，完全可以通过将其作为电源杂音的阈值(电源杂音容许量)来应用于实际设计当中。例如，可以在图1的数据库2中对应于LSI的电源杂音容许量而预先登记。
关于图1的步骤S16的电源杂音解析，基于图9所示的具体例子来说明解析原理。图9是在印刷基板上安装有两个LSI和若干个电容器的模型。为了方便，将LSI的模型记载为纯电阻，将电容模型记载为纯电容，但分别都是具有频率特性的阻抗特性。另外，在图9中，为了简单化而安装有两个LSI，但在实际的解析中，使用电子电路基板上安装的LSI或半导体部件的特性阻抗数据来进行解析。
如图3所示，印刷基板的电源GND将电源-GND的并行平板电容器分割为网孔结构。在图9所示的例子中，电源层为1片，GND层为1片，但电源、GND也可以具有多个，在该情况下，需要考虑各自的电源层、GND层的结合来进行模型化。
在网孔状的模型中，结合电子电路基板上的安装位置，与LSI和电容的模型连接而构成解析模型。
接着，说明使用图9所示的模型的电源杂音解析方法。在第一个LSI中，从图6求得的反射波Vn[1]将印刷基板上的传输线路网向四周传播。在图9的模型中，通过一个触点(节点)与四条传输线路连接，每一条传播杂音Vn[1]/4的振幅。
任意的传输线路中传播的噪声遇到下一个触点时，会产生所谓的反射/透过现象。
作为具有相同阻抗的元件，全部的传输线路从一条传输线路向三条分支，其等价于被连接到特性阻抗为1/3的传输线路。
此时，反射的杂音振幅＝原振幅·(Z0/3—Z0)/(Z0/3+Z0)
＝—原振幅/2            …(4)
每一条透过的杂音振幅＝(原振幅—进行反射的振幅)/3
＝原振幅/2              …(5)
随着传播的前进，振幅越来越小。
另外，每次反射遇到触点时，将重复反射/透过，整体上如波纹扩散那样将杂音传播到整个基板上。上式(4)、式(5)是在一个节点上连接有四条传输线路的模型的情况，基于模型的形式的不同将会变为不同的式子。
通过如上述那样反复运算，从LSI产生的杂音扩散到整个基板，能够计算其各自的杂音量。
接着，对第二个LSI进行同样的计算，如果安装了三个以上的LSI，则对全部的LSI进行计算。
接着，通过取得全部的LSI的杂音量并基于叠加原理，相当于进行了考虑全部的LSI的电源杂音的计算。这样一来，能够再现出电源杂音产生的机构，从而能够在印刷基板设计阶段掌握电源杂音。
另外，在图1中，在步骤S17的电源杂音合理性判断中，将电源杂音的阈值登记到LSI的数据库2，通过参考该值能够进行明确的判断，从而设计上的反馈变得容易。
在普通的LSI中，由于电源电压的规格为±5％左右，如果预先将该值设为标准值，则可省去数据库生成的麻烦。
在LSI内部具有PLL(Phase Locked Loop，锁相环)，当需要电源杂音的频率特性时，通过登记到单独的数据库，能够进一步提高设计质量。
在本发明中，作为电源-GND板的模型化，通过传输线路(图3的(B))以及电阻/电容/电感的网孔结构模型(图3的(C))进行了说明，也可以使用有限元素法、边界要素法、FDTD(Finite Difference TimeDomain，时域有限差分方法)法等各种模型化方法。不特别限制于电源-GND模型化的方法。能够将基板纵横分割为m×n并记为具有(m×n)个端口的S参数和Z参数。
当然，图1的步骤S11至S20的各步骤可以由数据处理装置执行的程序来实现其功能。该情况下，例如实现了图1的步骤S13、S15、S16、S17的部件信息提取、解析模型生成、电源杂音解析、电源杂音合理性判断的各个处理的数据处理装置(电源杂音解析装置)的单元(程序模块)分别构成部件信息提取单元、解析模型生成单元、电源杂音解析单元、以及电源合理性判断单元(其他步骤也一样)。
(与相关技术的比较)
所述专利文献2所记载的发明将电源杂音解析对象的半导体集成电路和印刷基板通过电源网和电流源网的方式进行表现，将整个半导体集成电路的模型和整个印刷基板的模型结合在一起来求解电路方程式。在专利文献2中，没有公开求出半导体设备的反射电压的内容，这与通过所述反射电压来计算从半导体设备流到所述电子电路基板上的电源杂音并基于流到所述电子电路基板上的电源杂音，根据叠加原理来对所述电子电路基板的整个基板的电源杂音进行解析的结构的本发明是完全不同的。
在本发明所有公开(包括权利要求书)的框架内，进一步根据其基本技术思想还能够进行实施例以及实施例的变更/调整。另外，可以在本发明的权利要求书的框架内对各种公开要素进行多种组合以及选择。即，本发明当然包括本领域技术人员根据权利要求包括的全部公开以及技术思想所能够获得的各种变形和修正。

Claims (19)

1.一种电子电路基板的电源杂音解析方法，其特征在于，
基于电子电路基板的电源和接地间的阻抗特性、以及安装在所述电子电路基板上的半导体设备的电源和接地间的阻抗特性，求出所述半导体设备中的电源杂音的反射电压，对所述电子电路基板的电源杂音进行解析。
2.根据权利要求1所述的电子电路基板的电源杂音解析方法，其特征在于，包括以下步骤：
通过所述半导体设备中的所述反射电压来计算从所述半导体设备流到所述电子电路基板的电源杂音；以及
针对安装在所述电子电路基板上的多个所述半导体设备，基于叠加原理，通过从所述半导体设备流到所述电子电路基板的电源杂音之和来计算出所述电子电路基板的整个基板中的电源杂音。
3.根据权利要求1或2所述的电子电路基板的电源杂音解析方法，其特征在于，还包括以下步骤：
比较所述半导体设备的电源杂音量和预先确定的电源杂音容许量来验证设计的合理性。
4.根据权利要求1至3中任一项所述的电子电路基板的电源杂音解析方法，其特征在于，
使用将所述电子电路基板的电源层通过二维传输线路来模型化的基板模型。
5.根据权利要求1至4中任一项所述的电子电路基板的电源杂音解析方法，其特征在于，包括以下步骤：
从登记有部件的阻抗特性的模型的数据库中取得安装在所述电子电路基板上的所述部件的阻抗特性的模型；以及
使用安装在所述电子电路基板上的所述部件的阻抗特性的模型来构成所述电子电路基板的电源杂音解析用的模型。
6.根据权利要求1至5中任一项所述的电子电路基板的电源杂音解析方法，其特征在于，
针对电源杂音，使用将所述半导体设备的开关动作视为所述电源杂音的起因的模型。
7.根据权利要求1至6中任一项所述的电子电路基板的电源杂音解析方法，其特征在于，包括以下步骤：
从所述电子电路基板的设计信息中提取电源和接地信息、以及至少包括与所述电源和接地连接的电容和所述半导体设备的部件；
通过将提取的所述部件的阻抗特性的模型连接在与所述电子电路基板相关的基板模型的安装位置上来生成电源杂音的解析模型；
针对所述电源杂音的解析模型来计算从所述半导体设备流到所述电子电路基板的电源杂音的传播；以及
基于安装在所述电子电路基板上的多个所述半导体设备的各电源杂音，对所述电子电路基板中的电源杂音的传播的动作进行解析。
8.根据权利要求1至7中任一项所述的电子电路基板的电源杂音解析方法，其特征在于，
所述电子电路基板上安装n个(n为预定的正整数)所述半导体设备，
将电源杂音作为由所述半导体设备的开关动作所引起的杂音来处理，
针对第i个(i＝1～n)所述半导体设备，
将输入阻抗特性设为Z1si[i]，
作为从整个所述电子电路基板中除去所述第i个所述半导体设备的特性，将从安装所述第i个半导体设备的位置上观察到的反射阻抗特性设为Z11[i]，
在所述第i个半导体设备的所述电子电路基板的安装位置上，
作为最大电压而施加电源电压VCC，
作为最小电压而施加VCC·Z11[i]/(Z11[i]+Zlsi[i])，
以所述最大电压和最小电压的差为振幅的杂音Vamp[i]＝VCC-VCC·Z1si[i]/(Z11[i]+Z1si[i])从所述电子电路基板流到所述第i个所述半导体设备，在上述条件的基础上，
将从所述第i个所述半导体设备流到所述电子电路基板的杂音Vn[i]通过反射式Vn[i]＝Vamp[i]·(Zlsi[i]-Z11[i])/(Z1si[i]+Z11[i])来算出，
对于n个所述半导体设备，通过从所述半导体设备流到所述电子电路基板的所述杂音Vn[i](i＝1～n)之和，来解析整个所述电子电路基板的电源杂音。
9.一种电子电路基板的制造方法，其特征在于，
在所述电子电路基板的制造工序中，使用权利要求1至8中任一项所述的电子电路基板的电源杂音解析方法。
10.一种电子电路基板的电源杂音解析系统，其特征在于，
包括电源杂音解析单元，所述电源杂音解析单元基于电子电路基板的电源和接地间的阻抗特性、以及安装在所述电子电路基板上的半导体设备的电源和接地间的阻抗特性，来求出所述半导体设备中的电源杂音的反射电压，对所述电子电路基板的电源杂音进行解析。
11.根据权利要求10所述的电子电路基板的电源杂音解析系统，其特征在于，
所述电源杂音解析单元通过所述半导体设备中的所述反射电压来求得从所述半导体设备流到所述电子电路基板的电源杂音，
针对安装在所述电子电路基板上的多个所述半导体设备，基于叠加原理，通过从所述半导体设备流到所述电子电路基板的电源杂音之和来计算出整个所述电子电路基板中的电源杂音。
12.根据权利要求10或11所述的电子电路基板的电源杂音解析系统，其特征在于，包括：
比较所述半导体设备的电源杂音量和预先确定的电源杂音容许量来验证设计的合理性的单元。
13根据权利要求10至12中任一项所述的电子电路基板的电源杂音解析系统，其特征在于，
所述电源杂音解析单元使用将所述电子电路基板的电源层通过二维传输线路来模型化的基板模型。
14.根据权利要求10至13中任一项所述的电子电路基板的电源杂音解析系统，其特征在于，
包括以下单元：
所述单元包括登记有部件的阻抗特性的模型的数据库，
并从所述数据库中取得安装在所述电子电路基板上的所述部件的阻抗特性的模型来构成所述电子电路基板的电源杂音解析用的模型。
15.根据权利要求10至14中任一项所述的电子电路基板的电源杂音解析系统，其特征在于，
所述电源杂音解析单元针对电源杂音而使用将所述半导体设备的开关动作视为所述电源杂音的起因的模型。
16.根据权利要求10至15中任一项所述的电子电路基板的电源杂音解析系统，其特征在于，包括：
从所述电子电路基板的设计信息中提取电源和接地信息、以及至少包括与所述电源和接地连接的电容和所述半导体设备的部件的单元；以及
通过将提取的所述部件的阻抗特性的模型连接在与所述电子电路基板相关的基板模型的安装位置上来生成电源杂音的解析模型的单元，
所述电源杂音解析单元针对所述电源杂音的解析模型来计算从所述半导体设备流到所述电子电路基板的电源杂音的传播，并基于安装在所述电子电路基板上的多个所述半导体设备的各电源杂音，对所述电子电路基板中的电源杂音的传播的动作进行解析。
17.根据权利要求10至16中任一项所述的电子电路基板的电源杂音解析系统，其特征在于，
所述电子电路基板上安装n个(n为预定的正整数)所述半导体设备，
所述电源杂音解析单元
将电源杂音作为所述半导体设备的开关动作所引起的杂音来处理，
针对第i个(i＝1～n)所述半导体设备，
将输入阻抗特性设为Z1si[i]，
作为从整个所述电子电路基板中除去所述第i个所述半导体设备的特性，将从安装所述第i个半导体设备的位置上观察到的反射阻抗特性设为Z11[i]，
在所述第i个半导体设备的所述电子电路基板的安装位置上，
作为最大电压而施加电源电压VCC，
作为最小电压而施加VCC·Z11[i]/(Z11[i]+Zlsi[i])，
以所述最大电压和最小电压的差为振幅的杂音Vamp[i]＝VCC-VCC·Z1si[i]/(Z11[i]+Z1si[i])从所述电子电路基板流到所述第i个所述半导体设备，在上述条件的基础上，
将从所述第i个所述半导体设备流到所述电子电路基板的杂音Vn[i]通过反射式Vn[i]＝Vamp[i]·(Z1si[i]-Z11[i])/(Z1si[i]+Z11[i])来算出，
对于n个所述半导体设备，通过从所述半导体设备流到所述电子电路基板的所述杂音Vn[i](i＝1～n)之和，来解析整个所述电子电路基板的电源杂音。
18.一种程序，其特征在于，使计算机执行以下处理：
基于电子电路基板的电源和接地间的阻抗特性、以及安装在所述电子电路基板上的半导体设备的电源和接地间的阻抗特性来求出所述半导体设备中的电源杂音的反射电压，对所述电子电路基板的电源杂音进行解析。
19.根据权利要求18所述的程序，其特征在于，使计算机执行以下处理：
通过所述半导体设备中的所述反射电压来计算从所述半导体设备流到所述电子电路基板中的电源杂音；以及
针对安装在所述电子电路基板上的多个所述半导体设备，基于叠加原理，通过从所述半导体设备流到所述电子电路基板中的电源杂音之和来计算出所述电子电路基板的整个基板中的电源杂音。
20.根据权利要求18或19所述的程序，其特征在于，使计算机执行以下处理：
比较所述半导体设备的电源杂音量和预先确定的电源杂音容许量来验证设计的合理性。
CN2009101181855A 2008-03-11 2009-03-11 电子电路基板的电源杂音解析方法、系统以及程序 Expired - Fee Related CN101533426B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008061589 2008-03-11
JP2008-061589 2008-03-11
JP2008061589A JP5035039B2 (ja) 2008-03-11 2008-03-11 電子回路基板の電源雑音解析方法とシステム並びにプログラム

Publications (2)

Publication Number Publication Date
CN101533426A true CN101533426A (zh) 2009-09-16
CN101533426B CN101533426B (zh) 2013-02-13

Family

ID=41063969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101181855A Expired - Fee Related CN101533426B (zh) 2008-03-11 2009-03-11 电子电路基板的电源杂音解析方法、系统以及程序

Country Status (3)

Country Link
US (1) US8200445B2 (zh)
JP (1) JP5035039B2 (zh)
CN (1) CN101533426B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9475602B2 (en) 2008-10-06 2016-10-25 Rehrig Pacific Company Stackable low depth tray
JP5664649B2 (ja) * 2010-06-03 2015-02-04 株式会社村田製作所 コンデンサ配置支援方法及びコンデンサ配置支援装置
JP5679046B2 (ja) 2011-03-29 2015-03-04 日本電気株式会社 デカップリング方法と給電線路設計装置並びに回路基板
CN103853861B (zh) 2012-11-30 2016-12-21 国际商业机器公司 评估3d ic的电源供应的方法和装置
CA2914014A1 (en) 2014-12-04 2016-06-04 Rehrig Pacific Company Beverage crate
CN104459361B (zh) * 2014-12-26 2017-03-08 工业和信息化部电子第五研究所 开关电源的纹波噪声检测方法和系统
US9864827B1 (en) * 2015-10-14 2018-01-09 Cadence Design Systems, Inc. System and method for modeling electronic circuit designs
CN105956324B (zh) * 2016-05-23 2019-04-12 北京航空航天大学 一种针对模块化探针s参数幅频特性的校准方法
CN110781642B (zh) * 2019-10-16 2023-05-19 蔚复来(浙江)科技股份有限公司 基于频域的改善电源噪声的方法
US11720726B1 (en) * 2020-07-24 2023-08-08 Ansys Inc. Systems and methods of simulating drop shock reliability of solder joints with a multi-scale model

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4320220B2 (ja) 2003-07-09 2009-08-26 富士通株式会社 電源ノイズ解析方法
JP4065229B2 (ja) * 2003-11-26 2008-03-19 松下電器産業株式会社 半導体集積回路の電源ノイズ解析方法
JP5067594B2 (ja) * 2005-03-24 2012-11-07 日本電気株式会社 Ｅｍｉ予測方法および装置
JP2005251223A (ja) 2005-04-04 2005-09-15 Nec Corp プリント回路基板特性評価方法、及び記憶媒体
JP4844080B2 (ja) * 2005-10-18 2011-12-21 日本電気株式会社 印刷配線板及びその電源雑音抑制方法
JP4108717B2 (ja) * 2006-07-03 2008-06-25 日本電気株式会社 プリント回路基板

Also Published As

Publication number Publication date
US8200445B2 (en) 2012-06-12
JP5035039B2 (ja) 2012-09-26
JP2009217621A (ja) 2009-09-24
CN101533426B (zh) 2013-02-13
US20090234605A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
CN101533426B (zh) 电子电路基板的电源杂音解析方法、系统以及程序
CN101546353B (zh) 电子电路基板的关于电源噪声抑制的设计妥当性验证方法
US6938231B2 (en) Method and system for designing circuit layout
US7689944B2 (en) Method for designing semiconductor apparatus, system for aiding to design semiconductor apparatus, computer program product therefor and semiconductor package
CN101533425A (zh) 电路板的电源噪声分析装置、方法以及程序
Müller et al. Complete modeling of large via constellations in multilayer printed circuit boards
Park et al. Estimation of power switching current by chip-package-PCB cosimulation
Neumayer et al. Continuous simulation of system-level automotive EMC problems
JP4320220B2 (ja) 電源ノイズ解析方法
Park et al. Fast and accurate calculation of system-level ESD noise coupling to a signal trace by PEEC model decomposition
US20090019405A1 (en) Integrated circuit device evaluation device, evaluation method, and evaluation program
JP4199598B2 (ja) 電子機器のｅｍｉノイズ解析方法
Soldo et al. Automated decoupling capacitor analysis for analog/digital printed circuit boards
Putek et al. Nanoelectronic COupled Problems Solutions: uncertainty quantification for analysis and optimization of an RFIC interference problem
JPH1166125A (ja) 電子機器のｅｍｉ設計・評価方法
Loeckx et al. Assessment of the DPI standard for immunity simulation of integrated circuits
Kim et al. Extraction of equivalent inductance in package-PCB hierarchical power distribution network
JP2001092874A (ja) プリント基板設計装置
Gao et al. Application of integrated transmission line modeling and behavioural modeling on electromagnetic immunity synthesis
US20090112558A1 (en) Method for simultaneous circuit board and integrated circuit switching noise analysis and mitigation
Wane et al. Partition-recomposition methodology for accurate electromagnetic analysis of SiP passive circuitry
US11501049B1 (en) Systems and methods for modeling interactions of power and signals in a multi-layered electronic structure
Scogna et al. EMC simulation of complex PCB inside a metallic enclosure and shielding effectiveness analysis
Troscher et al. Combined PEEC/MoM solution technique for efficient electromagnetic emission calculations of PCBs in metallic enclosures
Britto et al. EMC analysis of PCB using ICEM model

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130213

Termination date: 20200311