JP2010140279A - 電子システム設計手法 - Google Patents

Abstract

【課題】電子システムの設計においてＬＳＩ（集積回路チップ）、ＰＫＧ（パッケージ）、ＰＣＢ（プリント基板）を独立に平行して設計すると、設計の終了段階近くで電気特性を満足しない場合が発生してしまう。
【解決手段】電子システムの全体設計を開始する前に各要素部品（ＬＳＩ、ＰＫＧ、ＰＣＢ等の部品）の設計手順を決定して、優先的に設計する要素部品のリソースの割り当てを決定した後に残りの要素部品の設計に取り掛かる。そのため、基板の設計情報８ｓ〜１１ｓを入力データとして利用し、基板の配線分布を予測するための予測関数によって前記基板の基本配線分布１８を求めて、当該基本配線分布を出力する。
【選択図】図３

Description

本発明は、電子システムの設計手法に関し、特に設計期間を短縮する設計ツールの技術に関するものである。

電子システムは、一般に種々の要素部品によって構成されている。ここに言う要素部品とは、トランジスタ、抵抗、容量、インダクタ素子等の個別の電子部品（ディスクリート部品）又は集積回路チップ（ＬＳＩ：Large Scale Integration）と、ＬＳＩを装着するパッケージ（ＰＫＧ：Package）と、ＰＫＧ間の配線のためのプリント基板（ＰＣＢ：Printed Circuit Board）とを含む。

従来、電子システムを構成する要素部品の設計と製造とは、異なる製造会社が請け負うことになっている。とりわけ、ＬＳＩ、ＰＫＧ、ＰＣＢの設計は電子システム毎に専用を前提とした設計を行うため、各々の設計に５〜６ヶ月程度を要するという現状がある。各々の設計は相互に連携を取りながら同時進行で進めることによって、全設計期間の短縮を図っている。

要素部品の設計方法について各々の設計が同時進行しながらも、ＰＣＢ設計を優先的に行うことによって全設計期間を短縮するためのツールに関する設計技術が知られている（特許文献１参照）。
特開２００８−００９７７６号公報

全体設計の終了近くになってＬＳＩ、ＰＫＧ、ＰＣＢの配線での接続において不整合が発生することが多く、接続の完結が困難となり配線を大きく迂回して接続するか、最悪の場合には接続ができないといった状況に陥ることがあった。このような場合にはＬＳＩの入出力端子の位置を変更したり、ＰＫＧ設計をやり直したりといった修正を行うことになる。その結果、配線が交差したり、電源プレーン、グランドプレーンを設けることができなくなって電気特性が劣化する。

しかしながら、配線接続が困難であることが判明するのは設計の終了段階であることが多いことから、修正には大きな制限を伴う。この制限のために、現行の設計では配線の電気特性等に、マージンを含めて十分に特性を満足することができなくなることさえある。その結果、設計の初期段階まで戻って設計をやり直す等の設計工数の大幅な増加を余儀なく受け入れることになることや、設計終了を延期する必要さえ生じるといった問題があった。

今後、電子システムはより複雑な構成で実現されることなる。具体的には、多くの要素部品であるＬＳＩや受動素子がより小容積で実装されることになり、各々の要素部品はＰＣＢに限定されることなく、ワイヤ、マイクロ基板、シリコンインターポーザー、カーボンナノチューブ等の接続手段を複雑に組み合わせながら、更には、３次元実装といったＬＳＩを何段にも重ね合わせた構造の技術が発展する。

設計者にとって将来の電子システム設計にあっては、現行よりも複雑な構成の電子システムを設計することになり、従来技術の課題は更に問題が大きくなる。そのため、人が介入し経験的に設計方針を決定する等、電子システムの複数の要素部品のうちから優先することが必要な要素部品を選択することが困難になる。これにより、現行の電子システム設計手法では、将来の電子システムの最適化は不可能になると考えられる。

本発明によれば、電子システムの要素部品であるＬＳＩ、ＰＫＧ、ＰＣＢの各々を接続する配線において、配線を伝播する信号の高速化が急激に進んでいるといった事情について着目する。つまり、配線は各々の要素部品間の入出力端子を物理的に接続するだけではなく高速信号を伝播するために優れた電気的な特性をも満足する必要が出てきている。従来の設計手法では要素部品間を配線によって接続することが設計の主たる目的であったが、配線の接続の実現を確保し、かつ高速信号の伝播が可能な電気特性を満足するといった電子システムの最適化にあっては、設計を最適化する評価指数の複雑度が増す一方である。

図１を用いて、配線インダクタンスの影響を詳細に説明する。横軸は配線を伝播する信号の立ち上がり時間ｔｒ（信号の振幅の１０％から９０％まで変化するのに要する時間）を示しており、縦軸は配線長Ｌを示している。ＰＣＢ、ＰＫＧ、ＬＳＩの各々の三角形（ａ）、（ｂ）、（ｃ）で囲まれている領域はインダクタンスを考慮した電気的な特性を満足する設計が必要となることを示している。ＰＣＢの領域（ａ）に着目すると、立ち上がり時間ｔｒ＝０．１ｎｓにおいて配線長Ｌ２＝１０〜１００ｍｍでインダクタンスを考慮した設計が必要であり、配線長Ｌ１＝０〜１０ｍｍではインダクタンスが信号伝播に与える悪影響が殆どないと言える。残りの１００ｍｍを超える配線長では配線距離が長すぎるので、配線は抵抗性となりインダクタンスの影響を考慮する必要がなくなるが、伝播時間が長くなることから、高速信号の伝播に使うことができない。

ところで、これまでの設計では信号の立ち上がり時間ｔｒが１ｎｓ以上（周波数では２００ＭＨｚ程度に対応）であったため、図１からＬＳＩ、ＰＫＧ、ＰＣＢの設計は全てインダクタンスを考慮する必要がないことになり、各々の要素部品は電気的な特性に重点を置くことなく配線による接続の実現に重点をおいて設計を行えばよかった。しかしながら、電子システムの高速化によって伝播する信号は高速化が急激に進んでおり、立ち上がり時間ｔｒは０．１ｎｓ（周波数では１ＧＨｚを超える。）に近づき、更なる将来において、立ち上がり時間ｔｒは短くなっていくことが予想される。このような高速信号の伝播においては、例えば立ち上がり時間ｔｒが０．０１ｎｓではＬＳＩ、ＰＫＧ、ＰＣＢの全てにおいてインダクタンスを考慮した配線設計が必要となる。このように、近年及び更なる将来においては、ますます配線の電気特性を考慮した要素部品間の配線設計が重要となるわけである。

このような背景にあっては、従来のようなＬＳＩ、ＰＫＧ、ＰＣＢを独立に平行して設計を行うといった手法をとると、設計の終了段階近くで電気特性を満足しない場合が発生してしまう。このため、設計を開始する前に各要素部品（ＬＳＩ、ＰＫＧ、ＰＣＢ等の部品）の設計手順を決定して、優先的に配線設計を行う要素部品を決定した効率的なリソースの割り当てを行った後に各要素部品の設計に取り掛かるといった、電子システムの全体設計を開始するための前処理を実施することが有効な手段である。

そこで、請求項１の発明によれば、電子システム設計手法において、第１の基板の設計情報を入力データとして利用し、基板の配線分布を予測するための予測関数によって前記第１の基板の基本配線分布を求めて前記基本配線分布を出力する処理を行うことによって、前記第１の基板の基本配線分布を実際の前記電子システムの設計前に推定し前記第１の基板の配線設計の方針を決定することができる。

請求項２の発明によれば、請求項１に記載の電子システム設計手法において、前記設計情報は前記第１の基板の面積であり、前記基本配線分布の予測精度が向上し前記第１の基板の配線設計の方針の決定精度が高くなる。

請求項３の発明によれば、請求項１に記載の電子システム設計手法において、前記設計情報は前記第１の基板の層数であり、前記基本配線分布の予測精度が向上し前記第１の基板の配線設計の方針の決定精度が高くなる。

請求項４の発明によれば、請求項１に記載の電子システム設計手法において、前記設計情報は前記第１の基板に設置する部品の配置位置であり、前記基本配線分布の予測精度が向上し前記第１の基板の配線設計の方針の決定精度が高くなる。

請求項５の発明によれば、請求項１に記載の電子システム設計手法において、前記設計情報は前記第１の基板に設置する部品の入力あるいは出力の端子数であり、前記基本配線分布の予測精度が向上し前記第１の基板の配線設計の方針の決定精度が高くなる。

請求項６の発明によれば、請求項１に記載の電子システム設計手法において、前記設計情報は前記第１の基板のデザインルールであり、前記基本配線分布の予測精度が向上し前記第１の基板の配線設計の方針の決定精度が高くなる。

請求項７の発明によれば、電子システム設計手法において、第１の基板の配線分布と電気特性による配線の構造制限とを入力情報として前記第１の基板の前記構造制限内の要素配線リソースを求めて該要素配線リソースを出力することによって、実際の前記電子システムの設計前に前記第１の基板の基本配線分布のうちから前記電気特性を満足する前記要素配線リソースを推定して電気特性を含めて前記第１の基板の配線設計の方針を決定することができる。

請求項８の発明によれば、請求項７に記載の電子システム設計手法において、前記電気特性は前記第１の基板の配線を伝播する信号の周波数であり、前記基本配線分布の予測精度が向上し前記第１の基板の配線設計の方針の決定精度が高くなる。

請求項９の発明によれば、請求項７に記載の電子システム設計手法において、前記電気特性は前記第１の基板の配線を伝播する信号の立ち上がり時間あるいは立ち下がり時間であり、前記基本配線分布の予測精度が向上し前記第１の基板の配線設計の方針の決定精度が高くなる。

請求項１０の発明によれば、電子システム設計手法において、第１の基板の設計情報を第１の入力データとして予測関数を利用し、基板の配線分布を予測するための予測関数によって前記第１の基板の基本配線分布を求め、電気特性に基づく構造制限内の前記基本配線分布を求めて要素配線リソースとし、該要素配線リソースと前記電気特性が必要な信号の要求数とを比較した結果を出力することにより、実際の前記電子システムの設計前に電気特性を含めた前記第１の基板の配線設計の方針を決定することができる。

請求項１１の発明によれば、請求項１０に記載の電子システム設計手法において、前記比較結果は前記第１の基板の配線設計法であり、実際の前記電子システムの設計前に電気特性を含めた前記第１の基板の配線設計の方針を人的な間違いなく決定することができる。

請求項１２の発明によれば、電子システム設計手法において、第１の基板の設計情報を第１の入力データとして予測関数を利用し、基板の配線分布を予測するための予測関数によって前記第１の基板の第１の基本配線分布を求め、電気特性に基づく構造制限内の前記基本配線分布を求めて第１の要素配線リソースとし該要素配線リソースと前記電気特性が必要な信号の要求数とを比較した第１の比較結果を出力し、第２の基板の設計情報を第２の入力データとして予測関数を利用し、基板の配線分布を予測するための予測関数によって前記第２の基板の第２の基本配線分布を求め、電気特性に基づく構造制限内の前記基本配線分布を求めて第２の要素配線リソースとし該要素配線リソースと前記電気特性が必要な信号の要求数とを比較した第２の比較結果を出力し、前記第１の比較結果と前記第２の比較結果とを比較した分析結果を出力することにより、実際の前記電子システムの設計前に電気特性を含めた前記第１及び第２の基板の配線設計の方針において、いずれの基板の配線設計を優先的に行うかを決定することができる。

請求項１３の発明によれば、請求項１２に記載の電子システム設計手法において、前記分析結果を基にして前記第１の基板と前記第２の基板とのうちで優先して設計する基板を判定した結果を出力することにより、実際の前記電子システムの設計前に電気特性を含めた前記第１及び第２の基板の配線設計の方針の決定において人的な間違いを排除することができる。

請求項１４の発明によれば、電子装置において、半導体チップと第１のパッケージとを接続する複数の接続手段から前記第１のパッケージの複数の外部接続手段とを接続する各々の配線とがあり前記複数の接続手段は１つの信号群であり前記各々の配線は交差しないことにより、前記各々の配線の電気特性が向上する。

請求項１５の発明によれば、請求項１４に記載の電子装置において、前記複数の外部接続手段は基板の第１の複数の接続端子と各々が接続しており、第２のパッケージの複数の外部接続手段とを接続する基板の第２の複数の接続端子とを接続する前記基板の各々の配線は前記１つの信号群であり交差をしないことにより、前記各々の配線の電気特性が向上する。

請求項１６の発明によれば、請求項１４に記載の電子装置において、前記基板は前記１つの信号群に専用の電源プレーンを配置することにより、前記各々の配線の電気特性が向上する。

本発明によれば、電子システムの設計においてＬＳＩ、ＰＫＧ、ＰＣＢの配線設計の優先順位を決定することができるツールを提供することが可能である。このツールによって決定した配線設計の優先順位に従って設計を実施することにより、電子システムの配線設計は電気特性を満たしながら、設計の後期で配線ができなくなり大きな迂回配線や設計のやり直しすることを回避することができる。

以下、本発明の実施形態を図面に基づいて詳細に説明する。

《第１の実施形態》
図２は、設計対象となる電子システムを示している。図２の電子システムは、各々要素部品であるＬＳＩ３，５と、ＰＫＧ２，４と、ＰＣＢ１とが各々に備える配線と各々の配線間を接続する接続手段とによって電気的に接続している。これまでの説明のとおり、ＬＳＩ３，５と、ＰＫＧ２，４と、ＰＣＢ１との各要素部品のうちいずれを優先的に配線することが電子システム全体の配線設計を最も上手に完結することにつながるのかを分析することは重要である。ここでは、電子システムを構成する各要素部品であるＬＳＩ３，５と、ＰＫＧ２，４と、ＰＣＢ１とが持つ配線リソースを、配線モデルによって配線長と配線本数との関係を推定して最適な設計手法を決定するための第１の実施形態について説明を行う。

図３は、ＰＣＢ１の配線設計を他の要素部品よりも優先的に行うことが適切であるかどうかを解析する手法を示す図である。以下の説明では、ＰＣＢ１は第１の基板として一般化する。基板情報７として第１の基板の面積及び配線層数８ｓと、第１の基板上の要素部品の配置９ｓと、第１の基板の入出力端子数１０ｓと、第１の基板のデザインルール１１ｓとを用いて、リソース算出処理３０によって第１の基板の配線リソースを推定し基本分布１８とする。第１の基板の制限内の要素配線リソース決定２１では基本分布１８のうち電気特性の考慮が不要な配線リソースと必要な配線リソースとの仕分けを行う。基板情報７によって第１の基板の基本配線分布すなわち基本分布１８を推定する予測関数の選定１６を行う。

ここで、予測関数の推定１６について説明を行う。図２に示された電子システムにおいて、ＬＳＩ３はＰＫＧ２上に配置されており、各々はバンプによってチップフェイスダウンで接続され、ＬＳＩ５はＰＫＧ４上に配置されており、バンプによってチップフェイスダウンで接続されている。更に、ＰＣＢ１上にＰＫＧ２とＰＫＧ４とが配置されており、ＰＫＧ２とＰＫＧ４とはＰＣＢ１の配線群６によって接続されている。

ところで、予測関数群１５は、例えば次の方法によって決定した関数の集まりである。すなわち、設計対象の電子システムの構成と類似の構成を持った幾つかの既に設計済みの電子システムに関してＰＣＢの配線長と配線本数とを調べる。この調査結果に基づいて配線長と配線本数との関係は定式化でき、
Ｎ＝Ｆ（Ｌ） …（１）
のように表現できる。ここで、Ｌは配線長であり、Ｎは配線長Ｌを持つ配線の本数である。Ｆは、設計対象電子システムの構成に類似する既存の電子システムにおいて共通の配線長Ｌと配線本数Ｎとの関係を示す関数である。関数Ｆは、既存の電子システムから推定した関数であり、その導出の方法は様々であるが、最も簡単な方法は既存の電子システムのＰＣＢの配線長と配線本数とを調査して、それらの関係を関数Ｆとする方法である。既存の電子システムが複数ある場合には各々の関数Ｆ１及びＦ２を求めた後に各々の関数を平均化する等の手法を用いることで、関数Ｆ１及びＦ２を統合して関数Ｆ３とする方法もある。導出された関数はＦｉ（ｉ＝０，１，２，３，…，ｋ，…ｎ）として予測関数群１５に保持されている。

予測関数Ｆの選定１６では、基板情報７によって関数Ｆｉ（ｉ＝０，１，２，３，…，ｋ，…ｎ）のうちの１つに対応付けが行われる。ここでは、予測関数の選定１６で関数Ｆｋが選択されたものとする。第１の基板の予測関数による基本配線分布の推定１７では、関数Ｆｋから式（１）によって設計対象の第１の基板上に配線長Ｌの配線がＮ＝Ｆｋ（Ｌ）本あると基本配線分布を推定することができる。この関数Ｆｋによって、第１の基板の予測関数による基本配線分布の推定１７がなされ基本分布１８が決定する。基本分布１８とは基本配線分布の１つの情報の形態を示す。図４に、配線長Ｌに対する配線本数ＮにおけるＮ＝Ｆｋ（Ｌ）の関係を示す。

配線に信号が伝播するとき電気的な特性の考慮の必要あるいは不要の判断は配線構造制限決定１９で行われる。入力情報としては信号の周波数１２であり、具体的な方法としては、例えば電気回路モデルによる判断がある。図４において横軸は配線長Ｌであり縦軸は配線本数Ｎであり、前述の図１におけるＰＣＢの配線でインダクタンスを考慮する必要がない配線領域Ｌ１の配線本数は、図４における領域（Ｉ）の面積に相当しＮ（Ｌ１）本である。同様に、配線領域Ｌ２の配線本数は領域（ＩＩ）の面積に相当しＮ（Ｌ２）本となる。各々の予測関数Ｆｋによって推定された本数Ｎ（Ｌ１）、Ｎ（Ｌ２）と、設計対象の電子システムにおいて必要である周波数１２を満足する高速信号の対象信号数１３であるＮｏを要求量２４として判断２５において推定リソース２３と比較を行う。判断２５では推定リソース２３のＮ（Ｌ１）本と要求量２４のＮｏ本とを比較してＮ（Ｌ１）＜Ｎｏの場合には、推定リソース２３よりも要求量２４の方が多く第１の基板には電気的な特性を満足する配線本数が不足していることになる。したがって、第１の基板を優先する設計手法が選択２６において選択される。ここで、第１の基板設計優先判断結果２７にはＰＣＢ１の推定リソース２３と要求量２４との関係が出力情報として示される。第１の基板の配線設計を優先的に行うことが電子システムの全体設計において優位となることが判るわけである。一方、推定リソース２３が要求量２４よりも大きい場合には第１の基板には電気特性を満足する配線本数が十分に備わっていることなる。この場合には、第２の基板、あるいは他の要素部品に対して基本処理２９を適用２８する。第２の基板が残りの要素部品と比較して配線設計を優先する設計が必要か否かを、第１の基板と同様にして決定することができる。ただし、次のような判断手法もある。

（Ｉ） Ｎｏ＜Ｎ（Ｌ１）のとき
第１の基板にはインダクタンス設計制限を満たす配線本数が充足しており、必要配線数Ｎｏ本はインダクタンスを考慮せずに設計が可能な状況である。この場合には、他の要素部品を優先する設計手法を選択する。

（II） Ｎ（Ｌ１）＜Ｎｏ＜Ｎ（Ｌ２）のとき
第１の基板にはインダクタンス設計制限を満たしインダクタンスを考慮せずに設計可能な配線本数がＮ（Ｌ１）本、インダクタンスを考慮する必要がある配線本数がＮｏ−Ｎ（Ｌ１）本存在する状況である。この場合には、第１の基板優先の設計手法を選択する。

（III） Ｎ（Ｌ２）＜Ｎｏのとき
第１の基板にはインダクタンス設計制限を満たす配線本数がＮ（Ｌ２）本、満たさない配線本数がＮｏ−Ｎ（Ｌ２）本存在する状況である。この場合には、第１の基板を見直す必要がある。

以上のような基本処理２９をＬＳＩ３，５と、ＰＫＧ２，４と、ＰＣＢ１との各々に対して推定リソース２３と要求量２４とを比較することによって、ＰＣＢ１を優先する設計手法をとる必要があることを判断した後に、ＰＣＢ１の電気的特性を満足する必要がある配線群６を優先的に設計すれば、図２に示されているようにＬＳＩ３からＰＫＧ２、更にはＰＣＢ１からＰＫＧ４、更にはＬＳＩ５への配線が各々の要素部品で交差することのない配線で接続することができる。

最後に、周波数１２から配線構造制限決定１９の処理の一例を述べる。第１の基板の配線を伝播する信号の周波数１２を信号要求情報１４として、信号が伝播するために必要な電気特性を持った配線構造を、
Ｓｉ＝Ｇｉ（ｆ） …（２）
から求める。ここで、Ｓｉ（ｉ＝１，２，３，…，ｋ，…，ｎ）は配線構造であり、ｆは伝播信号の周波数である。Ｇｉ（ｉ＝１，２，３，…，ｋ，…，ｎ）は、周波数ｆから配線構造を求める関数である。関数Ｇｉは対応する配線構造Ｓｉによって選択するのがよい。例えば、配線構造Ｓ１が配線長の場合は関数Ｇ１が選択され、配線構造Ｓ２が配線長と幅の場合は関数Ｇ２が選択される等である。入力情報は周波数１２であり関数Ｇ１によって配線長を配線構造制限として配線構造制限決定１９で必要な条件が求められる。周波数１２の信号が伝播できる配線長を構造制限２０とする。

なお、信号要求情報１４としての周波数１２に代えて、第１の基板の配線を伝播する信号の立ち上がり時間あるいは立ち下がり時間を信号要求情報１４として用いることとしてもよい。

《第２の実施形態》
第２の実施形態を示す図５では、第１の基板の設計情報８ｓ，９ｓ，１０ｓ，１１ｓを含む基板情報７を入力情報とし、基本分布推定処理３１を行って第１の基板配線基本分布３３を出力する。第１の基板配線基本分布３３は第１の基板の配線長に対する配線本数の分布であり、基本分布１８であり、式（１）が一例である。基本分布推定処理３１には予測関数の選定１６と、第１の基板の予測関数による基本配線分布の推定１７と、基本分布１８とが含まれる。予測関数の選定１６にて予測関数群１５から選定が行われる点は図３と同じである。

周波数１２を入力情報として電気的特性を満足する配線構造を決定する構造処理３２は配線構造制限３４を出力する。配線構造制限３４には周波数１２の信号が伝播できる配線構造の情報が含まれている。構造処理３２に配線構造制限決定１９と構造制限２０とが含まれている点は図３と同じである。

第１の基板配線基本分布３３と配線構造制限３４とを入力情報としてリソース推定処理３５が実行され、第１の基板の推定リソース３６が出力される。リソース推定処理３５が第１の基板の制限内の要素配線リソース決定２１と推定リソース２３とを含んでいる点は図３と同じである。第１の基板の制限内の要素配線リソース決定２１は、第１の基板配線基本分布３３の配線基本分布中で配線構造制限３４を満足する配線を抽出した配線分布である要素配線リソースを決定する。この要素配線リソースを推定リソース２３として、第１の基板の推定リソース３６には推定リソース２３を含む情報を出力する。

《第３の実施形態》
第３の実施形態を示す図６では、第１の基板の設計情報８ｓ，９ｓ，１０ｓ，１１ｓに相当する設計情報を含む基板情報７ａと、図３の信号要求情報１４に相当する第１の基板の信号要求情報１４ａと、第２の基板の設計情報８ｓ，９ｓ，１０ｓ，１１ｓに相当する設計情報を含む基板情報７ｂと、図３の信号要求情報１４に相当する第２の基板の信号要求情報１４ｂとが入力される。

リソース算出処理は２つあって、第１のリソース算出処理３０ａには第１の基板の基板情報７ａと信号要求情報１４ａとが入力され、第２のリソース算出処理３０ｂには第２の基板の基板情報７ｂと信号要求情報１４ｂとが入力される。第１のリソース算出処理３０ａは基板情報７ａと信号要求情報１４ａとが入力されて、予測関数群３７を使ってＳ１量３８ａ（＝推定リソース−要求量）を出力する。ここで、推定リソースは図３の推定リソース２３に相当するものであり、要求量は図３の要求量２４に相当するものである。第２のリソース算出処理３０ｂは基板情報７ｂと信号要求情報１４ｂとが入力されて、予測関数群３７を使ってＳ２量３８ｂ（＝推定リソース−要求量）を出力する。ここで、推定リソースは図３の推定リソース２３に相当するものであり、要求量は図３の要求量２４に相当するものである。予測関数群３７は図３の予測関数群１５に相当するが、第１の基板と第２の基板とは形状が大きく異なる場合が一般的であり、双方に適切な予測関数を用意することになるため、図３の予測関数群１５よりも多数の関数を備えている。

更に、Ｓ１量３８ａとＳ２量３８ｂとを比較３９で比較してＳ１量３８ａよりもＳ２量３８ｂの方が大であった場合には、第１の基板優先の設計手法を選択４０する。一方、Ｓ１量３８ａよりもＳ２量３８ｂの方が小であった場合には、第２の基板優先の設計手法を選択４１する。これらの選択４０，４１の結果に従うことによって、図２に示されているようなＬＳＩ３からＰＫＧ２、更にはＰＣＢ１からＰＫＧ４、更にはＬＳＩ５への配線が各々の要素部品で交差することのない配線で接続することができる。

以上説明してきたとおり、本発明に係る電子システム設計手法は、ＬＳＩ、ＰＫＧ、ＰＣＢの配線設計の優先順位を決定することができる効果を有し、設計期間を短縮する設計ツール等として有用である。

信号遷移時間に対するインダクタンス考慮の領域を示す図である。 ＰＣＢ上に配置配線された電子システムを示す図である。 本発明の第１の実施形態の構成図である。 配線長分布を示す図である。 本発明の第２の実施形態の構成図である。 本発明の第３の実施形態の構成図である。

符号の説明

８ｓ 第１の基板の面積及び配線層数
９ｓ 第１の基板上の要素部品の配置位置
１０ｓ 第１の基板の入出力端子数
１１ｓ 第１の基板のデザインルール
１５ 予測関数群
１６ 第１の基板の基本配線分布を推定する予測関数の選定
１７ 基本配線分布の推定
１９ 配線構造制限決定
２３ 推定リソース
２６ 第１の基板優先の設計手法を選択
２７ 第１の基板設計優先判断結果
２８ 第２の基板、要素部品に対して基本処理を適用

Claims (16)

1. 第１の基板の設計情報を入力データとして利用し、基板の配線分布を予測するための予測関数によって前記第１の基板の基本配線分布を求めるステップと、
   前記基本配線分布を出力するステップとを備えたことを特徴とする電子システム設計手法。
2. 請求項１に記載の電子システム設計手法において、
   前記設計情報は前記第１の基板の面積であることを特徴とする電子システム設計手法。
3. 請求項１に記載の電子システム設計手法において、
   前記設計情報は前記第１の基板の層数であることを特徴とする電子システム設計手法。
4. 請求項１に記載の電子システム設計手法において、
   前記設計情報は前記第１の基板に設置する部品の配置位置であることを特徴とする電子システム設計手法。
5. 請求項１に記載の電子システム設計手法において、
   前記設計情報は前記第１の基板に設置する部品の入力あるいは出力の端子数であることを特徴とする電子システム設計手法。
6. 請求項１に記載の電子システム設計手法において、
   前記設計情報は前記第１の基板のデザインルールであることを特徴とする電子システム設計手法。
7. 第１の基板の配線分布と電気特性による配線の構造制限とを入力情報として前記第１の基板の前記構造制限内の要素配線リソースを求めるステップと、
   前記要素配線リソースを出力するステップとを備えたことを特徴とする電子システム設計手法。
8. 請求項７に記載の電子システム設計手法において、
   前記電気特性は前記第１の基板の配線を伝播する信号の周波数であることを特徴とする電子システム設計手法。
9. 請求項７に記載の電子システム設計手法において、
   前記電気特性は前記第１の基板の配線を伝播する信号の立ち上がり時間あるいは立ち下がり時間であることを特徴とする電子システム設計手法。
10. 第１の基板の設計情報を第１の入力データとして予測関数を利用し、基板の配線分布を予測するための予測関数によって前記第１の基板の基本配線分布を求めるステップと、
    電気特性に基づく構造制限内の前記基本配線分布を求めて要素配線リソースとするステップと、
    前記要素配線リソースと前記電気特性が必要な信号の要求数とを比較した結果を出力するステップとを備えたことを特徴とする電子システム設計手法。
11. 請求項１０に記載の電子システム設計手法において、
    前記比較結果は前記第１の基板の配線設計法であることを特徴とする電子システム設計手法。
12. 第１の基板の設計情報を第１の入力データとして予測関数を利用し、基板の配線分布を予測するための予測関数によって前記第１の基板の第１の基本配線分布を求め、電気特性に基づく構造制限内の前記基本配線分布を求めて第１の要素配線リソースとし該要素配線リソースと前記電気特性が必要な信号の要求数とを比較した第１の比較結果を出力するステップと、
    第２の基板の設計情報を第２の入力データとして予測関数を利用し、基板の配線分布を予測するための予測関数によって前記第２の基板の第２の基本配線分布を求め、電気特性に基づく構造制限内の前記基本配線分布を求めて第２の要素配線リソースとし該要素配線リソースと前記電気特性が必要な信号の要求数とを比較した第２の比較結果を出力するステップと、
    前記第１の比較結果と前記第２の比較結果とを比較した分析結果を出力するステップとを備えたことを特徴とする電子システム設計手法。
13. 請求項１２に記載の電子システム設計手法において、
    前記分析結果を基にして前記第１の基板と前記第２の基板とのうちで優先して設計する基板を判定した結果を出力することを特徴とする電子システム設計手法。
14. 半導体チップと第１のパッケージとを接続する複数の接続手段から前記第１のパッケージの複数の外部接続手段とを接続する各々の配線とがあり前記複数の接続手段は１つの信号群であり前記各々の配線は交差しないことを特徴とする電子装置。
15. 請求項１４に記載の電子装置において、
    前記複数の外部接続手段は基板の第１の複数の接続端子と各々が接続しており、第２のパッケージの複数の外部接続手段とを接続する基板の第２の複数の接続端子とを接続する前記基板の各々の配線は前記１つの信号群であり交差をしないことを特徴とする電子装置。
16. 請求項１４に記載の電子装置において、
    前記基板は前記１つの信号群に専用の電源プレーンを配置することを特徴とする電子装置。

Images