JP4530222B2

JP4530222B2 - 高周波ノイズ解析装置、高周波ノイズ解析方法及び高周波ノイズ解析プログラム

Info

Publication number: JP4530222B2
Application number: JP2005171768A
Authority: JP
Inventors: 裕一飯塚
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2005-06-13
Filing date: 2005-06-13
Publication date: 2010-08-25
Anticipated expiration: 2025-06-13
Also published as: JP2006350397A

Description

本発明は、デジタルＩＣの高周波ノイズの解析装置、高周波のノイズの解析方法及び高周波ノイズ解析プログラムに関する。

近年、電子機器の高速・高性能化の進展に伴い、電子機器に使用されるＬＳＩの動作周波数が高まり、ＬＳＩからボードの電源分配回路に漏れ出る高周波電流（ノイズ発生源）が増加している。このノイズは近隣のＬＳＩに高周波電流を伝えると電磁干渉や高周波電源変動に起因するＬＳＩの信頼性不安を及ぼす要因ともなっている。ここで、ＥＭＩ（Ｅｌｅｃｔｒｏ−ＭａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ）の規格は、装置からの放射ノイズ規制として遠方電界レベルで定義されている。ＬＳＩの高性能化等に伴い、装置からのＥＭＩノイズが増加し、装置レベルの対策だけでは、規格を満足できないため、ＬＳＩに対してのＥＭＩ低減が求められている。

ＬＳＩに起因する要因としては、クロックに同期した電源ラインノイズ、信号ラインノイズが考えられるが、一般に装置レベルで問題となるのは、ＬＳＩのクロックに同期した電源電流ノイズが支配的な場合が多い傾向にある。そこで電源電流ノイズの見積もりを設計段階で行うことにより、設計段階でどの程度の対策が必要かを知ることが可能となる。

回路設計において、高周波ノイズの見積もりを行う従来技術として以下の技術が開示されている。
特開２００３−０３０２７３に、電源電流情報を算出せずにフロアプラン段階でＥＭＩ解析を行う不要輻射解析方法及び不要輻射解析装置が開示されている（特許文献１参照）。

特開２００３−０３０２７３では、ＬＳＩチップの回路情報とＬＳＩチップのパッケージ情報とに基づいて等価インピーダンス情報不要輻射量を算出する等価インピーダンス情報算出工程と、等価インピーダンス情報に基づいて、不要輻射ノイズを算出する不要輻射ノイズ算出工程とにより不要輻射ノイズの見積もりを行っている。
特開２００３−０３０２７３号公報

半導体プロセスの微細化に伴い，システムＬＳＩの設計において，電源ノイズ対策のための設計が重要な課題となってきている。従来例による高周波ノイズの解析方法では、主に共振解析やインピーダンス解析を用いているため、共振周波数が問題となった場合は、推定によりノイズ量の傾向は予測可能ではあるが、動作周波数に起因する高調波が問題となった場合、推定は困難である。

又、パッケージ情報やＬＳＩチップの等価インピーダンス情報を算出する工程や、算出に必要な情報が多いため、解析時間が必要となる問題がある。

以下に、［発明を実施するための最良の形態］で使用される番号・符号を括弧付きで用いて、［課題を解決するための手段］を説明する。この番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

以上のような課題を解決するため、本発明による高周波ノイズ解析装置は、設計対象となる回路全体の容量である全容量（１３）を算出する全容量算出部（１、１’、１”）と、回路中において、クロック信号が入力される回路部分であるクロック系回路の容量をクロック系容量（１４）として算出するクロック系容量算出部（２、２’）と、全容量（１３）とクロック系容量（１４）とを用いて回路において発生する高周波ノイズの予想値（１８）を出力するノイズ見積もり部（４、４’、４”）とを備える。

全容量（１３）とクロック系容量（１４、１４’）とから、全容量（１３、１３’）に対するクロック系容量（１４、１４’）の比率を表すクロック占有率（１５）を算出するクロック占有率算出部（３）とを更に具備することが好ましい。ノイズ見積もり部（４、４’、４”）は、クロック占有率（１５）に基づき高周波ノイズ見積値（１８）を出力する。

又、本発明による高周波ノイズ解析装置は、回路における動作周波数（１６）毎の高周波ノイズ（１８）と、クロック占有率（１５）とを対応付けて記憶する見積もり情報記憶部（９）を更に具備する。ノイズ見積もり部（４、４’、４”）は、見積もり情報記憶部（９）を参照して、クロック占有率（１５）に対応する高周波ノイズ（１８）を算出する。

クロック占有率（１５）と動作周波数（１６）に対応する高周波ノイズ（１８）とは、ある相関関係が成り立ち、この相関関係を表す関数又は、クロック占有率（１５）と高周波ノイズ（１８）とを対応付けたデータベースを見積情報（１７）として保持、使用することで、クロック占有率（１５）に基づく高周波ノイズ見積値（１８）を出力することができる。

全容量算出部（１）は、好ましくは、回路のネットリスト（１１、１１’）及びプロセスデータ（１２）を参照して、全容量（１３）を算出し、クロック系容量算出部（２）は、回路のネットリスト（１１、１１’）及びプロセスデータ（１２）を参照してクロック系容量（１４）を算出する。

又、ネットリスト（１１）は、回路のレイアウト設計において作成され、回路の回路情報、配線間容量及び電源間容量を含むことが好ましい。

あるいは、ネットリスト（１１’）は、回路の論理設計において作成され、回路における素子のディメンジョン情報を含むことが好ましい
高周波ノイズ解析装置。

全容量（１３）と回路に使用されるトランジスタ数（１９）とを関連付けて格納する全容量情報記憶部（１０）を更に具備することが好ましい。全容量算出部（１’）は、全容量情報記憶部（１０）を参照して、入力されるトランジスタ数（１９）に対応する全容量（１３）を算出する。

高周波ノイズ見積もり部（４’）は、入力される全容量（１３）と、クロック占有率（１５）と、追加容量（２１）とを用いて容量追加後の回路における高周波ノイズ量（１８）を算出することが好ましい。

又、高周波ノイズ見積もり部（４”）は、入力される全容量（１３）とクロック占有率（１５）と所望のノイズ量（２２）とを用いて、回路における高周波ノイズ量が所望のノイズ量（２２）となるために必要な追加容量（２１）を算出することが好ましい。

見積情報（１７）に使用される高周波ノイズは、回路中の共振の影響を考慮したノイズ量であることが好ましい。

以上のように、共振を含んだ高周波電流の結果と、全体の容量とクロック系回路における容量の比の相関関係から共振を含んだ高周波ノイズ（１８）を見積もることができる。ＬＳＩチップの等価インピーダンス情報の一部である容量のみの抽出により、高周波ノイズ（１８）を見積もるため、解析時間を短くすることができる。

本発明による高周波ノイズ解析装置、高周波ノイズ解析方法及び高周波ノイズプログラムによれば、フロアプラン段階でＥＭＩ解析を行うことができる。
又、動作周波数の影響を考慮した高周波ノイズを見積もることができる。
更に、共振による影響を考慮した高周波ノイズを見積もることができる。
更に、デジタルＩＣの設計において短時間で高周波ノイズを見積もることができる。

以下、添付図面を参照して、本発明による高周波ノイズ解析装置の実施の形態が説明される。本実施の形態における高周波ノイズ解析装置は、デジタルＩＣの回路設計に用いられ、設計対象の回路における高周波ノイズ、特に装置レベルで影響を与える電源電流ノイズの見積もりを実施する。以下では、同一及び相当部分には同一符号を付して説明される。又、高周波ノイズは、高周波電流、ＥＭＩ（Ｅｌｅｃｔｒｏ−ＭａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ）ノイズ、電源電流ノイズ等と同等の意味で使用する。

（第１の実施の形態）
（構成）
図１は、本発明による高周波ノイズ解析装置の第１の実施の形態におけるブロック図である。
本発明による高周波ノイズ解析装置は、ＣＰＵによって実行され、メモリやハードディスク等の記憶装置に格納されたプログラムである全容量算出部１、クロック系容量算出部（ＣＬＫ系容量算出部）２、クロック占有率算出部３、高周波ノイズ見積もり部４を備える。又、メモリやハードディスク等の記憶装置で構成されるレイアウト後ネットリスト記憶部７、プロセスデータ記憶部８、見積もり情報記憶部９とを備える。更に、キーボードやマウス等のマンインターフェースである入力装置５と、モニタ等の表示装置やプリンタ等の印字装置、あるいは、他の装置とネットワークや通信回線で接続されたインターフェースである出力装置６とを備える。

レイアウト後ネットリスト記憶部７は、設計対象の回路のレイアウト後（配線設計後）に作成され、ネットの配線間容量、電源間容量、回路情報を含むネットリストであるレイアウト後ネットリスト１１を格納する。プロセスデータ記憶部８は、設計対象のネットのプロセスに関する各種パラメータ（例えば、膜厚から計算されたゲート容量係数等）のプロセスデータ１２を格納する。

見積もり情報記憶部９は、図２に示されるような設計対象の回路におけるクロック占有率１５と、高周波ノイズ１８との相関関係を見積情報１７として記憶する。ここで、クロック占有率１５とは、設計対象の回路全体に対する動作部分の割合であり、回路全体の容量に対するクロック系の回路（クロック発振器やＰＬＬ等の出力からドライバ等を介してＦＦまでの回路）の容量との比率である。以下、回路全体の容量を全容量１３と呼び、クロック系の回路の容量をクロック系容量１４と呼ぶ。

見積情報１７に用いられる高周波ノイズは、共振による影響を含む高周波電流の実測値又はシミュレーション値であり、所定の動作周波数（例えば、動作周波数が１００ＭＨｚ）における高周波ノイズの換算値が用いられる。図２に示される高周波ノイズ（１００ＭＨｚ換算値）は、所定の動作周波数（ここでは３０ＭＨｚ）において、クロック占有率１５の異なる複数のゲートアレイに対応する高周波ノイズ量の実測値、又はシミュレーション値の１００ＭＨｚ換算値である。本実施の形態では、このクロック占有率１５に対応する高周波ノイズ（１００ＭＨｚ換算値）を補間するように回帰分析して相関関数を算出し、換算前の動作周波数毎に対応付けて見積情報１７として見積もり情報記憶部９に記憶される。尚、クロック占有率１５と対応する高周波ノイズの実測値又はシミュレーション値のデータベースを、換算前の動作周波数毎に見積情報１７として記憶しても構わない。

図３は、高周波ノイズの１００ＭＨｚ換算値の算出方法の一例である。図３を参照して、クロック占有率１５（２％）のゲートアレイにおいて所定の周波数（例えば６０ＭＨｚ）における高周波ノイズ１００ＭＨｚ換算値の算出法について説明される。図３において、３０ＭＨｚで８０ｄＢμＡの点Ａと１ＧＨｚで５０ｄＢμＡの点Ｂを通る基準直線を縦軸（高周波ノイズ量（ｄＢμＡ））方向に、６０ＭＨｚにおける高周波ノイズ量の最大値と接するまで移動させる。この時の動作周波数１００ＭＨｚにおける基準直線のノイズ量（６０ｄＢμＡ）を、動作周波数１６（３０ＭＨｚ）、クロック占有率１５（２％）のゲートアレイに対応する高周波ノイズの１００ＭＨｚ換算値とする。尚、ここで使用した高周波ノイズの値は実測値を用いたが、シミュレーション値でも構わない。この際、回路の端子数を増やすとノイズ量は減る可能性はあるが、共振周波数は大きくなるため、１００ＭＨｚ換算ノイズは増える可能性がある。従って、高周波ノイズを簡易に見積もるために、回路の端子数、パッケージの影響を含めないで高周波ノイズを計算する。以上のように、動作周波数１６（６０ＭＨｚ）における高周波ノイズの１００ＭＨｚ換算値を求め、図２に示されるようなクロック占有率１５と高周波ノイズ１８の１００ＭＨｚ換算値との相関関係を得ることができる。

発明者は、マイコン、ＣＢＩＣ等を対象に、電源電圧、動作周波数、複数クロック、共振等を考慮して、数十製品のシミュレーション又は実測により図２に示されるようなクロック占有率１５と高周波ノイズ１８との相関関係を求め、クロック占有率１５から高周波ノイズ１８を推測できることを確認した。

全容量算出部１は、レイアウト後ネットリスト記憶部７から設計対象回路に使用する全てのレイアウト後ネットリスト１１を抽出する。又、プロセスデータ記憶部８から設計対象回路に使用する全てのプロセスデータ１２を抽出する。全容量算出部１は、抽出したレイアウト後ネットリスト１１と、プロセスデータ１２から設計対象回路全体の全容量１３を算出する。ＣＬＫ系容量算出部２は、ネットを参照して、レイアウト後ネットリスト記憶部７からクロック系回路のレイアウト後ネットリスト１１を抽出する。又、ネットを参照して、プロセスデータ記憶部８からクロック系回路のプロセスデータ１２を抽出する。ＣＬＫ系容量算出部２は、抽出したクロック系回路のレイアウト後ネットリスト１１とプロセスデータ１２からクロック系容量１４を算出する。

クロック占有率算出部３は、全容量算出部１によって算出された全容量１３と、ＣＬＫ系容量算出部２によって算出されたクロック系容量１４とを用いて、クロック占有率１５を作成する。高周波ノイズ見積もり部４は、クロック占有率算出部３が算出したクロック占有率１５に基づき、見積もり情報記憶部９を参照して、高周波ノイズを見積もり出力装置６に出力する。

（動作）
図面を参照して、本発明による高周波ノイズ解析装置の第１の実施の形態における動作が説明される。
図９は、本発明による高周波ノイズ解析装置の第１の実施の形態における高周波ノイズ見積もり動作のフロー図である。
ＩＣの設計工程において、入力装置５から入力される高周波ノイズ見積もり要求に応じ、全容量算出部１は、レイアウト後ネットリスト記憶部７から設計対象回路に使用する全てのレイアウト後ネットリスト１１を抽出する。又、プロセスデータ記憶部８から設計対象回路に使用する全てのプロセスデータ１２を抽出する。全容量算出部１は、抽出したレイアウト後ネットリスト１１に含まれる回路情報とプロセスデータ１２とを用いて回路全体におけるＭＯＳのゲート容量を算出する。算出したゲート容量と、レイアウト後ネットリスト１１に含まれる配線間容量及び電源間容量とから回路全体の全容量１３を算出する（ステップＳ２０２）。

ＣＬＫ系容量算出部２は、レイアウト後ネットリスト記憶部７からクロック系回路のレイアウト後ネットリスト１１’を抽出する。又、プロセスデータ記憶部８からクロック系回路のプロセスデータ１２’を抽出する。ＣＬＫ系容量算出部２は、抽出したクロック系回路のレイアウト後ネットリスト１１’に含まれる回路情報から、クロック系回路におけるトランジスタの幅Ｗを算出し、クロック系回路におけるゲート容量をクロック系容量１４として算出して、クロック占有率算出部３に送信する（ステップＳ２０４）。

ここで、全容量１は、算出したゲート容量、配線間容量及び電源間容量の１／２を用いて全容量１３を算出することが好ましく、ＣＬＫ系容量算出部２は、算出したクロック系回路のゲート容量を１／２にしてクロック系容量１４を算出することが好ましい。理由として、回路における信号線の状態レベルは、「Ｈｉ」、「Ｌｏｗ」の状態があり、通常のＬＳＩでは、インバータ構成をとるため、「Ｈｉ」、「Ｌｏｗ」の割合は同等と考えてよい。そのため、電源側につく容量、ＧＮＤ側につく容量が容量として働くのは全体でみると１／２と考えられるからである。デカップリング用の容量はその構成に応じて全容量１３に付加される。

クロック占有率算出部３は、全容量算出部１によって算出された全容量１３と、ＣＬＫ系容量算出部２によって算出されたクロック系容量１４とを用いて、クロック占有率１５を作成する（ステップＳ２０６）。高周波ノイズ見積もり部４は、クロック占有率算出部３が算出したクロック占有率１５と、入力装置５から入力される動作周波数１６に基づき、見積もり情報記憶部９を参照して、高周波ノイズ見積値１８を出力装置６に出力する（ステップＳ２０８）。図２を参照して、例えば、入力される動作周波数１６が６０ＭＨｚ、クロック占有率１５が６％の場合、高周波ノイズ見積もり部４は、動作周波数１６（６０ＭＨｚ）に対応する見積情報１７を抽出し、その見積情報１７とクロック占有率１５（６％）とから高周波ノイズ見積値１８（７５．６ｄＢμＡ：１００ＭＨｚ換算）を算出する。

（第２の実施の形態）
（構成）
図４は、本発明による高周波ノイズ解析装置の第２の実施の形態におけるブロック図である。
第２の実施の形態における高周波ノイズ解析装置は、第１の実施の形態における構成において、レイアウト後ネットリスト記憶部７に換えて回路設計後ネットリスト記憶部７’を備え、全容量算出部１に換えて全容量算出部１’を備え、ＣＬＫ系容量算出部２に換えてＣＬＫ系容量算出部２’を備える。その他の同一符号の構成は第１の実施の形態と同じなので説明は省略される。

回路設計後ネットリスト記憶部７’は、設計対象の回路の論理設計後に作成され、ネットの素子サイズの情報（ディメンジョン情報）を含むネットリストである回線設計後ネットリスト１９を格納する。

全容量算出部１’は、回路設計後ネットリスト記憶部７’から、論理設計後の回路に使用する全ての回路設計後ネットリスト１９を抽出する。又、プロセスデータ記憶部８から論理設計後における回路の全てのプロセスデータ１２を抽出する。全容量算出部１’は、抽出した回路設計後ネットリスト１１と、プロセスデータ１２から論理設計後の回路全体の全容量１３’を算出する。ＣＬＫ系容量算出部２’は、回路設計後ネットリスト記憶部７’からクロック系回路の回路設計後ネットリスト１１’を抽出する。又、プロセスデータ記憶部８からクロック系回路のプロセスデータ１２を抽出する。ＣＬＫ系容量算出部２は、抽出したクロック系回路のレイアウト後ネットリスト１１’とプロセスデータ１２からクロック系容量１４’として算出する。

クロック占有率算出部３は、全容量算出部１’によって算出された全容量１３’と、ＣＬＫ系容量算出部２によって算出されたクロック系容量１４’とを用いて、クロック占有率１５を作成する。高周波ノイズ見積もり部４は、クロック占有率算出部３が算出したクロック占有率１５に基づき、見積もり情報記憶部９を参照して、高周波ノイズを見積もり出力装置６に出力する。

（動作）
図９を参照して、本発明による高周波ノイズ解析装置の第２の実施の形態における高周波ノイズ見積もり動作が説明される。第２の実施の形態におけるステップＳ２０２及びステップＳ２０４の動作以外の動作は、第１の実施の形態と同じであるのでその説明は省略される。ステップＳ２０２において、全容量算出部１’は、回路設計後ネットリスト記憶部７’から回路設計後ネットリスト１１’を抽出し、プロセスデータ記憶部８から抽出したプロセスデータ１２とを用いて論理設計後の全容量１３’を算出する。ステップＳ２０４においてＣＬＫ容量算出部２’は、回路設計後ネットリスト記憶部７’から回路設計後ネットリスト１１’を抽出し、プロセスデータ記憶部８から抽出したプロセスデータ１２とを用いて論理設計後のＣＬＫ系容量１４’を算出する。

クロック占有率算出部３は、論理設計後における回路の全容量１３’とＣＬＫ容量１４’とを用いてクロック占有率１５を算出し（ステップＳ２０６）、高周波ノイズ見積もり部４は、クロック占有率算出部３’が算出したクロック占有率１５と、入力装置５から入力される動作周波数１６に基づき、見積もり情報記憶部９を参照して、高周波ノイズ見積値１８を出力装置６に出力する（ステップＳ２０８）。

発明者は、論理設計後の容量を使用して計算した高周波ノイズの見積もり値と、レイアウト後の段階における容量を使用して計算した高周波ノイズの見積もり値はほぼ変わらないことをシミュレーションにより確認した。第２の実施の形態における高周波ノイズ解析装置は、論理設計段階における回路全体の容量と、クロック系の容量の比により、高周波ノイズの見積もりを行うため、第１の実施の形態に比して、早い段階で高周波ノイズを見積もることができる。

（第３の実施の形態）
（構成）
図面を参照して、本発明による高周波ノイズ解析装置の第３の実施の形態が説明される。
図５は、本発明による高周波ノイズ解析装置の第３の実施の形態におけるブロック図である。第３の実施の形態における高周波ノイズ解析装置は、第１の実施の形態における構成において、全容量算出部１に換えて全容量算出部１”を備え、高周波ノイズ見積もり部４に換えて高周波ノイズ見積もり部４’を備え、入力装置５に換えて入力装置５’を備える。又、設計対象回路におけるトランジスタ数（Ｔｒ数）１９と全容量１３とを対応付けて記憶する全容量情報記憶部１０を更に備える。その他の同一符号の構成は第１の実施の形態と同じなので説明は省略される。

図６を参照して、全容量情報記憶部１０に記憶されるＴｒ数１９と全容量１３との対応関係が示される。全容量記憶部１０には、Ｔｒ数１９と全容量１３との相関関数が全容量情報２０として記憶される。尚、Ｔｒ数１９に対応する全容量１３をデータベースとして格納しても構わない。

入力装置５’は、ユーザからの操作によって全容量算出部１”に対しトランジスタ数（Ｔｒ数）１９を入力する。又、高周波ノイズ見積もり部４’に対しクロック占有率１５、動作周波数１６及び必要追加容量２１を入力する。ここで、必要追加容量２１とは、設計対象回路の全容量に追加したい容量である。

全容量算出部１”は、入力されるＴｒ数１９と全容量情報２０とから全容量１３を算出し（又はＴｒ数に対応する全容量１３を抽出し）、高周波ノイズ見積もり部４’に出力する。
高周波ノイズ見積もり部４’は、入力される全容量１３とクロック占有率１５とからクロック系容量１４を算出し、このクロック系容量１４、全容量１３及び必要追加容量２１とから容量追加後のクロック占有率１５を算出する。入力される動作周波数１６に対応する見積情報１７を参照して、容量追加後の高周波ノイズを算出して追加後ノイズ量２２として出力装置６に出力する。

図７は、第３及び第４の実施の形態における出力装置６の出力例である。高周波ノイズ解析装置は、入力される動作周波数１６、Ｔｒ数１９、クロック占有率１５に対応付けて、それらに基づき計算される高周波ノイズ見積値１８、必要追加容量２１、追加後ノイズ量２２のいずれかをそれぞれ出力する。

（動作）
図１０は、本発明による高周波ノイズ解析装置の第３の実施の形態における容量追加後ノイズ算出動作のフロー図である。
図７を参照して、ユーザは、入力装置５’を操作して動作周波数１６、ＣＬＫ系占有率１５、Ｔｒ数１９及び必要追加容量２１を入力する。例えば、動作周波数１６（３０ＭＨｚ）、ＣＬＫ系占有率１５（６％）、Ｔｒ数１９（７５３０００個）及び必要追加容量２１（１５６１６．２ＰＦ）が入力される。全容量算出部１”は、全容量記憶部１０から抽出した全容量情報２０と、入力装置５’から入力されるＴｒ数１９とを用いて全容量１３を算出する（ステップＳ２１２）。図６を参照して、Ｔｒ数１９（７５３０００個）に対応する全容量１３（７８０８．１ＰＦ）が算出される。

高周波ノイズ見積もり部４’は、入力されるクロック占有率１５（６％）と全容量１３（７８０８ＰＦ）からクロック系容量１４（４６８．５ＰＦ）を算出する。次に、入力される必要追加容量２１（１５６１６．２ＰＦ）と全容量１３（７８０８．１ＰＦ）との和（２３４２４．３ＰＦ）とクロック系容量１４（４６８．５ＰＦ）から、容量追加後のクロック占有率（２％）を算出する（ステップＳ２１４）。高周波見積もり部４’は、入力される動作周波数（３０ＭＨｚ）に対応する見積情報１７（図２参照）に基づき、容量追加後のクロック占有率（２％）から追加後ノイズ量２２（６０ｄＢμＡ１００ＭＨｚ換算）を算出し、出力装置６に出力する（ステップＳ２１６）。

（第４の実施の形態）
（構成）
図面を参照して、本発明による高周波ノイズ解析装置の第４の実施の形態が説明される。
図８は、本発明による高周波ノイズ解析装置の第４の実施の形態におけるブロック図である。第４の実施の形態における高周波ノイズ解析装置は、第３の実施の形態における構成において、全容量算出部１’に換えて全容量算出部１”を備え、高周波ノイズ見積もり部４’に換えて高周波ノイズ見積もり部４”を備え、入力装置５’に換えて入力装置５”を備える。その他の同一符号の構成は第１の実施の形態と同じなので説明は省略される。

入力装置５”は、ユーザからの操作によって全容量算出部１”に対しトランジスタ数（Ｔｒ数）１９を入力する。又、高周波ノイズ見積もり部４’に対しクロック占有率１５、動作周波数１６及び追加後ノイズ量２２を入力する。ここで、追加後ノイズ量２２とは、設計対象回路の設定のノイズ量である。

全容量算出部１”は、入力されるＴｒ数１９と全容量情報２０とから全容量１３を算出し（又はＴｒ数に対応する全容量１３を抽出し）、高周波ノイズ見積もり部４”に出力する。
高周波ノイズ見積もり部４”は、入力される全容量１３とクロック占有率１５とからクロック系容量１４を算出する。次に、入力される動作周波数１６に対応する見積情報１７を参照して、入力される追加後ノイズ量２２に対応するクロック占有率１５を容量追加後のクロック占有率１５として算出する。次に、入力される全容量１３とクロック占有率と、追加後ノイズ量２２に対応するクロック占有率とから必要追加容量２１を算出し出力装置６に出力する。

（動作）
図１１は、本発明による高周波ノイズ解析装置の第４の実施の形態における必要追加容量算出動作のフロー図である。
図８を参照して、ユーザは、入力装置５”を操作して動作周波数１６、ＣＬＫ系占有率１５、Ｔｒ数１９及び追加後ノイズ量２２を入力する。例えば、動作周波数１６（３０ＭＨｚ）、ＣＬＫ系占有率１５（６％）、Ｔｒ数１９（７５３０００個）及び追加後ノイズ量（６０．０ｄＢμＡ１００ＭＨｚ換算）が入力される。全容量算出部１”は、全容量記憶部１０から抽出した全容量情報２０と、入力装置５’から入力されるＴｒ数１９とを用いて全容量１３を算出する（ステップＳ２２２）。図６を参照して、Ｔｒ数１９（７５３０００個）に対応する全容量１３（７８０８．１ＰＦ）が算出される。

高周波ノイズ見積もり部４”は、入力される動作周波数（３０ＭＨｚ）に対応する見積情報１７（図２参照）に基づき、追加後ノイズ量２２（６０．０ｄＢμＡ１００ＭＨｚ換算）に対応するクロック占有率を、容量追加後のクロック占有率（２．０％）として算出する（ステップＳ２２４）。入力されるクロック占有率１５（６％）と全容量１３（７８０８ＰＦ）と算出された容量追加後の占有率（２．０％）とから必要追加容量２１（１５６１６．２ＰＦ）を算出し、出力装置６に出力する（ステップＳ２２６）。

第３及び第４の実施の形態のように、図６で示されるようなＴｒ数と全容量の関係を全容量情報２０として使用することで、入力条件（動作周波数１６、Ｔｒ数１９、クロック占有率１５等）に従い、所定の設定基準（ノイズ量）を満足する必要追加容量や、所定の設定容量を追加後のノイズ量を得ることができる。このように、必要追加容量、追加後ノイズ量を求めることができるため、設計に対するノイズ対策の指針を容易に得ることができる。又、入力条件として、動作周波数１６、Ｔｒ数１９を加えることにより、これらの影響の確認が容易となる。

以上のように、本発明による高周波ノイズ解析装置は、共振を含む高調波ノイズ量と、クロック占有率１５との関係相関関係から、１００ＭＨｚ換算のノイズ量を求めているため、クロック占有率１５を求めることで容易に共振を含む高調波ノイズ量を見積もることが可能となる。
又、従来技術ではパッケージのインダクタンス（Ｌ）、内部容量（Ｃ）、抵抗（Ｒ）等それぞれ情報がそろって、算出推定するが、本発明は容量の比（クロック占有率１５）によりノイズを見積もるため、解析時間が短縮できる。
更に、パッケージ情報、共振情報がなくとも、ＬＳＩが動作する、動作周波数１６、Ｔｒ数１９、クロック占有率１５がわかれば、ノイズ量、必要追加容量、追加後のノイズ量を見積もることができる。

以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。本発明で見積もった高周波ノイズ１８は１００ＭＨｚ換算値として出力した。これは、ラジオノイズとして１００ＭＨｚ近辺のノイズが問題になる場合が多いことや、ノイズ量を比べるとき、異なった周波数のノイズ量で比較するより、１００ＭＨｚ換算ノイズで比較した方が、比較が容易であるためである。従って、１００ＭＨｚ換算以外の周波数で換算した高周波ノイズ１８を出力してもその限りではない。又、電源電圧や複数クロック系の回路等の条件を考慮して、それぞれのクロック占有率１５がわかれば、見積情報１７及び各種演算によりノイズ量を求めることができる。

図１は、本発明による高周波ノイズ解析装置の第１の実施の形態におけるブロック図である。図２は、回路におけるクロック占有率と、高周波ノイズとの相関関係の一例である。図３は、本発明に係る高周波ノイズ見積値の１００ＭＨｚ換算値の算出方法の一例である。図４は、本発明による高周波ノイズ解析装置の第２の実施の形態におけるブロック図である。図５は、本発明による高周波ノイズ解析装置の第３の実施の形態におけるブロック図である。図６は、本発明に係るＴｒ数と全容量の相関関係の一例である。図７は、第３及び第４の実施の形態における出力装置の出力例である。図８は、本発明による高周波ノイズ解析装置の第４の実施の形態におけるブロック図である。図９は、本発明による高周波ノイズ解析装置の第１及び２の実施の形態における高周波ノイズ見積もり動作のフロー図である。図１０は、本発明による高周波ノイズ解析装置の第３の実施の形態における高周波ノイズ見積もり動作のフロー図である。図１１は、本発明による高周波ノイズ解析装置の第４の実施の形態における高周波ノイズ見積もり動作のフロー図である。

符号の説明

１００：表示装置
１、１’、１” ：全容量算出部
２、２’ ：クロック系容量算出部
３：クロック占有率算出部
４、４’、４” ：高周波ノイズ見積もり部
５、５’、５” ：入力装置
６、６’、６” ：出力装置
１１：レイアウト後ネットリスト
１１’ ：回路設計後ネットリスト
１２：プロセスデータ
１３、１３’ ：全容量
１４、１４’ ：クロック系容量
１５：クロック占有率
１６：動作周波数
１７：見積情報
１８：高周波ノイズ見積値、高周波ノイズ
１９：Ｔｒ数
２０：全容量情報
２１：必要追加容量
１９：追加後ノイズ量

Claims

回路全体の容量である全容量を算出する全容量算出部と、
前記回路中において、クロック信号が入力される回路部分であるクロック系回路の容量をクロック系容量として算出するクロック系容量算出部と、
前記全容量と前記クロック系容量とから、前記全容量に対する前記クロック系容量の比率を表すクロック占有率を算出するクロック占有率算出部と、
回路に発生し得る高周波ノイズと前記クロック占有率との相関関係を見積情報として記憶する見積もり情報記憶部と、
前記見積情報に基づいて、前記算出されたクロック占有率に対応する高周波ノイズを算出し、前記回路において発生する高周波ノイズの予想値として出力するノイズ見積もり部と
を具備する
高周波ノイズ解析装置。
請求項１に記載の高周波ノイズ解析装置において、
前記見積もり情報記憶部は、動作周波数毎の高周波ノイズと、前記クロック占有率とを対応付けた情報を前記見積情報として記憶し、
前記ノイズ見積もり部は、前記見積情報に基づき、前記算出されたクロック占有率と入力された動作周波数とに対応する高周波ノイズを前記予想値として算出する
高周波ノイズ解析装置。
請求項２に記載の高周波ノイズ解析装置において、
前記見積もり情報記憶部は、電源電圧毎の高周波ノイズと、前記クロック占有率とを対応付けた情報を前記見積情報として記憶し、
前記ノイズ見積もり部は、前記見積情報に基づき、前記算出されたクロック占有率と入力装置から入力された電源電圧とに対応する高周波ノイズを前記予想値として算出する
高周波ノイズ解析装置。
請求項１から３いずれか１項に記載の高周波ノイズ解析装置において、
前記全容量算出部は、前記回路のネットリスト及びプロセスデータを参照して、前記全容量を算出し、
前記クロック系容量算出部は、前記回路のネットリスト及びプロセスデータを参照して前記クロック系容量を算出する
高周波ノイズ解析装置。
請求項４に記載の高周波ノイズ解析装置において、
前記ネットリストは、前記回路のレイアウト設計において作成され、前記回路の回路情報、配線間容量及び電源間容量を含む
高周波ノイズ解析装置。
請求項４に記載の高周波ノイズ解析装置において、
前記ネットリストは、前記回路の論理設計において作成され、前記回路における素子のディメンジョン情報を含む
高周波ノイズ解析装置。
請求項１から３いずれか１項に記載の高周波ノイズ解析装置において、
前記全容量と前記回路に使用されるトランジスタ数とを関連付けて格納する全容量情報記憶部を更に具備し、
前記全容量算出部は、前記全容量情報記憶部を参照して、入力されるトランジスタ数に対応する全容量を算出する
高周波ノイズ解析装置。
請求項１から７いずれか１項に記載の高周波ノイズ解析装置において、
前記ノイズ見積もり部は、入力される全容量と、クロック占有率と、追加容量とを用いて容量追加後の前記回路における高周波ノイズ量を算出する
高周波ノイズ解析装置。
請求項１から８いずれか１項に記載の高周波ノイズ解析装置において、
前記ノイズ見積もり部は、入力される全容量とクロック占有率と所望のノイズ量とを用いて、前記回路における高周波ノイズ量が所望のノイズ量となるために必要な追加容量を算出する
高周波ノイズ解析装置。
請求項１から９いずれか１項に記載の高周波ノイズ解析装置において、
前記高周波ノイズは、前記回路中の共振の影響を考慮したノイズ量である
高周波ノイズ解析装置。
演算処理装置が、回路全体の容量である全容量を算出するステップと、
前記演算処理装置が、前記回路においてクロックが入力される回路部分の容量であるクロック系容量を算出するステップと、
前記演算処理装置が、前記全容量と前記クロック系容量とから、前記全容量に対する前記クロック系容量の比率を表すクロック占有率を算出するステップと、
記憶装置が、回路に発生し得る高周波ノイズと前記クロック占有率との相関関係を見積情報として記憶するステップと、
前記演算処理装置が、前記見積情報に基づいて、前記算出されたクロック占有率に対応する高周波ノイズを算出し、前記回路において発生する高周波ノイズの予想値として出力するステップと
を具備する
高周波ノイズ解析方法。
請求項１１に記載の高周波ノイズ解析方法において、
前記予想値を出力するステップは、
前記演算処理装置が、高周波ノイズとクロック占有率との相関関係に基づいて、前記算出したクロック占有率に対応する高周波ノイズを前記予想値として算出するステップを備える
高周波ノイズ解析方法。
請求項１１又は１２に記載の高周波ノイズ解析方法において、
前記全容量を算出するステップは、前記演算処理装置が、前記回路のネットリスト及びプロセスデータに基づき前記全容量を算出するステップを含み、
前記クロック系容量を算出するステップは、前記演算処理装置が、前記回路のネットリスト及びプロセスデータを参照して前記クロック系容量を算出するステップを含む
高周波ノイズ解析方法。
請求項１３に記載の高周波ノイズ解析方法において、
前記記憶装置が、前記回路のレイアウト設計において、前記回路の回路情報、配線間容量及び電源間容量を含めて作成された前記ネットリストを記憶するステップを更に備える
高周波ノイズ解析方法。
請求項１３に記載の高周波ノイズ解析方法において、
前記記憶装置が、前記回路の論理回路設計において、前記回路における素子のディメンジョン情報を含めて作成された前記ネットリストを記憶するステップを更に備える
高周波ノイズ解析方法。
請求項１１又は１２に記載の高周波ノイズ解析方法において、
前記記憶装置が、前記全容量と前記回路に使用されるトランジスタ数とを関連付けて格納するステップを更に備え、
前記全容量を算出するステップは、前記演算装置が、前記全容量情報記憶部を参照して、入力されるトランジスタ数に対応する全容量を算出するステップを備える
高周波ノイズ解析方法。
請求項１２から１６いずれか１項に記載の高周波ノイズ解析方法において、
前記演算装置が、入力される全容量と、クロック占有率と、追加容量とを用いて容量追加後の前記回路における高周波ノイズ量を算出するステップを更に備える
高周波ノイズ解析方法。
請求項１２から１７いずれか１項に記載の高周波ノイズ解析方法において、
前記演算装置が、入力される全容量とクロック占有率と所望のノイズ量とを用いて、前記回路における高周波ノイズ量が所望のノイズ量となるために必要な追加容量を算出するステップを更に備える
高周波ノイズ解析方法。
請求項１１から１８いずれか１項に記載の高周波ノイズ解析方法をコンピュータに実行させる
高周波ノイズ解析プログラム。