JP2003030273A - 不要輻射解析方法および不要輻射解析装置 - Google Patents
不要輻射解析方法および不要輻射解析装置Info
- Publication number
- JP2003030273A JP2003030273A JP2001213970A JP2001213970A JP2003030273A JP 2003030273 A JP2003030273 A JP 2003030273A JP 2001213970 A JP2001213970 A JP 2001213970A JP 2001213970 A JP2001213970 A JP 2001213970A JP 2003030273 A JP2003030273 A JP 2003030273A
- Authority
- JP
- Japan
- Prior art keywords
- information
- unnecessary radiation
- equivalent impedance
- radiation analysis
- calculating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
- G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【課題】電源電流情報を算出することなく、フロアプラ
ン段階でＥＭＩ解析を行うことのできる方法を提供す
る。 【解決手段】ＬＳＩの不要輻射量を解析する方法であっ
て、当該ＬＳＩチップの回路情報と、当該ＬＳＩチップ
のパッケージ情報とに基づいて等価インピーダンス情報
を算出推定する等価インピーダンス情報算出工程と、前
記等価インピーダンス情報に基づいて、不要輻射ノイズ
を算出する不要輻射ノイズ算出工程とを含むことを特徴
とする。
ン段階でＥＭＩ解析を行うことのできる方法を提供す
る。 【解決手段】ＬＳＩの不要輻射量を解析する方法であっ
て、当該ＬＳＩチップの回路情報と、当該ＬＳＩチップ
のパッケージ情報とに基づいて等価インピーダンス情報
を算出推定する等価インピーダンス情報算出工程と、前
記等価インピーダンス情報に基づいて、不要輻射ノイズ
を算出する不要輻射ノイズ算出工程とを含むことを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、不要輻射（ＥＭ
Ｉ：Electromagnetic Interference）解析方法および不
要輻射解析装置に係り、特に、電流情報がない場合で
も、大規模でかつ高速駆動のＬＳＩ(大規模半導体集積
回路)に対して高速かつ高精度のＥＭＩ解析を行い、電
磁輻射を解析することのできる方法に関する。
Ｉ：Electromagnetic Interference）解析方法および不
要輻射解析装置に係り、特に、電流情報がない場合で
も、大規模でかつ高速駆動のＬＳＩ(大規模半導体集積
回路)に対して高速かつ高精度のＥＭＩ解析を行い、電
磁輻射を解析することのできる方法に関する。
【０００２】
【従来の技術】ＬＳＩは、コンピュータはもちろんのこ
と、携帯電話等の通信機器、一般家庭製品や玩具、自動
車まで利用範囲が拡大している。しかし、その一方で、
これらの製品から生じる不要輻射がテレビ・ラジオ等の
受信装置の電波障害や他システムの誤動作の原因として
問題になっている。これらの問題に対して、フィルタリ
ングやシールディングといった製品全体としての対策も
施されているが、部品点数増大・コスト増大・製品上対
策の難しさ等の観点より、ＬＳＩパッケージとしてのノ
イズ抑制が強く要請されている。
と、携帯電話等の通信機器、一般家庭製品や玩具、自動
車まで利用範囲が拡大している。しかし、その一方で、
これらの製品から生じる不要輻射がテレビ・ラジオ等の
受信装置の電波障害や他システムの誤動作の原因として
問題になっている。これらの問題に対して、フィルタリ
ングやシールディングといった製品全体としての対策も
施されているが、部品点数増大・コスト増大・製品上対
策の難しさ等の観点より、ＬＳＩパッケージとしてのノ
イズ抑制が強く要請されている。
【０００３】このような状況下、各製品においてＬＳＩ
はキーデバイスとして位置付けられており、製品の競争
力確保のために、ＬＳＩの大規模化・高速化が要求され
ている。製品サイクルが短くなる中で、これらの要求に
答えるためにはＬＳＩ設計の自動化が必須であり、現状
の設計自動化技術導入の条件として同期設計を採用する
必要が高まっている。
はキーデバイスとして位置付けられており、製品の競争
力確保のために、ＬＳＩの大規模化・高速化が要求され
ている。製品サイクルが短くなる中で、これらの要求に
答えるためにはＬＳＩ設計の自動化が必須であり、現状
の設計自動化技術導入の条件として同期設計を採用する
必要が高まっている。
【０００４】従来、図３０に示すように、セルの内部容
量・入力容量などをあらかじめキャラクタライズしたＥ
ＭＩ専用ライブラリ３１０１とレイアウト情報３１０２
とを用いて、寄生の抵抗、容量成分を含んだネットリス
ト（回路接続情報ファイル）をつくるＬＰＥ（レイアウ
ト素子抽出）処理を行い（ステップ３１０３）、ブロッ
クの総容量を計算する（ステップ３１０５）方法が提案
されている。
量・入力容量などをあらかじめキャラクタライズしたＥ
ＭＩ専用ライブラリ３１０１とレイアウト情報３１０２
とを用いて、寄生の抵抗、容量成分を含んだネットリス
ト（回路接続情報ファイル）をつくるＬＰＥ（レイアウ
ト素子抽出）処理を行い（ステップ３１０３）、ブロッ
クの総容量を計算する（ステップ３１０５）方法が提案
されている。
【０００５】そして同様にしてブロックネットリスト３
１０６もＬＰＥし、電源抵抗・電源容量のない条件での
ブロックの電源電流を計算し（ステップ３１０７）、電
源電流を得る。またブロック総容量・電源電流の電流モ
デルを同様にＬＰＥした電源ネットリスト３１０４に接
続する。
１０６もＬＰＥし、電源抵抗・電源容量のない条件での
ブロックの電源電流を計算し（ステップ３１０７）、電
源電流を得る。またブロック総容量・電源電流の電流モ
デルを同様にＬＰＥした電源ネットリスト３１０４に接
続する。
【０００６】これらの接続情報をトランジスタレベルシ
ミュレーションすることによりＥＭＩノイズを推定する
（ステップ３１０９）。そしてＥＭＩスペクトル３１１
０を得る。
ミュレーションすることによりＥＭＩノイズを推定する
（ステップ３１０９）。そしてＥＭＩスペクトル３１１
０を得る。
【０００７】しかしながらこの方法では、容量推定に専
用のライブラリが必要であるという問題がある。
用のライブラリが必要であるという問題がある。
【０００８】また、電源電流計算にトランジスタレベル
シミュレータを用いるため、演算に非常に時間がかかる
という問題がある。さらにまた、電源を含めてＬＰＥを
行うため演算に非常に時間がかかる。
シミュレータを用いるため、演算に非常に時間がかかる
という問題がある。さらにまた、電源を含めてＬＰＥを
行うため演算に非常に時間がかかる。
【０００９】加えて、電源ネットリスト・容量情報・電
源電流情報をまとめてトランジスタレベルシミュレーシ
ョンするため、こちらも非常に時間がかかるという問題
がある。
源電流情報をまとめてトランジスタレベルシミュレーシ
ョンするため、こちらも非常に時間がかかるという問題
がある。
【００１０】そこで、演算処理の高速化をはかるため
に、ＲＬＣをインピーダンスアナライザで抽出する方法
を提案している。
に、ＲＬＣをインピーダンスアナライザで抽出する方法
を提案している。
【００１１】この方法は図３１に示すように、ＬＳＩ情
報３２０１からインピーダンスアナライザ３２０２を用
いてＲ３２０３、Ｌ３２０４，Ｃ３２０５を算出する。
そして、これらの値と、負荷容量３２０６、ゲートレベ
ルネットリスト３２０７、テストベクタ３２０８からゲ
ートレベルでの電源電流推定３２０９を行い電源電流ス
ペクトル３２１０を得、この電源電流スペクトル３２１
０と前記ＲＬＣとでＥＭＩ推定を行い（ステップ３２１
１）、ＥＭＩスペクトル３２１２を得るようにしたもの
である。
報３２０１からインピーダンスアナライザ３２０２を用
いてＲ３２０３、Ｌ３２０４，Ｃ３２０５を算出する。
そして、これらの値と、負荷容量３２０６、ゲートレベ
ルネットリスト３２０７、テストベクタ３２０８からゲ
ートレベルでの電源電流推定３２０９を行い電源電流ス
ペクトル３２１０を得、この電源電流スペクトル３２１
０と前記ＲＬＣとでＥＭＩ推定を行い（ステップ３２１
１）、ＥＭＩスペクトル３２１２を得るようにしたもの
である。
【００１２】この方法では、ゲートレベルで電源電流を
推定することができるため演算処理が高速となる。ま
た、実際のチップから高速に求めることができるＲＬＣ
情報を使用するため、処理の高速化を図ることが可能と
なる。
推定することができるため演算処理が高速となる。ま
た、実際のチップから高速に求めることができるＲＬＣ
情報を使用するため、処理の高速化を図ることが可能と
なる。
【００１３】またＥＭＩ推定において、トランジスタレ
ベルシミュレーションを用いることなくＲＬＣ情報から
定まる電源測定系ネットリストの周波数応答と電源電流
スペクトルを掛け合わせることで求めるため演算処理の
高速化を図ることが可能となる。
ベルシミュレーションを用いることなくＲＬＣ情報から
定まる電源測定系ネットリストの周波数応答と電源電流
スペクトルを掛け合わせることで求めるため演算処理の
高速化を図ることが可能となる。
【００１４】加えて、標準のゲートレベル検証フローで
用いる情報で解析を行うため、特別な処理や特別な情報
が不要である。
用いる情報で解析を行うため、特別な処理や特別な情報
が不要である。
【００１５】
【発明が解決しようとする課題】しかしながら、この方
法では、実測結果をベースにするものであるため、従来
は設計段階でＲＬＣを正確に予測する方法がないと言う
問題があった、
法では、実測結果をベースにするものであるため、従来
は設計段階でＲＬＣを正確に予測する方法がないと言う
問題があった、
【００１６】またトランジスタレベルシミュレーション
よりは高速であるものの、やはりゲートレベルシミュレ
ーションが必要であるため、演算に時間がかかるという
問題があった。
よりは高速であるものの、やはりゲートレベルシミュレ
ーションが必要であるため、演算に時間がかかるという
問題があった。
【００１７】また、ネットリストが定まらないフロアプ
ラン段階での予測が困難であるという問題があった。
ラン段階での予測が困難であるという問題があった。
【００１８】以上のような状況の中で、ＬＳＩ設計にお
いては、できるだけ早い時期にＥＭＩの見積もりをし、
不適切な場合には、入れ替えたり、早期の設計変更を行
うことが、容易に信頼性の高いＬＳＩ設計を行うという
方針への近道であることがよく分かる。にもかかわら
ず、現状ではＬＳＩ設計に先立ちフロアプラン段階でＥ
ＭＩ解析を行う方法はない。
いては、できるだけ早い時期にＥＭＩの見積もりをし、
不適切な場合には、入れ替えたり、早期の設計変更を行
うことが、容易に信頼性の高いＬＳＩ設計を行うという
方針への近道であることがよく分かる。にもかかわら
ず、現状ではＬＳＩ設計に先立ちフロアプラン段階でＥ
ＭＩ解析を行う方法はない。
【００１９】本発明は前記実情に鑑みてなされたもの
で、設計の早期段階でＥＭＩ解析を行うことができ、高
速解析しつつも、回路およびパッケージの情報を計算に
反映することで、シミュレーション上においてＬＳＩの
不要輻射を現実的な時間で評価することのできる不要輻
射解析方法および装置を提供することを目的とする。
で、設計の早期段階でＥＭＩ解析を行うことができ、高
速解析しつつも、回路およびパッケージの情報を計算に
反映することで、シミュレーション上においてＬＳＩの
不要輻射を現実的な時間で評価することのできる不要輻
射解析方法および装置を提供することを目的とする。
【００２０】特に本発明では、電源電流情報を算出する
ことなく、フロアプラン段階でＥＭＩ解析を行うことの
できる方法を提供することを目的とする。
ことなく、フロアプラン段階でＥＭＩ解析を行うことの
できる方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明は、ＬＳＩの不要
輻射量を解析する方法であって、当該ＬＳＩチップの回
路情報と、当該ＬＳＩチップのパッケージ情報とに基づ
いて等価インピーダンス情報を算出推定する等価インピ
ーダンス情報算出工程と、前記等価インピーダンス情報
に基づいて、不要輻射ノイズを算出する不要輻射ノイズ
算出工程とを含むことを特徴とする。
輻射量を解析する方法であって、当該ＬＳＩチップの回
路情報と、当該ＬＳＩチップのパッケージ情報とに基づ
いて等価インピーダンス情報を算出推定する等価インピ
ーダンス情報算出工程と、前記等価インピーダンス情報
に基づいて、不要輻射ノイズを算出する不要輻射ノイズ
算出工程とを含むことを特徴とする。
【００２２】かかる構成によれば、ＬＳＩチップの回路
情報から、電源電流情報を算出することなしに、回路情
報とパッケージ情報とから等価インピーダンス情報を算
出するようにし、容量対策補正を行っているため、高速
かつ容易に不要輻射解析を行うことが可能となる。ま
た、このように回路情報のみから早期に解析することが
できるため、チップ面積や電源あるいはパッケージの変
更が容易であり、不要輻射対策を立てるのに自由度が高
く、容易に不要輻射の低減を図ることが可能となる。
情報から、電源電流情報を算出することなしに、回路情
報とパッケージ情報とから等価インピーダンス情報を算
出するようにし、容量対策補正を行っているため、高速
かつ容易に不要輻射解析を行うことが可能となる。ま
た、このように回路情報のみから早期に解析することが
できるため、チップ面積や電源あるいはパッケージの変
更が容易であり、不要輻射対策を立てるのに自由度が高
く、容易に不要輻射の低減を図ることが可能となる。
【００２３】また望ましくは、前記等価インピーダンス
情報算出工程は、前記回路情報からチップ面積と、電源
パッドの位置と、電源情報とを抽出する第１の抽出工程
と、前記パッケージ情報からパッケージの種類を抽出す
る第２の抽出工程とを含み、前記第１および第２の抽出
工程で得られた情報に基づいて等価インピーダンス情報
を算出推定するように構成されていることを特徴とす
る。
情報算出工程は、前記回路情報からチップ面積と、電源
パッドの位置と、電源情報とを抽出する第１の抽出工程
と、前記パッケージ情報からパッケージの種類を抽出す
る第２の抽出工程とを含み、前記第１および第２の抽出
工程で得られた情報に基づいて等価インピーダンス情報
を算出推定するように構成されていることを特徴とす
る。
【００２４】かかる構成によれば、回路情報からチップ
面積と電源パッドの位置と電源情報とを抽出するように
しているため、最低限これが決まれば、等価インピーダ
ンスは容易に算出でき、所望の情報を容易に得ることが
可能となる。
面積と電源パッドの位置と電源情報とを抽出するように
しているため、最低限これが決まれば、等価インピーダ
ンスは容易に算出でき、所望の情報を容易に得ることが
可能となる。
【００２５】望ましくは、前記回路情報は、フロアプラ
ン情報を含むことを特徴とする。
ン情報を含むことを特徴とする。
【００２６】かかる構成によれば、フロアプラン情報に
基いて等価インピーダンスが算出されているため、回路
設計の初期段階において不要輻射解析を行うことがで
き、設計のやりなおしも容易であり、制約なしに最適化
設計を行うことが可能となる。
基いて等価インピーダンスが算出されているため、回路
設計の初期段階において不要輻射解析を行うことがで
き、設計のやりなおしも容易であり、制約なしに最適化
設計を行うことが可能となる。
【００２７】望ましくは、前記回路情報は、レイアウト
情報を含むことを特徴とする。
情報を含むことを特徴とする。
【００２８】かかる構成によれば、レイアウトデータは
具体度が高いため、高精度の等価インピーダンス情報を
算出できる。この値に基づいて不要輻射解析がなされる
ため、レイアウト設計段階で不要輻射解析を行うように
すれば、さらに高精度で信頼性の高い不要輻射解析を行
うことが可能となる。このように、レイアウトレベルの
回路情報から等価インピーダンス情報を算出し、この値
に基いて不要輻射解析がなされるため、レイアウトが一
応フィックスされた段階で不要輻射解析を行うようにす
れば、さらに高精度で信頼性の高い不要輻射解析を行う
ことが可能となる。
具体度が高いため、高精度の等価インピーダンス情報を
算出できる。この値に基づいて不要輻射解析がなされる
ため、レイアウト設計段階で不要輻射解析を行うように
すれば、さらに高精度で信頼性の高い不要輻射解析を行
うことが可能となる。このように、レイアウトレベルの
回路情報から等価インピーダンス情報を算出し、この値
に基いて不要輻射解析がなされるため、レイアウトが一
応フィックスされた段階で不要輻射解析を行うようにす
れば、さらに高精度で信頼性の高い不要輻射解析を行う
ことが可能となる。
【００２９】望ましくは、前記回路情報は、ネットリス
ト情報を含むことを特徴とする。
ト情報を含むことを特徴とする。
【００３０】かかる構成によれば、より高精度の不要輻
射解析を行うことが可能となる。また、フロアプラン情
報なしに、ネットリストだけでも、トランジスタ数がわ
かり、このトランジスタ数に基いて面積（抵抗）が推定
できる。またネットリストの接続情報から容量の推定も
可能である。
射解析を行うことが可能となる。また、フロアプラン情
報なしに、ネットリストだけでも、トランジスタ数がわ
かり、このトランジスタ数に基いて面積（抵抗）が推定
できる。またネットリストの接続情報から容量の推定も
可能である。
【００３１】また望ましくは、前記ネットリスト情報
は、機能レベルの回路情報を含むことを特徴とする。
は、機能レベルの回路情報を含むことを特徴とする。
【００３２】かかる構成によれば、ゲートレベルでの回
路情報に比べて演算時間の短縮化を図ることが可能とな
る。さらに、ＬＳＩ設計フェーズに適合した等価インピ
ーダンス算出が可能となる。
路情報に比べて演算時間の短縮化を図ることが可能とな
る。さらに、ＬＳＩ設計フェーズに適合した等価インピ
ーダンス算出が可能となる。
【００３３】望ましくは、前記ネットリスト情報はゲー
トレベルの回路情報を含む含むことを特徴とする。
トレベルの回路情報を含む含むことを特徴とする。
【００３４】かかる構成によれば、トランジスタレベル
での回路情報に比べて演算時間の短縮化を図ることが可
能となる。さらに、ＬＳＩ設計フェーズに適合した等価
インピーダンス算出が可能となる。
での回路情報に比べて演算時間の短縮化を図ることが可
能となる。さらに、ＬＳＩ設計フェーズに適合した等価
インピーダンス算出が可能となる。
【００３５】望ましくは、前記ネットリスト情報は、ト
ランジスタレベルの回路情報を含むことを特徴とする。
ランジスタレベルの回路情報を含むことを特徴とする。
【００３６】かかる構成によれば、トランジスタレベル
の回路情報から、デバイス成分を考慮して、容易に等価
インピーダンスを算出できる。すなわち、レイアウトデ
ータからトランジスタレベルのネットリストを抽出し、
ゲート容量、配線容量、電源間容量、ＭＯＳ容量（電源
線と接地線との間の容量）などを算出することにより、
容易に等価インピーダンス情報を算出することが可能と
なる。
の回路情報から、デバイス成分を考慮して、容易に等価
インピーダンスを算出できる。すなわち、レイアウトデ
ータからトランジスタレベルのネットリストを抽出し、
ゲート容量、配線容量、電源間容量、ＭＯＳ容量（電源
線と接地線との間の容量）などを算出することにより、
容易に等価インピーダンス情報を算出することが可能と
なる。
【００３７】望ましくは、前記等価インピーダンス情報
算出工程は、回路情報から、メモリブロックを容量とし
て推定し実行されることを特徴とする。
算出工程は、回路情報から、メモリブロックを容量とし
て推定し実行されることを特徴とする。
【００３８】かかる構成によれば、メモリブロックを容
量として用いたデータを用いるため、寄生成分も考慮し
た等価インピーダンスが算出できる。回路設計の初期段
階において不要輻射解析を行うことができ、設計のやり
なおしも容易であり、制約なしに最適化設計を行うこと
が可能となる。
量として用いたデータを用いるため、寄生成分も考慮し
た等価インピーダンスが算出できる。回路設計の初期段
階において不要輻射解析を行うことができ、設計のやり
なおしも容易であり、制約なしに最適化設計を行うこと
が可能となる。
【００３９】望ましくは、前記等価インピーダンス情報
算出工程は、活性化率を考慮して容量推定を行う工程で
あることを特徴とする。
算出工程は、活性化率を考慮して容量推定を行う工程で
あることを特徴とする。
【００４０】かかる構成によれば、デバイス素子および
寄生素子を、ゲート容量、配線容量、電源間容量、ＭＯ
Ｓ容量（電源線と接地線との間のゲート容量）として抽
出する。容量は、その箇所が動作状態（活性）であると
きは、容量として動作しないため、活性化率βを容量値
に乗じることにより、より高精度の等価容量を得ること
が可能となる。なお、セルの活性化率はセルの動作・非
動作をダイナミック解析に基づいて得ることができる。
寄生素子を、ゲート容量、配線容量、電源間容量、ＭＯ
Ｓ容量（電源線と接地線との間のゲート容量）として抽
出する。容量は、その箇所が動作状態（活性）であると
きは、容量として動作しないため、活性化率βを容量値
に乗じることにより、より高精度の等価容量を得ること
が可能となる。なお、セルの活性化率はセルの動作・非
動作をダイナミック解析に基づいて得ることができる。
【００４１】また望ましくは、前記等価インピーダンス
情報算出工程は、前記回路情報から抵抗値を推定する工
程を含むことを特徴とする。
情報算出工程は、前記回路情報から抵抗値を推定する工
程を含むことを特徴とする。
【００４２】かかる構成によれば、容易に高精度のＥＭ
Ｉ解析を行うことが可能となる。
Ｉ解析を行うことが可能となる。
【００４３】また望ましくは、前記等価インピーダンス
情報算出工程は、前記回路情報から回路接続情報を抽出
し、さらに、能動素子をあらかじめ定めた抵抗に置換し
た回路接続情報を作成し、等価抵抗を算出する工程を含
むことを特徴とする。
情報算出工程は、前記回路情報から回路接続情報を抽出
し、さらに、能動素子をあらかじめ定めた抵抗に置換し
た回路接続情報を作成し、等価抵抗を算出する工程を含
むことを特徴とする。
【００４４】かかる構成によれば、電源の抵抗を極めて
容易に見積もることが出来、容易により高精度のＥＭＩ
解析を行うことが可能となる。
容易に見積もることが出来、容易により高精度のＥＭＩ
解析を行うことが可能となる。
【００４５】かかる構成によれば、たとえば電源ＬＰＥ
を行い、トランジスタ接続端子を抵抗（オン抵抗および
カットオフ抵抗）で接続し、たとえば、電源に対する電
流量で等価抵抗を推定することにより、電源電流情報な
しに容易に等価インピーダンス情報を得ることができ、
不要輻射解析を行うことができる。
を行い、トランジスタ接続端子を抵抗（オン抵抗および
カットオフ抵抗）で接続し、たとえば、電源に対する電
流量で等価抵抗を推定することにより、電源電流情報な
しに容易に等価インピーダンス情報を得ることができ、
不要輻射解析を行うことができる。
【００４６】また望ましくは、等価インピーダンス情報
算出工程は、前記回路情報からチップ面積に基づいて、
抵抗値を推定する工程を含むことを特徴とする。
算出工程は、前記回路情報からチップ面積に基づいて、
抵抗値を推定する工程を含むことを特徴とする。
【００４７】チップ面積が決まれば、回路パターンのシ
ート抵抗と、あらかじめ測定しておいた統計情報とから
得られた係数を乗じることにより、フロアプラン段階で
容易に等価抵抗を得ることができる。
ート抵抗と、あらかじめ測定しておいた統計情報とから
得られた係数を乗じることにより、フロアプラン段階で
容易に等価抵抗を得ることができる。
【００４８】望ましくは、前記等価インピーダンス情報
算出工程は、ワイヤ長に対するインダクタンス情報をデ
ータベース化する工程と、前記回路情報および前記パッ
ケージ情報から、ワイヤ長を算出する工程と、前記ワイ
ヤ長から前記データベース化されたインダクタンス情報
を抽出し、インダクタンスを推定する工程とを含むこと
を特徴とする。
算出工程は、ワイヤ長に対するインダクタンス情報をデ
ータベース化する工程と、前記回路情報および前記パッ
ケージ情報から、ワイヤ長を算出する工程と、前記ワイ
ヤ長から前記データベース化されたインダクタンス情報
を抽出し、インダクタンスを推定する工程とを含むこと
を特徴とする。
【００４９】インダクタンスはワイヤによるインダクタ
ンスが支配的であるため、ワイヤ長に対するインダクタ
ンスをあらかじめデータベース化しておくことにより、
パッケージのピンと電源パッドの位置とからワイヤ長を
得、データベースからインダクタンスを推定するように
すれば、極めて容易かつ高精度にインダクタンスの推定
を行うことが可能となる。
ンスが支配的であるため、ワイヤ長に対するインダクタ
ンスをあらかじめデータベース化しておくことにより、
パッケージのピンと電源パッドの位置とからワイヤ長を
得、データベースからインダクタンスを推定するように
すれば、極めて容易かつ高精度にインダクタンスの推定
を行うことが可能となる。
【００５０】望ましくは、前記等価インピーダンス情報
算出工程で得られた等価インピーダンスに基づいてＥＭ
Ｉノイズを推定するノイズ推定工程とを含むことを特徴
とする。
算出工程で得られた等価インピーダンスに基づいてＥＭ
Ｉノイズを推定するノイズ推定工程とを含むことを特徴
とする。
【００５１】かかる構成によれば、電源電流情報を得る
ことなしに、ＥＭＩノイズを推定することができる。
ことなしに、ＥＭＩノイズを推定することができる。
【００５２】また望ましくは、前記ノイズ推定工程は、
前記等価インピーダンスと、前記回路情報とから前記Ｌ
ＳＩの周波数応答性を算出する工程と、前記周波数応答
性に基づいて、特定周波数帯域における前記ＬＳＩのＥ
ＭＩノイズを推定する工程とを含むことを特徴とする。
前記等価インピーダンスと、前記回路情報とから前記Ｌ
ＳＩの周波数応答性を算出する工程と、前記周波数応答
性に基づいて、特定周波数帯域における前記ＬＳＩのＥ
ＭＩノイズを推定する工程とを含むことを特徴とする。
【００５３】かかる構成によれば、電源電流情報を得る
ことなしに、等価インピーダンスと、回路情報とからＬ
ＳＩの周波数応答性を算出し、ＥＭＩノイズを推定する
ようにしているため、設計の初期段階で容易に高精度の
ＥＭＩ解析を行うことができるため、設計変更が容易で
あり、また無駄を防ぐことができる。
ことなしに、等価インピーダンスと、回路情報とからＬ
ＳＩの周波数応答性を算出し、ＥＭＩノイズを推定する
ようにしているため、設計の初期段階で容易に高精度の
ＥＭＩ解析を行うことができるため、設計変更が容易で
あり、また無駄を防ぐことができる。
【００５４】望ましくは、前記ノイズ推定工程は、クロ
ック周波数と推定消費電力とに基づいてオフセット値を
算出する工程と、前記オフセット値を前記等価インピー
ダンスに掛け合わせる工程とを含むことを特徴とする。
ック周波数と推定消費電力とに基づいてオフセット値を
算出する工程と、前記オフセット値を前記等価インピー
ダンスに掛け合わせる工程とを含むことを特徴とする。
【００５５】かかる構成によれば、容易にノイズ推定を
行うことが可能となる。
行うことが可能となる。
【００５６】望ましくは、さらに、得られた前記等価イ
ンピーダンスに基づいてＥＭＩノイズを最適化すべく補
正を行う補正工程を含むことを特徴とする。
ンピーダンスに基づいてＥＭＩノイズを最適化すべく補
正を行う補正工程を含むことを特徴とする。
【００５７】かかる構成によれば、得られた等価インピ
ーダンス情報に応じてＥＭＩノイズを最適化するための
補正を行うようにしているため、試行錯誤無しに、EMI
ノイズを抑えることができる。最適化が容易となる。
ーダンス情報に応じてＥＭＩノイズを最適化するための
補正を行うようにしているため、試行錯誤無しに、EMI
ノイズを抑えることができる。最適化が容易となる。
【００５８】また望ましくは、前記補正工程は、前記推
定工程で推定されたインダクタンスを補正すべく、電源
端子位置、パッケージ種類およびワイヤ長を補正する工
程を含むことを特徴とする。
定工程で推定されたインダクタンスを補正すべく、電源
端子位置、パッケージ種類およびワイヤ長を補正する工
程を含むことを特徴とする。
【００５９】かかる構成によれば、推定工程で推定され
たインダクタンスを、電源端子位置、パッケージ種類お
よびワイヤ長を補正することにより、最適化すればよい
ため、面積の増加無しにＥＭＩノイズを抑えることがで
き、容易に効率よく最適化を行うことができる。
たインダクタンスを、電源端子位置、パッケージ種類お
よびワイヤ長を補正することにより、最適化すればよい
ため、面積の増加無しにＥＭＩノイズを抑えることがで
き、容易に効率よく最適化を行うことができる。
【００６０】望ましくは、前記補正工程は、前記推定工
程で推定された容量からタイミングに問題がない程度に
信号配線容量を補正する工程を含むことを特徴とする。
程で推定された容量からタイミングに問題がない程度に
信号配線容量を補正する工程を含むことを特徴とする。
【００６１】かかる構成によれば、タイミングの遅れが
ないように信号配線容量を補正すればよく、容易に効率
よく最適化を行うことができる。
ないように信号配線容量を補正すればよく、容易に効率
よく最適化を行うことができる。
【００６２】さらに望ましくは、前記信号配線容量を補
正する工程は、信号配線幅、信号配線長、信号配線経路
を補正する工程を含むことを特徴とする。
正する工程は、信号配線幅、信号配線長、信号配線経路
を補正する工程を含むことを特徴とする。
【００６３】信号容量は、配線幅、配線長、配線経路に
よって調整可能であるため、これらの値を補正すること
により、極めて容易に補正を行うことが可能となる。
よって調整可能であるため、これらの値を補正すること
により、極めて容易に補正を行うことが可能となる。
【００６４】また望ましくは、前記補正工程は、電圧降
下が問題のない程度に電源配線レイアウトを補正する電
源配線レイアウト補正工程を含むことを特徴とする。
下が問題のない程度に電源配線レイアウトを補正する電
源配線レイアウト補正工程を含むことを特徴とする。
【００６５】容量値を大きく変化させると、電圧降下が
問題となることがあるが、電源配線レイアウトを調整す
ることによって補正は可能となる。
問題となることがあるが、電源配線レイアウトを調整す
ることによって補正は可能となる。
【００６６】望ましくは、前記電源配線レイアウト補正
工程は、電源経路、電源配線幅、電源配線長を補正する
工程を含むことを特徴とする。
工程は、電源経路、電源配線幅、電源配線長を補正する
工程を含むことを特徴とする。
【００６７】かかる構成によれば、信号配線容量の補正
を、電源経路や、電源配線幅、電源配線長の補正によっ
て容易に最適化を行うことが可能となる。
を、電源経路や、電源配線幅、電源配線長の補正によっ
て容易に最適化を行うことが可能となる。
【００６８】望ましくは、前記補正工程は、デカップリ
ング容量を補正する工程を含むことを特徴とする。
ング容量を補正する工程を含むことを特徴とする。
【００６９】かかる構成によれば、得られた等価インピ
ーダンス情報に応じてＥＭＩノイズを最適化するための
デカップリング容量の補正を行うようにしているため、
試行錯誤なしに、ＥＭＩノイズを抑えることができる。
そして容易に最適化を行うことが可能となる。
ーダンス情報に応じてＥＭＩノイズを最適化するための
デカップリング容量の補正を行うようにしているため、
試行錯誤なしに、ＥＭＩノイズを抑えることができる。
そして容易に最適化を行うことが可能となる。
【００７０】望ましくは、前記補正工程は、電源および
容量の接続関係を補正する工程を含むことを特徴とす
る。
容量の接続関係を補正する工程を含むことを特徴とす
る。
【００７１】かかる構成によれば、インピーダンスを構
成するためのチップの面積を変更せずインピーダンスの
配置の変更のみで等価インピーダンスの大きさを最適化
することにより、面積の増加無しにＥＭＩノイズを抑え
ることが出来、容易に効率よく最適化を行うことが可能
となる。
成するためのチップの面積を変更せずインピーダンスの
配置の変更のみで等価インピーダンスの大きさを最適化
することにより、面積の増加無しにＥＭＩノイズを抑え
ることが出来、容易に効率よく最適化を行うことが可能
となる。
【００７２】なお上記方法は、主として、電源電流情報
を算出することなく、回路情報から直接等価インピーダ
ンスを算出することで容易にＥＭＩ解析を行うことが可
能であるが、電源電流情報を算出し、この電源電流情報
に基づいてＥＭＩ解析を行う場合にも有効であることは
いうまでもない。
を算出することなく、回路情報から直接等価インピーダ
ンスを算出することで容易にＥＭＩ解析を行うことが可
能であるが、電源電流情報を算出し、この電源電流情報
に基づいてＥＭＩ解析を行う場合にも有効であることは
いうまでもない。
【００７３】すなわち、ＬＳＩの不要輻射量を解析する
方法において、当該ＬＳＩチップの回路情報から電源電
流に流れる等価電源電流情報を算出し、また前記ＬＳＩ
チップに電流を供給する電源の電源情報、前記半導体チ
ップのパッケージのもつパッケージ情報および前記半導
体チップの特性を測定する測定系のもつ測定系情報のう
ちの少なくとも１つの情報を解析制御情報として考慮
し、前記回路情報に前記解析制御情報を反映させた総合
情報を等価回路として見積もり、この見積もられた総合
情報に従い、解析を実行するようにしてもよい。
方法において、当該ＬＳＩチップの回路情報から電源電
流に流れる等価電源電流情報を算出し、また前記ＬＳＩ
チップに電流を供給する電源の電源情報、前記半導体チ
ップのパッケージのもつパッケージ情報および前記半導
体チップの特性を測定する測定系のもつ測定系情報のう
ちの少なくとも１つの情報を解析制御情報として考慮
し、前記回路情報に前記解析制御情報を反映させた総合
情報を等価回路として見積もり、この見積もられた総合
情報に従い、解析を実行するようにしてもよい。
【００７４】上記構成によれば、ＬＳＩチップの回路に
起因する不要輻射のみならず、電源、パッケージに起因
する不要輻射を、高速かつ少メモリで高精度に解析する
ことができる。
起因する不要輻射のみならず、電源、パッケージに起因
する不要輻射を、高速かつ少メモリで高精度に解析する
ことができる。
【００７５】また、ＬＳＩチップに電流を供給する電源
を仮に決定しこの電源情報と、前記半導体チップのパッ
ケージのもつパッケージ情報および前記半導体チップの
特性を測定する測定系のもつ測定系情報のうちの少なく
とも１つとを含むようにして、等価インピーダンスを求
めるようにしてもよい。
を仮に決定しこの電源情報と、前記半導体チップのパッ
ケージのもつパッケージ情報および前記半導体チップの
特性を測定する測定系のもつ測定系情報のうちの少なく
とも１つとを含むようにして、等価インピーダンスを求
めるようにしてもよい。
【００７６】そして上述した不要輻射解析方法で得られ
た結果に基づいて、不要輻射を低減するように回路情報
を最適化することにより、不要輻射の少ない回路設計を
実現することが可能となる。
た結果に基づいて、不要輻射を低減するように回路情報
を最適化することにより、不要輻射の少ない回路設計を
実現することが可能となる。
【００７７】本発明の不要輻射解析方法において、更に
前記最適化工程で得られた回路情報を最適化情報として
表示するようにしてもよい。
前記最適化工程で得られた回路情報を最適化情報として
表示するようにしてもよい。
【００７８】また、本発明の不要輻射解析装置では、当
該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパッ
ケージ情報とに基づいて等価インピーダンス情報を算出
推定する等価インピーダンス情報算出手段と、前記等価
インピーダンス情報に基づいて、不要輻射ノイズを算出
する不要輻射ノイズ算出手段とを含むことを特徴とす
る。
該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパッ
ケージ情報とに基づいて等価インピーダンス情報を算出
推定する等価インピーダンス情報算出手段と、前記等価
インピーダンス情報に基づいて、不要輻射ノイズを算出
する不要輻射ノイズ算出手段とを含むことを特徴とす
る。
【００７９】望ましくは、前記等価インピーダンス情報
算出手段は、前記回路情報から、チップ面積と、電源パ
ッドの位置と、電源情報とを抽出するとともに、前記パ
ッケージ情報からパッケージの種類を抽出するように構
成されており、前記不要輻射ノイズ算出手段は、前記抽
出された情報に基づいて等価インピーダンス情報を算出
推定する推定手段を含む事を特徴とする。
算出手段は、前記回路情報から、チップ面積と、電源パ
ッドの位置と、電源情報とを抽出するとともに、前記パ
ッケージ情報からパッケージの種類を抽出するように構
成されており、前記不要輻射ノイズ算出手段は、前記抽
出された情報に基づいて等価インピーダンス情報を算出
推定する推定手段を含む事を特徴とする。
【００８０】また、望ましくは、前記回路情報は、フロ
アプラン情報を含むことを特徴とする。
アプラン情報を含むことを特徴とする。
【００８１】望ましくは、前記回路情報は、レイアウト
情報を含むことを特徴とする。
情報を含むことを特徴とする。
【００８２】望ましくは、前記回路情報は、ネットリス
ト情報を含むことを特徴とする。
ト情報を含むことを特徴とする。
【００８３】望ましくは、前記ネットリスト情報は、機
能レベルの回路情報を含むことを特徴とする。
能レベルの回路情報を含むことを特徴とする。
【００８４】望ましくは、前記ネットリスト情報は、ゲ
ートレベルの回路情報を含むことを特徴とする。
ートレベルの回路情報を含むことを特徴とする。
【００８５】望ましくは、前記ネットリスト情報は、ト
ランジスタレベルの回路情報を含むことを特徴とする。
ランジスタレベルの回路情報を含むことを特徴とする。
【００８６】望ましくは、前記等価インピーダンス情報
算出手段は、回路情報からメモリブロックを容量として
推定し実行されるように構成されていることを特徴とす
る。
算出手段は、回路情報からメモリブロックを容量として
推定し実行されるように構成されていることを特徴とす
る。
【００８７】望ましくは、前記等価インピーダンス情報
算手段は、活性化率を考慮して容量推定を行う推定手段
を含むことを特徴とする。
算手段は、活性化率を考慮して容量推定を行う推定手段
を含むことを特徴とする。
【００８８】望ましくは、前記等価インピーダンス情報
算出手段は、前記回路情報から抵抗値を推定する手段を
含むことを特徴とする。
算出手段は、前記回路情報から抵抗値を推定する手段を
含むことを特徴とする。
【００８９】望ましくは、前記等価インピーダンス情報
算出手段は、前記回路情報から回路接続情報を抽出し、
さらに、能動素子をあらかじめ定めた抵抗に置換した回
路接続情報を作成し、等価抵抗を算出する等価抵抗算出
手段を含むことを特徴とする。
算出手段は、前記回路情報から回路接続情報を抽出し、
さらに、能動素子をあらかじめ定めた抵抗に置換した回
路接続情報を作成し、等価抵抗を算出する等価抵抗算出
手段を含むことを特徴とする。
【００９０】望ましくは、前記等価インピーダンス情報
算出手段は、前記回路情報からチップ面積に基いて、抵
抗値を推定する抵抗値推定手段を含むことを特徴とす
る。
算出手段は、前記回路情報からチップ面積に基いて、抵
抗値を推定する抵抗値推定手段を含むことを特徴とす
る。
【００９１】望ましくは、前記等価インピーダンス情報
算出手段は、ワイヤ長に対するインダクタンス情報をデ
ータベース化する手段と、前記回路情報および前記パッ
ケージ情報から、ワイヤ長を算出するワイヤ長算出手段
と、前記ワイヤ長から前記データベース化されたインダ
クタンス情報を抽出し、インダクタンスを推定する抽出
手段とを含むことを特徴とする。
算出手段は、ワイヤ長に対するインダクタンス情報をデ
ータベース化する手段と、前記回路情報および前記パッ
ケージ情報から、ワイヤ長を算出するワイヤ長算出手段
と、前記ワイヤ長から前記データベース化されたインダ
クタンス情報を抽出し、インダクタンスを推定する抽出
手段とを含むことを特徴とする。
【００９２】望ましくは、前記等価インピーダンス情報
算出手段で得られた等価インピーダンスに基いてＥＭＩ
ノイズを推定するノイズ推定手段を含むことを特徴とす
る。
算出手段で得られた等価インピーダンスに基いてＥＭＩ
ノイズを推定するノイズ推定手段を含むことを特徴とす
る。
【００９３】望ましくは、前記ノイズ推定手段は、前記
等価インピーダンスと、前記回路情報とから前記ＬＳＩ
の周波数応答性を算出する手段と、前記周波数応答性に
基いて、前記ＬＳＩのＥＭＩノイズを推定する推定手段
とを含むことを特徴とする。
等価インピーダンスと、前記回路情報とから前記ＬＳＩ
の周波数応答性を算出する手段と、前記周波数応答性に
基いて、前記ＬＳＩのＥＭＩノイズを推定する推定手段
とを含むことを特徴とする。
【００９４】望ましくは、前記ノイズ推定手段は、クロ
ック周波数と推定消費電力とに基いてオフセット値を算
出する手段と、前記オフセット値を前記等価インピーダ
ンスに掛け合わせる手段とを含むことを特徴とする。
ック周波数と推定消費電力とに基いてオフセット値を算
出する手段と、前記オフセット値を前記等価インピーダ
ンスに掛け合わせる手段とを含むことを特徴とする。
【００９５】望ましくは、さらに、得られた前記等価イ
ンピーダンスに基いてＥＭＩノイズを最適化すべく補正
を行う補正手段を含むことを特徴とする。
ンピーダンスに基いてＥＭＩノイズを最適化すべく補正
を行う補正手段を含むことを特徴とする。
【００９６】望ましくは、前記補正手段は、前記推定手
段で推定されたインダクタンスを補正すべく、電源端子
位置、パッケージ種類およびワイヤ長を補正する補正手
段を含むことを特徴とする。
段で推定されたインダクタンスを補正すべく、電源端子
位置、パッケージ種類およびワイヤ長を補正する補正手
段を含むことを特徴とする。
【００９７】望ましくは、前記補正手段は、前記推定手
段で推定された容量からタイミングに問題がない程度に
信号配線容量を補正する容量補正手段を含むことを特徴
とする。
段で推定された容量からタイミングに問題がない程度に
信号配線容量を補正する容量補正手段を含むことを特徴
とする。
【００９８】望ましくは、前記信号配線容量を補正する
補正手段は、信号配線幅、信号配線長、信号配線経路を
補正する補正手段を含むことを特徴とする。
補正手段は、信号配線幅、信号配線長、信号配線経路を
補正する補正手段を含むことを特徴とする。
【００９９】望ましくは、前記補正手段は、電圧降下が
問題のない程度に電源配線レイアウトを補正する電源配
線レイアウト補正手段を含むことを特徴とする。
問題のない程度に電源配線レイアウトを補正する電源配
線レイアウト補正手段を含むことを特徴とする。
【０１００】望ましくは、前記電源配線レイアウト補正
手段は、電源経路、電源配線幅、電源配線長を補正する
補正手段を含むことを特徴とする。
手段は、電源経路、電源配線幅、電源配線長を補正する
補正手段を含むことを特徴とする。
【０１０１】望ましくは、前記補正手段は、デカップリ
ング容量を補正する容量補正手段を含むことを特徴とす
る。
ング容量を補正する容量補正手段を含むことを特徴とす
る。
【０１０２】望ましくは、前記補正手段は、電源および
容量の接続関係を補正する接続関係補正手段を含むこと
を特徴とする。
容量の接続関係を補正する接続関係補正手段を含むこと
を特徴とする。
【０１０３】かかる不要輻射解析装置によっても、上述
の方法と同様、主として、電源電流情報を算出すること
なく、回路情報から直接等価インピーダンスを算出する
ことで容易にＥＭＩ解析を行うことが可能である。しか
しながら、電源電流情報を算出し、この電源電流情報に
基づいてＥＭＩ解析を行う場合にも有効であることはい
うまでもない。
の方法と同様、主として、電源電流情報を算出すること
なく、回路情報から直接等価インピーダンスを算出する
ことで容易にＥＭＩ解析を行うことが可能である。しか
しながら、電源電流情報を算出し、この電源電流情報に
基づいてＥＭＩ解析を行う場合にも有効であることはい
うまでもない。
【０１０４】
【発明の実施の形態】以下、本発明に係る不要輻射解析
方法の実施形態について説明する。 実施形態１ 図１は、本発明に係る不要輻射解析方法を実施するため
の不要輻射解析装置の全体構成を示す概念図である。
方法の実施形態について説明する。 実施形態１ 図１は、本発明に係る不要輻射解析方法を実施するため
の不要輻射解析装置の全体構成を示す概念図である。
【０１０５】この不要輻射解析装置は、当該ＬＳＩチッ
プの回路情報１１と、当該ＬＳＩチップのパッケージ情
報１２とに基づいて等価インピーダンス情報を算出推定
する等価インピーダンス情報推定手段１３と、前記等価
インピーダンス情報１４に基づいて、不要輻射ノイズを
算出し、解析する不要輻射（ＥＭＩ）ノイズ解析手段１
５とを含み、解析結果１６を出力するものである。そし
てさらに、等価インピーダンス情報推定手段１３によっ
て得られた等価インピーダンス情報１４に基づいて、不
要輻射ノイズを最適化する最適化手段１７と、この最適
化手段１７で最適化を行い、得られた最適化結果１８に
基づいてレイアウト設計を行うものである。
プの回路情報１１と、当該ＬＳＩチップのパッケージ情
報１２とに基づいて等価インピーダンス情報を算出推定
する等価インピーダンス情報推定手段１３と、前記等価
インピーダンス情報１４に基づいて、不要輻射ノイズを
算出し、解析する不要輻射（ＥＭＩ）ノイズ解析手段１
５とを含み、解析結果１６を出力するものである。そし
てさらに、等価インピーダンス情報推定手段１３によっ
て得られた等価インピーダンス情報１４に基づいて、不
要輻射ノイズを最適化する最適化手段１７と、この最適
化手段１７で最適化を行い、得られた最適化結果１８に
基づいてレイアウト設計を行うものである。
【０１０６】ここで、等価インピーダンス情報推定手段
１３は、前記回路情報１１からチップ面積と、電源パッ
ドの位置と、電源情報から電源配線の幅・長さ・材質
と、パッケージ情報からパッケージの種類とを抽出する
ように構成されており、これらの情報から図２に示すよ
うなＲ、Ｌ、Ｃ情報を求めることができる。
１３は、前記回路情報１１からチップ面積と、電源パッ
ドの位置と、電源情報から電源配線の幅・長さ・材質
と、パッケージ情報からパッケージの種類とを抽出する
ように構成されており、これらの情報から図２に示すよ
うなＲ、Ｌ、Ｃ情報を求めることができる。
【０１０７】この不要輻射解析装置は、フロアプラン段
階における回路情報に基づいて実行することができる。
階における回路情報に基づいて実行することができる。
【０１０８】次にこの不要輻射解析装置を用いて不要輻
射解析を実行するための方法について説明する。
射解析を実行するための方法について説明する。
【０１０９】まず、フロアプラン段階で、機能設計を行
い、論理設計を行った段階で、図１に示すような、チッ
プ面積を決定すると共に、電源情報から電源配線の幅・
長さ・材質を得、さらにパッケージ情報１２から得られ
るパッケージの種類から、電源パッドの位置を得、図３
に示すように、これらの値（フロアプラン情報３１）か
ら等価インピーダンス推定手段１３において、電源配線
の抵抗Ｒ，容量Ｃ，接続部分のインダクタンスＬを推定
し（ステップ３２）、等価インピーダンス３３を得る。
い、論理設計を行った段階で、図１に示すような、チッ
プ面積を決定すると共に、電源情報から電源配線の幅・
長さ・材質を得、さらにパッケージ情報１２から得られ
るパッケージの種類から、電源パッドの位置を得、図３
に示すように、これらの値（フロアプラン情報３１）か
ら等価インピーダンス推定手段１３において、電源配線
の抵抗Ｒ，容量Ｃ，接続部分のインダクタンスＬを推定
し（ステップ３２）、等価インピーダンス３３を得る。
【０１１０】ここで、抵抗Ｒはチップ面積が決まると決
まる。パッケージと電源パッド位置が決まるとリードの
長さが決まるのでインダクタンスが決まる。なお、この
ような抵抗あるいはインダクタンスの推定方法としては
種々の方法が提案されているが、チップ面積に単に係数
をかけるのみでも、大まかな抵抗値は算出可能である。
まる。パッケージと電源パッド位置が決まるとリードの
長さが決まるのでインダクタンスが決まる。なお、この
ような抵抗あるいはインダクタンスの推定方法としては
種々の方法が提案されているが、チップ面積に単に係数
をかけるのみでも、大まかな抵抗値は算出可能である。
【０１１１】そしてチップ面積から電源のおおよその面
積が決まるので電源間容量が推定される。またチップ面
積が決まるとトランジスタ数が推定され、ゲート容量も
推定される。そしてチップ面積とトランジスタ数とから
トランジスタの占有面積が推定されると、配線容量が推
定される。
積が決まるので電源間容量が推定される。またチップ面
積が決まるとトランジスタ数が推定され、ゲート容量も
推定される。そしてチップ面積とトランジスタ数とから
トランジスタの占有面積が推定されると、配線容量が推
定される。
【０１１２】このようにして、回路情報から電源電流情
報を算出することなく、等価インピーダンス容量を推定
するようにしているため、演算量を少なくすることがで
き、高精度で信頼性の高い不要輻射解析を高速で実行す
ることが可能となる。
報を算出することなく、等価インピーダンス容量を推定
するようにしているため、演算量を少なくすることがで
き、高精度で信頼性の高い不要輻射解析を高速で実行す
ることが可能となる。
【０１１３】なお、このようにして得られた解析結果１
６に基づいて、ＥＭＩノイズ最適化手段１７でＥＭＩノ
イズの最適化を行い、最適のＲＴＬ情報を得る。
６に基づいて、ＥＭＩノイズ最適化手段１７でＥＭＩノ
イズの最適化を行い、最適のＲＴＬ情報を得る。
【０１１４】実施形態２
また、第２の実施形態として図４に示すように、ＲＴＬ
（レジスタトランスファロジック）レベルでの回路情報
４４に基づき、動作確率４５を考慮し、確率伝搬手段４
６の伝搬確率に応じてセル動作確率４７を算出し、この
セル動作確率４７を考慮して前述のフロアプラン情報３
１から、インピーダンスを推定する。
（レジスタトランスファロジック）レベルでの回路情報
４４に基づき、動作確率４５を考慮し、確率伝搬手段４
６の伝搬確率に応じてセル動作確率４７を算出し、この
セル動作確率４７を考慮して前述のフロアプラン情報３
１から、インピーダンスを推定する。
【０１１５】この例では、まず、フロアプラン段階で、
機能設計を行い、論理設計を行った段階で、図５に示す
ような、Ａブロックと、Ｆブロックと、Ｂブロックとか
らなる、ＲＴＬ（レジスタトランスファロジック）レベ
ルでの回路情報に基づき、チップ面積を決定すると共
に、電源情報から電源配線の幅・長さ・材質を得、さら
にパッケージ情報１２から得られるパッケージの種類か
ら、電源パッドの位置を得、これらの値（フロアプラン
情報３１）から等価インピーダンス推定手段１３におい
て、電源配線の抵抗Ｒ，容量Ｃ，接続部分のインダクタ
ンスＬを推定し（ステップ３２）、等価インピーダンス
３３を得る。
機能設計を行い、論理設計を行った段階で、図５に示す
ような、Ａブロックと、Ｆブロックと、Ｂブロックとか
らなる、ＲＴＬ（レジスタトランスファロジック）レベ
ルでの回路情報に基づき、チップ面積を決定すると共
に、電源情報から電源配線の幅・長さ・材質を得、さら
にパッケージ情報１２から得られるパッケージの種類か
ら、電源パッドの位置を得、これらの値（フロアプラン
情報３１）から等価インピーダンス推定手段１３におい
て、電源配線の抵抗Ｒ，容量Ｃ，接続部分のインダクタ
ンスＬを推定し（ステップ３２）、等価インピーダンス
３３を得る。
【０１１６】本実施形態では、動作確率４５を用いてセ
ルの動作確率からセルの活性化率を算出し、容量Cを最
適化する処理（実施形態１６参照）を含んだフローとし
ているが、これはなくてもよい。この方法によれば、よ
り高精度の不要輻射解析を行なうことが可能となる。
ルの動作確率からセルの活性化率を算出し、容量Cを最
適化する処理（実施形態１６参照）を含んだフローとし
ているが、これはなくてもよい。この方法によれば、よ
り高精度の不要輻射解析を行なうことが可能となる。
【０１１７】実施形態３
本発明の第３の実施形態として、抵抗値の推定方法につ
いて説明する。この方法は図６に示すように、使用する
標準的な材料からそのシート抵抗６１を求め、チップ面
積６２と、電源配線設計のタイプなどからあらかじめ用
意しておくチップ面積と電源面積の相関をあらわす係数
６３にもとづいて、推定手段６４で抵抗値６５を推定す
る。
いて説明する。この方法は図６に示すように、使用する
標準的な材料からそのシート抵抗６１を求め、チップ面
積６２と、電源配線設計のタイプなどからあらかじめ用
意しておくチップ面積と電源面積の相関をあらわす係数
６３にもとづいて、推定手段６４で抵抗値６５を推定す
る。
【０１１８】このようにして容易に抵抗値の推定が可能
となる。
となる。
【０１１９】実施形態４
本発明の第４の実施形態として、インダクタンスの推定
方法について説明する。この方法は図７に示すように、
回路情報から電源パッドの数と位置からなる電源パッド
情報７１を得るとともに、パッケージ情報７２からパッ
ケージの位置と種類を求める。一方ワイヤ長に対するイ
ンダクタンスの値をデータベース化しておき、データベ
ース７３から、該当するものを抽出し、推定手段７４で
インダクタンスＬを推定し、インダクタンス７５を得る
ようにしたものである。
方法について説明する。この方法は図７に示すように、
回路情報から電源パッドの数と位置からなる電源パッド
情報７１を得るとともに、パッケージ情報７２からパッ
ケージの位置と種類を求める。一方ワイヤ長に対するイ
ンダクタンスの値をデータベース化しておき、データベ
ース７３から、該当するものを抽出し、推定手段７４で
インダクタンスＬを推定し、インダクタンス７５を得る
ようにしたものである。
【０１２０】このようにして容易にインダクタンスの推
定を行うことが可能となる。
定を行うことが可能となる。
【０１２１】実施形態５
本発明の第５の実施形態として、ＥＭＩノイズ解析手段
によるノイズ推定方法について説明する。図１に示した
等価インピーダンス推定手段１３で得られた等価インピ
ーダンスに基づき、ＥＭＩノイズ解析手段１５を用い
て、ＥＭＩノイズの推定を行う。ここでは推定された等
価インピーダンスと、回路情報とから周波数応答性を算
出し、同等のチップとの比較により、ＥＭＩノイズを推
定するものである。
によるノイズ推定方法について説明する。図１に示した
等価インピーダンス推定手段１３で得られた等価インピ
ーダンスに基づき、ＥＭＩノイズ解析手段１５を用い
て、ＥＭＩノイズの推定を行う。ここでは推定された等
価インピーダンスと、回路情報とから周波数応答性を算
出し、同等のチップとの比較により、ＥＭＩノイズを推
定するものである。
【０１２２】図８は周波数応答性の一例を示すデータで
ある。ここで縦軸は電流スペクトル、横軸は周波数であ
る。この図８で使用する周波数帯域での周波数応答性を
調べ、図１に示したＥＭＩノイズ解析手段１５で周波数
ノイズが所定の値よりも大きいと判断されたときは、Ｅ
ＭＩノイズ大とした解析結果１６が出力される。
ある。ここで縦軸は電流スペクトル、横軸は周波数であ
る。この図８で使用する周波数帯域での周波数応答性を
調べ、図１に示したＥＭＩノイズ解析手段１５で周波数
ノイズが所定の値よりも大きいと判断されたときは、Ｅ
ＭＩノイズ大とした解析結果１６が出力される。
【０１２３】かかる構成によれば、電源電流情報を得る
ことなしに、等価インピーダンスと、回路情報とからＬ
ＳＩの周波数応答性を算出し、ＥＭＩノイズを推定する
ようにしているため、設計の初期段階で容易に高精度の
ＥＭＩ解析を行うことができるため、設計変更が容易で
あり、また無駄を防ぐことができる。
ことなしに、等価インピーダンスと、回路情報とからＬ
ＳＩの周波数応答性を算出し、ＥＭＩノイズを推定する
ようにしているため、設計の初期段階で容易に高精度の
ＥＭＩ解析を行うことができるため、設計変更が容易で
あり、また無駄を防ぐことができる。
【０１２４】実施形態６
本発明の第６の実施形態として、ＥＭＩノイズ解析手段
によるノイズ推定方法の変形例について説明する。この
例では図９に示すように、前記第５の実施形態で得られ
た周波数応答特性曲線９１に、推定消費電力から決定さ
れたオフセット値９２を算出し、このオフセット値を前
記周波数応答曲線９１に掛け合わせるようにし、周波数
を考慮した統計情報から得られた電流スペクトル９３を
得る。
によるノイズ推定方法の変形例について説明する。この
例では図９に示すように、前記第５の実施形態で得られ
た周波数応答特性曲線９１に、推定消費電力から決定さ
れたオフセット値９２を算出し、このオフセット値を前
記周波数応答曲線９１に掛け合わせるようにし、周波数
を考慮した統計情報から得られた電流スペクトル９３を
得る。
【０１２５】このようにしてより高精度のノイズ推定を
行うことが可能となる。
行うことが可能となる。
【０１２６】実施形態７
本発明の第７の実施形態として、ＥＭＩノイズ解析手段
によって得られた等価インピーダンス情報に基づき、Ｅ
ＭＩ推定を行い、これに基づいて補正を行う方法につい
て説明する。図１０に示すように、この例ではまずＥＭ
Ｉノイズの目標値を入力する（ステップ１０１）。そし
て図１に示した等価インピーダンス推定手段１３を用い
て（あるいは前述の各実施形態の方法を用いて）、フロ
アプラン段階での回路情報１１とパッケージ情報１２と
を読み込み（ステップ１０２）、等価インピーダンスの
推定を行う（ステップ１０３）。
によって得られた等価インピーダンス情報に基づき、Ｅ
ＭＩ推定を行い、これに基づいて補正を行う方法につい
て説明する。図１０に示すように、この例ではまずＥＭ
Ｉノイズの目標値を入力する（ステップ１０１）。そし
て図１に示した等価インピーダンス推定手段１３を用い
て（あるいは前述の各実施形態の方法を用いて）、フロ
アプラン段階での回路情報１１とパッケージ情報１２と
を読み込み（ステップ１０２）、等価インピーダンスの
推定を行う（ステップ１０３）。
【０１２７】この後、この等価インピーダンスからＥＭ
Ｉノイズの推定を行い、所望の周波数帯域での推定ＥＭ
Ｉノイズを得る（ステップ１０４）。そしてこの推定Ｅ
ＭＩノイズと既にステップ１０１で入力されているＥＭ
Ｉノイズ目標値とを比較し、追加の必要なインダクタン
スを算出する（ステップ１０５）。
Ｉノイズの推定を行い、所望の周波数帯域での推定ＥＭ
Ｉノイズを得る（ステップ１０４）。そしてこの推定Ｅ
ＭＩノイズと既にステップ１０１で入力されているＥＭ
Ｉノイズ目標値とを比較し、追加の必要なインダクタン
スを算出する（ステップ１０５）。
【０１２８】そして必要なインダクタンスを得るための
電源端子位置、パッケージ種類、ワイヤ長を算出しフロ
アプラン段階での補正を行う（ステップ１０６）
電源端子位置、パッケージ種類、ワイヤ長を算出しフロ
アプラン段階での補正を行う（ステップ１０６）
【０１２９】このようにして容易に補正を行うことが可
能となる。フロアプラン段階では種々の情報を変えるた
めの自由度が高く、レイアウト段階での補正に比べて容
易である上、作業性が良好である。
能となる。フロアプラン段階では種々の情報を変えるた
めの自由度が高く、レイアウト段階での補正に比べて容
易である上、作業性が良好である。
【０１３０】実施形態８
前記第７の実施形態では、インダクタンス補正を行う方
法について説明したが、本発明の第８の実施形態とし
て、ＥＭＩノイズ解析手段によって得られた等価インピ
ーダンス情報に基づき、ＥＭＩ推定を行い、これに基づ
いて容量補正を行う方法について説明する。
法について説明したが、本発明の第８の実施形態とし
て、ＥＭＩノイズ解析手段によって得られた等価インピ
ーダンス情報に基づき、ＥＭＩ推定を行い、これに基づ
いて容量補正を行う方法について説明する。
【０１３１】図１１に示すように、ＥＭＩノイズの目標
値入力ステップ１１１からＥＭＩノイズの推定ステップ
１１４までは前記第７の実施形態とまったく同様に形成
されているが、この例ではＥＭＩノイズの目標値を得る
ために、信号配線容量追加を行うようにしたものであ
る。
値入力ステップ１１１からＥＭＩノイズの推定ステップ
１１４までは前記第７の実施形態とまったく同様に形成
されているが、この例ではＥＭＩノイズの目標値を得る
ために、信号配線容量追加を行うようにしたものであ
る。
【０１３２】まずＥＭＩノイズの目標値を入力する（ス
テップ１１１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、フロアプラン段階での回路情報１１と
パッケージ情報１２とを読み込み（ステップ１１２）、
これらの情報に基づいて等価ＲＬＣ計算を行い、等価イ
ンピーダンスの推定を行う（ステップ１１３）。
テップ１１１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、フロアプラン段階での回路情報１１と
パッケージ情報１２とを読み込み（ステップ１１２）、
これらの情報に基づいて等価ＲＬＣ計算を行い、等価イ
ンピーダンスの推定を行う（ステップ１１３）。
【０１３３】この後、この等価インピーダンスからＥＭ
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ１１４）。そしてこの推定ＥＭＩノ
イズと既にステップ１１１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な容量値を算出する
（ステップ１１５）。そして必要な容量値を得るための
容量追加を行った場合タイミングの遅延量を算出し遅延
が許容範囲内であるかを判断する（ステップ１１６）。
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ１１４）。そしてこの推定ＥＭＩノ
イズと既にステップ１１１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な容量値を算出する
（ステップ１１５）。そして必要な容量値を得るための
容量追加を行った場合タイミングの遅延量を算出し遅延
が許容範囲内であるかを判断する（ステップ１１６）。
【０１３４】そしてタイミングの許容範囲に相当する追
加限界容量値を算出する（ステップ１１７）。そして追
加すべき容量値を算出し、信号配線の幅、長さ、経路の
補正を行い信号配線容量の補正を行う（ステップ１１
８）。
加限界容量値を算出する（ステップ１１７）。そして追
加すべき容量値を算出し、信号配線の幅、長さ、経路の
補正を行い信号配線容量の補正を行う（ステップ１１
８）。
【０１３５】このようにして容易に補正を行うことが可
能となる。フロアプラン段階では種々の情報を変えるた
めの自由度が高く、レイアウト段階での補正に比べて容
易である上、作業性が良好である。
能となる。フロアプラン段階では種々の情報を変えるた
めの自由度が高く、レイアウト段階での補正に比べて容
易である上、作業性が良好である。
【０１３６】実施形態９
前記第７、８の実施形態では、インダクタンスおよび容
量補正を行う方法について説明したが、本発明の第９の
実施形態として、ＥＭＩノイズ解析手段によって得られ
た等価インピーダンス情報に基づき、ＥＭＩ推定を行
い、これに基づいて抵抗補正を行う方法について説明す
る。
量補正を行う方法について説明したが、本発明の第９の
実施形態として、ＥＭＩノイズ解析手段によって得られ
た等価インピーダンス情報に基づき、ＥＭＩ推定を行
い、これに基づいて抵抗補正を行う方法について説明す
る。
【０１３７】図１２に示すように、ＥＭＩノイズの目標
値入力ステップ１２１からＥＭＩノイズの推定ステップ
１２４までは前記第７および第８の実施形態とまったく
同様に形成されているが、この例ではＥＭＩノイズの目
標値を得るために、抵抗を追加するようにしたものであ
る。まずＥＭＩノイズの目標値を入力する（ステップ１
２１）。
値入力ステップ１２１からＥＭＩノイズの推定ステップ
１２４までは前記第７および第８の実施形態とまったく
同様に形成されているが、この例ではＥＭＩノイズの目
標値を得るために、抵抗を追加するようにしたものであ
る。まずＥＭＩノイズの目標値を入力する（ステップ１
２１）。
【０１３８】そして図１に示した等価インピーダンス推
定手段１３を用いて（あるいは前述の各実施形態の方法
を用いて）、フロアプラン段階での回路情報１１とパッ
ケージ情報１２とを読み込み（ステップ１２２）、これ
らの情報に基づいて計算し、等価インピーダンスの推定
を行う（ステップ１２３）。
定手段１３を用いて（あるいは前述の各実施形態の方法
を用いて）、フロアプラン段階での回路情報１１とパッ
ケージ情報１２とを読み込み（ステップ１２２）、これ
らの情報に基づいて計算し、等価インピーダンスの推定
を行う（ステップ１２３）。
【０１３９】この後、この等価インピーダンスからＥＭ
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ１２４）。そしてこの推定ＥＭＩノ
イズと既にステップ１２１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な抵抗値を算出する
（ステップ１２５）。
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ１２４）。そしてこの推定ＥＭＩノ
イズと既にステップ１２１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な抵抗値を算出する
（ステップ１２５）。
【０１４０】そして必要な抵抗値を得るための抵抗追加
を行った場合の電圧降下を算出し電圧降下が許容範囲内
であるかを判断する（ステップ１２６）。そして電圧降
下が許容範囲にあるような追加限界抵抗値を算出する
（ステップ１２７）。
を行った場合の電圧降下を算出し電圧降下が許容範囲内
であるかを判断する（ステップ１２６）。そして電圧降
下が許容範囲にあるような追加限界抵抗値を算出する
（ステップ１２７）。
【０１４１】そして追加すべき抵抗値を算出し、電源配
線の幅、長さ、経路の補正を行い電源配線による抵抗値
の補正を行う（ステップ１２８）。このようにして容易
に補正を行うことが可能となる。フロアプラン段階では
種々の情報を変えるための自由度が高く、レイアウト段
階での補正に比べて容易である上、作業性が良好であ
る。
線の幅、長さ、経路の補正を行い電源配線による抵抗値
の補正を行う（ステップ１２８）。このようにして容易
に補正を行うことが可能となる。フロアプラン段階では
種々の情報を変えるための自由度が高く、レイアウト段
階での補正に比べて容易である上、作業性が良好であ
る。
【０１４２】実施形態１０
前記第７、８、９の実施形態では、インダクタンス、容
量および抵抗値補正を行う方法について説明したが、本
発明の第１０の実施形態として、ＥＭＩノイズ解析手段
によって得られた等価インピーダンス情報に基づき、Ｅ
ＭＩ推定を行い、これに基づいて空き地を用いたデカッ
プリング容量追加による補正を行う方法について説明す
る。
量および抵抗値補正を行う方法について説明したが、本
発明の第１０の実施形態として、ＥＭＩノイズ解析手段
によって得られた等価インピーダンス情報に基づき、Ｅ
ＭＩ推定を行い、これに基づいて空き地を用いたデカッ
プリング容量追加による補正を行う方法について説明す
る。
【０１４３】図１３に示すように、ＥＭＩノイズの目標
値入力ステップ１３１からＥＭＩノイズの推定ステップ
１３４までは前記第７乃至第９の実施形態とまったく同
様に形成されているが、この例ではＥＭＩノイズの目標
値を得るために、抵抗を追加するようにしたものであ
る。
値入力ステップ１３１からＥＭＩノイズの推定ステップ
１３４までは前記第７乃至第９の実施形態とまったく同
様に形成されているが、この例ではＥＭＩノイズの目標
値を得るために、抵抗を追加するようにしたものであ
る。
【０１４４】まずＥＭＩノイズの目標値を入力する（ス
テップ１３１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、フロアプラン段階での回路情報１１と
パッケージ情報１２とを読み込み（ステップ１３２）、
これらの情報に基づいて計算し、等価インピーダンスの
推定を行う（ステップ１３３）。
テップ１３１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、フロアプラン段階での回路情報１１と
パッケージ情報１２とを読み込み（ステップ１３２）、
これらの情報に基づいて計算し、等価インピーダンスの
推定を行う（ステップ１３３）。
【０１４５】この後、この等価インピーダンスからＥＭ
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ１３４）。そしてこの推定ＥＭＩノ
イズと既にステップ１３１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な容量値を算出する
（ステップ１３５）。
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ１３４）。そしてこの推定ＥＭＩノ
イズと既にステップ１３１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な容量値を算出する
（ステップ１３５）。
【０１４６】そして必要な容量を形成するための空き地
があるか否かを判断し（ステップ１３６）、空き地があ
った場合はデカップリング容量を追加する（ステップ１
３８）。一方空き地がない場合はデカップリング容量を
追加するための空き地を確保し（ステップ１３７）、そ
こにデカップリング容量を追加する（ステップ１３
９）。
があるか否かを判断し（ステップ１３６）、空き地があ
った場合はデカップリング容量を追加する（ステップ１
３８）。一方空き地がない場合はデカップリング容量を
追加するための空き地を確保し（ステップ１３７）、そ
こにデカップリング容量を追加する（ステップ１３
９）。
【０１４７】このようにして容易に補正を行うことが可
能となる。フロアプラン段階では種々の情報を変えるた
めの自由度が高く、レイアウト段階での補正に比べて容
易である上、作業性が良好である。
能となる。フロアプラン段階では種々の情報を変えるた
めの自由度が高く、レイアウト段階での補正に比べて容
易である上、作業性が良好である。
【０１４８】実施形態１１
これまでの工程では、等価インピーダンス情報算出工程
は、フロアプラン段階での回路情報に基づいて実行され
たが、レイアウト段階の回路情報に基づいて行い、ＥＭ
Ｉノイズを算出することも可能であることはいうまでも
ない。以下、レイアウト段階の回路情報（レイアウトデ
ータ）に基づいて等価インピーダンス情報を算出するよ
うにした例について説明する。
は、フロアプラン段階での回路情報に基づいて実行され
たが、レイアウト段階の回路情報に基づいて行い、ＥＭ
Ｉノイズを算出することも可能であることはいうまでも
ない。以下、レイアウト段階の回路情報（レイアウトデ
ータ）に基づいて等価インピーダンス情報を算出するよ
うにした例について説明する。
【０１４９】図１４はフローチャートであり、図１５は
これに用いられるＥＭＩ解析装置である。この装置はレ
イアウトデータ１５１から、レイアウト素子抽出ＬＰＥ
を行うＬＰＥ手段１５２と、この抽出データに基づき、
ゲート容量（ＣnchＣpch）と、配線容量（Ｃload）と、
電源間容量（Ｃpower）と、ＭＯＳ容量（電源と接地をM
OSのゲートを介して直結した形状のもの：デカップリン
グ容量Ｃpatgen）とからなる等価容量を推定する等価容
量推定手段１５４とを具備し、等価容量Ｃを推定するも
のである（ステップ１５５）。
これに用いられるＥＭＩ解析装置である。この装置はレ
イアウトデータ１５１から、レイアウト素子抽出ＬＰＥ
を行うＬＰＥ手段１５２と、この抽出データに基づき、
ゲート容量（ＣnchＣpch）と、配線容量（Ｃload）と、
電源間容量（Ｃpower）と、ＭＯＳ容量（電源と接地をM
OSのゲートを介して直結した形状のもの：デカップリン
グ容量Ｃpatgen）とからなる等価容量を推定する等価容
量推定手段１５４とを具備し、等価容量Ｃを推定するも
のである（ステップ１５５）。
【０１５０】次にこのＥＭＩ解析装置を用いた解析方法
について説明する。図１４に示すように、レイアウトデ
ータ１４１からレイアウト素子抽出ＬＰＥを行い（ステ
ップ１４２）、この抽出データに基づき、トランジスタ
レベルネットリスト１４３を得る。
について説明する。図１４に示すように、レイアウトデ
ータ１４１からレイアウト素子抽出ＬＰＥを行い（ステ
ップ１４２）、この抽出データに基づき、トランジスタ
レベルネットリスト１４３を得る。
【０１５１】そして等価容量推定手段１４４を用いて等
価容量１４５を推定する。ここで容量はゲート容量（Ｃ
nchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃ
power）と、ＭＯＳ容量（デカップリング容量
Ｃpatgen）とに区分される。
価容量１４５を推定する。ここで容量はゲート容量（Ｃ
nchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃ
power）と、ＭＯＳ容量（デカップリング容量
Ｃpatgen）とに区分される。
【０１５２】そしてゲート容量（ＣnchＣpch）は、誘電
率およびゲート酸化膜厚をプロセス情報から入手し、デ
カップリング容量以外のゲート長およびゲート幅を得、
ゲート長Ｌ×ゲート幅Ｗ×誘電率÷ゲート酸化膜厚の演
算式により算出される。
率およびゲート酸化膜厚をプロセス情報から入手し、デ
カップリング容量以外のゲート長およびゲート幅を得、
ゲート長Ｌ×ゲート幅Ｗ×誘電率÷ゲート酸化膜厚の演
算式により算出される。
【０１５３】またＬＰＥで生成されたトランジスタレベ
ルのネットリストから電源―接地間以外の容量を積算し
これを配線容量（Ｃload）とする。更に、ＬＰＥで生成
されたトランジスタレベルのネットリストから電源―接
地間の容量を積算しこれを電源間容量（Ｃpower）とす
る。ＬＰＥで生成されたトランジスタレベルのネットリ
ストからデカップリング容量素子の長さ×幅の総計を算
出し膜厚から容量を計算する。長さＬ×幅Ｗ×誘電率÷
ゲート酸化膜厚の演算式により算出される。このように
して、レイアウトデータに基づいて高精度の等価インピ
ーダンスの推定を行うことが可能となる。
ルのネットリストから電源―接地間以外の容量を積算し
これを配線容量（Ｃload）とする。更に、ＬＰＥで生成
されたトランジスタレベルのネットリストから電源―接
地間の容量を積算しこれを電源間容量（Ｃpower）とす
る。ＬＰＥで生成されたトランジスタレベルのネットリ
ストからデカップリング容量素子の長さ×幅の総計を算
出し膜厚から容量を計算する。長さＬ×幅Ｗ×誘電率÷
ゲート酸化膜厚の演算式により算出される。このように
して、レイアウトデータに基づいて高精度の等価インピ
ーダンスの推定を行うことが可能となる。
【０１５４】なおここで容量推定にはシリアル係数αお
よび活性化率βを考慮して次式に従って容量算出を行
う。
よび活性化率βを考慮して次式に従って容量算出を行
う。
【０１５５】なお、本実施形態では、トランジスタレベ
ルのネットリストをLPE抽出させるとしているが、ゲー
トレベルのネットリストでも可能である。その際は、セ
ルの容量Libで、ゲート容量およびMOS容量を与えればよ
い。
ルのネットリストをLPE抽出させるとしているが、ゲー
トレベルのネットリストでも可能である。その際は、セ
ルの容量Libで、ゲート容量およびMOS容量を与えればよ
い。
【０１５６】実施形態１２
前記実施形態では、レイアウトデータに基づいて高精度
の等価インピーダンスの推定を行うようにしたが、トラ
ンジスタレベルのスケマティックネットリストから等価
インピーダンスの推定を行うようにしてもよい。ここで
スケマティックとは、回路図段階で接続関係のみが決ま
っているレイアウト前段階のものをさすものとする。
の等価インピーダンスの推定を行うようにしたが、トラ
ンジスタレベルのスケマティックネットリストから等価
インピーダンスの推定を行うようにしてもよい。ここで
スケマティックとは、回路図段階で接続関係のみが決ま
っているレイアウト前段階のものをさすものとする。
【０１５７】この装置は図１６に示すようにトランジス
タレベルスケマティックネットリスト１６１とこのトラ
ンジスタレベルスケマティックネットリスト１６１から
等価インピーダンス容量の推定を行う容量推定手段１６
２とを具備し、等価容量Ｃを推定する（１６３）もので
ある。
タレベルスケマティックネットリスト１６１とこのトラ
ンジスタレベルスケマティックネットリスト１６１から
等価インピーダンス容量の推定を行う容量推定手段１６
２とを具備し、等価容量Ｃを推定する（１６３）もので
ある。
【０１５８】次に容量推定手段１６２による各容量の推
定方法について説明する。まず、容量はゲート容量（Ｃ
nchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃ
power）と、ＭＯＳ容量（デカップリング容量
Ｃpatgen）とに区分される。
定方法について説明する。まず、容量はゲート容量（Ｃ
nchＣpch）と、配線容量（Ｃload）と、電源間容量（Ｃ
power）と、ＭＯＳ容量（デカップリング容量
Ｃpatgen）とに区分される。
【０１５９】そしてゲート容量（ＣnchＣpch）は、トラ
ンジスタレベルのスケマティックネットリストからゲー
トを通して電源・グランドに直結しているデカップリン
グ容量トランジスタ以外のゲートの長さ×幅の総計を計
算し、ゲート長Ｌ×ゲート幅Ｗ×誘電率÷ゲート酸化膜
厚の演算式により算出される。
ンジスタレベルのスケマティックネットリストからゲー
トを通して電源・グランドに直結しているデカップリン
グ容量トランジスタ以外のゲートの長さ×幅の総計を計
算し、ゲート長Ｌ×ゲート幅Ｗ×誘電率÷ゲート酸化膜
厚の演算式により算出される。
【０１６０】またワイヤロードモデルなどからネット毎
の容量（電源―接地間以外の容量）を推定して積算し、
これを配線容量（Ｃload）とする。更に、チップサイ
ズ、プロセス種類、電源配線仕様をパラメータとし、統
計的データに基づき、電源―接地間の容量を積算しこれ
を電源間容量（Ｃpower）とする。
の容量（電源―接地間以外の容量）を推定して積算し、
これを配線容量（Ｃload）とする。更に、チップサイ
ズ、プロセス種類、電源配線仕様をパラメータとし、統
計的データに基づき、電源―接地間の容量を積算しこれ
を電源間容量（Ｃpower）とする。
【０１６１】ゲートを通じて電源・グランドに直結して
いるデカップリングＭＯＳ容量トランジスタのゲート長
×幅Ｗの総計および膜厚、またはデカップリングＭＯＳ
容量の挿入する個数、またはデカップリングＭＯＳ容量
の挿入可能な面積から容量を計算し、ＭＯＳ容量Ｃ
decoupとする。
いるデカップリングＭＯＳ容量トランジスタのゲート長
×幅Ｗの総計および膜厚、またはデカップリングＭＯＳ
容量の挿入する個数、またはデカップリングＭＯＳ容量
の挿入可能な面積から容量を計算し、ＭＯＳ容量Ｃ
decoupとする。
【０１６２】このようにして、トランジスタレベルのス
ケマティックネットリストから容易に等価インピーダン
スの推定を行うことが可能となる。
ケマティックネットリストから容易に等価インピーダン
スの推定を行うことが可能となる。
【０１６３】この方法では、ＬＰＥ処理を必要としない
ため、容易に等価インピーダンスを推定できる効果があ
る。またレイアウトの完成を待たずに等価インピーダン
スを推定することができる効果がある。さらに、回路設
計から決まる等価インピーダンスが定量化できることか
ら、回路設計によってのＥＭＩ最適化をおこなうことが
可能となる。
ため、容易に等価インピーダンスを推定できる効果があ
る。またレイアウトの完成を待たずに等価インピーダン
スを推定することができる効果がある。さらに、回路設
計から決まる等価インピーダンスが定量化できることか
ら、回路設計によってのＥＭＩ最適化をおこなうことが
可能となる。
【０１６４】実施形態１３
なお、前記実施形態では、トランジスタレベルのスケマ
ティックネットリストに基づいて等価インピーダンスの
推定を行うようにしたが、ゲートレベルのスケマティッ
クネットリストから等価インピーダンスの推定を行うよ
うにしてもよい。
ティックネットリストに基づいて等価インピーダンスの
推定を行うようにしたが、ゲートレベルのスケマティッ
クネットリストから等価インピーダンスの推定を行うよ
うにしてもよい。
【０１６５】この装置は図１７に示すようにゲートレベ
ルスケマティックネットリスト１７１とこのゲートレベ
ルスケマティックネットリスト１７１から等価インピー
ダンス容量の推定を行う容量推定手段１７２とを具備
し、等価容量Ｃを推定する（１７３）ものである。
ルスケマティックネットリスト１７１とこのゲートレベ
ルスケマティックネットリスト１７１から等価インピー
ダンス容量の推定を行う容量推定手段１７２とを具備
し、等価容量Ｃを推定する（１７３）ものである。
【０１６６】この方法でも、ＬＰＥ処理を必要としない
ため、容易に等価インピーダンスを推定できる効果があ
る。またレイアウトの完成を待たずに等価インピーダン
スを推定することができる効果がある。また回路設計か
ら決まる等価インピーダンスが定量化できることから、
回路設計によってのEMI最適化をおこなうことが可能と
なる。
ため、容易に等価インピーダンスを推定できる効果があ
る。またレイアウトの完成を待たずに等価インピーダン
スを推定することができる効果がある。また回路設計か
ら決まる等価インピーダンスが定量化できることから、
回路設計によってのEMI最適化をおこなうことが可能と
なる。
【０１６７】さらに、ゲートレベルでの推定のため、Ｌ
ＳＩ設計フェーズに適合した等価インピーダンス算出が
可能となる。
ＳＩ設計フェーズに適合した等価インピーダンス算出が
可能となる。
【０１６８】実施形態１４
なお、前記実施形態では、容量推定にはトランジスタの
ゲート容量をすべて容量として算出したが、ゲートとソ
ース・ドレイン間容量はそれらの電位差により容量とし
て働く場合と働かない場合がある。すなわち、同電位で
は容量として働かないため、実際はその補正を行う必要
がある。
ゲート容量をすべて容量として算出したが、ゲートとソ
ース・ドレイン間容量はそれらの電位差により容量とし
て働く場合と働かない場合がある。すなわち、同電位で
は容量として働かないため、実際はその補正を行う必要
がある。
【０１６９】つまり、図１８に示すように、入力信号Ｉ
Ｎ１にＨが入力されている場合、トランジスタＢのソー
ス・ドレイン電位はＨになることがないため、トランジ
スタＢのゲート電位にかかわらず容量としてリニアに働
かない。そこで直列接続状態における電源・グランドか
ら遠い側に配置されたトランジスタがゲート容量として
リニアに機能しなくなる確率が高くなることを考慮した
係数としてシリアル係数αを導入し、容量値の補正を行
う。セル単位・ライブラリ単位等、シリアル係数を算出
する単位については、その工数と精度のトレードオフを
考慮した上で、適切な単位で扱うと良い。
Ｎ１にＨが入力されている場合、トランジスタＢのソー
ス・ドレイン電位はＨになることがないため、トランジ
スタＢのゲート電位にかかわらず容量としてリニアに働
かない。そこで直列接続状態における電源・グランドか
ら遠い側に配置されたトランジスタがゲート容量として
リニアに機能しなくなる確率が高くなることを考慮した
係数としてシリアル係数αを導入し、容量値の補正を行
う。セル単位・ライブラリ単位等、シリアル係数を算出
する単位については、その工数と精度のトレードオフを
考慮した上で、適切な単位で扱うと良い。
【０１７０】さらに、ゲート電位が電源・グランド等に
固定されているようなゲート容量値が明白なトランジス
タについて別途容量値を算出した上で、ゲート電位が確
定していないトランジスタに対する係数としてデカップ
リング率γを導入し、容量推定を行うことで、より高精
度な推定を実現することができる。
固定されているようなゲート容量値が明白なトランジス
タについて別途容量値を算出した上で、ゲート電位が確
定していないトランジスタに対する係数としてデカップ
リング率γを導入し、容量推定を行うことで、より高精
度な推定を実現することができる。
【０１７１】また動作中のトランジスタについてはゲー
ト容量から除外する必要があるため、動作しているか否
かを示す係数として活性化率βを導入し、容量値の補正
を行う。
ト容量から除外する必要があるため、動作しているか否
かを示す係数として活性化率βを導入し、容量値の補正
を行う。
【０１７２】そこで、容量推定にシリアル係数α、デカ
ップリング率γ、および活性化率βを考慮した一例とし
て、次式を示す。 [[ＣnchＣpch×0.1×α+ＣnchＣpch×(1-α)]＋Ｃload]
×β×γ＋ Ｃpower ＋ Ｃpatgen この式で仮に0.1として与えているのは、シリアル接続
のゲート容量が容量として有効に効く量を与えたもので
ある。この場合、ゲート面積から見積もる容量の10％が
容量として有効に働くとなる。この数値はプロセス情報
として得ることが可能である。
ップリング率γ、および活性化率βを考慮した一例とし
て、次式を示す。 [[ＣnchＣpch×0.1×α+ＣnchＣpch×(1-α)]＋Ｃload]
×β×γ＋ Ｃpower ＋ Ｃpatgen この式で仮に0.1として与えているのは、シリアル接続
のゲート容量が容量として有効に効く量を与えたもので
ある。この場合、ゲート面積から見積もる容量の10％が
容量として有効に働くとなる。この数値はプロセス情報
として得ることが可能である。
【０１７３】これにより、より高精度の等価インピーダ
ンス推定を行うことが可能となる。
ンス推定を行うことが可能となる。
【０１７４】実施形態１５
なお、前記実施形態では、トランジスタレベルのスケマ
ティックネットリストとに基づいて等価インピーダンス
の推定を行うようにしたが、ＲＡＭメモリなどのメモリ
素子をブロックとして扱いデカップリング容量として推
定することにより、等価容量の推定を行うようにしても
よい。
ティックネットリストとに基づいて等価インピーダンス
の推定を行うようにしたが、ＲＡＭメモリなどのメモリ
素子をブロックとして扱いデカップリング容量として推
定することにより、等価容量の推定を行うようにしても
よい。
【０１７５】この装置は図１９に示すようにＲＡＭメモ
リ情報１８１とこのＲＡＭメモリ情報１８１からデカッ
プリング容量の推定を行うデカップリング容量推定手段
１８２とを具備し、等価容量Ｃを推定する（１８３）も
のである。
リ情報１８１とこのＲＡＭメモリ情報１８１からデカッ
プリング容量の推定を行うデカップリング容量推定手段
１８２とを具備し、等価容量Ｃを推定する（１８３）も
のである。
【０１７６】これにより、容易により高精度の等価容量
推定を行うことが可能となる。
推定を行うことが可能となる。
【０１７７】実施形態１６
次にダイナミック解析からセルの動作非動作を考慮する
方法について説明する。インピーダンス算出式の活性化
率をダイナミックに変動させることで可変容量とし、精
度を向上することができる。
方法について説明する。インピーダンス算出式の活性化
率をダイナミックに変動させることで可変容量とし、精
度を向上することができる。
【０１７８】この装置は、図２０に示すようにゲートレ
ベルネットリスト１９４とテストベクタ１９５とから、
活性化率を算出する活性化率計算手段１９６とを備えこ
こでセルの動作確率を得（ステップ１９７）、この動作
確率と回路情報１９１とからインピーダンス推定手段１
９２でインピーダンスの推定を行うようにしたものであ
る。
ベルネットリスト１９４とテストベクタ１９５とから、
活性化率を算出する活性化率計算手段１９６とを備えこ
こでセルの動作確率を得（ステップ１９７）、この動作
確率と回路情報１９１とからインピーダンス推定手段１
９２でインピーダンスの推定を行うようにしたものであ
る。
【０１７９】この方法によればインピーダンス算出式の
活性化率をダイナミックに変動させることで可変容量と
し、精度の向上を図ることが可能となる。
活性化率をダイナミックに変動させることで可変容量と
し、精度の向上を図ることが可能となる。
【０１８０】実施形態１７
前記実施形態では、次にダイナミック解析からセルの動
作非動作を活性化率で考慮する方法について説明した
が、ここでは確率伝搬で計算する装置について説明す
る。
作非動作を活性化率で考慮する方法について説明した
が、ここでは確率伝搬で計算する装置について説明す
る。
【０１８１】この装置は、図２１に示すようにゲートレ
ベルネットリスト２０４と確率情報２０５とから、確率
の伝搬率を算出する確率伝搬手段２０６とを備えここで
セルの動作確率を得（ステップ２０７）、この動作確率
と回路情報２０１とからインピーダンス推定手段２０２
でインピーダンスの推定（ステップ２０３）を行うよう
にしたものである。
ベルネットリスト２０４と確率情報２０５とから、確率
の伝搬率を算出する確率伝搬手段２０６とを備えここで
セルの動作確率を得（ステップ２０７）、この動作確率
と回路情報２０１とからインピーダンス推定手段２０２
でインピーダンスの推定（ステップ２０３）を行うよう
にしたものである。
【０１８２】この方法によればインピーダンス算出式の
活性化率を確率伝搬まで考慮して推定しているため、よ
り精度の向上を図ることが可能となる。
活性化率を確率伝搬まで考慮して推定しているため、よ
り精度の向上を図ることが可能となる。
【０１８３】実施形態１８
レイアウト段階の回路情報に基づいて抵抗を推定する方
法について説明する。図２２はこれに用いられるＥＭＩ
解析装置である。この装置はレイアウトデータ２１１か
ら、レイアウト素子抽出ＬＰＥを行うＬＰＥ手段２１２
と、この抽出データに基づき、抵抗ネットリスト２１３
を生成し、トランジスタ接続端子を抵抗（ＯＮ抵抗また
はカットＯＦＦ抵抗）で接続したものとして等価処理し
（ステップ２１４）、リダクションあるいは電源に対す
る電流量を算出することにより等価抵抗２１６を算出す
る（ステップ２１５）。
法について説明する。図２２はこれに用いられるＥＭＩ
解析装置である。この装置はレイアウトデータ２１１か
ら、レイアウト素子抽出ＬＰＥを行うＬＰＥ手段２１２
と、この抽出データに基づき、抵抗ネットリスト２１３
を生成し、トランジスタ接続端子を抵抗（ＯＮ抵抗また
はカットＯＦＦ抵抗）で接続したものとして等価処理し
（ステップ２１４）、リダクションあるいは電源に対す
る電流量を算出することにより等価抵抗２１６を算出す
る（ステップ２１５）。
【０１８４】かかる装置によっても、高精度の等価抵抗
を推定することが可能となる。
を推定することが可能となる。
【０１８５】実施形態１９
次に電源レイアウトのみができたときの電源抵抗の推定
について説明する。ここでは電源抵抗は幹線の約半分程
度であると推定するものとする。図２３はこれに用いら
れるＥＭＩ解析装置である。この装置は電源のレイアウ
トデータからシート抵抗２２１と、幹線電源の長さおよ
び幅を得る（２２６）。そして電源抵抗２２３を計算す
る（ステップ２２２）。そして係数（ここでは１／２）
を乗じ、等価抵抗Ｒ２２５を推定する（ステップ２２
４）。
について説明する。ここでは電源抵抗は幹線の約半分程
度であると推定するものとする。図２３はこれに用いら
れるＥＭＩ解析装置である。この装置は電源のレイアウ
トデータからシート抵抗２２１と、幹線電源の長さおよ
び幅を得る（２２６）。そして電源抵抗２２３を計算す
る（ステップ２２２）。そして係数（ここでは１／２）
を乗じ、等価抵抗Ｒ２２５を推定する（ステップ２２
４）。
【０１８６】このようにして効率よく高精度の抵抗推定
を行なうことが可能となる。
を行なうことが可能となる。
【０１８７】実施形態２０
本発明の第２０の実施形態として、レイアウト情報にも
とづいて推定をおこなったＥＭＩノイズ解析手段によっ
て得られた等価インピーダンス情報に基づき、ＥＭＩ推
定を行い、これに基づいて補正を行う方法について説明
する。前記第７乃至１１の実施形態で説明したフロアプ
ラン段階の補正と同様であるが、レイアウト情報を読み
込みこの情報をもとに等価インピーダンスを推定してい
る点で異なり、高精度の推定が可能となるという特徴を
有する。
とづいて推定をおこなったＥＭＩノイズ解析手段によっ
て得られた等価インピーダンス情報に基づき、ＥＭＩ推
定を行い、これに基づいて補正を行う方法について説明
する。前記第７乃至１１の実施形態で説明したフロアプ
ラン段階の補正と同様であるが、レイアウト情報を読み
込みこの情報をもとに等価インピーダンスを推定してい
る点で異なり、高精度の推定が可能となるという特徴を
有する。
【０１８８】図２４に示すように、この例ではまずＥＭ
Ｉノイズの目標値を入力する（ステップ２３１）。そし
て図１に示した等価インピーダンス推定手段１３を用い
て（あるいは前述の各実施形態の方法を用いて）、レイ
アウト段階での回路情報１１とパッケージ情報１２とを
読み込み（ステップ２３２）、この値に基いて等価イン
ピーダンスを算出しの等価インピーダンス推定を行う
（ステップ２３３）。
Ｉノイズの目標値を入力する（ステップ２３１）。そし
て図１に示した等価インピーダンス推定手段１３を用い
て（あるいは前述の各実施形態の方法を用いて）、レイ
アウト段階での回路情報１１とパッケージ情報１２とを
読み込み（ステップ２３２）、この値に基いて等価イン
ピーダンスを算出しの等価インピーダンス推定を行う
（ステップ２３３）。
【０１８９】この後、この等価インピーダンスからＥＭ
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ２３４）。そしてこの推定ＥＭＩノ
イズと既にステップ２３１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要なインダクタンスを算
出する（ステップ２３５）。
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ２３４）。そしてこの推定ＥＭＩノ
イズと既にステップ２３１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要なインダクタンスを算
出する（ステップ２３５）。
【０１９０】そして必要なインダクタンスを得るための
電源端子位置、パッケージ種類、ワイヤ長を算出しレイ
アウトレベルでの補正を行う（ステップ２３６）。
電源端子位置、パッケージ種類、ワイヤ長を算出しレイ
アウトレベルでの補正を行う（ステップ２３６）。
【０１９１】このようにして容易に補正を行うことが可
能となる。フロアプラン段階出の補正にくらべ自由度は
低いが、高精度の補正が可能となる。
能となる。フロアプラン段階出の補正にくらべ自由度は
低いが、高精度の補正が可能となる。
【０１９２】実施形態２１
前記第２０の実施形態では、インダクタンス補正を行う
方法について説明したが、本発明の第２１の実施形態と
して、ＥＭＩノイズ解析手段によって得られた等価イン
ピーダンス情報に基づき、ＥＭＩ推定を行い、これに基
づいて信号配線容量補正を行う方法について説明する。
方法について説明したが、本発明の第２１の実施形態と
して、ＥＭＩノイズ解析手段によって得られた等価イン
ピーダンス情報に基づき、ＥＭＩ推定を行い、これに基
づいて信号配線容量補正を行う方法について説明する。
【０１９３】図２５に示すように、ＥＭＩノイズの目標
値入力ステップ２４１からＥＭＩノイズの推定ステップ
２４４までは前記第２０の実施形態とまったく同様に形
成されているが、この例ではＥＭＩノイズの目標値を得
るために、信号配線容量追加を行うようにしたものであ
る。
値入力ステップ２４１からＥＭＩノイズの推定ステップ
２４４までは前記第２０の実施形態とまったく同様に形
成されているが、この例ではＥＭＩノイズの目標値を得
るために、信号配線容量追加を行うようにしたものであ
る。
【０１９４】まずＥＭＩノイズの目標値を入力する（ス
テップ２４１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、レイアウト段階での回路情報１１とパ
ッケージ情報１２とを読み込み（ステップ２４２）、こ
の情報に基づいて計算し、等価インピーダンスの推定を
行う（ステップ２４３）。
テップ２４１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、レイアウト段階での回路情報１１とパ
ッケージ情報１２とを読み込み（ステップ２４２）、こ
の情報に基づいて計算し、等価インピーダンスの推定を
行う（ステップ２４３）。
【０１９５】この後、この等価インピーダンスからＥＭ
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ２４４）。そしてこの推定ＥＭＩノ
イズと既にステップ２４１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な容量値を算出する
（ステップ２４５）。
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ２４４）。そしてこの推定ＥＭＩノ
イズと既にステップ２４１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な容量値を算出する
（ステップ２４５）。
【０１９６】そして必要な容量値を得るための容量追加
を行った場合タイミングの遅延量を算出し遅延が許容範
囲内であるかを判断する（ステップ２４６）。
を行った場合タイミングの遅延量を算出し遅延が許容範
囲内であるかを判断する（ステップ２４６）。
【０１９７】そしてタイミングの許容範囲に相当する追
加限界容量値を算出する（ステップ２４７）。そして追
加すべき容量値を算出し、信号配線の幅、長さ、経路の
補正を行い信号配線容量の補正を行う（ステップ２４
８）。
加限界容量値を算出する（ステップ２４７）。そして追
加すべき容量値を算出し、信号配線の幅、長さ、経路の
補正を行い信号配線容量の補正を行う（ステップ２４
８）。
【０１９８】かかる構成によれば、タイミングの遅れが
ないように信号配線容量を補正すればよく、容易に効率
よく最適化を行うことができる。このようにして容易に
補正を行うことが可能となる。フロアプラン段階出の補
正にくらべ自由度は低いが、高精度の補正が可能とな
る。
ないように信号配線容量を補正すればよく、容易に効率
よく最適化を行うことができる。このようにして容易に
補正を行うことが可能となる。フロアプラン段階出の補
正にくらべ自由度は低いが、高精度の補正が可能とな
る。
【０１９９】実施形態２２
前記第２０、２１の実施形態では、インダクタンスおよ
び容量補正を行う方法について説明したが、本発明の第
９の実施形態として、ＥＭＩノイズ解析手段によって得
られた等価インピーダンス情報に基づき、ＥＭＩ推定を
行い、これに基づいて抵抗補正を行う方法について説明
する。
び容量補正を行う方法について説明したが、本発明の第
９の実施形態として、ＥＭＩノイズ解析手段によって得
られた等価インピーダンス情報に基づき、ＥＭＩ推定を
行い、これに基づいて抵抗補正を行う方法について説明
する。
【０２００】図２６に示すように、ＥＭＩノイズの目標
値入力ステップ２５１からＥＭＩノイズの推定ステップ
２５４までは前記第２０および第２１の実施形態とまっ
たく同様に形成されているが、この例ではＥＭＩノイズ
の目標値を得るために、抵抗を追加するようにしたもの
である。
値入力ステップ２５１からＥＭＩノイズの推定ステップ
２５４までは前記第２０および第２１の実施形態とまっ
たく同様に形成されているが、この例ではＥＭＩノイズ
の目標値を得るために、抵抗を追加するようにしたもの
である。
【０２０１】まずＥＭＩノイズの目標値を入力する（ス
テップ２５１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、フロアプラン段階での回路情報１１と
パッケージ情報１２とを読み込み（ステップ２５２）、
この情報に基づいて等価ＲＬＣを計算し、等価インピー
ダンスの推定を行う（ステップ２５３）。
テップ２５１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、フロアプラン段階での回路情報１１と
パッケージ情報１２とを読み込み（ステップ２５２）、
この情報に基づいて等価ＲＬＣを計算し、等価インピー
ダンスの推定を行う（ステップ２５３）。
【０２０２】この後、この等価インピーダンスからＥＭ
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ２５４）。そしてこの推定ＥＭＩノ
イズと既にステップ２５１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な抵抗値を算出する
（ステップ２５５）。
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ２５４）。そしてこの推定ＥＭＩノ
イズと既にステップ２５１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な抵抗値を算出する
（ステップ２５５）。
【０２０３】そして必要な抵抗値を得るための抵抗追加
を行った場合の電圧降下を算出し電圧降下が許容範囲内
であるかを判断する（ステップ２５６）。そして電圧降
下が許容範囲にあるような追加限界抵抗値を算出する
（ステップ２５７）。
を行った場合の電圧降下を算出し電圧降下が許容範囲内
であるかを判断する（ステップ２５６）。そして電圧降
下が許容範囲にあるような追加限界抵抗値を算出する
（ステップ２５７）。
【０２０４】そして追加すべき抵抗値を算出し、電源配
線の幅、長さ、経路の補正を行い電源配線による抵抗値
の補正を行う（ステップ２５８）。このようにして容易
に補正を行うことが可能となる。フロアプラン段階での
補正にくらべ自由度は低いが、高精度の補正が可能とな
る。
線の幅、長さ、経路の補正を行い電源配線による抵抗値
の補正を行う（ステップ２５８）。このようにして容易
に補正を行うことが可能となる。フロアプラン段階での
補正にくらべ自由度は低いが、高精度の補正が可能とな
る。
【０２０５】実施形態２３
前記第２０、２１、２２の実施形態では、インダクタン
ス、配線容量および抵抗値補正を行う方法について説明
したが、本発明の第２３の実施形態として、ＥＭＩノイ
ズ解析手段によって得られた等価インピーダンス情報に
基づき、ＥＭＩ推定を行い、これに基づいて空き地を用
いたデカップリング容量追加による補正を行う方法につ
いて説明する。
ス、配線容量および抵抗値補正を行う方法について説明
したが、本発明の第２３の実施形態として、ＥＭＩノイ
ズ解析手段によって得られた等価インピーダンス情報に
基づき、ＥＭＩ推定を行い、これに基づいて空き地を用
いたデカップリング容量追加による補正を行う方法につ
いて説明する。
【０２０６】図２７に示すように、ＥＭＩノイズの目標
値入力ステップ２６１からＥＭＩノイズの推定ステップ
２６４までは前記第２１乃至第２３の実施形態とまった
く同様に形成されているが、この例ではＥＭＩノイズの
目標値を得るために、デカップリング容量を追加するよ
うにしたものである。
値入力ステップ２６１からＥＭＩノイズの推定ステップ
２６４までは前記第２１乃至第２３の実施形態とまった
く同様に形成されているが、この例ではＥＭＩノイズの
目標値を得るために、デカップリング容量を追加するよ
うにしたものである。
【０２０７】まずＥＭＩノイズの目標値を入力する（ス
テップ２６１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、レイアウト段階での回路情報１１とパ
ッケージ情報１２とを読み込み（ステップ２６２）、こ
の情報に基づいて等価ＲＬＣを計算し、等価インピーダ
ンスの推定を行う（ステップ２６３）。
テップ２６１）。そして図１に示した等価インピーダン
ス推定手段１３を用いて（あるいは前述の各実施形態の
方法を用いて）、レイアウト段階での回路情報１１とパ
ッケージ情報１２とを読み込み（ステップ２６２）、こ
の情報に基づいて等価ＲＬＣを計算し、等価インピーダ
ンスの推定を行う（ステップ２６３）。
【０２０８】この後、この等価インピーダンスからＥＭ
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ２６４）。そしてこの推定ＥＭＩノ
イズと既にステップ２６１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な容量値を算出する
（ステップ２６５）。
Ｉの推定を行い、所望の周波数帯域での推定ＥＭＩノイ
ズを得る（ステップ２６４）。そしてこの推定ＥＭＩノ
イズと既にステップ２６１で入力されているＥＭＩノイ
ズ目標値とを比較し、追加の必要な容量値を算出する
（ステップ２６５）。
【０２０９】そして必要な容量を形成するための空き地
があるか否かを判断し（ステップ２６６）、空き地があ
った場合はデカップリング容量を追加する（ステップ２
６８）。一方空き地がない場合はデカップリング容量を
追加するための空き地を確保し（ステップ２６７）、そ
こにデカップリング容量を追加する（ステップ２６
９）。
があるか否かを判断し（ステップ２６６）、空き地があ
った場合はデカップリング容量を追加する（ステップ２
６８）。一方空き地がない場合はデカップリング容量を
追加するための空き地を確保し（ステップ２６７）、そ
こにデカップリング容量を追加する（ステップ２６
９）。
【０２１０】このようにして容易に補正を行うことが可
能となる。フロアプラン段階で補正にくらべ自由度は低
いが、高精度の補正が可能となる。
能となる。フロアプラン段階で補正にくらべ自由度は低
いが、高精度の補正が可能となる。
【０２１１】実施形態２４
次に推定ＲＣに基づいてＥＭＩノイズが小さくなるよう
に等価ＲＣの最適化を行う方法について説明する。図２
８に示すように、トランジスタ回路を合計の容量および
抵抗が同じでも分散し他方が外から見た容量および抵抗
に起因するノイズが小さくなる場合がある。
に等価ＲＣの最適化を行う方法について説明する。図２
８に示すように、トランジスタ回路を合計の容量および
抵抗が同じでも分散し他方が外から見た容量および抵抗
に起因するノイズが小さくなる場合がある。
【０２１２】つまり図２８（ａ）のトランジスタ回路を
図２８（ｂ）では分散したものであるが、この場合は分
散した方がＥＭＩノイズが小さかった。この逆の場合も
あるが、配列および組み合せを調整することにより調整
することが可能である。次に推定ＲＣに基づいてＥＭＩ
ノイズを低減するように再配置を行うことにより最適化
を行う方法について説明する。図２９に示すように、ま
ず図１に示した等価インピーダンス推定手段１３を用い
て（あるいは前述の各実施形態の方法を用いて）、レイ
アウト段階での回路情報１１を読み込み（ステップ２８
１）、この情報に基づいて等価ＲＣを計算し、等価容量
および等価抵抗の推定を行う（ステップ２８２）。
図２８（ｂ）では分散したものであるが、この場合は分
散した方がＥＭＩノイズが小さかった。この逆の場合も
あるが、配列および組み合せを調整することにより調整
することが可能である。次に推定ＲＣに基づいてＥＭＩ
ノイズを低減するように再配置を行うことにより最適化
を行う方法について説明する。図２９に示すように、ま
ず図１に示した等価インピーダンス推定手段１３を用い
て（あるいは前述の各実施形態の方法を用いて）、レイ
アウト段階での回路情報１１を読み込み（ステップ２８
１）、この情報に基づいて等価ＲＣを計算し、等価容量
および等価抵抗の推定を行う（ステップ２８２）。
【０２１３】この後、再配置配線が可能か否かの判断を
行い（ステップ２８３）、可能であれば回路ブロック位
置、容量位置、電源配線経路などの変更を行い再配置配
線を行う（ステップ２８４）。そして再度等価容量およ
び等価抵抗（等価ＲＣ）を計算し、推定を行う（ステッ
プ２８５）。
行い（ステップ２８３）、可能であれば回路ブロック位
置、容量位置、電源配線経路などの変更を行い再配置配
線を行う（ステップ２８４）。そして再度等価容量およ
び等価抵抗（等価ＲＣ）を計算し、推定を行う（ステッ
プ２８５）。
【０２１４】この後、ＥＭＩノイズが低減されたか否か
の判断を行い（ステップ２８６）、低減されていれば、
これを最適の等価ＲＣとして記憶する（ステップ２８
７）。そして低減されていなければ再度ステップ２８３
に戻る。また再配置配線可能か否かを判断する判断ステ
ップ２８３で不可能と判断された場合は終了である。こ
のようにして最適化を行うことも可能である。
の判断を行い（ステップ２８６）、低減されていれば、
これを最適の等価ＲＣとして記憶する（ステップ２８
７）。そして低減されていなければ再度ステップ２８３
に戻る。また再配置配線可能か否かを判断する判断ステ
ップ２８３で不可能と判断された場合は終了である。こ
のようにして最適化を行うことも可能である。
【０２１５】かかる構成によれば、レイアウトレベルの
回路情報から等価インピーダンス情報を算出し、この値
に基づいて不要輻射解析がなされるため、レイアウトが
一応フィックスされた段階で不要輻射解析を行うように
すれば、さらに高精度で信頼性の高い不要輻射解析を行
うことが可能となる。
回路情報から等価インピーダンス情報を算出し、この値
に基づいて不要輻射解析がなされるため、レイアウトが
一応フィックスされた段階で不要輻射解析を行うように
すれば、さらに高精度で信頼性の高い不要輻射解析を行
うことが可能となる。
【０２１６】
【発明の効果】本発明によれば、ＬＳＩチップの回路情
報から、電源電流情報を算出することなしに、回路情報
とパッケージ情報とから等価インピーダンス情報を算出
するようにし、容量対策補正を行っているため、高速か
つ容易に不要輻射解析を行うことが可能となる。また、
このように回路情報のみから早期に解析することができ
るため、チップ面積や電源あるいはパッケージの変更が
容易であり、不要輻射対策を立てるのに自由度が高く、
容易に不要輻射の低減を図ることが可能となる。
報から、電源電流情報を算出することなしに、回路情報
とパッケージ情報とから等価インピーダンス情報を算出
するようにし、容量対策補正を行っているため、高速か
つ容易に不要輻射解析を行うことが可能となる。また、
このように回路情報のみから早期に解析することができ
るため、チップ面積や電源あるいはパッケージの変更が
容易であり、不要輻射対策を立てるのに自由度が高く、
容易に不要輻射の低減を図ることが可能となる。
【０２１７】そして電源及びグランドの抵抗、容量、イ
ンダクタンスによるデカップリングの影響を、電源電流
情報なしに回路情報から推定することにより高速性と高
精度化を両立させ、シミュレーション上においてＬＳＩ
の不要輻射を現実的な時間で評価することを可能にす
る。さらには、ＥＭＩ発生個所の特定を支援することに
よる効率的なＥＭＩ対策をも可能にするものである。
ンダクタンスによるデカップリングの影響を、電源電流
情報なしに回路情報から推定することにより高速性と高
精度化を両立させ、シミュレーション上においてＬＳＩ
の不要輻射を現実的な時間で評価することを可能にす
る。さらには、ＥＭＩ発生個所の特定を支援することに
よる効率的なＥＭＩ対策をも可能にするものである。
【図１】本発明の第１の実施の形態における不要輻射解
析方法を実現するための構成を示すブロック図
析方法を実現するための構成を示すブロック図
【図２】本発明の第１の実施の形態における不要輻射解
析方法の説明図
析方法の説明図
【図３】本発明の第１の実施の形態における不要輻射解
析方法を示す図
析方法を示す図
【図４】本発明の第２の実施の形態における不要輻射解
析方法を示す図
析方法を示す図
【図５】本発明の第２の実施の形態における不要輻射解
析方法を示す図
析方法を示す図
【図６】本発明の第３の実施の形態における不要輻射解
析方法を示す図
析方法を示す図
【図７】本発明の第４の実施の形態における不要輻射解
析方法を示す図
析方法を示す図
【図８】本発明の第５の実施形態における周波数応答性
を示す図
を示す図
【図９】本発明の第６の実施形態を示す図
【図１０】本発明の第７の実施の形態における不要輻射
解析方法を示すフローチャート図
解析方法を示すフローチャート図
【図１１】本発明の第８の実施の形態における不要輻射
解析方法を示すフローチャート図
解析方法を示すフローチャート図
【図１２】本発明の第９の実施の形態における不要輻射
解析方法を示すフローチャート図
解析方法を示すフローチャート図
【図１３】本発明の第１０の実施の形態における不要輻
射解析方法を示すフローチャート図
射解析方法を示すフローチャート図
【図１４】本発明の第１１の実施の形態における不要輻
射解析方法を示すフローチャート図
射解析方法を示すフローチャート図
【図１５】本発明の第１１の実施の形態における不要輻
射解析装置を示す図
射解析装置を示す図
【図１６】本発明の第１２の実施の形態における不要輻
射解析装置を示す図
射解析装置を示す図
【図１７】本発明の第１３の実施の形態における不要輻
射解析装置を示す図
射解析装置を示す図
【図１８】本発明の第１の実施の形態における不要輻射
解析方法を示す説明図
解析方法を示す説明図
【図１９】本発明の第１５の実施の形態における不要輻
射解析装置を示す図
射解析装置を示す図
【図２０】本発明の第１６の実施の形態における不要輻
射解析装置を示す図
射解析装置を示す図
【図２１】本発明の第１７の実施の形態における不要輻
射解析装置を示す図
射解析装置を示す図
【図２２】本発明の第１８の実施の形態における不要輻
射解析装置を示す図
射解析装置を示す図
【図２３】本発明の第１９の実施の形態における不要輻
射解析方法を示す図
射解析方法を示す図
【図２４】本発明の第２０の実施の形態における不要輻
射解析方法を示す図
射解析方法を示す図
【図２５】本発明の第２１の実施の形態における不要輻
射解析方法を示す図
射解析方法を示す図
【図２６】本発明の第２２の実施の形態における不要輻
射解析方法を示す図
射解析方法を示す図
【図２７】本発明の第２３の実施の形態における不要輻
射解析方法を示す図
射解析方法を示す図
【図２８】本発明の第２４の実施の形態における不要輻
射解析方法の概念を示す図
射解析方法の概念を示す図
【図２９】本発明の第２４の実施の形態における不要輻
射解析方法を示す図
射解析方法を示す図
【図３０】従来例の不要輻射解析方法を示す図
【図３１】従来例の不要輻射解析方法を示す図
１１ 回路情報
１２ パッケージ情報解析制御入力部
１３ 等価インピーダンス推定手段
１４ 等価インピーダンス
１５ ＥＭＩノイズ解析手段
１６ 解析結果
１７ ＥＭＩノイズ最適化手段
１８ 最適化結果
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/82 Ｔ
(72)発明者 辻川 洋行
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 2G036 AA10 AA28 BB12 BB22 CA10
5B046 AA08 BA05 BA06 JA03
5F064 DD03 EE03 EE42 EE43 EE44
HH06 HH10
Claims (50)
- 【請求項１】ＬＳＩの不要輻射量を解析する方法であっ
て、 当該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパ
ッケージ情報とに基づいて等価インピーダンス情報を算
出推定する等価インピーダンス情報算出工程と、 前記等価インピーダンス情報に基づいて、不要輻射ノイ
ズを算出する不要輻射ノイズ算出工程とを含むことを特
徴とする不要輻射解析方法。 - 【請求項２】前記等価インピーダンス情報算出工程は、
前記回路情報から、チップ面積と、電源パッドの位置
と、電源情報とを抽出する第１の抽出工程と、前記パッ
ケージ情報からパッケージの種類を抽出する第２の抽出
工程とを含み、 前記第１および第２の抽出工程で得られた情報に基づい
て等価インピーダンス情報を算出推定するように構成さ
れていることを特徴とする請求項１に記載の不要輻射解
析方法。 - 【請求項３】前記回路情報は、フロアプラン情報を含む
ことを特徴とする請求項１または２のいずれかに記載の
不要輻射解析方法。 - 【請求項４】前記回路情報は、レイアウト情報を含むこ
とを特徴とする請求項１または２のいずれかに記載の不
要輻射解析方法。 - 【請求項５】前記回路情報は、ネットリスト情報を含む
ことを特徴とする請求項１乃至４のいずれかに記載の不
要輻射解析方法。 - 【請求項６】前記ネットリスト情報は、機能レベルの回
路情報を含むことを特徴とする請求項５に記載の不要輻
射解析方法。 - 【請求項７】前記ネットリスト情報は、ゲートレベルの
回路情報を含むことを特徴とする請求項５に記載の不要
輻射解析方法。 - 【請求項８】前記ネットリスト情報は、トランジスタレ
ベルの回路情報を含むことを特徴とする請求項５に記載
の不要輻射解析方法。 - 【請求項９】前記等価インピーダンス情報算出工程は、
回路情報から、メモリブロックを容量として推定し実行
されることを特徴とする請求項１に記載の不要輻射解析
方法。 - 【請求項１０】前記等価インピーダンス情報算出工程
は、活性化率を考慮して容量推定を行う工程を含むこと
を特徴とする請求項１に記載の不要輻射解析方法。 - 【請求項１１】前記等価インピーダンス情報算出工程
は、前記回路情報から抵抗値を推定する工程を含むこと
を特徴とする請求項１に記載の不要輻射解析方法。 - 【請求項１２】前記等価インピーダンス情報算出工程
は、前記回路情報から回路接続情報を抽出し、さらに、
能動素子をあらかじめ定めた抵抗に置換した回路接続情
報を作成し、等価抵抗を算出する工程を含むことを特徴
とする請求項１に記載の不要輻射解析方法。 - 【請求項１３】前記等価インピーダンス情報算出工程
は、前記回路情報からチップ面積に基づいて、抵抗値を
推定する工程を含むことを特徴とする請求項１に記載の
不要輻射解析方法。 - 【請求項１４】前記等価インピーダンス情報算出工程
は、ワイヤ長に対するインダクタンス情報をデータベー
ス化する工程と、前記回路情報および前記パッケージ情
報から、ワイヤ長を算出する工程と、前記ワイヤ長から
前記データベース化されたインダクタンス情報を抽出
し、インダクタンスを推定する工程とを含むことを特徴
とする請求項1に記載の不要輻射解析方法。 - 【請求項１５】前記等価インピーダンス情報算出工程で
得られた等価インピーダンスに基づいてＥＭＩノイズを
推定するノイズ推定工程とを含むことを特徴とする請求
項1乃至１４のいずれかに記載の不要輻射解析方法。 - 【請求項１６】前記ノイズ推定工程は、前記等価インピ
ーダンスと、前記回路情報とから前記ＬＳＩの周波数応
答性を算出する工程と、前記周波数応答性に基づいて、
前記ＬＳＩのＥＭＩノイズを推定する工程とを含むこと
を特徴とする請求項１５に記載の不要輻射解析方法。 - 【請求項１７】前記ノイズ推定工程は、クロック周波数
と推定消費電力とに基づいてオフセット値を算出する工
程と、前記オフセット値を前記周波数応答性に掛け合わ
せる工程とを含むことを特徴とする請求項１６に記載の
不要輻射解析方法。 - 【請求項１８】さらに、得られた前記等価インピーダン
スに基づいてEMIノイズを最適化すべく補正を行う補正
工程を含むことを特徴とする請求項１乃至１７のいずれ
かに記載の不要輻射解析方法。 - 【請求項１９】前記補正工程は、前記推定工程で推定さ
れたインダクタンスを補正すべく、電源端子位置、パッ
ケージ種類およびワイヤ長を補正する工程を含むことを
特徴とする請求項１８に記載の不要輻射解析方法。 - 【請求項２０】前記補正工程は、前記推定工程で推定さ
れた容量からタイミングに問題がない程度に信号配線容
量を補正する工程を含むことを特徴とする請求項１８に
記載の不要輻射解析方法。 - 【請求項２１】前記信号配線容量を補正する工程は、信
号配線幅、信号配線長、信号配線経路を補正する工程を
含むことを特徴とする請求項２０に記載の不要輻射解析
方法。 - 【請求項２２】前記補正工程は、電圧降下が問題のない
程度に電源配線レイアウトを補正する電源配線レイアウ
ト補正工程を含むことを特徴とする請求項１８に記載の
不要輻射解析方法。 - 【請求項２３】前記電源配線レイアウト補正工程は、電
源経路、電源配線幅、電源配線長を補正する工程を含む
ことを特徴とする請求項２２に記載の不要輻射解析方
法。 - 【請求項２４】前記補正工程は、デカップリング容量を
補正する工程を含むことを特徴とする請求項１８に記載
の不要輻射解析方法。 - 【請求項２５】前記補正工程は、電源および容量の接続
関係を補正する工程を含むことを特徴とする請求項１８
に記載の不要輻射解析方法。 - 【請求項２６】ＬＳＩの不要輻射量を解析する装置であ
って、 当該ＬＳＩチップの回路情報と、当該ＬＳＩチップのパ
ッケージ情報とに基づいて等価インピーダンス情報を算
出推定する等価インピーダンス情報算出手段と、 前記等価インピーダンス情報に基づいて、不要輻射ノイ
ズを算出する不要輻射ノイズ算出手段とを含むことを特
徴とする不要輻射解析装置。 - 【請求項２７】前記等価インピーダンス情報算出手段
は、前記回路情報から、チップ面積と、電源パッドの位
置と、電源情報とを抽出するとともに、前記パッケージ
情報からパッケージの種類を抽出するように構成されて
おり、 前記不要輻射ノイズ算出手段は、前記抽出された情報に
基づいて等価インピーダンス情報を算出推定する推定手
段を含む事を特徴とする請求項２６に記載の不要輻射解
析装置。 - 【請求項２８】前記回路情報は、フロアプラン情報を含
むことを特徴とする請求項２６または２７のいずれかに
記載の不要輻射解析装置。 - 【請求項２９】前記回路情報は、レイアウト情報を含む
ことを特徴とする請求項２６または２７のいずれかに記
載の不要輻射解析装置。 - 【請求項３０】前記回路情報は、ネットリスト情報を含
むことを特徴とする請求項２６乃至２９のいずれかに記
載の不要輻射解析装置。 - 【請求項３１】前記ネットリスト情報は、機能レベルの
回路情報を含むことを特徴とする請求項３０に記載の不
要輻射解析装置。 - 【請求項３２】前記ネットリスト情報は、ゲートレベル
の回路情報を含むことを特徴とする請求項３０に記載の
不要輻射解析装置。 - 【請求項３３】前記ネットリスト情報は、トランジスタ
レベルの回路情報を含むことを特徴とする請求項３０に
記載の不要輻射解析装置。 - 【請求項３４】前記等価インピーダンス情報算出手段
は、回路情報からメモリブロックを容量として推定し実
行されるように構成されていることを特徴とする請求項
２６に記載の不要輻射解析装置。 - 【請求項３５】前記等価インピーダンス情報算手段は、
活性化率を考慮して容量推定を行う推定手段を含むこと
を特徴とする請求項２６に記載の不要輻射解析装置。 - 【請求項３６】前記等価インピーダンス情報算出手段
は、前記回路情報から抵抗値を推定する手段を含むこと
を特徴とする請求項２６に記載の不要輻射解析装置。 - 【請求項３７】前記等価インピーダンス情報算出手段
は、前記回路情報から回路接続情報を抽出し、さらに、
能動素子をあらかじめ定めた抵抗に置換した回路接続情
報を作成し、等価抵抗を算出する等価抵抗算出手段を含
むことを特徴とする請求項２６に記載の不要輻射解析装
置。 - 【請求項３８】前記等価インピーダンス情報算出手段
は、前記回路情報からチップ面積に基いて、抵抗値を推
定する抵抗値推定手段を含むことを特徴とする請求項２
６に記載の不要輻射解析装置。 - 【請求項３９】前記等価インピーダンス情報算出手段
は、ワイヤ長に対するインダクタンス情報をデータベー
ス化する手段と、前記回路情報および前記パッケージ情
報から、ワイヤ長を算出するワイヤ長算出手段と、前記
ワイヤ長から前記データベース化されたインダクタンス
情報を抽出し、インダクタンスを推定する抽出手段とを
含むことを特徴とする請求項２６に記載の不要輻射解析
装置。 - 【請求項４０】前記等価インピーダンス情報算出手段で
得られた等価インピーダンスに基いてＥＭＩノイズを推
定するノイズ推定手段を含むことを特徴とする請求項２
６乃至３９のいずれかに記載の不要輻射解析装置。 - 【請求項４１】前記ノイズ推定手段は、前記等価インピ
ーダンスと、前記回路情報とから前記ＬＳＩの周波数応
答性を算出する手段と、前記周波数応答性に基いて、前
記ＬＳＩのＥＭＩノイズを推定する推定手段とを含むこ
とを特徴とする請求項４０に記載の不要輻射解析装置。 - 【請求項４２】前記ノイズ推定手段は、クロック周波数
と推定消費電力とに基いてオフセット値を算出する手段
と、前記オフセット値を前記等価インピーダンスに掛け
合わせる手段とを含むことを特徴とする請求項４１に記
載の不要輻射解析装置。 - 【請求項４３】さらに、得られた前記等価インピーダン
スに基いてＥＭＩノイズを最適化すべく補正を行う補正
手段を含むことを特徴とする請求項２６乃至４２のいず
れかに記載の不要輻射解析装置。 - 【請求項４４】前記補正手段は、前記推定手段で推定さ
れたインダクタンスを補正すべく、電源端子位置、パッ
ケージ種類およびワイヤ長を補正する補正手段を含むこ
とを特徴とする請求項４３に記載の不要輻射解析装置。 - 【請求項４５】前記補正手段は、前記推定手段で推定さ
れた容量からタイミングに問題がない程度に信号配線容
量を補正する容量補正手段を含むことを特徴とする請求
項４３に記載の不要輻射解析装置。 - 【請求項４６】前記信号配線容量を補正する補正手段
は、信号配線幅、信号配線長、信号配線経路を補正する
補正手段を含むことを特徴とする請求項４２に記載の不
要輻射解析装置。 - 【請求項４７】前記補正手段は、電圧降下が問題のない
程度に電源配線レイアウトを補正する電源配線レイアウ
ト補正手段を含むことを特徴とする請求項４３に記載の
不要輻射解析装置。 - 【請求項４８】前記電源配線レイアウト補正手段は、電
源経路、電源配線幅、電源配線長を補正する補正手段を
含むことを特徴とする請求項４７に記載の不要輻射解析
装置。 - 【請求項４９】前記補正手段は、デカップリング容量を
補正する容量補正手段を含むことを特徴とする請求項４
３に記載の不要輻射解析装置。 - 【請求項５０】前記補正手段は、電源および容量の接続
関係を補正する接続関係補正手段を含むことを特徴とす
る請求項４３に記載の不要輻射解析装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001213970A JP3894535B2 (ja) | 2001-07-13 | 2001-07-13 | 不要輻射解析方法および不要輻射解析装置 |
| US10/193,734 US6754598B2 (en) | 2001-07-13 | 2002-07-12 | Electromagnetic interference analysis method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001213970A JP3894535B2 (ja) | 2001-07-13 | 2001-07-13 | 不要輻射解析方法および不要輻射解析装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003030273A true JP2003030273A (ja) | 2003-01-31 |
| JP3894535B2 JP3894535B2 (ja) | 2007-03-22 |
Family
ID=19048866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001213970A Expired - Fee Related JP3894535B2 (ja) | 2001-07-13 | 2001-07-13 | 不要輻射解析方法および不要輻射解析装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6754598B2 (ja) |
| JP (1) | JP3894535B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7120551B2 (en) | 2004-02-09 | 2006-10-10 | Matsushita Electric Industrial Co., Ltd. | Method for estimating EMI in a semiconductor device |
| JP2006350397A (ja) * | 2005-06-13 | 2006-12-28 | Nec Electronics Corp | 高周波ノイズ解析装置、高周波ノイズ解析方法及び高周波ノイズ解析プログラム |
| US7278124B2 (en) | 2004-01-06 | 2007-10-02 | Matsushita Electric Industrial Co., Ltd. | Design method for semiconductor integrated circuit suppressing power supply noise |
| US7480875B2 (en) | 2004-12-28 | 2009-01-20 | Panasonic Corporation | Method of designing a semiconductor integrated circuit |
| JP2009116410A (ja) * | 2007-11-01 | 2009-05-28 | Fujitsu Microelectronics Ltd | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 |
| JP2012516911A (ja) * | 2009-02-03 | 2012-07-26 | キャボット マイクロエレクトロニクス コーポレイション | ニッケル−リンメモリーディスク用の研磨組成物 |
| CN113219286A (zh) * | 2021-05-19 | 2021-08-06 | 国网电力科学研究院有限公司 | 电力智能设备的多级电磁骚扰测量系统、方法、设备及存储介质 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3821612B2 (ja) * | 1999-07-09 | 2006-09-13 | 松下電器産業株式会社 | 不要輻射解析方法 |
| US7222033B1 (en) | 2003-08-18 | 2007-05-22 | Steven Lynn Newson | Electromagnetic emissions and susceptibility calculating method and apparatus |
| JP4065229B2 (ja) * | 2003-11-26 | 2008-03-19 | 松下電器産業株式会社 | 半導体集積回路の電源ノイズ解析方法 |
| US7134103B2 (en) * | 2003-12-17 | 2006-11-07 | International Business Machines Corporation | Method, system, and product for verifying voltage drop across an entire integrated circuit package |
| US20050249479A1 (en) * | 2004-05-04 | 2005-11-10 | Frank Mark D | System and method for determining signal coupling coefficients for vias |
| US7137088B2 (en) * | 2004-05-04 | 2006-11-14 | Hewlett-Packard Development Company, L.P. | System and method for determining signal coupling coefficients for lines |
| US20050251769A1 (en) * | 2004-05-04 | 2005-11-10 | Frank Mark D | System and method for determining signal coupling in a circuit design |
| JP2006100718A (ja) * | 2004-09-30 | 2006-04-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 |
| US7403749B2 (en) * | 2005-07-11 | 2008-07-22 | National Semiconductor Corporation | Method and system for integrated circuit RF immunity enhancement |
| CN101394453B (zh) * | 2007-09-19 | 2011-06-22 | 华为技术有限公司 | 电源噪声模型建立方法及其装置 |
| US7969164B2 (en) * | 2008-03-31 | 2011-06-28 | Freescale Semiconductor, Inc. | Method and apparatus for mini module EMI shielding evaluation |
| US8341579B2 (en) * | 2008-10-27 | 2012-12-25 | Nec Corporation | Method, apparatus, and system for analyzing operation of semiconductor integrated circuits |
| JP2010157901A (ja) * | 2008-12-26 | 2010-07-15 | Sony Corp | 信号処理装置、信号処理方法およびプログラム |
| JP5143052B2 (ja) * | 2009-02-24 | 2013-02-13 | 株式会社日立製作所 | ノイズ解析設計方法およびノイズ解析設計装置 |
| WO2015133052A1 (ja) * | 2014-03-03 | 2015-09-11 | 日本電気株式会社 | 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体 |
| US10768211B2 (en) * | 2017-08-25 | 2020-09-08 | Oracle International Corporation | System and method for current sense resistor compensation |
| DE102019202978A1 (de) * | 2019-01-18 | 2020-07-23 | Volkswagen Aktiengesellschaft | Verfahren und Anordnung zur Ermittlung der elektromagnetischen Verträglichkeit (EMV) eines technischen Systems |
| CN112180179B (zh) * | 2020-10-10 | 2022-10-28 | 中车青岛四方机车车辆股份有限公司 | 一种电磁兼容分析方法及装置 |
| CN115510784B (zh) * | 2022-11-04 | 2023-02-28 | 摩尔线程智能科技(北京)有限责任公司 | 芯片的电磁干扰分析方法及其装置、电子设备 |
| CN117674768B (zh) * | 2023-12-08 | 2024-05-31 | 中国航空工业集团公司沈阳飞机设计研究所 | 一种基于黑箱模型的系统级传导干扰滤波电路设计方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5337261A (en) * | 1992-04-02 | 1994-08-09 | Electronic Development, Inc. | Designing and evaluating filters for suppressing undesired signals |
| US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
| US6150895A (en) * | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
| US6125044A (en) * | 1999-03-23 | 2000-09-26 | Hewlett-Packard Company | Suppressing EMI with PCB mounted ferrite attenuator |
-
2001
- 2001-07-13 JP JP2001213970A patent/JP3894535B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-12 US US10/193,734 patent/US6754598B2/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7278124B2 (en) | 2004-01-06 | 2007-10-02 | Matsushita Electric Industrial Co., Ltd. | Design method for semiconductor integrated circuit suppressing power supply noise |
| US7120551B2 (en) | 2004-02-09 | 2006-10-10 | Matsushita Electric Industrial Co., Ltd. | Method for estimating EMI in a semiconductor device |
| US7480875B2 (en) | 2004-12-28 | 2009-01-20 | Panasonic Corporation | Method of designing a semiconductor integrated circuit |
| JP2006350397A (ja) * | 2005-06-13 | 2006-12-28 | Nec Electronics Corp | 高周波ノイズ解析装置、高周波ノイズ解析方法及び高周波ノイズ解析プログラム |
| JP4530222B2 (ja) * | 2005-06-13 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 高周波ノイズ解析装置、高周波ノイズ解析方法及び高周波ノイズ解析プログラム |
| JP2009116410A (ja) * | 2007-11-01 | 2009-05-28 | Fujitsu Microelectronics Ltd | 電気特性見積プログラム、電気特性見積装置および電気特性見積方法 |
| JP2012516911A (ja) * | 2009-02-03 | 2012-07-26 | キャボット マイクロエレクトロニクス コーポレイション | ニッケル−リンメモリーディスク用の研磨組成物 |
| CN113219286A (zh) * | 2021-05-19 | 2021-08-06 | 国网电力科学研究院有限公司 | 电力智能设备的多级电磁骚扰测量系统、方法、设备及存储介质 |
| CN113219286B (zh) * | 2021-05-19 | 2024-01-30 | 国网电力科学研究院有限公司 | 电力智能设备的多级电磁骚扰测量系统、方法、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030057966A1 (en) | 2003-03-27 |
| US6754598B2 (en) | 2004-06-22 |
| JP3894535B2 (ja) | 2007-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3894535B2 (ja) | 不要輻射解析方法および不要輻射解析装置 | |
| US6499131B1 (en) | Method for verification of crosstalk noise in a CMOS design | |
| US6378109B1 (en) | Method of simulation for gate oxide integrity check on an entire IC | |
| JP4001449B2 (ja) | 不要輻射解析方法 | |
| US8225248B2 (en) | Timing, noise, and power analysis of integrated circuits | |
| KR100510035B1 (ko) | 핫캐리어열화추정방법 | |
| US6493853B1 (en) | Cell-based noise characterization and evaluation | |
| US6363516B1 (en) | Method for hierarchical parasitic extraction of a CMOS design | |
| US6941258B2 (en) | Method, apparatus and computer program product for determination of noise in mixed signal systems | |
| US8117576B2 (en) | Method for using an equivalence checker to reduce verification effort in a system having analog blocks | |
| US6278964B1 (en) | Hot carrier effect simulation for integrated circuits | |
| US8037433B2 (en) | System and methodology for determining layout-dependent effects in ULSI simulation | |
| US8954917B1 (en) | Method and system for performing fast electrical analysis and simulation of an electronic design for power gates | |
| US7480879B2 (en) | Substrate noise tool | |
| US7900172B2 (en) | Method and apparatus for analyzing power consumption | |
| CN101796520A (zh) | 用于序向单元的贴近布局的方法和设备 | |
| JP2002231813A (ja) | 半導体集積回路における電源電流波形の解析方法及び解析装置 | |
| US7039572B1 (en) | Method of analyzing electromagnetic interference | |
| US8595677B1 (en) | Method and system for performing voltage-based fast electrical analysis and simulation of an electronic design | |
| US20020075018A1 (en) | Method and apparatus for analyzing electromagnetic interference | |
| KR100398850B1 (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
| US20110099531A1 (en) | Statistical delay and noise calculation considering cell and interconnect variations | |
| US6567960B2 (en) | System for improving circuit simulations by utilizing a simplified circuit model based on effective capacitance and inductance values | |
| US5903471A (en) | Method for optimizing element sizes in a semiconductor device | |
| Badaroglu et al. | SWAN: High-level simulation methodology for digital substrate noise generation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040405 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20051213 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |