CN106688090A - 控制电路和控制方法 - Google Patents

控制电路和控制方法 Download PDF

Info

Publication number
CN106688090A
CN106688090A CN201580048632.8A CN201580048632A CN106688090A CN 106688090 A CN106688090 A CN 106688090A CN 201580048632 A CN201580048632 A CN 201580048632A CN 106688090 A CN106688090 A CN 106688090A
Authority
CN
China
Prior art keywords
time
value
resistance
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580048632.8A
Other languages
English (en)
Inventor
小林卓史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN106688090A publication Critical patent/CN106688090A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/16—Resistor networks not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明解决了硬件工程师调节电阻值以使得输入至LSI主体的信号的上升时间落入规定范围内需要许多工时的问题。为了解决该问题，本发明提供一种控制电路，其具备：导线，用于将所输入的电子信号传输至集成电路；电阻电路，其具有可变的电阻值，并且连接至导线且接地；测量部件，用于测量经由导线所传输的电子信号的上升时间，即电子信号的电压值从预定的第一电压值达到比预定的第一电压值高的预定的第二电压值所花费的时间量；以及控制部件，用于在测量部件所测量出的时间比预定的时间范围的最小时间短的情况下将电阻电路的电阻值改变成小特定量的值，以及在测量部件所测量出的时间比预定的时间范围的最大时间长的情况下将电阻电路的电阻值改变成大特定量的值。控制部件在电阻值改变了预定次数时输出预定的信号。

Description

控制电路和控制方法
技术领域
本发明涉及一种控制电路和控制方法，并且特别涉及用于调节电阻值的控制电路和控制方法。
背景技术
通常，输入至LSI(大规模集成电路)的高频信号必须具有在由LSI制造商规定的时间范围(例如，100～500ns)内的上升时间和下降时间。原因在于LSI很可能进行误操作。该高频信号是波长比将用于生成高频信号的信号源连接至LSI的布线的长度短的信号。
通过使用LSI来实施基板设计的硬件工程师在LSI的预备阶段设置戴维南(Thevenin)终端电路或下拉电阻并调节其电阻值，以使得上升时间和下降时间在规定的时间范围内的高频信号可以输入至LSI。在该情况下，硬件工程师通过例如示波器来确认输入至LSI的高频信号的波形，并且如果上升时间和下降时间不在规定的时间范围内，则硬件工程师重复以下操作：改变电阻值和确认这些值是否落入规定的时间范围内。存在以下问题：由于硬件工程师针对安装在电子基板上的全部LSI手动地执行电阻值的调节，因此需要许多开发工时。
以下的专利文献1论述了与上述问题有关的技术。
专利文献1的控制电路设置有判断部件和控制部件。该判断部件判断输入信号是过冲(overshoot)还是下冲(undershoot)。换句话说，该判断部件判断输入信号的振幅是否超过第一阈值(电压值)(过冲)还是在第二阈值(电压值)以下(下冲)。在输入信号过冲或下冲的情况下，控制部件将存储器内的终端电阻的电阻值切换成更大的值并减小输入信号的振幅。专利文献1的控制电路可以减少输入信号的过冲或下冲。
如在上述结构和操作中，由于专利文献1的控制电路自动获得用于减少过冲或下冲的电阻值，因此硬件工程师可以省去用以调节电阻值的开发工时。
专利文献2描述了逐渐接通多个电阻元件以避免由于这些元件的接通所产生的剧烈电流变化。专利文献3描述了响应于温度变化而接通晶体管以保持输出信号的波形恒定的电路。
现有技术文献
日本特开JP2011-81733
日本特开JP2009-152865
日本特开JP2008-182516
发明内容
发明要解决的问题
然而，仍然存在以下问题：硬件工程师需要花费许多开发工时来调节电阻值，以使得输入至LSI的高频信号(以下称为输入信号)的上升时间和下降时间可以在规定范围内。
原因在于：尽管专利文献1的控制电路调节电阻值，以使得可以减少过冲等，但是其既没有执行使输入信号的上升时间和下降时间落入规定范围内的调节，也没有向硬件工程师通知这些时间是否落入规定范围内。因此，即使硬件工程师使用了专利文献1的控制电路，其也无法预期输入信号的上升时间和下降时间落入规定范围内，甚至在发生这些时间落入规定范围内的情况下，硬件工程师也无法判别出这些时间是否为偶然落入规定范围内。结果，硬件工程师仍然需要针对安装在电子基板上的全部LSI手动调节电阻值，因此针对该调节花费许多开发工时。
另外，尽管在专利文献2和3中的电路逐渐接通电阻元件和响应于温度变化而接通晶体管，但是这些电路没有执行对使输入至LSI的输入信号的上升时间等落入规定范围内的调节的控制。结果，即使硬件工程师使用了专利文献2和3的控制电路，其也无法预期输入信号的上升时间等落入规定范围内，甚至在发生这些时间落入规定范围内的情况下，硬件工程师也无法判别出这些时间是否为偶然落入规定范围内。硬件工程师需要针对在电子基板上的全部LSI手动调节电阻值，因此针对该调节花费许多开发工时。
本发明旨在提供用于解决上述问题的控制电路和控制方法。
用于解决问题的方案
为了实现上述目的，本发明的控制电路包括：导线，用于将所输入的电子信号传输至所连接的集成电路；电阻电路，其连接至所述导线且接地，其中，所述电阻电路的电阻值是可变的；测量部件，用于测量上升时间和下降时间这两者或其中之一，其中，所述上升时间是所述电阻电路和所述集成电路之间的所述导线所传输的电子信号的电压值从预定的第一电压值上升至比所述第一电压值大的预定的第二电压值所花费的时间，以及所述下降时间是所述电子信号的电压值从预定的第三电压值下降至比所述第三电压值小的预定的第四电压值所花费的时间；以及控制部件，用于在所述测量部件所测量出的所述上升时间和所述下降时间至少之一比预定的时间范围的最小时间短的情况下，将所述电阻电路的电阻值改变成小特定量的值，以及在所述测量部件所测量出的所述上升时间和所述下降时间至少之一比所述预定的时间范围的最大时间长的情况下，将所述电阻电路的电阻值改变成大特定量的值，其中，所述控制部件响应于将所述电阻值改变了预定次数而输出预定的信号。
为了实现上述目的，本发明的控制方法包括：测量上升时间和下降时间这两者或其中之一，其中，所述上升时间是集成电路和电阻电路之间的导线所传输的电子信号的电压值从预定的第一电压值上升至比所述第一电压值大的预定的第二电压值所花费的时间，以及所述下降时间是所述电子信号的电压值从预定的第三电压值下降至比所述第三电压值小的预定的第四电压值所花费的时间，并且，所述电阻电路连接至与所述集成电路连接的所述导线且接地，所述电阻电路的电阻值是可变电阻值；在所测量出的所述上升时间和所述下降时间至少之一比预定的时间范围的最小时间短的情况下，将所述电阻电路的电阻值改变成小特定量的值，并且在所测量出的所述上升时间和所述下降时间至少之一比所述预定的时间范围的最大时间长的情况下，将所述电阻电路的电阻值改变成大特定量的值；以及响应于将所述电阻值改变了预定次数而输出预定的信号。
发明的效果
根据本发明，硬件工程师可以减少用以调节电阻值的工作，以使得输入至LSI的高频信号的上升时间和下降时间可以在规定范围内，由此减少针对该调节的开发工时。
附图说明
图1是示出包括本发明的第一示例实施例的控制电路的LSI的结构示例的图。
图2是用于说明本发明的第一示例实施例的控制电路中所提供的下拉电阻电路的功能的图。
图3是用于说明本发明的第一示例实施例中的控制电路所控制的上升时间和下降时间的图。
图4是用于说明本发明的第一示例实施例的控制电路中所使用的反射系数的图。
图5A是示出本发明的第一示例实施例中的控制电路的操作的图。
图5B是示出本发明的第一示例实施例中的控制电路的操作(图5A中的操作之后的操作)的图。
图6是示出本发明的第二示例实施例中的控制电路的结构示例的图。
具体实施方式
接着，将参考附图来详细说明本发明的示例实施例。
第一示例实施例
概要
本示例实施例的控制电路包括在LSI(大规模集成电路)中，并且设置了具有可变电阻值的下拉电阻电路。下拉电阻电路连接至将输入高频信号传输至LSI主体所经由的导线，并该电路接地。本示例实施例的控制电路改变下拉电阻电路的电阻值，以使得输入至LSI主体的信号的上升时间和下降时间可以在规定范围内。在即使下拉电阻电路的电阻值被改变了预定次数之后、上升时间和下降时间也没有落入规定范围内的情况下，本示例实施例的控制电路将ALM(警报)信号输出至LSI的外部。
在包括本示例实施例的控制电路的LSI安装在电子基板上的情况下，硬件工程师仅需要调节输出了ALM信号的LSI的电阻值。硬件工程师不必针对安装在电子基板上的全部LSI调节电阻值，由此可以减少针对该调节的开发工时。
现在，将说明包括改变下拉电阻电路的电阻值的具体方法的、包括本示例实施例的控制电路的LSI的结构、功能和操作。
结构的说明
首先，将说明包括本发明的第一示例实施例中的控制电路的LSI的结构和功能。图1是示出包括本发明的第一示例实施例中的控制电路的LSI的结构示例的图。
(1)包括本发明的第一示例实施例中的控制电路的LSI的结构
如图1所示，包括本示例实施例的控制电路的LSI(以下称为“本示例实施例的LSI”)设置有信号接收端子10、下拉电阻电路11、电压检测电路12、控制单元13、ALM端子14和LSI主体15。本示例实施例的控制电路包括除了LSI主体15以外的电路(即，信号接收端子10、下拉电阻电路11、电压检测电路12、控制单元13和ALM端子14)。
信号接收端子10通过导线而连接至LSI主体15。该导线还连接至下拉电阻电路11和电压检测电路12。电压检测电路12连接至控制单元13。控制单元13连接至ALM端子14和下拉电阻电路11。下拉电阻电路11接地。
信号接收端子10布线并连接至用于生成高频信号的IC(集成电路)16。该高频信号是具有非常短的波长(精确地，比将IC 16连接至信号接收端子10的布线的长度短的波长)的信号。IC 16可以是振荡器。
(2)本示例实施例的控制电路中所包括的下拉电阻电路11的结构
下拉电阻电路11设置有多个电阻100_1～100_n(n是安装在下拉电阻电路11上的电阻的数量)和FET(场效应晶体管)101_1～101_(n-1)。此外，下拉电阻电路11设置有FET102_1～102_(n-1)和FET 103_1～103_(n-1)。
如图1所示，在电阻100_1～100_n中，彼此邻接的电阻100_k和100_k+1经由FET101_k、FET 102_k和FET 103_k连接(k是1～(n-1)之间的任意整数)而连接。
控制单元13连接至全部FET(以下称为“FET 101_1～103_(n-1)”)。在图1中，尽管同一根布线被描述为仿佛其将控制单元13连接至各FET一样，但是实际上不同的布线可以连接它们。
(3)控制电路中的各单元的功能
(3-1)信号接收端子10的功能
信号接收端子10是一般的输入端子。信号接收端子10从IC 16接收作为高频信号的电子信号。信号接收端子10在接收到该电子信号的情况下将所接收到的电子信号输出至下拉电阻电路11、电压检测电路12和LSI主体15。
(3-2)下拉电阻电路11的功能
图2是用于说明本发明的第一示例实施例的控制电路中所包括的下拉电阻电路11的功能的图。
FET 101_1～103_(n-1)各自是一般的FET，并通过控制单元13将特定量的电压施加至FET的栅极来执行切换操作。具体地，在通过控制单元13将该电压施加至FET 101_1～103_(n-1)各自的栅极的情况下，FET 101_1～103_(n-1)各自将其源极和漏极连接。向图1的FET 101_1分配的附图标记“G”、“S”和“G”表示栅极、源极和漏极。在FET 101_1～103_(n-1)各自在控制单元13没有将该电压施加至其栅极的情况下打开其源极和漏极之间的电连接。
FET 102_k(k是1～(n-1)之间的任意整数)在控制单元13将电压施加至其栅极以将其源极和漏极连接的情况下，将电阻100_k和电阻100_(k+1)串联连接。例如，如图2的下部图所示，FET 102_1在控制单元13将电压施加至其栅极以将其源极和漏极连接的情况下，将电阻100_1和电阻100_2串联连接。FET102_1～FET 102_(n-1)是串联连接用的FET。
同样地，FET 101_k和103_k(k是1～(n-1)之间的任意整数)在控制单元13将电压施加至其栅极以将其源极和漏极连接的情况下，将电阻100_k和电阻100_(k+1)并联连接。例如，如图2的上部图所示，FET 101_1和FET 103_1在控制单元13将电压施加至其栅极以将其源极和漏极连接的情况下，将电阻100_1和电阻100_2并联连接。FET 101_1～101_(n-1)以及FET 103_1～103_(n-1)是并联连接用的FET。
如上所述，下拉电阻电路11由于控制单元13将电压施加至FET101_1～103_(n-1)各自而将电阻100_1～100_n串联连接或并联连接。下拉电阻电路11将正处于并联连接状态的电阻100_k和电阻100_k+1以串联方式重新连接，由此与并联连接相比，将其自身的电阻值(合成电阻值)增大了特定量。下拉电阻电路11将正处于串联连接状态的电阻100_k和电阻100_k+1(k是1～(n-1)之间的任意整数)以并联方式重新连接，由此与串联连接相比，将其自身的电阻值(合成电阻值)减小了特定量。下拉电阻电路11具有由于控制单元13将电压施加至FET 101_1～103_(n-1)各自而将电阻100_1～100_n以串联方式或并联方式重新连接的功能，由此改变电路自身的电阻值(合成电阻值)。
(3-3)电压检测电路12的功能
电压检测电路12在达到预定定时时，检测输入电子信号的电压值，并将所检测到的电压值作为电子信号输出至控制单元13。
上述预定定时是具有恒定间隔的定时，并且由LSI制造商设置至电压检测电路12。由于电子信号是高频信号，因此LSI制造商将比高频信号的一个周期短的时间间隔(例如，每隔数百μs)作为预定定时设置至电压检测电路12。电压检测电路12可以设置一般的电压计或比较电路，由此检测所输入的电子信号的电压值。
(3-4)关于LSI主体15
LSI主体15是输入电子信号(高频信号)的一般的集成电路。
对于LSI主体15，在本示例实施例中，通过LSI控制商将所输入的电子信号的上升时间和下降时间规定如下。
·上升时间＝所输入的电子信号的电压从VIL上升至VIH所花费的时间。
·下降时间＝所输入的电子信号的电压从VIH下降至VIL所花费的时间。
VIL＝LSI主体15的工作电压值×恒定百分比A(例如20％)
VIH＝LSI主体15的工作电压值×恒定百分比B(例如80％)
该工作电压值是LSI主体15进行工作所需的电压值，并且例如是3.3V。上述百分比A是比百分比B小的值。
上述的上升时间例如可以是如图3所示电压值从VIL(0.66V)上升至VIH(2.64V)所花费的时间。上述的下降时间可以是如图3所示电压值从VIH(2.64V)下降至VIL(0.66V)所花费的时间。图3是用于说明本发明的第一示例实施例中的控制电路所规定的上升时间和下降时间的图。LSI制造商可以将所规定的VIL、VIH和上升时间等的各值汇集到LSI主体15的数据表格中。
此外，对于LSI主体15，LSI制造商规定上述的上升时间的范围(具体地，上升时间的最小时间MIN_A和上升时间的最大时间MAX_A)。同样地，对于LSI主体15，LSI制造商规定上述的下降时间的范围(具体地，下降时间的最大时间MAX_B和下降时间的最小时间MIN_A)。最大时间MAX_A和最小时间MIN_A分别是上升时间的最长时间和最短时间。最大时间MAX_B和最小时间MIN_B分别是下降时间的最长时间和最短时间。LSI制造商可以将最大时间MAX_A、最小时间MIN_A、最大时间MAX_B和最小时间MIN_B汇集到LSI主体15的数据表格中。
(3-5)控制单元13的功能
(3-5-1)预设至控制单元13的值
在本示例实施例中，由LSI制造商将上述的VIL和VIH预设至控制单元13。
此外，在本实施例中，由LSI制造商将上升时间的范围(最大时间MAX_A、最小时间MIN_A)和下降时间的范围(最大时间MAX_B和最小时间MIN_B)预设至控制单元13。
(3-5-2)上升时间和下降时间的测量功能
控制单元13基于从电压检测电路12输入的(电子信号的)电压值，来测量输入至LSI的电子信号的上升时间和下降时间。
具体地，在从电压检测电路12输入的(电子信号的)电压值变成VIL以上时，控制单元13启动内置于控制单元13中的计时功能(以下称为“计时器”)，以开始时间测量。计时器可以是具有微微秒精度的高精度计时器HPET(高精度事件计时器)。在从电压检测电路12输入的(电子信号的)电压值变成VIH以上时，控制单元13停止计时器。在该步骤中计时器所测量的时间是上升时间。控制单元13可以测量该上升时间。
在从电压检测电路12输入的(电子信号的)电压值变成VIH以下时，控制单元13启动计时器，以开始时间测量。在从电压检测电路12输入的信号的电压值变成VIL以下时，控制单元13停止计时器。在该步骤中计时器所测量的时间是下降时间。控制单元13可以测量该下降时间。
(3-5-3)判断上升时间和下降时间是否在规定的时间范围内的功能
控制单元13判断所测量的上升时间和下降时间是否在规定的时间范围内。具体地，控制单元13判断所测量的上升时间是否为上述的最小时间MIN_A和最大时间MAX_A之间的时间。同样地，控制单元13判断所测量的下降时间是否为上述的最小时间MIN_B和最大时间MAX_B之间的时间。
在控制单元13判断为上升时间不是上述的最小时间MIN_A和最大时间MAX_A之间的时间的情况下，其判断上升时间是比最大时间MAX_A长还是比最小时间MIN_A短。同样地，在控制单元13判断为下降时间不是最小时间MIN_B和最大时间MAX_B之间的时间的情况下，其判断下降时间是比最大时间MAX_B长还是比最小时间MIN_B短。
(3-5-4)电阻值的调节功能
在上升时间比最大时间MAX_A长的情况下，控制单元13执行增大下拉电阻电路11的电阻值以缩短上升时间的控制。同样地，在下降时间比最大时间MAX_B长的情况下，控制单元13执行增大下拉电阻电路11的电阻值以缩短下降时间的控制。以下将在“(3-7)关于上升时间和下降时间”中说明增大下拉电阻电路的电阻值导致上升时间和下降时间的缩短的原因。
增大上述的下拉电阻电路11的电阻值的控制是通过控制单元13将特定量的电压施加至串联连接用的FET 102_1的栅极来实现的。在这种情况下，控制单元13没有将电压施加至并联连接用的FET 101_1和FET 103_1的栅极。在控制单元13已经处于将电压施加至FET 102_1的栅极的情况下，其将电压施加至串联连接用的其它FET 102_y(y是2～n中的任意数)的栅极。在这种情况下，控制单元13没有将电压施加至并联连接用的FET 101_y和FET103_y的栅极。
此外，在上升时间比最小时间MIN_A短的情况下，控制单元13执行减小下拉电阻电路11的电阻值的控制，延长上升时间。同样地，在下降时间比最小时间MIN_B短的情况下，控制单元13执行减小下拉电阻电路11的电阻值的控制以延长下降时间。以下将在“(3-7)关于上升时间和下降时间”中说明减小下拉电阻电路的电阻值导致上升时间和下降时间的延长的原因。
减小上述的下拉电阻电路11的电阻值的控制是通过控制单元13将特定量的电压施加至并联连接用的FET 101_1和FET_103_1的栅极来实现的。在这种情况下，控制单元13没有将电压施加至串联连接用的FET 102_1的栅极。在控制单元13已经处于将特定量的电压施加至FET 101_1和FET 103_1的情况下，其将该电压施加至并联连接用的其它FET 101_y和103_y(y是2～n中的任意数)的栅极。在这种情况下，控制单元13没有将电压施加至串联连接用的FET 102_y的栅极。
(3-5-5)调节次数的计数功能
控制单元13在执行了增大或减小下拉电阻电路11的电阻值的控制(即，电阻值的调节)之后将内置于控制单元13中的计数器的值递增1。该计数器是用于对下拉电阻电路的电阻值的调节次数进行计数的计数器，并且次数的默认值是0。
控制单元13判断计数值、即下拉电阻电路11的电阻值的调节次数是否达到预定最大尝试次数。在本示例实施例中，该预定最大尝试次数是由LSI制造商预设至控制单元13的值。
在计数值(电阻值的调节次数)是预定最大尝试次数的情况下，控制单元13将警报电子信号(以下称为“ALM信号”)输出至ALM端子14。这是为了向通过使用本示例实施例的LSI来实施硬件设计的硬件工程师通知：即使在对电阻值进行重复调节之后，输入信号的上升时间和下降时间也无法落入规定范围内。
在计数值(电阻值的改变次数)不是预定最大尝试次数的情况下，控制单元13执行上述功能(3-5-2)～(3-5-4)。在上升时间变成最小时间MIN_A和最大时间MAX_A之间的时间并且下降时间变成最小时间MIN_B和最大时间MAX_B之间的时间的情况下，控制单元13停止该处理。
控制单元13可以是通过使用电子电路、诸如RAM(随机存取存储器)等的存储器和一般的微型计算机来实现的。
(3-6)ALM端子14的功能
ALM端子14是用于将从控制单元13输入的ALM信号输出至本示例实施例的LSI的外部的一般输出端子。
可以将红色LED(发光二极管)连接至ALM端子14。在这种情况下，当输入了ALM信号时，ALM端子14向LED输出电流。在正从ALM端子14供给电流的情况下，红色LED持续发射出红色光，以向通过使用LSI来实施设计的硬件工程师通知电阻值调节失败。
(3-7)关于上升时间和下降时间
(3-7-1)上升时间和下降时间被缩短的原因
图4是用于说明本发明的第一示例实施例的控制电路中所使用的反射系数的图。作为一般的论述，现在将说明下拉电阻电路的电阻值的增大导致上升时间和下降时间的缩短的原因。
首先，由于输入至LSI主体15的电子信号是高频信号(波)，因此其通常从LSI主体15产生反射波，并且LSI主体15的输入信号(以下称为“LSI输入信号”)的波形与反射波的波形合成。通过LSI主体15的反射的程度由反射系数来表示。通常，反射系数越大意味着存在的反射光越大，这使得合成了反射波的LSI输入信号的波形具有大的振幅(电压值)，并且LSI输入信号的上升时间和下降时间更快(更短)。
对于图4所示的电路，已知通常由以下表达式1来表示反射系数(Γ)。
反射系数(Γ)＝(Rt-Z0)/(Rt+Z0)....(表达式1)
上述的表达式1表明下拉电阻的电阻值Rt越大，导致反射系数(Γ)越大。
本示例实施例的LSI是具有与图4中的电路的结构相同的结构的电路。下拉电阻电路11与图4所示的电阻相对应，并且LSI主体15与图4所示的电路A相对应。
由于这个原因，本示例实施例的LSI具有随着下拉电阻的电阻值Rt的增大而增大的反射系数(Γ)。换句话说，在本示例实施例的LSI中，下拉电阻的电阻值Rt越大，导致存在的反射波越大，并且缩短了LSI输入信号的上升时间和下降时间。
(3-7-2)上升时间和下降时间延长的原因
现在，将说明下拉电阻电路的电阻值的减小导致上升时间和下降时间的延长的原因。
首先，如上所述，输入至LSI主体15的LSI输入信号的波形是与反射波的波形合成后的波形。由反射系数来表示反射的程度。通常，反射系数越小，导致反射波越小，这使得合成了反射波的LSI输入信号的上升时间和下降时间越慢(越长)。
由于本示例实施例的LSI是具有与图4所示的电路的结构相同的结构的电路，因此其具有随着下拉电阻的电阻值Rt的减小而减小的反射系数(Γ)。换句话说，在本示例实施例的LSI中，LSI输入信号的上升时间和下降时间随着下拉电阻的电阻值Rt的减小而变得越慢(越长)。
操作的说明
图5和图5B是用于说明本发明的第一示例实施例中的控制电路的操作的图。将使用图5A和图5B来说明本示例实施例的系统的详细操作。
(1)关于预设
如图5A所示，在本示例实施例中，LSI制造商将上述的电压值(VIL,VIH)以及上升时间范围(最大时间MAX_A和最小时间MIN_A)预设至本示例实施例的控制电路的控制单元13(S1)。另外，在本示例实施例中，LSI制造商将下降时间范围(最大时间MAX_B和最小时间MIN_B)预设至控制单元13。
在控制单元13是通过一般微型计算机实现的情况下，硬件工程师可以通过使用一般的集成环境下的开发软件来将上述各种值设置至微型计算机(控制单元13)。
硬件工程师可以确认LSI主体15的数据表并且例如在电路的出厂时将诸如上述的VIL等的各种值预设至微型计算机。
(2)电阻值的设置操作
接着，控制单元13将电压施加至FET 101_1～103_(n-1)中的任一个栅极，以将任意电阻值设置至下拉电阻电路11(S2)。
具体地，控制单元13将电压施加至从串联连接用的FET 102_1～102_(n-1)中任意选择的FET 102_k(k是1～(n-1)之间的任意数)的栅极。在这种情况下，控制单元13没有将电压施加至并联连接用的FET 101_k和103_k的栅极。此外，为了将下拉电阻电路11接地，控制单元13将电压施加至除了并联连接用的FET 101_k和103_k以外的全部并联连接用的FET101_z和103_z(z为除以k以外的1～(n-1))的栅极。
(3)上升时间的测量操作
接着，假定作为高频信号的电子信号是从IC 16输入至本示例实施例的LSI的，尽管其未被示出。
在这种情况下，本示例实施例的LSI的信号接收端子10将所接收到的从IC 16输入的电子信号(高频信号)输出至电压检测电路12(S3)。
电压检测电路12以每隔预定定时来检测所输入的电子信号的电压值，并且将所检测到的电压值输出至控制单元13(S4)。
该预定定时是具有非常短的恒定间隔的定时(例如，每隔数十ps的定时)。通过上述步骤S4，控制单元13接收从电压检测电路12输入的电子信号(高频信号)的电压值。
然后，在从电压检测电路12输入的(电子信号的)电压值变成VIL以上的情况下，控制单元13启动内置于控制单元13中的计时功能(即，计时器)，以开始时间测量(S5)。
计时器可以是具有微微秒精度的高精度计时器HPET(高精度事件计时器)。
然后，在从电压检测电路12输入的(电子信号的)电压值变成VIH以上的情况下，控制单元13停止计时器(S6)。
在该步骤中计时器所测量的时间是上升时间。控制单元13可以测量该上升时间。
(4)判断上升时间是否在规定范围内
然后，控制单元13判断计时器所测量的时间(即，上升时间)是否在规定的时间范围内(S7)。
具体地，控制单元13判断计时器所测量的上升时间是否为预定的最小时间MIN_A和最大时间MAX_A之间的时间。
(5)诸如在上升时间不在规定范围内的情况下、改变电阻值等的处理
(5-1)判断电阻值是否被调节了预定次数
接着，在上升时间不在规定的时间范围内的情况下(S7中为“否”)，控制单元13判断下拉电阻电路11的电阻值的调节次数(在以下的S10、S11、S30和S31中进行工作的计数器的值)是否达到了最大尝试次数(S8)。
在本示例实施例中，最大尝试次数是由LSI制造商预设至控制单元13的值。
然后，在下拉电阻电路11的电阻值的调节次数不是最大尝试次数的情况下(S8中为“否”)，控制单元13判断在上述步骤S6中所获得的上升时间是比最大时间MAX_A长还是比最小时间MIN_A短(S9)。
例如，在最大时间MAX_A、最小时间MIN_A和在步骤S5和S6中所获得的上升时间分别是500ps、100ps和700ps的情况下，控制单元13判断为上升时间比最大时间MAX_A长。如果在上述步骤S6中所获得的上升时间是80ps，则控制单元13判断为上升时间比最小时间MIN_A短。
(5-2)在上升时间比最大时间MAX_A长的情况下、电阻值的改变处理
接着，在控制单元13在上述步骤S9中判断为上升时间比最大时间MAX_A长的情况下(S9中为“否”)，则其执行增大下拉电阻电路11的电阻值以缩短上升时间的控制(S10)。
具体地，在控制单元13判断为上升时间比最大时间MAX_A长的情况下，其将恒定量的电压施加至串联连接用的FET 102_1的栅极。在控制单元13已经处于将电压施加至FET102_1的栅极的状态的情况下，其将电压施加至串联连接用的其它FET 102_y(y是2～(n-1)之间的任意整数)中的任一个栅极。在这种情况下，控制单元13没有将电压施加至并联连接用的FET 101_y和FET103_y的栅极。结果，控制单元13可以将电阻100_y和电阻100_(y+1)串联连接，并且将下拉电阻电路11的电阻值(合成电阻值)增大特定量。控制单元13通过将下拉电阻电路11的电阻值(合成电阻值)增大特定量来缩短电子信号(高频信号)的上升时间。如在上述部分“(3-7)关于上升时间和下降时间”中所述，下拉电阻电路11的电阻值的增大使得能够缩短电子信号(高频信号)的上升时间。
在执行了上述步骤S10之后，尽管未示出，但是控制单元13将内置于控制单元13中的计数器的值递增1，并且暂时停止处理。上述计数器对下拉电阻电路的电阻值的调节次数进行计数。计数器的默认值是0。
然后，在从连接的IC 16输入电子信号的情况下，本示例实施例的控制电路再次执行上述步骤S3及随后的处理。
(5-3)在上升时间比最小时间MIN_A短的情况下、改变电阻值的处理
在控制单元13在上述步骤S9中判断为上升时间比最小时间MIN_A短的情况下(S9中为“是”)，其执行减小下拉电阻电路11的电阻值以延长上升时间的控制(S11)。
具体地，在控制单元13判断为上升时间比最小时间MIN_A短的情况下，其将特定量的电压施加至并联连接用的FET 101_1和FET 103_1的栅极。在控制单元103已经处于将电压施加至FET 101_1和FET 103_1的栅极的状态的情况下，其将电压施加至并联连接用的其它FET 101_y和103_y中(y是2～(n-1)之间的任意整数)的任一个栅极。在这种情况下，控制单元13没有将电压施加至串联连接用的FET 102_y的栅极。结果，控制单元13可以将电阻100_y和电阻100_(y+1)并联连接，并将下拉电阻电路11的电阻值(合成电阻值)减小特定量。控制单元13通过将下拉电阻电路11的电阻值(合成电阻值)减小特定量来延长电子信号(高频信号)的上升时间。如在上述部分“(3-7)关于上升时间和下降时间”所述，下拉电阻电路11的电阻值的减小使得能够延长电子信号(高频信号)的上升时间。
在执行了上述步骤S11之后，控制单元13将内置于控制单元13中的计数器的值递增1，然后暂时停止处理。该计数器是用于对下拉电阻电路的电阻值的调节次数进行计数的计数器。
然后，在从连接的IC 16输入电子信号的情况下，本示例实施例的控制电路再次重复上述的步骤S3～S11。
(5-4)在上述步骤S8中达到最大尝试次数的情况下所执行的处理
作为上述的步骤S3～S11的重复的结果，在上述步骤S8中计数值(即，电阻值的调节次数)达到预定的最大尝试次数的情况下(S8中为“是”)，控制单元13将警报电子信号输出至ALM端子14(S32)。步骤S32如图5B所示。
上述的ALM端子14将从控制单元13输入的警报电子信号(即，ALM信号)输出至LSI的外部，并且向通过使用LSI实施设计的硬件工程师通知电阻值调节失败。ALM端子14可以设置当输入ALM信号(电子信号)时接通红色LED的点亮单元。点亮单元当接收到所输入的ALM信号时向硬件工程师通知电阻值调节失败。点亮单元可以是设置有电池、LED以及在电子信号输入至该单元时将该电池和LED连接的开关的电路。
(6)下降时间的测量处理
在上述步骤S7的判断中，在上升时间在规定的时间范围内的情况下(S7中为“是”)，控制单元13暂时停止处理，尽管其未被示出。
然后，假定电子信号(高频信号)始终从IC 16输入至本示例实施例的控制电路的信号接收端子10。
在这种情况下，如在上述的步骤S3的情况下和如图5B所示那样，信号接收端子10将输入信号输出至电压检测电路12(S23)。
如在上述步骤S4的情况下那样，电压检测电路12检测所输入的电子信号的电压值，并且以每隔预定定时来将所检测到的电压值输出至控制单元13(S24)。
该预定定时是具有非常短的恒定间隔的定时(例如，每隔数十ps的定时)。通过上述步骤S24，可以将电子信号(高频信号)的电压值从电压检测电路12输入至控制单元13。
接着，在从电压检测电路12输入的(电子信号的)的电压值变成VIH以下的情况下，控制单元13开启内置于控制单元13中的计时功能(即，计时器)，以开始时间测量(S25)。
接着，在从电压检测电路12输入的(电子信号的)的电压值变成VIL以下的情况下，控制单元13停止计时器(S26)。
在该步骤中计时器所测量的时间是下降时间。控制单元13可以测量该下降时间。
(7)判断上升时间是否在规定范围内
接着，如在上述的步骤S7的情况下那样，控制单元13判断计时器所测量的时间(即，下降时间)是否在规定的时间范围内(S27)。
具体地，控制单元13判断计时器所测量出的下降时间是否为最小时间MIN_B和最大时间MAX_B之间的时间。
(8)在下降时间不在规定范围内的情况下改变电阻值的处理等
(8-1)判断电阻值是否被调节了预定次数
接着，在下降时间不在规定的时间范围内的情况下(S27中为“否”)，如在上述步骤S8的情况下那样，控制单元13判断下拉电阻电路的电阻值的调节次数(在上述步骤S10和S11中进行工作的计数器的值)是否达到了最大尝试次数(S28)。
接着，在电阻值的调节次数没有达到最大尝试次数的情况下(S28中为“否”)，控制单元13判断在上述步骤S25和S26中所获得的下降时间是比最大时间MAX_B长还是比最小时间MIN_B短(S29)。
(8-2)在下降时间比最大时间MAX_B长的情况下改变电阻值的处理
接着，在控制单元13在上述步骤S29中判断为下降时间比最大时间MAX_B长的情况下(S29中为“否”)，其执行增大下拉电阻电路11的电阻值以缩短下降时间的控制(S30)。
具体地，控制单元13执行与上述步骤S10中的处理相同的处理。另外，在执行了与上述步骤S10中的处理相同的处理之后，控制单元13将内置于控制单元13中的计数器的值递增1。这是为了对下拉电阻电路的电阻值的调节次数进行计数。
(8-3)在上升时间比最小时间MIN_B短的情况下改变电阻值的处理。
接着，在控制单元13在上述步骤S29中判断为下降时间比最小时间MIN_B短的情况下(S29中为“是”)，其执行减小下拉电阻电路11的电阻值以延长下降时间的控制(S31)。
具体地，控制单元13执行与上述的步骤S11中的处理相同的处理。另外，在执行了与上述的步骤S11中的处理相同的处理之后，控制单元13将内置于控制单元13中的计数器的值递增1。这是为了对下拉电阻电路的电阻值的调节次数进行计数。
然后，对于从连接的IC 16输入的电子信号，本示例实施例的控制电路重复步骤S3～S31，并且再次判断上升时间和下降时间这两者是否在规定的时间范围内。
(8-4)在上述步骤S28中达到最大尝试次数的情况下所执行的处理
作为上述步骤S3～S31的重复的结果，在控制单元13在上述步骤S28中判断为计数值(即，电阻值的调节次数)达到最大尝试次数的情况下(S28中为“是”)，其如在上述步骤S8的情况下那样将ALM信号输出至ALM端子14(S32)。
尽管未示出，但是ALM端子14将从控制单元13输入的警报电子信号(即，ALM信号)输出至LSI的外部，并且向通过使用LSI来实施设计的硬件工程师通知电阻值调节失败。ALM端子14可以设置当输入ALM信号(电子信号)时接通红色LED的点亮单元。点亮单元在接收到所输入的ALM信号时接通红色LED，以向硬件工程师通知电阻值调节失败。
(9)在上升时间和下降时间落入规定范围内之后可以执行的处理
(9-1)判断是停止还是继续处理步骤的处理以及改变参数的处理
在上述步骤S27中下降时间在规定的时间范围内的情况下(S27中为“是”)，则控制单元13判断是否重新开始上述处理步骤S2～S32(S33)。
具体地，控制单元13以每隔预定间隔将使LED闪烁预定时间的信号(以下称为“闪烁信号”)输出至ALM端子14，并且判断是否输入了用于重新开始处理步骤的信号，直至该预定时间经过为止。
ALM端子14可以在来自控制单元13的闪烁信号以每隔预定间隔重复输入期间使所连接的红色LED闪烁，以促使通过使用本示例实施例的LSI实施设计的硬件工程师判断是否再次执行上述步骤S2～S32。控制单元13连接至重启按钮(尽管该按钮未示出)，其中，在按下该重启按钮时，将表示处理重新开始的信号输出至控制单元13。在硬件工程师想要再次执行上述步骤S2～S32的情况下，其在红色LED的闪烁期间按下该重启按钮，以将表示处理重新开始的信号输入至控制单元13。该预定时间是由LSI制造商预设至控制单元13的。该预定时间优选为充分长的时间。
接着，在步骤S33中该预定时间经过之前没有输入表示处理重新开始的信号的情况下(S33中为“否”)，控制单元13停止处理。
另一方面，在该预定时间经过之前输入了表示处理重新开始的信号的情况下(S33中为“是”)，控制单元13停止输出闪烁信号，返回至S2，将电压施加至各FET，然后再次执行步骤S2～S33。
在控制单元13利用微型计算机来进行工作的情况下，控制单元13(微型计算机)可以在返回至S2之前改变参数值(即，VIL、VIH、最大时间MAX_A、最小时间MIN_A、最大时间MAX_B和最小时间MIN_B)(S34)。
具体地，在执行了上述步骤S33之后，控制单元13(微型计算机)在特定量的时间内等待上述参数值的输入。在特定量的时间期间，硬件工程师通过使用一般的集成环境下的开发软件来将上述参数值输入至控制单元13(微型计算机)。在输入了上述参数值的情况下，控制单元13(微型计算机)向其自身设置所输入的参数值，并且再次执行步骤S2～S33。如果在特定量的等待时间期间没有输入信号，则控制单元13(微型计算机)在不改变参数值的情况下再次执行步骤S2～S33。
可以在通过微型计算机实现控制单元13的功能的情况下执行上述步骤S34。因此，控制单元13可以省略S34。
在控制单元13在步骤S34中在特定量的时间内等待参数值的输入期间，当硬件工程师按下重启按钮时，控制单元13可以执行上述步骤S3～S34的处理。在这种情况下，由于控制单元13没有执行S2，因此，不将下拉电阻电路11的电阻值初始化，并且通过使用与之前相同的电阻值来执行步骤S3～S34的处理。
(9-2)关于S33
在下降时间在规定的时间范围内的情况下(S27中为“是”)，控制单元13可以在不执行上述步骤S33的情况下停止处理。
(9-3)关于S3～S11和S23～S31
此外，在LSI主体15是只需要使上升时间和下降时间之一落入规定范围内的电路的情况下，本示例实施例的控制电路可以重复执行步骤S3～S11或步骤S23～S31。在这种情况下，由LSI制造商将选择步骤S3～S11的信息还是将选择步骤S23～S31的信息设置至本示例实施例的控制电路。本示例实施例的控制电路在被设置了用于选择步骤S3～S11的信息的情况下执行步骤S3～S11，并且在被设置了用于选择步骤S23～S31的信息的情况下执行步骤S23～S31。
(9-4)关于本示例实施例的控制电路
在上述说明中，说明了本示例实施例的控制电路设置在LSI内的示例，但是该电路可以设置在LSI的外部。
有益效果的说明
根据本示例实施例，硬件工程师可以减少用以调节电阻值以使得输入至LSI的高频信号的上升时间和下降时间可以落入规定范围内的工作，由此减少开发工时。
原因在于：本示例实施例的LSI中所包括的控制电路调节电阻值，以使得输入至LSI主体的高频信号的上升时间和下降时间落入规定范围内，并且该电路在电阻值调节失败的情况下输出ALM信号。硬件工程师仅需要针对安装在电子基板上的本示例实施例的LSI中的正输出ALM信号的LSI，调节电阻值。因此，硬件工程师不必针对安装在电子基板上的全部LSI调节电阻值，并且其可以减少用以调节电阻值的工作，由此减少开发工时。
第二示例实施例
图6示出根据本发明的第二示例实施例的控制电路的结构示例的图。以下将说明第二示例实施例的控制电路的结构和操作。
结构的说明
(1)第二示例实施例的控制电路的结构
如图6所示，本示例实施例的控制电路20连接至集成电路21。集成电路21可以是一般的LSI(大规模集成电路)。
此外，如图6所示，将电子信号输入至本示例实施例的控制电路20。上述的电子信号可以是从一般信号源输出的高频信号。
如图6所示，本示例实施例的控制电路20包括导线200、电阻电路201、测量单元202、控制单元203。
(2)本示例实施例的控制电路的各部分的功能
导线200是用于将所输入的电子信号传输至要连接的集成电路21的导线。
电阻电路201是连接至导线200且接地的、电阻值可变的电路。
测量单元202测量上升时间和下降时间两者或其中之一，其中，上升时间是电阻电路201和集成电路21间的导线200所传输的电子信号的电压值从预定的第一电压值上升至预定的第二电压值所花费的时间，以及下降时间是该电压值从预定的第三电压值下降至预定的第四电压值所花费的时间。
上述的第二电压值是比上述的第一电压值大的电压值。另外，上述的第四电压值是比上述的第三电压值小的电压值。由使用本示例实施例的控制电路20的硬件工程师预先将第一～第四电压值设置至测量单元202。
硬件工程师确认集成电路21的数据表，并将定义上升时间的电压值(例如，在上述“(3-4)LSI主体15的功能”中的上述VIL、VIH)作为第一和第二电压值而设置至测量单元202。另外，硬件工程师确认集成电路21的数据表，并且将定义下降时间的电压值(例如，VIH、VIL)作为第三和第四电压值而设置至测量单元202。
在测量单元202所测量的时间中至少之一(例如上升时间)比预定的时间范围的最小时间短的情况下，控制单元203将电阻电路201的电阻值改变成小特定量的值。此外，在测量单元202所测量的时间中至少之一比预定的时间范围的最大时间长的情况下，控制单元203将电阻电路201的电阻值改变成大特定量的值。
硬件工程师确认集成电路21的数据表，并且将在规定的上升时间的时间范围和规定的下降时间的时间范围这两者内的共同的时间范围作为预定时间范围而设置至控制单元203。具体地，硬件工程师将共同的时间范围内的最小时间和最大时间作为预定时间范围的最小时间和最大时间而设置至控制单元203。在时间范围是100ns～500ns的情况下，最小时间是100ns且最大时间是500ns。
控制单元203响应于电阻电路201的电阻值改变了预定次数而输出预定信号。例如，在控制单元203将电阻电路201的电阻值改变了预定次数的情况下，其可以输出表示无法进行该调节的信号。该预定次数是由硬件工程师预设至控制单元203的。
操作的说明
接着，将说明本示例实施例的系统的操作。
首先，假定电子信号(高频信号)是从连接的信号源(未示出)输入至本示例实施例的控制电路20的。
(I)在这种情况下，本示例实施例的控制电路20的测量单元202测量电阻电路201和集成电路22之间的导线200所传输的电子信号的电压值从预定的第一电压值上升至预定的第二电压值所花费的时间。
(II)接着，在测量单元202所测量出的上升时间比预定时间范围的最小时间(例如，100ns)短的情况下，本示例实施例的控制电路20的控制单元203将电阻电路201的电阻值改变成小特定量的值。这是为了延长上升时间。此外，在测量单元202所测量出的上升时间比预定时间范围的最大时间(例如，500ns)长的情况下，控制单元203将电阻电路201的电阻值改变成大特定量的值。这是为了缩短上升时间。
测量单元202和控制单元203重复上述(I)～(II)的处理。
(III)在即使在通过重复如上所述的(I)～(II)的处理来将电阻电路201的电阻值改变了预定次数之后、上升时间也没有落入预定的时间范围内的情况下，控制单元203输出表示无法进行该调节的信号。
通过表示无法进行该调节的信号，可以向通过使用集成电路21实施设计的硬件工程师通知本示例实施例的控制电路20的电阻值调节失败。在基板上的多个集成电路21中，硬件工程师仅需要针对连接至本示例实施例的控制电路20并且输出了表示无法进行该调节的信号的集成电路21来调节电阻值。硬件工程师不必针对基板上的全部集成电路21调节电阻值。
代替测量上升时间，测量单元202可以在上述操作(I)中测量针对电子信号的电压值从预定的第三电压值下降至预定的第四电压值所花费的下降时间。在这种情况下，在上述操作(II)中所测量出的下降时间比预定时间范围的最小值短的情况下，控制单元203将电阻电路201的电阻值改变成小特定量的值。在(测量单元202所测量出的)下降时间比预定时间范围的最大时间长的情况下，控制单元203将电阻电路201的电阻值改变成大特定量的值。
此外，测量单元202可以在上述操作(I)中测量上述的上升时间和下降时间这两者。在这种情况下，也就是说，在测量单元202测量上升时间和下降时间这两者的情况下，控制单元203在上述操作(II)中执行以下处理。
在(测量单元202所测量出的)的上升时间和下降时间其中至少之一比预定时间范围的最小时间短的情况下，控制单元203将电阻电路201的电阻值改变成小特定量的值。此外，在(测量单元202所测量出的)的上升时间和下降时间其中至少之一比预定时间范围的最大时间长的情况下，控制单元203将电阻电路201的电阻值改变成大特定量的值。
在上述的集成电路21仅规定上升时间的情况下，硬件工程师可以将所规定的上升时间的时间范围作为预定时间范围而设置至控制单元203。具体地，硬件工程师将所规定的上升时间的时间范围中的最大时间和最小时间设置至控制单元203。
同样地，在上述的集成电路21仅规定下降时间的情况下，硬件工程师可以将所规定的下降时间的时间范围作为预定时间范围而设置至控制单元203。具体地，硬件工程师将所规定的下降时间的时间范围中的最大时间和最小时间设置至控制单元203。
效果的说明
根据本示例实施例，硬件工程师可以减少用以调节电阻值以使得输入至集成电路的高频信号的上升时间和下降时间可以落入规定范围内的工作，由此其可以减少开发工时。
原因在于：根据本示例实施例的控制电路调节电阻值，以使得输入至集成电路的高频信号的上升时间和下降时间落入规定范围内，并且该电路在电阻值调节失败的情况下输出ALM信号。在安装在电子基板上的集成电路中，硬件工程师仅需要针对连接至输出ALM信号的控制电路的集成电路调节电阻值。因此，硬件工程师不必针对安装在电子基板上的全部集成电路调节电阻值，并且其可以减少用以调节电阻值的工作，由此可以减少开发工时。
尽管参考本发明的示例实施例特别示出并说明了本发明，但是本发明不限于这些实施例。应当理解，本领域普通技术人员可以在不偏离如在权利要求书中限定的本发明的精神和范围的情况下在其中进行各种形式和细节的改变。
本申请基于并要求2014年9月9日提交的日本专利申请2014-182836的优先权，这里通过引用将其全部内容包含于此。
以上所论述的这些示例实施例的全部或一部分可以被描述为但不限于以下补充说明。
补充说明1
一种控制电路，包括：导线，用于将所输入的电子信号传输至所连接的集成电路；电阻电路，其连接至所述导线且接地，其中，所述电阻电路的电阻值是可变的；测量部件，用于测量上升时间和下降时间这两者或其中之一，其中，所述上升时间是所述电阻电路和所述集成电路之间的所述导线所传输的电子信号的电压值从预定的第一电压值上升至比所述第一电压值大的预定的第二电压值所花费的时间，以及所述下降时间是所述电子信号的电压值从预定的第三电压值下降至比所述第三电压值小的预定的第四电压值所花费的时间；以及控制部件，用于在所述测量部件所测量出的所述上升时间和所述下降时间至少之一比预定的时间范围的最小时间短的情况下，将所述电阻电路的电阻值改变成小特定量的值，以及在所述测量部件所测量出的所述上升时间和所述下降时间至少之一比所述预定的时间范围的最大时间长的情况下，将所述电阻电路的电阻值改变成大特定量的值，其中，所述控制部件响应于将所述电阻值改变了预定次数而输出预定的信号。
补充说明2
根据补充说明1所述的控制电路，其中，所述第一电压值是与用于使所述集成电路工作的预定的工作电压值的第一百分比相对应的电压值，所述第二电压值是与所述工作电压值的第二百分比相对应的电压值，所述第二百分比大于所述第一百分比，所述第三电压值是与所述工作电压值的第三百分比相对应的电压值，所述第四电压值是与所述工作电压值的第四百分比相对应的电压值，以及所述第四百分比小于所述第三百分比。
补充说明3
根据补充说明1或2所述的控制电路，其中，所述测量部件测量所述上升时间和所述下降时间这两者，以及在所述上升时间比与所述上升时间有关的预定的第一类型的时间范围的最小时间短的情况下、或者在所述下降时间比与所述下降时间有关的预定的第二类型的时间范围的最小时间短的情况下，所述控制部件将所述电阻电路的电阻值改变成小特定量的值，以及在所述上升时间比所述第一类型的时间范围的最大时间长的情况下、或者所述下降时间比所述第二类型的时间范围的最大时间长的情况下，所述控制部件将所述电阻电路的电阻值改变成大特定量的值。
补充说明4
根据补充说明1至3中任一项所述的控制电路，其中，所述电阻电路包括多个电阻、将第一电阻的第一端和第二电阻的第一端连接的第一类型的开关、将所述第一电阻的第二端和所述第二电阻的第二端连接的第一类型的开关、以及将所述第一电阻的所述第二端和所述第二电阻的所述第一端连接的第二类型的开关，以及所述控制部件通过接通所述第一类型的开关来将所述电阻电路的电阻值改变成小特定量的值，并且通过接通所述第二类型的开关来将所述电阻电路的电阻值改变成大特定量的值。
补充说明5
根据补充说明1至4中任一项所述的控制电路，其中，所述预定的信号是表示电阻值的调节失败的信号。
补充说明6
根据补充说明1至5中任一项所述的控制电路，其中，还包括电压检测部件，所述电压检测部件用于测量所述电阻电路和所述集成电路之间的所述导线所传输的电子信号的电压值，以及所述测量部件测量所述上升时间和所述下降时间这两者或其中之一，所述上升时间是所述电压检测部件所测量出的测量电压值从所述第一电压值上升至所述第二电压值所花费的时间，以及所述下降时间是所述测量电压值从所述第三电压值下降至所述第四电压值所花费的时间。
补充说明7
一种控制方法，包括：测量上升时间和下降时间这两者或其中之一，其中，所述上升时间是集成电路和电阻电路之间的导线所传输的电子信号的电压值从预定的第一电压值上升至比所述第一电压值大的预定的第二电压值所花费的时间，以及所述下降时间是所述电子信号的电压值从预定的第三电压值下降至比所述第三电压值小的预定的第四电压值所花费的时间，并且，所述电阻电路连接至与所述集成电路连接的所述导线且接地，所述电阻电路的电阻值是可变电阻值；在所测量出的所述上升时间和所述下降时间至少之一比预定的时间范围的最小时间短的情况下，将所述电阻电路的电阻值改变成小特定量的值，并且在所测量出的所述上升时间和所述下降时间至少之一比所述预定的时间范围的最大时间长的情况下，将所述电阻电路的电阻值改变成大特定量的值；以及响应于将所述电阻值改变了预定次数而输出预定的信号。
补充说明8
根据补充说明7所述的控制方法，其中，所述第一电压值是与用于使所述集成电路工作的预定的工作电压值的第一百分比相对应的电压值，所述第二电压值是与所述工作电压值的第二百分比相对应的电压值，所述第二百分比大于所述第一百分比，所述第三电压值是与所述工作电压值的第三百分比相对应的电压值，所述第四电压值是与所述工作电压值的第四百分比相对应的电压值，以及所述第四百分比小于所述第三百分比。
补充说明9
根据补充说明7或8所述的控制方法，还包括：测量所述上升时间和所述下降时间这两者，以及在所述上升时间比与所述上升时间有关的预定的第一类型的时间范围的最小时间短的情况下、或者在所述下降时间比与所述下降时间有关的预定的第二类型的时间范围的最小时间短的情况下，将所述电阻电路的电阻值改变成小特定量的值，以及在所述上升时间比所述第一类型的时间范围的最大时间长的情况下、或者所述下降时间比所述第二类型的时间范围的最大时间长的情况下，将所述电阻电路的电阻值改变成大特定量的值。
补充说明10
根据补充说明7至9中任一项所述的控制方法，还包括：通过将第一电阻的第一端和第二电阻的第一端连接以及进一步将所述第一电阻的第二端和所述第二电阻的第二端连接来将所述电阻电路的电阻值改变成小特定量的值，以及通过将所述第一电阻的所述第二端和所述第二电阻的所述第一端连接来将所述电阻电路的电阻值改变成大特定量的值，其中，所述第一电阻和所述第二电阻设置在所述电阻电路中。
补充说明11
根据补充说明7至10中任一项所述的控制方法，预定的信号是表示电阻值的调节失败的信号。
补充说明12
根据补充说明4或5所述的控制电路，开关包括FET(场效应晶体管)。
附图标记说明
10 信号接收端子
11 下拉电阻电路
12 电压检测电路
13，203 控制单元
14 ALM端子
15 LSI(大规模集成电路)主体
16 IC(集成电路)
20 控制电路
21 集成电路
100_1～100_n 电阻
101_1～101_(n-1)，102_1～102_(n-1)，103_1～103_(n-1)FET (场效应晶体管)
200 导线
201 电阻电路
202 测量单元

Claims (10)

1.一种控制电路，包括：
导线，用于将所输入的电子信号传输至所连接的集成电路；
电阻电路，其连接至所述导线且接地，其中，所述电阻电路的电阻值是可变的；
测量部件，用于测量上升时间和下降时间这两者或其中之一，其中，所述上升时间是所述电阻电路和所述集成电路之间的所述导线所传输的电子信号的电压值从预定的第一电压值上升至比所述第一电压值大的预定的第二电压值所花费的时间，以及所述下降时间是所述电子信号的电压值从预定的第三电压值下降至比所述第三电压值小的预定的第四电压值所花费的时间；以及
控制部件，用于在所述测量部件所测量出的所述上升时间和所述下降时间至少之一比预定的时间范围的最小时间短的情况下，将所述电阻电路的电阻值改变成小特定量的值，以及在所述测量部件所测量出的所述上升时间和所述下降时间至少之一比所述预定的时间范围的最大时间长的情况下，将所述电阻电路的电阻值改变成大特定量的值，
其中，所述控制部件响应于将所述电阻值改变了预定次数而输出预定的信号。
2.根据权利要求1所述的控制电路，其中，
所述第一电压值是与用于使所述集成电路工作的预定的工作电压值的第一百分比相对应的电压值，
所述第二电压值是与所述工作电压值的第二百分比相对应的电压值，
所述第二百分比大于所述第一百分比，
所述第三电压值是与所述工作电压值的第三百分比相对应的电压值，
所述第四电压值是与所述工作电压值的第四百分比相对应的电压值，以及
所述第四百分比小于所述第三百分比。
3.根据权利要求1或2所述的控制电路，其中，
所述测量部件测量所述上升时间和所述下降时间这两者，以及
在所述上升时间比与所述上升时间有关的预定的第一类型的时间范围的最小时间短的情况下、或者在所述下降时间比与所述下降时间有关的预定的第二类型的时间范围的最小时间短的情况下，所述控制部件将所述电阻电路的电阻值改变成小特定量的值，以及在所述上升时间比所述第一类型的时间范围的最大时间长的情况下、或者所述下降时间比所述第二类型的时间范围的最大时间长的情况下，所述控制部件将所述电阻电路的电阻值改变成大特定量的值。
4.根据权利要求1至3中任一项所述的控制电路，其中，
所述电阻电路包括多个电阻、将第一电阻的第一端和第二电阻的第一端连接的第一类型的开关、将所述第一电阻的第二端和所述第二电阻的第二端连接的第一类型的开关、以及将所述第一电阻的所述第二端和所述第二电阻的所述第一端连接的第二类型的开关，以及
所述控制部件通过接通所述第一类型的开关来将所述电阻电路的电阻值改变成小特定量的值，并且通过接通所述第二类型的开关来将所述电阻电路的电阻值改变成大特定量的值。
5.根据权利要求1至4中任一项所述的控制电路，其中，
所述预定的信号是表示电阻值的调节失败的信号。
6.根据权利要求1至5中任一项所述的控制电路，其中，
还包括电压检测部件，所述电压检测部件用于测量所述电阻电路和所述集成电路之间的所述导线所传输的电子信号的电压值，以及
所述测量部件测量所述上升时间和所述下降时间这两者或其中之一，所述上升时间是所述电压检测部件所测量出的测量电压值从所述第一电压值上升至所述第二电压值所花费的时间，以及所述下降时间是所述测量电压值从所述第三电压值下降至所述第四电压值所花费的时间。
7.一种控制方法，包括：
测量上升时间和下降时间这两者或其中之一，其中，所述上升时间是集成电路和电阻电路之间的导线所传输的电子信号的电压值从预定的第一电压值上升至比所述第一电压值大的预定的第二电压值所花费的时间，以及所述下降时间是所述电子信号的电压值从预定的第三电压值下降至比所述第三电压值小的预定的第四电压值所花费的时间，并且，所述电阻电路连接至与所述集成电路连接的所述导线且接地，所述电阻电路的电阻值是可变电阻值；
在所测量出的所述上升时间和所述下降时间至少之一比预定的时间范围的最小时间短的情况下，将所述电阻电路的电阻值改变成小特定量的值，并且在所测量出的所述上升时间和所述下降时间至少之一比所述预定的时间范围的最大时间长的情况下，将所述电阻电路的电阻值改变成大特定量的值；以及
响应于将所述电阻值改变了预定次数而输出预定的信号。
8.根据权利要求7所述的控制方法，其中，
所述第一电压值是与用于使所述集成电路工作的预定的工作电压值的第一百分比相对应的电压值，
所述第二电压值是与所述工作电压值的第二百分比相对应的电压值，
所述第二百分比大于所述第一百分比，
所述第三电压值是与所述工作电压值的第三百分比相对应的电压值，
所述第四电压值是与所述工作电压值的第四百分比相对应的电压值，以及
所述第四百分比小于所述第三百分比。
9.根据权利要求7或8所述的控制方法，还包括：
测量所述上升时间和所述下降时间这两者，以及
在所述上升时间比与所述上升时间有关的预定的第一类型的时间范围的最小时间短的情况下、或者在所述下降时间比与所述下降时间有关的预定的第二类型的时间范围的最小时间短的情况下，将所述电阻电路的电阻值改变成小特定量的值，以及在所述上升时间比所述第一类型的时间范围的最大时间长的情况下、或者所述下降时间比所述第二类型的时间范围的最大时间长的情况下，将所述电阻电路的电阻值改变成大特定量的值。
10.根据权利要求7至9中任一项所述的控制方法，还包括：
通过将第一电阻的第一端和第二电阻的第一端连接以及进一步将所述第一电阻的第二端和所述第二电阻的第二端连接来将所述电阻电路的电阻值改变成小特定量的值，以及通过将所述第一电阻的所述第二端和所述第二电阻的所述第一端连接来将所述电阻电路的电阻值改变成大特定量的值，其中，所述第一电阻和所述第二电阻设置在所述电阻电路中。
CN201580048632.8A 2014-09-09 2015-09-01 控制电路和控制方法 Pending CN106688090A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-182836 2014-09-09
JP2014182836 2014-09-09
PCT/JP2015/004433 WO2016038848A1 (ja) 2014-09-09 2015-09-01 制御回路、制御方法

Publications (1)

Publication Number Publication Date
CN106688090A true CN106688090A (zh) 2017-05-17

Family

ID=55458620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580048632.8A Pending CN106688090A (zh) 2014-09-09 2015-09-01 控制电路和控制方法

Country Status (5)

Country Link
US (1) US20170256341A1 (zh)
EP (1) EP3193362A4 (zh)
JP (1) JP6256621B2 (zh)
CN (1) CN106688090A (zh)
WO (1) WO2016038848A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567956A (zh) * 2022-03-09 2022-05-31 北京中瑞方兴科技有限公司 直流照明供电中应对轻载直流载波信号畸变的方法及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302143A (ja) * 1994-05-09 1995-11-14 Hitachi Ltd 終端制御回路
JP2003298395A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 差動終端抵抗調整回路
JP2006140328A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp 半導体集積回路
JP2006259904A (ja) * 2005-03-15 2006-09-28 Toshiba Corp 信号立ち上がり時間設定方法
CN1933021A (zh) * 2005-08-26 2007-03-21 三星电子株式会社 感测边缘变化电路及其方法
US20080007882A1 (en) * 2006-07-05 2008-01-10 Atmel Corporation Noise immune rc trigger for esd protection
JP2010140279A (ja) * 2008-12-11 2010-06-24 Panasonic Corp 電子システム設計手法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01121779A (ja) * 1987-11-05 1989-05-15 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
US6995583B2 (en) * 2003-05-30 2006-02-07 Hewlett-Packard Development Company, L.P. Structure and method for dynamic control of output driver voltage
JP5356985B2 (ja) * 2009-11-25 2013-12-04 パナソニック株式会社 半導体集積回路およびその調整方法
JP2011228826A (ja) * 2010-04-16 2011-11-10 Panasonic Corp インターフェイス装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302143A (ja) * 1994-05-09 1995-11-14 Hitachi Ltd 終端制御回路
JP2003298395A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 差動終端抵抗調整回路
JP2006140328A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp 半導体集積回路
JP2006259904A (ja) * 2005-03-15 2006-09-28 Toshiba Corp 信号立ち上がり時間設定方法
CN1933021A (zh) * 2005-08-26 2007-03-21 三星电子株式会社 感测边缘变化电路及其方法
US20080007882A1 (en) * 2006-07-05 2008-01-10 Atmel Corporation Noise immune rc trigger for esd protection
JP2010140279A (ja) * 2008-12-11 2010-06-24 Panasonic Corp 電子システム設計手法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567956A (zh) * 2022-03-09 2022-05-31 北京中瑞方兴科技有限公司 直流照明供电中应对轻载直流载波信号畸变的方法及系统
CN114567956B (zh) * 2022-03-09 2024-02-20 北京中瑞方兴科技有限公司 直流照明供电中应对轻载直流载波信号畸变的方法及系统

Also Published As

Publication number Publication date
US20170256341A1 (en) 2017-09-07
JP6256621B2 (ja) 2018-01-10
WO2016038848A1 (ja) 2016-03-17
JPWO2016038848A1 (ja) 2017-08-03
EP3193362A1 (en) 2017-07-19
EP3193362A4 (en) 2018-04-18

Similar Documents

Publication Publication Date Title
CN106443412B (zh) 一种ic测试装置及方法
CN104865469B (zh) 一种基于ate的fpga器件测试系统及方法
CN101278204A (zh) 管脚电路驱动器
CN102907002A (zh) 用于主机上电复位控制的装置和方法
CN101521492B (zh) 阻抗匹配电路及其相关方法
CN109270400A (zh) 红外接收头的测试电路
CN106688090A (zh) 控制电路和控制方法
CN110930914A (zh) 一种信号检测电路、信号检测方法及显示装置
CN110532207A (zh) 汇流排系统以及其检测方法
CN103033767A (zh) 中央处理器参数的测试方法及其测试设备
US9000762B2 (en) Circuit assembly and method for programming a hall sensor having an upstream controller
CN114295962A (zh) 一种电源芯片测试系统
CN106526458A (zh) 一种用于晶圆测试的通讯检测装置及其检测方法
CN113138330A (zh) 一种防止芯片误入测试模式的方法及系统
CN105652114A (zh) 一种测试显示屏时的供电方法、装置及测试治具
CN117037654B (zh) 一种背光模组的检测方法、ic芯片及背光模组
CN114488902B (zh) 一种单片机io口的复用方法、电路及产品
US8224612B2 (en) Self-testing device component
CN113630289B (zh) 一种提升网关设备生产效率的测试系统及测试方法
CN108053786A (zh) 数据驱动模组及其失效检测方法、显示装置
CN219590350U (zh) 基于导通测试仪的测试模块通讯结构
US9083348B1 (en) Method and apparatus for tuning delay
CN212255518U (zh) 车灯驱动模块自动化检测系统
CN217606001U (zh) 一种样品芯片的电流测试系统
CN113485575B (zh) 测试显示面板异常触控电极的检测电路、检测方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20190924