WO2016038848A1 - 制御回路、制御方法 - Google Patents

制御回路、制御方法 Download PDF

Info

Publication number
WO2016038848A1
WO2016038848A1 PCT/JP2015/004433 JP2015004433W WO2016038848A1 WO 2016038848 A1 WO2016038848 A1 WO 2016038848A1 JP 2015004433 W JP2015004433 W JP 2015004433W WO 2016038848 A1 WO2016038848 A1 WO 2016038848A1
Authority
WO
WIPO (PCT)
Prior art keywords
time
voltage value
value
circuit
predetermined
Prior art date
Application number
PCT/JP2015/004433
Other languages
English (en)
French (fr)
Inventor
卓史 小林
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to US15/503,759 priority Critical patent/US20170256341A1/en
Priority to JP2016547685A priority patent/JP6256621B2/ja
Priority to CN201580048632.8A priority patent/CN106688090A/zh
Priority to EP15840387.3A priority patent/EP3193362A4/en
Publication of WO2016038848A1 publication Critical patent/WO2016038848A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/16—Resistor networks not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Definitions

  • the present invention relates to a control circuit and a control method, and more particularly to a control circuit and a control method for adjusting a resistance value.
  • a high-frequency signal input to an LSI needs to have a rise time and a fall time within a time range specified by the LSI manufacturer (for example, 100 to 500 ns). This is because the LSI may malfunction.
  • the high frequency signal is a signal having a wavelength shorter than the length of the wiring connecting the LSI and the signal source that generates the high frequency signal.
  • Hardware engineers who design a board using an LSI install a Thevenin termination circuit and a pull-down resistor in front of the LSI so that high-frequency signals whose rise time and fall time are within the specified time range are input to the LSI. , Manually adjust its resistance value. At that time, the hardware engineer confirms the waveform of the high-frequency signal input to the LSI with an oscilloscope, etc., and if the rise time and fall time are not within the specified time range, the resistance value is changed, Repeat the check to see if it is within the time range. Since the hardware engineer manually adjusts the resistance value of all the LSIs mounted on the electronic board, there is a problem that a large number of development steps are required.
  • Patent Document 1 The technology related to the above-described problem is disclosed in Patent Document 1 below.
  • the control circuit of Patent Document 1 includes a determination unit and a control unit.
  • the determining means determines whether the input signal is overshooting or undershooting. That is, the determination means has an amplitude of the input signal that exceeds the first threshold (voltage value) (overshoot), or an amplitude of the input signal that is lower than the second threshold (voltage value) (under). Shoot).
  • the control means switches the resistance value of the termination resistor in the memory to a large value to reduce the amplitude of the input signal.
  • the control circuit of Patent Document 1 can suppress overshoot or undershoot of the input signal.
  • control circuit disclosed in Patent Document 1 automatically obtains a resistance value for suppressing overshoot and undershoot, so that a hardware engineer does not need a development man-hour for adjusting the resistance value. It can be.
  • Patent Document 2 describes a circuit that suppresses a rapid current change caused by turning on a plurality of resistance elements gradually.
  • Patent Document 3 describes a circuit that keeps the waveform of an output signal constant by turning on a transistor in accordance with a change due to temperature.
  • JP 2011-81733 A JP 2009-152865 A JP 2008-182516 A
  • control circuit of Patent Document 1 adjusts the resistance value so as to suppress overshoot and the like, but does not adjust the resistance value so that the rise and fall times of the input signal are within the specified range, This is because the hardware engineer is not notified whether or not it is within. Therefore, even if the hardware engineer uses the control circuit of Patent Document 1, the hardware engineer cannot expect the rise time or fall time of the input signal to be within the specified range, and it happens to be within the specified range. Even if it is inside, it cannot be determined. As a result, the hardware engineer still had to manually adjust the resistance value of all the LSIs mounted on the electronic board, which required a lot of development man-hours.
  • the resistance element is gradually turned on or the transistor is turned on in response to temperature fluctuations, but the rise time of the input signal to the LSI is adjusted within a specified range. It does not control to do.
  • the hardware engineer uses the circuits of Patent Documents 2 and 3, the hardware engineer cannot expect the rise time of the input signal to be within the specified range, and it happens to be within the specified range. Even if it is, it cannot be determined.
  • the hardware engineer had to manually adjust the resistance values of all the LSIs on the electronic board, which required a lot of development man-hours.
  • An object of the present invention is to provide a control circuit and a control method for solving the above problems.
  • a control circuit of the present invention has a conductive wire that transmits an input electric signal to a connected integrated circuit, and a resistance value that is connected to the conductive wire and grounded and can be changed.
  • a voltage value of the electrical signal transmitted through the conductive wire between the resistance circuit and the resistance circuit and the integrated circuit is a predetermined second voltage value that is greater than the first voltage value from a predetermined first voltage value;
  • At least one Control means for changing the resistance value of the resistance circuit to a value larger by a certain amount when longer than the maximum time of the predetermined time range, wherein the control means has changed the resistance value a predetermined number of times. In response, a predetermined signal is output.
  • a control method of the present invention includes a resistance circuit that is connected to a lead wire that is connected to an integrated circuit and is grounded, the resistance value of which can be changed, and the integrated circuit. From the predetermined third voltage value, the rise time until the voltage value of the electric signal transmitted through the conducting wire reaches a predetermined second voltage value larger than the first voltage value from the predetermined first voltage value.
  • the resistance value of the resistance circuit is changed to a value smaller by a certain amount, and when at least one of the measured times is longer than the maximum time of the predetermined time range, The resistance of the resistor circuit Change the value to a certain amount a large value, and outputs a predetermined signal in response to the resistance value by a predetermined number of times change.
  • the hardware engineer can reduce the effort for adjusting the resistance value so that the rise time and the fall time of the high-frequency signal input to the LSI are within a specified range, thereby reducing development man-hours. Can do.
  • FIG. 1 is a diagram illustrating a configuration example of an LSI including a control circuit according to a first embodiment of the present invention. It is a figure for demonstrating the function of the pull-down resistance circuit with which the control circuit in the 1st Embodiment of this invention is equipped. It is a figure for demonstrating the rise time and fall time which are controlled by the control circuit in the 1st Embodiment of this invention. It is a figure for demonstrating the reflection coefficient used with the control circuit in the 1st Embodiment of this invention. It is a figure which shows operation
  • the control circuit of this embodiment is included in a large scale integration (LSI) and includes a pull-down resistor circuit whose resistance value can be changed.
  • the pull-down resistor circuit is connected to a conducting wire through which an input high-frequency signal is transmitted to the LSI body, and is grounded.
  • the control circuit of the present embodiment changes the resistance value of the pull-down resistor circuit so that the rise time and fall time of the signal input to the LSI main body are within a specified range. If the resistance value of the pull-down resistor circuit is changed a predetermined number of times and the rise time and fall time are not within the specified range, the control circuit of this embodiment sends an ALM (Alarm) signal to the outside of the LSI. Output to.
  • ALM Alarm
  • a hardware engineer only has to adjust the resistance value of an LSI that outputs an ALM signal when an LSI including the control circuit of this embodiment is mounted on an electronic board.
  • the hardware engineer does not necessarily have to adjust the resistance value of all the LSIs mounted on the electronic board, and the development man-hour can be reduced accordingly.
  • FIG. 1 is a diagram illustrating a configuration example of an LSI including a control circuit according to the first embodiment of the present invention.
  • LSI including a control circuit of the present embodiment (hereinafter referred to as “LSI of this embodiment”) is as shown in FIG.
  • Circuits other than the LSI main body 15 that is, the reception terminal 10, the pull-down resistor circuit 11, the voltage detection circuit 12, the control unit 13, and the ALM terminal 14) are control circuits of this embodiment.
  • the receiving terminal 10 is connected to the LSI main body 15 by a conducting wire.
  • a pull-down resistor circuit 11 and a voltage detection circuit 12 are also connected to the conducting wire.
  • the voltage detection circuit 12 is connected to the control unit 13.
  • the control unit 13 is connected to the ALM terminal 14 and the pull-down resistor circuit 11.
  • the pull-down resistor circuit 11 is grounded.
  • the receiving terminal 10 is wired and connected to an IC (Integrated Circuit) 16 that generates a high-frequency signal.
  • the high-frequency signal is a signal having a very short wavelength (more precisely, a wavelength shorter than the length of the wiring connecting the IC 16 and the receiving terminal 10).
  • the IC 16 may be an oscillator.
  • the pull-down resistor circuit 11 includes a plurality of resistors 100_1 to 100_n (n is the number of resistors mounted on the pull-down resistor circuit 11), and an FET (Field Effect Transistors) 101_1 to 101_ (n-1).
  • the pull-down resistor circuit 11 includes FETs 102_1 to 102_ (n ⁇ 1) and FETs 103_1 to 103_ (n ⁇ 1).
  • resistors 100_1 to 100_n adjacent resistors 100_k and resistors 100_k + 1 (k is an arbitrary integer of 1 to (n ⁇ 1)) are connected via the FET 101_k, the FET 102_k, and the FET 103_k as shown in FIG. Is done.
  • the control unit 13 is connected to all the FETs (hereinafter referred to as “FETs 101_1 to 103_ (n ⁇ 1)”). In FIG. 1, it is described that the control unit 13 and each FET are connected by one and the same wiring, but actually, they are connected by different wirings.
  • the receiving terminal 10 is a general input terminal.
  • the receiving terminal 10 receives an electrical signal that is a high-frequency signal from the IC 16.
  • the receiving terminal 10 outputs the received electrical signal to the pull-down resistor circuit 11, the voltage detection circuit 12, and the LSI body 15.
  • FIG. 2 is a diagram for explaining the function of the pull-down resistor circuit 11 provided in the control circuit according to the first embodiment of the present invention.
  • Each of the FETs 101_1 to 103_ (n ⁇ 1) is a general FET, and performs a switching operation when a certain amount of voltage is applied from the control unit 13 to the gate. Specifically, each of the FETs 101_1 to 103_ (n ⁇ 1) connects between the source and the drain when a voltage is applied from the control unit 13 to the gate. “G”, “S”, and “G” described in the FET 101_1 in FIG. 1 indicate a gate, a source, and a drain. Each of the FETs 101_1 to 103_ (n ⁇ 1) opens the source and the drain when a voltage is not applied to the gate from the control unit 13.
  • the FET 102_k (k is an arbitrary integer from 1 to (n ⁇ 1)) is applied with a voltage from the control unit 13 to the gate, and the resistor 100_k and the resistor 100_ (k + 1) are connected when the source and the drain are connected. Connect in series.
  • the FET 102_1 connects the resistor 100_1 and the resistor 100_2 in series when a voltage is applied to the gate from the control unit 13 and the source and the drain are connected.
  • the FETs 102_1 to 102_ (n ⁇ 1) are series connection FETs.
  • the FETs 101_k and 103_k are applied with a voltage from the control unit 13 to the gate, and when the source and drain are connected, the resistors 100_k and 100_ ( k + 1) are connected in parallel.
  • the resistors 100_1 and 100_2 are connected in parallel.
  • FET101_1 to FET101_ (n-1) and FET103_1 to FET103_ (n-1) are FETs for parallel connection.
  • the pull-down resistor circuit 11 connects the resistors 100_1 to 100_n in series or in parallel by applying a voltage from the control unit 13 to each of the FETs 101_1 to 103_ (n ⁇ 1).
  • the pull-down resistor circuit 11 increases the resistance value (combined resistance value) by a certain amount compared to the parallel connection by connecting the resistor 100_k and the resistor 100_k + 1 connected in parallel in series.
  • the pull-down resistor circuit 11 has its own resistance value (combined resistance value) by connecting the resistor 100_k and the resistor 100_k + 1 (k is an arbitrary integer from 1 to (n ⁇ 1)) connected in series in parallel. Is reduced by a certain amount compared to the case of serial connection.
  • the pull-down resistor circuit 11 connects the resistors 100_1 to 100_n in series or in parallel by applying a voltage from the control unit 13 to each of the FETs 101_1 to 103_ (n ⁇ 1), and has its own resistance value (combined resistance value). ).
  • the voltage detection circuit 12 detects the voltage value of the input electric signal at a predetermined timing and outputs the detected voltage value to the control unit 13 as an electric signal.
  • the above-mentioned predetermined timing is a constant interval timing and is set in the voltage detection circuit 12 by the LSI manufacturer. Since the electrical signal is a high-frequency signal, the LSI manufacturer sets a time interval shorter than one cycle of the high-frequency signal (for example, every several hundred ⁇ s) in the voltage detection circuit 12 as a predetermined timing.
  • the voltage detection circuit 12 may include a general voltmeter or a comparator circuit, and may detect a voltage value of an input electric signal using them.
  • the LSI main body 15 is a general integrated circuit, and receives an electric signal (high frequency signal).
  • the rise time and fall time of the input electric signal of the LSI main body 15 are defined as follows by the LSI manufacturer of this embodiment.
  • VIL the operating voltage value of the LSI body 15 ⁇ a certain ratio A (for example, 20%)
  • VIH the operating voltage value of the LSI body 15 ⁇ a certain ratio B (for example, 80%)
  • the operating voltage value is a voltage value necessary for operating the LSI main body 15. 3V.
  • the ratio A described above is smaller than the ratio B.
  • the above-described rise time may be, for example, the time from the voltage value VIL (0.66V) to VIH (2.64V) as shown in FIG.
  • the fall time described above may be a time from the voltage value VIH (2.64 V) to VIL (0.66 V) as shown in FIG.
  • FIG. 3 is a diagram for explaining the rise time and the fall time defined by the control circuit in the first embodiment of the present invention. Note that the LSI manufacturer may combine each value such as the defined VIL, VIH, and rise time in the data sheet of the LSI main body 15.
  • the LSI body 15 defines the above-described rise time range (specifically, the maximum rise time MAX_A and the minimum rise time MIN_A) by the LSI manufacturer.
  • the LSI main body 15 defines the above-described fall time range (specifically, the maximum fall time MAX_B and the minimum fall time MIN_B) by the LSI manufacturer.
  • the maximum time MAX_A and the minimum time MIN_A are the longest time and the shortest time of the rise time.
  • the maximum time MAX_B and the minimum time MIN_B are the longest time and the shortest time of the fall time.
  • the LSI manufacturer may combine the maximum time MAX_A, the minimum time MIN_A, the maximum time MAX_B, and the minimum time MIN_B in the data sheet of the LSI main body 15.
  • the rise time range (maximum time MAX_A, minimum time MIN_A) and fall time range (maximum time MAX_B and minimum time MIN_B) are set by the LSI manufacturer of this embodiment. Is done.
  • the control unit 13 uses the voltage value (of the electric signal) input from the voltage detection circuit 12 to rise the electric signal input to the LSI. And measure the fall time.
  • the control unit 13 activates a time measuring function (hereinafter referred to as “timer”) provided to itself, Start measurement.
  • the timer may be a high precision timer HPET (High Precision Event Timer) with picosecond precision.
  • HPET High Precision Event Timer
  • the control unit 13 stops the timer when the voltage value (of the electric signal) input from the voltage detection circuit 12 becomes equal to or higher than VIH. At this time, the time measured by the timer is the rise time.
  • the control unit 13 can measure the rise time.
  • the control unit 13 When the voltage value (indicated by the electrical signal) input from the voltage detection circuit 12 becomes equal to or lower than VIH, the control unit 13 starts a timer and starts measuring time. The control unit 13 stops the timer when the voltage value indicated by the signal input from the voltage detection circuit 12 becomes equal to or lower than VIL. At this time, the time measured by the timer is the fall time. The control unit 13 can measure the fall time.
  • the control unit 13 determines whether or not the measured rise time and fall time are within the prescribed time range. Specifically, the control unit 13 determines whether or not the measured rise time is a time between the above-described minimum time MIN_A and maximum time MAX_A. Similarly, the control unit 13 determines whether or not the measured fall time is between the above-described minimum time MIN_B and maximum time MAX_B.
  • control unit 13 determines whether the rise time is longer than the maximum time MAX_A or shorter than the minimum time MIN_A. Similarly, when it is determined that the falling time is not the time between the minimum time MIN_B and the maximum time MAX_B, the control unit 13 determines whether the falling time is longer than the maximum time MAX_B or shorter than the minimum time MIN_B. .
  • (3-5-4) Resistance Value Adjustment Function When the rise time is longer than the maximum time MAX_A, the control unit 13 performs control to increase the resistance value of the pull-down resistor circuit 11 so that the rise time is shortened. Similarly, when the fall time is longer than the maximum time MAX_B, the control unit 13 performs control to increase the resistance value of the pull-down resistor circuit 11 so that the fall time is shortened. The reason why the rise time and fall time are shortened when the resistance value of the pull-down resistor circuit is increased will be described later in “(3-7) Rise time and fall time”.
  • Control for increasing the resistance value of the pull-down resistor circuit 11 is realized by the control unit 13 applying a certain amount of voltage to the gate of the series connection FET 102_1. At that time, the control unit 13 does not apply a voltage to the gates of the FET 101_1 and FET 103_1 for parallel connection. When the voltage has already been applied to the gate of the FET 102_1, the control unit 13 applies the voltage to the gates of the other series connection FETs 102_y (y is any value from 2 to n). At this time, the control unit 13 does not apply a voltage to the gates of the FETs 101_y and 103_y for parallel connection.
  • the control unit 13 performs control to reduce the resistance value of the pull-down resistor circuit 11 so that the rise time becomes longer.
  • the control unit 13 performs control to decrease the resistance value of the pull-down resistor circuit 11 so that the fall time becomes longer.
  • Control for reducing the resistance value of the pull-down resistor circuit 11 described above is realized by the controller 13 applying a certain amount of voltage to the gates of the parallel connection FET 101_1 and FET 103_1. At that time, the control unit 13 does not apply a voltage to the gate of the FET 102_1 for series connection.
  • the control unit 13 applies the gates of the other FETs 101_y and 103_y for parallel connection (where y is any numerical value from 2 to n). Apply voltage. At this time, the control unit 13 does not apply a voltage to the gate of the FET 102_y for series connection.
  • Adjustment Count Count Function When the control unit 13 performs control to increase or decrease the resistance value of the pull-down resistor circuit 11 (that is, adjustment of the resistance value), the control unit 13 sets the counter value provided in itself to 1 Increment by one. This counter is a counter for counting the number of times the resistance value of the pull-down resistor circuit is adjusted, and the default value is zero.
  • the control unit 13 determines whether or not the counter value, that is, the number of times of adjusting the resistance value of the pull-down resistor circuit 11 is a predetermined maximum number of trials.
  • the predetermined maximum number of trials is a value set in the control unit 13 in advance by the LSI manufacturer of this embodiment.
  • the control unit 13 outputs an electric signal indicating an alarm (hereinafter referred to as “ALM signal”) to the ALM terminal 14 when the counter value (the number of times the resistance value has been adjusted) is a predetermined maximum number of trials. This is to inform the hardware engineer who performs hardware design using the LSI of this embodiment that the rise time and fall time of the input signal are not within the specified range even if the resistance value is repeatedly adjusted. is there.
  • control unit 13 When the counter value (the number of times the resistance value has been changed) is not the predetermined maximum number of trials, the control unit 13 performs the functions (3-5-2) to (3-5-4) described above. The control unit 13 performs processing when the rising time is a time between the minimum time MIN_A and the maximum time MAX_A and the falling time is a time between the minimum time MIN_B and the maximum time MAX_B. finish.
  • the control unit 13 can be realized using an electronic circuit, a memory such as a RAM (Random Access Memory), and a general microcomputer.
  • the ALM terminal 14 is a general output terminal, and outputs the ALM signal input from the control unit 13 to the outside of the LSI of the present embodiment.
  • a red LED Light Emitting Diode
  • the ALM terminal 14 when the ALM signal is input, the ALM terminal 14 outputs a current to the LED.
  • the red LED emits red light while the current is supplied from the ALM terminal 14, and informs a hardware engineer who uses LSI to design that the resistance value cannot be adjusted well.
  • FIG. 4 shows the reflection coefficient used in the control circuit in the first embodiment of the present invention. It is a figure for demonstrating. Although it is a general story, the reason why the rise time and the fall time are shortened when the resistance value of the pull-down resistor circuit is increased will be described below.
  • an electrical signal input to the LSI body 15 is a high-frequency signal (wave)
  • a reflected wave is generally generated from the LSI body 15 and is input to the LSI body 15 (hereinafter referred to as “LSI input signal”).
  • This waveform is a composite of reflected waves. How much the LSI body 15 reflects is represented by a reflection coefficient.
  • the larger the reflection coefficient, the larger the reflected wave, and the waveform of the LSI input signal synthesized with the large reflected wave becomes a wave having a larger amplitude (voltage value), and its rise time and fall time Will be faster (shorter).
  • Equation 1 the reflection coefficient ( ⁇ ) is generally as shown in Equation 1 below.
  • Equation 1 Equation 1 above shows that the reflection coefficient ( ⁇ ) increases as the resistance value Rt of the pull-down resistor increases.
  • the LSI of the present embodiment is a circuit having the same configuration as the circuit shown in FIG.
  • the pull-down resistor circuit 11 corresponds to the resistor shown in FIG. 4, and the LSI body 15 corresponds to the circuit A shown in FIG.
  • the reflection coefficient ( ⁇ ) of the LSI of this embodiment increases as the resistance value Rt of the pull-down resistor increases. That is, in the LSI of the present embodiment, as the resistance value Rt of the pull-down resistor is increased, a larger reflected wave exists and the rise time and fall time of the LSI input signal are shortened.
  • the waveform of the LSI input signal input to the LSI body 15 is a composite of the reflected waves.
  • the degree of reflection is represented by the reflection coefficient.
  • the smaller the reflection coefficient, the smaller the reflected wave, and the rise time and fall time of the LSI input signal synthesized with the reflected wave are slow (long).
  • the reflection coefficient ( ⁇ ) decreases as the resistance value Rt of the pull-down resistor decreases. That is, in the LSI according to the present embodiment, as the resistance value Rt of the pull-down resistor is decreased, the rise time and fall time of the LSI input signal are slower (longer).
  • FIGS. 5A and 5B are diagrams illustrating the operation of the control circuit according to the first embodiment of the present invention. The detailed operation of the system of this embodiment will be described below with reference to FIGS. 5A and 5B.
  • the control unit 13 of the control circuit of the present embodiment includes the above-described voltage values (VIL, VIH), rise time by the LSI manufacturer of the present embodiment. (Maximum time MAX_A and minimum time MIN_A) are set (S1). Further, the fall time range (maximum time MAX_B and minimum time MIN_B) is also set in the control unit 13 by the LSI manufacturer of the present embodiment.
  • control unit 13 When the control unit 13 is realized by a general microcomputer, the hardware engineer can set various values described above in the microcomputer (control unit 13) using general development integrated environment software. Good.
  • the hardware engineer may confirm the data sheet of the LSI main body 15 and set various values such as the above VIL in the microcomputer at the time of factory shipment.
  • control unit 13 applies a voltage to an arbitrary gate of the FETs 101_1 to 103_ (n ⁇ 1), and sets an arbitrary resistance value in the pull-down resistor circuit 11 (S2). .
  • the control unit 13 arbitrarily selects the FET 102_k (k is any one of 1 to (n-1)) among the series-connected FETs 102_1 to 102_ (n-1), and applies a voltage to the gate thereof. Apply. At this time, the control unit 13 does not apply a voltage to the gates of the parallel connection FETs 101_k and 103_k. Further, since the control unit 13 connects the pull-down resistor circuit 11 to the ground, all the parallel connection FETs 101_z and 103_z other than the parallel connection FETs 101_k and 103_k (z is 1 to (n ⁇ 1) other than k). Apply voltage to the gate.
  • the receiving terminal 10 of the LSI of the present embodiment is input from the IC 16 and outputs the received electrical signal (high frequency signal) to the voltage detection circuit 12 (S3).
  • the voltage detection circuit 12 detects the voltage value of the input electric signal at every predetermined timing, and outputs the detected voltage value to the control unit 13 (S4).
  • the predetermined timing is a timing of a very short fixed interval (for example, every several tens of ps).
  • the control unit 13 activates a time measuring function (that is, a timer) provided in itself and starts measuring time ( S5).
  • a time measuring function that is, a timer
  • the timer may be a high precision timer HPET (High Precision Event Timer) with picosecond accuracy.
  • HPET High Precision Event Timer
  • the control unit 13 stops the timer (S6).
  • the time measured by the timer is the rise time.
  • the control unit 13 can measure the rise time.
  • the control unit 13 determines whether or not the time measured by the timer (that is, the rising time) is within a specified time range (S7). .
  • control unit 13 determines whether the rising time measured by the timer is a time between a predetermined minimum time MIN_A and a maximum time MAX_A.
  • Resistance value changing process when rise time is not within specified range (-1) Determination of whether or not resistance value has been adjusted a predetermined number of times If it is not within the time range (No in S7), the number of adjustments of the resistance value of the pull-down resistor circuit 11 (the value of the counter operating in S10, S11, S30, and S31 described later) is the maximum number of trials. Is determined (S8).
  • the maximum number of trials is a value set in advance in the control unit 13 by the LSI manufacturer of this embodiment.
  • the control unit 13 determines whether the rise time obtained in S6 is longer than the maximum time MAX_A, or It is determined whether the time is shorter than the minimum time MIN_A (S9).
  • the control unit 13 determines that the rise time is longer than the maximum time MAX_A. Assuming that the rise time obtained in S6 is 80 ps, the control unit 13 determines that the rise time is shorter than the minimum time MIN_A.
  • control unit 13 determines that the rising time is longer than the maximum time MAX_A in S9 described above (if No in S9) ) Control is performed to increase the resistance value of the pull-down resistor circuit 11 so that the rise time is shortened (S10).
  • the control unit 13 applies a certain amount of voltage to the gate of the series connection FET 102_1. If a voltage has already been applied to the gate of the FET 102_1, the control unit 13 applies a voltage to one of the gates of the other series-connected FETs 102_y (y is an arbitrary integer from 2 to (n ⁇ 1)). Apply. At this time, the control unit 13 does not apply a voltage to the gates of the FETs 101_y and 103_y for parallel connection.
  • the control unit 13 can connect the resistor 100_y and the resistor 100_ (y + 1) in series, and increase the resistance value (the combined resistance value) of the pull-down resistor circuit 11 by a certain amount.
  • the control unit 13 increases the resistance value (synthetic resistance value) of the pull-down resistor circuit 11 by a certain amount, thereby shortening the rise time of the electric signal (high frequency signal). As described above in “(3-7) Rise time and fall time”, the rise time of the electric signal (high frequency signal) can be shortened by increasing the resistance value of the pull-down resistor circuit 11.
  • control part 13 increments the value of the counter with which one is provided, and once complete
  • the number of times the resistance value of the pull-down resistor circuit is adjusted is counted by the counter described above.
  • the default value of the above counter is zero.
  • control circuit of the present embodiment performs the above-described processing after S 3 again.
  • the control unit 13 applies a certain amount of voltage to the gates of the parallel connection FET 101_1 and FET 103_1.
  • the control unit 13 determines which of the other parallel connection FET 101_y and the FET 103_y (y is an arbitrary integer from 2 to (n ⁇ 1)). Apply voltage to the crab. At this time, the control unit 13 does not apply a voltage to the gate of the FET 102_y for series connection.
  • the control unit 13 can connect the resistor 100_y and the resistor 100_ (y + 1) in parallel, and reduce the resistance value (the combined resistance value) of the pull-down resistor circuit 11 by a certain amount.
  • the controller 13 increases the rise time of the electrical signal (high frequency signal) by reducing the resistance value (combined resistance value) of the pull-down resistor circuit 11 by a certain amount. As described above in “(3-7) Rise time and fall time”, the rise time of the electric signal (high frequency signal) can be lengthened by reducing the resistance value of the pull-down resistor circuit 11.
  • control part 13 will once complete
  • This counter is a counter for counting the number of times the resistance value of the pull-down resistor circuit is adjusted.
  • control circuit of this embodiment repeats the above-described S 3 to S 11 again.
  • the above-described ALM terminal 14 outputs an electrical signal indicating an alarm (that is, an ALM signal) input from the control unit 13 to the outside of the LSI, and has a good resistance value for a hardware engineer who designs using the LSI. Inform them that they could not be adjusted.
  • the ALM terminal 14 may include a lighting unit that turns on a red LED when an ALM signal (electrical signal) is input.
  • the lighting unit to which the ALM signal is input lights up the red LED to inform the hardware engineer that the resistance value cannot be adjusted well.
  • the lighting unit may be a circuit including a battery, an LED, and a switch that connects the battery and the LED when an electric signal is input.
  • the reception terminal 10 outputs the input signal to the voltage detection circuit 12 as shown in FIG. 5B (S23), as in S3 described above.
  • the voltage detection circuit 12 detects the voltage value of the input electric signal at every predetermined timing, and outputs the detected voltage value to the control unit 13 (S24), as in S4 described above.
  • the predetermined timing is a very short interval (for example, every several tens of ps).
  • the voltage value of the electric signal (high frequency signal) is input from the voltage detection circuit 12 to the control unit 13 through S24 described above.
  • the control unit 13 activates a time measuring function (that is, a timer) provided therein and starts measuring time ( S25).
  • a time measuring function that is, a timer
  • the control unit 13 stops the timer (S26).
  • the time measured by the timer is the fall time.
  • the control unit 13 can measure the fall time.
  • control unit 13 determines whether or not the time (that is, the falling time) measured by the timer is within the specified time range, as in S7 described above. Is determined (S27).
  • control unit 13 determines whether the falling time measured by the timer is a time between the minimum time MIN_B and the maximum time MAX_B.
  • control unit 13 has a falling time longer than the maximum time MAX_B determined in the above-described S25 and S26. Or whether it is shorter than the minimum time MIN_B (S29).
  • control unit 13 determines in S29 described above that the fall time is longer than the maximum time MAX_B (No in S29). In this case, control is performed to increase the resistance value of the pull-down resistor circuit 11 so that the fall time is shortened (S30).
  • control unit 13 performs the same process as in S10 described above. Moreover, if the control part 13 performs the same process as above-mentioned S10, the value of the counter with which it is provided will be incremented by one. This is to count the number of times the resistance value of the pull-down resistor circuit is adjusted.
  • control unit 13 determines in S29 described above that the fall time is shorter than the minimum time MIN_B (Yes in S29) In the case), control is performed to reduce the resistance value of the pull-down resistor circuit 11 so that the fall time becomes longer (S31).
  • control unit 13 performs the same process as in S11 described above. Further, when the control unit 13 performs the same process as in S11 described above, the control unit 13 increments the value of the counter provided therein by one. This is to count the number of times the resistance value of the pull-down resistor circuit is adjusted.
  • control circuit of the present embodiment repeats the above-described S3 to S31 again for the electric signal input from the connected IC 16, and determines whether both the rise time and the fall time are within the specified time range. Determine again.
  • the ALM terminal 14 outputs an electric signal (that is, an ALM signal) indicating an alarm input from the control unit 13 to the outside of the LSI and is designed for a hardware engineer who designs using the LSI. Informs that the resistance value could not be adjusted well.
  • the ALM terminal 14 may include a lighting unit that turns on a red LED when an ALM signal (electrical signal) is input. The lighting unit to which the ALM signal is input lights up the red LED to inform the hardware engineer that the resistance value cannot be adjusted well.
  • control unit 13 outputs a signal for blinking the LED for a predetermined time (hereinafter referred to as “flashing signal”) to the ALM terminal 14 at regular intervals, and performs processing until the predetermined time elapses. It is determined whether or not a signal indicating re-execution is input.
  • the ALM terminal 14 blinks the red LED to be connected, and a hardware engineer who designs using the LSI of this embodiment. On the other hand, it may be urged to determine whether or not the above-described S2 to S32 are performed again.
  • the control unit 13 is connected to a restart button that outputs a signal indicating process re-execution to the control unit 13 when pressed.
  • the hardware engineer wants to perform the above-described S2 to S32 again, the hardware engineer presses the restart button while the red LED is blinking, and inputs a signal indicating the process re-execution to the control unit 13.
  • the predetermined time is preset in the control unit 13 by the LSI manufacturer. The predetermined time is preferably a sufficiently long time.
  • control unit 13 ends the process when a signal indicating process re-execution is not input before the predetermined time elapses (No in S33).
  • Steps S2 to S33 are performed again after applying a voltage.
  • control unit 13 When the control unit 13 is operated by a microcomputer, the control unit 13 (microcomputer) determines the parameter values (that is, VIL, VIH, maximum time MAX_A, minimum time MIN_A, maximum time MAX_B, minimum) before returning to S2.
  • the time MIN_B may be changed (S34).
  • the control unit 13 (microcomputer) waits for a certain period of time for the above-described parameter values to be input. During a certain period of time, the hardware engineer inputs the parameter values to the control unit 13 (microcomputer) using general development integrated environment software. When the parameter value is input, the control unit 13 (microcomputer) sets the input parameter value to itself, and performs S2 to S33 again. If nothing is input after waiting for a predetermined time, the control unit 13 (microcomputer) performs S2 to S33 again without changing the parameter value.
  • the above-described S34 can be performed when the control unit 13 has a function realized by a microcomputer. Therefore, the control unit 13 may omit S34.
  • control unit 13 may perform the processes of S3 to S34 when the hardware engineer presses the restart button in S34 while waiting for the parameter value input for a certain period of time. In that case, since the control unit 13 does not perform S2, the resistance value of the pull-down resistor circuit 11 is not initialized, and the processes of S3 to S34 are performed with the same resistance value as before.
  • control unit 13 may end the process without performing the above-described S33. .
  • the control circuit of this embodiment may be repeated.
  • information indicating S3 to S11 or information indicating S23 to S31 is set in the control circuit of this embodiment by the LSI manufacturer.
  • the control circuit of this embodiment performs S3 to S11 when information indicating S3 to S11 is set, and performs S23 to S31 when information indicating S23 to S31 is set. To do.
  • control circuit of this embodiment is provided in the LSI.
  • control circuit may be provided outside the LSI.
  • the hardware engineer reduces the effort for adjusting the resistance value so that the rise time and the fall time of the high-frequency signal input to the LSI are within a specified range, thereby reducing development man-hours. be able to.
  • control circuit included in the LSI according to the present embodiment adjusts the resistance value so that the rise time and fall time of the high-frequency signal input to the LSI main body are within the specified range. This is because the ALM signal is output.
  • the hardware engineer needs to adjust the resistance value only for the LSI outputting the ALM signal among the LSIs of the present embodiment mounted on the electronic board. Therefore, the hardware engineer does not necessarily have to adjust the resistance value of all the LSIs mounted on the electronic board, and accordingly, the labor for adjusting the resistance value can be reduced and the development man-hour can be reduced.
  • FIG. 6 is a diagram illustrating a configuration example of a control circuit according to the second embodiment of the present invention. The configuration and operation of the control circuit according to the second embodiment will be described below.
  • the control circuit 20 of the present embodiment is connected to the integrated circuit 21 as shown in FIG.
  • the integrated circuit 21 may be a general LSI (Large Scale Integration).
  • an electric signal is input to the control circuit 20 of the present embodiment.
  • the above-described electrical signal may be a high-frequency signal output from a general signal source.
  • control circuit 20 of the present embodiment includes a conductive wire 200, a resistance circuit 201, a measurement unit 202, and a control unit 203.
  • the conducting wire 200 is a conducting wire that transmits an input electric signal to the integrated circuit 21 to be connected.
  • the resistance circuit 201 is a circuit that is connected to the conductive wire 200 and grounded, and whose resistance value can be changed.
  • the measuring unit 202 has a predetermined rise time until the voltage value of the electric signal transmitted through the conductive wire 200 between the resistance circuit 201 and the integrated circuit 21 changes from a predetermined first voltage value to a predetermined second voltage value. One or both of the fall times from the voltage value of 3 to the predetermined fourth voltage value are measured.
  • the above-mentioned second voltage value is a voltage value larger than the above-mentioned first voltage value.
  • the fourth voltage value described above is a voltage value smaller than the third voltage value described above.
  • the first to fourth voltage values are set in the measurement unit 202 in advance by a hardware engineer using the control circuit 20 of the present embodiment.
  • the hardware engineer confirms the data sheet of the integrated circuit 21, and first determines the voltage values that define the rise time (for example, VIL and VIH described above in “(3-4) Function of LSI main body 15” above). 2 is set in the measurement unit 202 as a voltage value of 2. Further, the hardware engineer confirms the data sheet of the integrated circuit 21 and sets voltage values (eg, VIH and VIL) that define the fall time in the measurement unit 202 as the third and fourth voltage values.
  • the control unit 203 changes the resistance value of the resistance circuit 201 to a value smaller by a certain amount when at least one of the times measured by the measuring unit 202 (for example, the rising time) is shorter than the minimum time in a predetermined time range. In addition, when at least one of the times measured by the measuring unit 202 is longer than the maximum time in the predetermined time range, the control unit 203 changes the resistance value of the resistance circuit 201 to a value larger by a certain amount.
  • the hardware engineer confirms the data sheet of the integrated circuit 21 and controls the time range common to the specified rise time time range and the specified fall time time range as a predetermined time range.
  • Set in the unit 203 the hardware engineer sets the minimum time and the maximum time in the common time range in the control unit 203 as the minimum time and the maximum time in a predetermined time range.
  • the time range is 100 ns to 500 ns
  • the minimum time is 100 ns
  • the maximum time is 500 ns.
  • the control unit 203 outputs a predetermined signal in response to changing the resistance value of the resistance circuit 201 a predetermined number of times.
  • the control unit 203 may output a signal indicating that adjustment is impossible when the resistance value of the resistance circuit 201 is changed a predetermined number of times.
  • the predetermined number of times is preset in the control unit 203 by a hardware engineer.
  • an electric signal (high frequency signal) is input from a signal source (not shown) connected to the control circuit 20 of the present embodiment.
  • the measurement unit 202 of the control circuit 20 has a voltage value of an electric signal transmitted through the conductive wire 200 between the resistance circuit 201 and the integrated circuit 22 changed from a predetermined first voltage value to a predetermined first value. The rise time until the voltage value becomes 2 is measured.
  • the control unit 203 of the control circuit 20 of the present embodiment has a resistance value of the resistance circuit 201. Change to a smaller value by a certain amount. This is to increase the rise time.
  • the control unit 203 changes the resistance value of the resistance circuit 201 to a value larger by a certain amount. This is to shorten the rise time.
  • the measurement unit 202 and the control unit 203 repeat the processes (I) and (II) described above.
  • a hardware engineer who designs using the integrated circuit 21 can know that the control circuit 20 of the present embodiment cannot adjust the resistance value well.
  • the hardware engineer only needs to adjust the resistance value of only the integrated circuit 21 connected to the control circuit 20 of the present embodiment that has output a signal indicating that adjustment is impossible among the plurality of integrated circuits 21 on the substrate. .
  • the hardware engineer does not necessarily have to adjust the resistance value for all the integrated circuits 21 on the substrate.
  • the measurement unit 202 instead of measuring the rise time in (I) above, falls until the voltage value of the electrical signal changes from the predetermined third voltage value to the predetermined fourth voltage value. Time may be measured. In that case, when the measured fall time is shorter than the minimum time in the predetermined time range in the above (II), the control unit 203 changes the resistance value of the resistance circuit 201 to a value smaller by a certain amount. When the fall time (measured by the measurement unit 202) is longer than the maximum time in the predetermined time range, the control unit 203 changes the resistance value of the resistance circuit 201 to a value larger by a certain amount.
  • the measurement unit 202 may measure both the rise time and the fall time described above in (I) above. In that case, when both the rise time and the fall time are measured, the control unit 203 performs the following processing in the above (II).
  • the control unit 203 changes the resistance value of the resistance circuit 201 to a value smaller by a certain amount when at least one of the rise time and the fall time (measured by the measurement unit 202) is shorter than the minimum time in the predetermined time range. To do. When at least one of the rise time (measured by the measurement unit 202) and the fall time is longer than the maximum time in the predetermined time range, the control unit 203 increases the resistance value of the resistance circuit 201 by a certain amount. Change to
  • the hardware engineer may set the prescribed rise time range in the control unit 203 as a predetermined time range. . Specifically, the hardware engineer sets the maximum time and the minimum time in the time range of the specified rise time in the control unit 203.
  • the hardware engineer sets the specified fall time in the control unit 203 as a predetermined time range. May be. Specifically, the hardware engineer sets the maximum time and the minimum time in the time range of the specified fall time in the control unit 203.
  • the hardware engineer can reduce the effort for adjusting the resistance value so that the rise time and the fall time of the high-frequency signal input to the integrated circuit are within the specified range, thereby reducing the development man-hours. can do.
  • control circuit of the present embodiment adjusts the resistance value so that the rise time and fall time of the high-frequency signal input to the integrated circuit are within the specified range. It is because it outputs.
  • the hardware engineer needs to adjust the resistance value only for the integrated circuit connected to the control circuit that outputs the ALM signal among the integrated circuits mounted on the electronic substrate. Therefore, the hardware engineer does not necessarily have to adjust the resistance values of all the integrated circuits mounted on the electronic substrate, and accordingly, the labor for adjusting the resistance values can be reduced, and the development man-hours can be reduced.
  • Measuring means for measuring one or both of a rise time, a predetermined third voltage value, and a fall time until a predetermined fourth voltage value smaller than the third voltage value is reached; When at least one of the times measured by the measuring unit is shorter than a minimum time in a predetermined time range, the resistance value of the resistor circuit is changed to a value smaller by a certain amount, and at least one of the times measured by the measuring unit Control means for changing the resistance value of the resistance circuit to a value larger by a certain amount when is longer than the maximum time of the predetermined time range, The control means outputs a predetermined signal in response to changing the resistance value a predetermined number of times.
  • a control circuit characterized by that.
  • the first voltage value is a voltage value corresponding to a first ratio of a predetermined operating voltage value for operating the integrated circuit;
  • the second voltage value is a voltage value corresponding to a second ratio of the operating voltage value; The second ratio is greater than the first ratio;
  • the third voltage value is a voltage value corresponding to a third ratio of the operating voltage value;
  • the fourth voltage value is a voltage value corresponding to a fourth ratio of the operating voltage value; The fourth ratio is less than the third ratio;
  • the control circuit according to appendix 1, wherein (Appendix 3)
  • the measuring means measures both the rise time and the fall time, When the rising time is shorter than a minimum time of a predetermined first type time range related to the rising time, or the falling time is a predetermined second type time range related to the falling time.
  • the control circuit includes a plurality of resistors, a first type switch connecting a first end of the first resistor and a first end of the second resistor, a second end of the first resistor, and a second end of the first resistor.
  • the control means changes the resistance value of the resistance circuit to a constant value smaller by connecting the first type switch, and keeps the resistance value of the resistance circuit constant by connecting the second type switch. Change the value to a larger value, 4.
  • the control circuit according to any one of appendices 1 to 3, wherein (Appendix 5)
  • the predetermined signal is a signal indicating that the resistance value could not be adjusted.
  • the control circuit according to any one of appendices 1 to 4, characterized in that: (Appendix 6) Voltage detecting means for measuring a voltage value of the electrical signal transmitted through the conducting wire between the resistor circuit and the integrated circuit; The measuring means includes the rise time until the measured voltage value measured by the voltage detecting means changes from the first voltage value to the second voltage value, and the measured voltage value from the third voltage value. Measure either or both of the fall times until reaching the fourth voltage value, 6.
  • the control circuit according to any one of appendices 1 to 5, wherein (Appendix 7) A voltage value of an electrical signal transmitted through the conductor between the integrated circuit and a resistor circuit having a variable resistance value connected to a conductor connected to the integrated circuit and grounded is a predetermined first value.
  • the first voltage value is a voltage value corresponding to a first ratio of a predetermined operating voltage value for operating the integrated circuit;
  • the second voltage value is a voltage value corresponding to a second ratio of the operating voltage value; The second ratio is greater than the first ratio;
  • the third voltage value is a voltage value corresponding to a third ratio of the operating voltage value;
  • the fourth voltage value is a voltage value corresponding to a fourth ratio of the operating voltage value; The fourth ratio is less than the third ratio;
  • the control method according to any one of appendices 7 to 9 characterized in that: (Appendix 11)
  • the predetermined signal is a signal indicating that the resistance value could not be adjusted.
  • the switch includes a field effect transistor (FET).
  • FET field effect transistor

Abstract

　ハードウエア技術者は、ＬＳＩへ入力される信号の立ち上がり時間が規定の範囲内になるように抵抗値を調整するが、調整するのに多くの工数を要するという課題を解決する為、本発明の制御回路は、入力される電気信号を集積回路に伝える導線と、前記導線に接続され、且つ、接地された、抵抗値が変更可能な抵抗回路と、前記導線を伝わる前記電気信号の電圧値が、所定の第１の電圧値から、前記第１の電圧値よりも大きな所定の第２の電圧値になるまでの立ち上がり時間を計測する計測手段と、前記計測手段が計測した時間が所定の時間範囲の最小時間よりも短いときには、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記計測手段が計測した時間が前記所定の時間範囲の最大時間よりも長いときには、前記抵抗値を一定量大きな値に変更する制御手段と、を備え、前記制御手段は、前記抵抗値を所定回数変更したことに応じて所定の信号を出力する。

Description

制御回路、制御方法
　本発明は、制御回路、制御方法に関し、特に、抵抗値を調整する制御回路、制御方法に関する。
　一般的に、ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）に入力される高周波信号は、その立ち上がり時間や立ち下がり時間がＬＳＩ製造者規定の時間範囲内（例えば、１００～５００ｎｓ）である必要がある。なぜなら、ＬＳＩが誤動作する可能性があるからである。高周波信号は、高周波信号を発生させる信号源とＬＳＩを接続する配線の長さよりも短い波長の信号である。
　立ち上がり時間や立ち下がり時間が規定の時間範囲内である高周波信号がＬＳＩに入力されるよう、ＬＳＩを用いて基板設計を行うハードウエア技術者は、ＬＳＩ前段にテブナン終端回路やプルダウン抵抗を設置し、その抵抗値を手動で調整する。その際、ハードウエア技術者は、ＬＳＩへ入力される高周波信号の波形をオシロスコープ等により確認し、その立ち上がり時間、立ち下がり時間が規定の時間範囲内でなければ、抵抗値を変更し、規定の時間範囲内になったかどうか確認する作業を繰り返す。ハードウエア技術者は、電子基板上に実装するＬＳＩ全てについて、抵抗値の調整を手動で行うので、多くの開発工数を要してしまうという課題があった。
　上述の課題に関連する技術が、以下の特許文献１に開示されている。
　特許文献１の制御回路は、判定手段と制御手段を備える。判定手段は、入力信号がオーバーシュート、又は、アンダーシュートしているか否かを判定する。すなわち、判定手段は、入力信号の振幅が第１の閾値（電圧値）を超えている（オーバーシュート）か、又は、入力信号の振幅が第２の閾値（電圧値）を下回っている（アンダーシュート）か、を判定する。制御手段は、入力信号がオーバーシュート又はアンダーシュートしている場合には、メモリ内部の終端抵抗の抵抗値を大きい値に切り替え、入力信号の振幅を小さくする。特許文献１の制御回路は、入力信号のオーバーシュート又はアンダーシュートを抑えられることができる。
　上述の構成や動作の通り、特許文献１の制御回路は、オーバーシュートやアンダーシュートを抑える為の抵抗値を自動的に求めるので、ハードウエア技術者が抵抗値を調整する為の開発工数を不要とすることができる。
　特許文献２には、複数の抵抗素子を徐々にオンさせることにより、オンにより発生する急激な電流変化を抑える回路が記載されている。特許文献３には、温度による変動に応じてトランジスタをオンして、出力信号の波形を一定に保つ回路が記載されている。
特開２０１１－８１７３３号公報 特開２００９－１５２８６５号公報 特開２００８－１８２５１６号公報
　しかし、ハードウエア技術者は、ＬＳＩへ入力される高周波信号（以下、「入力信号」という）の立ち上がり時間や立ち下がり時間が規定の範囲内になるよう抵抗値を調整するのに、多くの開発工数を要してしまうという課題が依然としてあった。
　なぜなら、特許文献１の制御回路は、オーバーシュート等を抑えるように抵抗値を調整するものの、入力信号の立ち上がり、立ち下がり時間が規定の範囲内となるよう抵抗値を調整せず、規定の範囲内となったか否かもハードウエア技術者に通知しないからである。その為、ハードウエア技術者は、特許文献１の制御回路を用いたとしても、入力信号の立ち上がり時間や立ち下がり時間が規定の範囲内となることを期待できず、また、偶然に規定の範囲内になっていたとしても、それを判別できない。その結果、ハードウエア技術者は、電子基板に実装した全てのＬＳＩについて、依然として手動で抵抗値を調整しなければならず、多くの開発工数を要してしまっていた。
　また、特許文献２、３の回路は、抵抗素子を徐々にオンしたり、温度の変動に応じてトランジスタをオンするが、ＬＳＩへの入力信号の立ち上がり時間等が規定の範囲内となるよう調整するよう制御するものではない。その結果、ハードウエア技術者は、特許文献２、３の回路を用いたとしても、入力信号の立ち上がり時間等が規定の範囲内となることを期待できず、また、偶然に規定の範囲内になっていたとしても、それを判別できない。ハードウエア技術者は、電子基板上の全てのＬＳＩについて、手動で抵抗値を調整しなければならず、多くの開発工数を要してしまっていた。
　本発明は、上記課題を解決する制御回路、制御方法を提供することを目的とする。
　上記目的を達成するために、本発明の制御回路は、入力される電気信号を、接続される集積回路に伝える導線と、前記導線に接続され、且つ、接地された、抵抗値が変更可能な抵抗回路と、前記抵抗回路と前記集積回路間の前記導線を伝わる前記電気信号の電圧値が、所定の第１の電圧値から、前記第１の電圧値よりも大きな所定の第２の電圧値になるまでの立ち上がり時間、所定の第３の電圧値から、前記第３の電圧値よりも小さい所定の第４の電圧値になるまでの立ち下がり時間のいずれか、又は両方を計測する計測手段と、前記計測手段が計測した時間の少なくともいずれかが所定の時間範囲の最小時間よりも短いときには、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記計測手段が計測した時間の少なくともいずれかが前記所定の時間範囲の最大時間よりも長いときには、前記抵抗回路の前記抵抗値を一定量大きな値に変更する制御手段と、を備え、前記制御手段は、前記抵抗値を所定回数変更したことに応じて所定の信号を出力する。
　上記目的を達成するために、本発明の制御方法は、集積回路に接続する導線に接続され、且つ、接地された、抵抗値が変更可能な抵抗回路と、前記集積回路と、の間の前記導線を伝わる電気信号の電圧値が、所定の第１の電圧値から、前記第１の電圧値よりも大きな所定の第２の電圧値になるまでの立ち上がり時間、所定の第３の電圧値から、前記第３の電圧値よりも小さい所定の第４の電圧値に前記電圧値がなるまでの立ち下がり時間のいずれか、又は両方を計測し、計測された前記時間の少なくともいずれかが所定の時間範囲の最小時間よりも短いときには、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、計測された前記時間の少なくともいずれかが前記所定の時間範囲の最大時間よりも長いときには、前記抵抗回路の前記抵抗値を一定量大きな値に変更し、前記抵抗値を所定回数変更したことに応じて所定の信号を出力する。
　本発明によれば、ハードウエア技術者は、ＬＳＩに入力される高周波信号の立ち上がり時間や立ち下がり時間が規定の範囲内になるように抵抗値を調整する手間を減らせ、開発工数を削減することができる。
本発明の第１の実施の形態における制御回路を含むＬＳＩの構成例を示す図である。 本発明の第１の実施の形態における制御回路に備わるプルダウン抵抗回路の機能を説明する為の図である。 本発明の第１の実施の形態における制御回路で制御する立ち上がり時間と立ち下がり時間を説明する為の図である。 本発明の第１の実施の形態における制御回路で用いる反射係数を説明する為の図である。 本発明の第１の実施の形態における制御回路の動作を示す図である。 本発明の第１の実施の形態における制御回路の動作（図５Ａからの続きの動作）を示す図である。 本発明の第２の実施の形態における制御回路の構成例を示す図である。
　次に本発明の実施形態について、図面を参照して詳細に説明する。
　≪第１の実施の形態≫
[概要]
　本実施形態の制御回路は、ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）に含まれ、抵抗値が変更可能なプルダウン抵抗回路を備える。プルダウン抵抗回路は、入力される高周波信号がＬＳＩ本体に伝わる導線に接続され、且つ、接地されている。本実施形態の制御回路は、ＬＳＩ本体に入力される信号の立ち上がり時間や立ち下がり時間が規定される範囲内となるようにプルダウン抵抗回路の抵抗値を変更する。本実施形態の制御回路は、所定回数、プルダウン抵抗回路の抵抗値を変更しても、上述の立ち上がり時間と立ち下がり時間が規定される範囲にならない場合には、ＡＬＭ（Ａｌａｒｍ）信号をＬＳＩ外に出力する。
　ハードウエア技術者は、本実施形態の制御回路を含むＬＳＩを電子基板に実装したとき、ＡＬＭ信号が出力されるＬＳＩだけ、抵抗値を調整すればよい。ハードウエア技術者は、電子基板に実装したＬＳＩ全てについて、必ずしも抵抗値を調整する必要がなく、その分、開発工数を削減することができる。
　以下に、プルダウン抵抗回路の抵抗値の具体的な変更方法も含め、本実施形態の制御回路を含むＬＳＩの構成や機能、動作について説明する。
　［構成の説明］
　まず、本発明の第１の実施の形態における制御回路を含むＬＳＩの構成と機能について説明する。図１は、本発明の第１の実施の形態における制御回路を含むＬＳＩの構成例を示す図である。
　（１）本発明の第１の実施の形態における制御回路を含むＬＳＩの構成
　本実施形態の制御回路を含むＬＳＩ（以下、「本実施形態のＬＳＩ」という）は、図１に示されるように、受信端子１０と、プルダウン抵抗回路１１と、電圧検出回路１２と、制御部１３と、ＡＬＭ端子１４と、ＬＳＩ本体１５と、を備える。ＬＳＩ本体１５以外の回路（すなわち、受信端子１０、プルダウン抵抗回路１１、電圧検出回路１２、制御部１３、及びＡＬＭ端子１４）が、本実施形態の制御回路である。
　受信端子１０は、ＬＳＩ本体１５と導線により接続される。当該導線には、プルダウン抵抗回路１１と電圧検出回路１２も接続される。電圧検出回路１２は、制御部１３と接続される。制御部１３は、ＡＬＭ端子１４とプルダウン抵抗回路１１に接続される。プルダウン抵抗回路１１は、接地される。
　受信端子１０は、高周波信号を発生させるＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）１６と配線され、接続される。高周波信号は、ごく短い波長（正確には、ＩＣ１６と受信端子１０を接続する配線の長さよりも短い波長）の信号である。ＩＣ１６は、発振器であってもよい。
　（２）本実施形態における制御回路に備わるプルダウン抵抗回路１１の構成
　プルダウン抵抗回路１１は、複数の抵抗１００＿１～１００＿ｎ（ｎは、プルダウン抵抗回路１１に実装される抵抗の数）と、ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）１０１＿１～１０１＿（ｎ－１）を備える。また、プルダウン抵抗回路１１は、ＦＥＴ１０２＿１～１０２＿（ｎ－１）と、ＦＥＴ１０３＿１～１０３＿（ｎ－１）と、を備える。
　抵抗１００＿１～１００＿ｎのうち、隣り合う抵抗１００＿ｋと抵抗１００＿ｋ＋１（ｋは、１～（ｎ－１）の任意の整数）は、図１に示されるように、ＦＥＴ１０１＿ｋ、ＦＥＴ１０２＿ｋ、及びＦＥＴ１０３＿ｋを介して接続される。
　制御部１３は、全てのＦＥＴ（以下、「ＦＥＴ１０１＿１～１０３＿（ｎ－１）」という）と接続される。図１では、１本の同じ配線で制御部１３と各ＦＥＴが接続されているように記載されているが、実際は異なる配線で接続されている。
　（３）制御回路の各部位の機能
　（３－１）受信端子１０の機能
　受信端子１０は、一般的な入力端子である。受信端子１０は、ＩＣ１６から高周波信号である電気信号を受信する。受信端子１０は、電気信号を受信すると、受信した電気信号を、プルダウン抵抗回路１１、電圧検出回路１２、及びＬＳＩ本体１５に出力する。
　（３－２）プルダウン抵抗回路１１の機能
　図２は、本発明の第１の実施の形態における制御回路に備わるプルダウン抵抗回路１１の機能を説明する為の図である。
　各ＦＥＴ１０１＿１～１０３＿（ｎ－１）は、一般的なＦＥＴであり、制御部１３からゲートに一定量の電圧が印加されることで、スイッチング動作を行う。具体的には、各ＦＥＴ１０１＿１～１０３＿（ｎ－１）は、制御部１３からゲートに電圧が印加されたとき、ソース―ドレイン間を接続する。図１のＦＥＴ１０１＿１に記載している「Ｇ」「Ｓ」「Ｇ」は、ゲート、ソース、ドレインを示している。ＦＥＴ１０１＿１～１０３＿（ｎ－１）各々は、ゲートに制御部１３から電圧が印加されないときには、ソース―ドレイン間を開放する。
　なお、ＦＥＴ１０２＿ｋ（ｋは、１～（ｎ－１）の任意の整数）は、制御部１３からゲートに電圧が印加され、ソース―ドレイン間を接続したとき、抵抗１００＿ｋと抵抗１００＿（ｋ＋１）を直列に接続する。例えば、図２の下図に示されるように、ＦＥＴ１０２＿１は、制御部１３からゲートに電圧が印加され、ソース―ドレイン間を接続したとき、抵抗１００＿１と抵抗１００＿２を直列に接続する。ＦＥＴ１０２＿１～ＦＥＴ１０２＿（ｎ－１）は、直列接続用のＦＥＴである。
　同様に、ＦＥＴ１０１＿ｋと１０３＿ｋ（ｋは、１～（ｎ－１）の任意の整数）は、制御部１３からゲートに電圧が印加され、ソース―ドレイン間を接続したとき、抵抗１００＿ｋと抵抗１００＿（ｋ＋１）を並列に接続する。例えば、図２の上図に示されるように、ＦＥＴ１０１＿１とＦＥＴ１０３＿１は、制御部１３によってゲートに電圧が印加され、ソース―ドレイン間を接続したときは、抵抗１００＿１と抵抗１００＿２を並列に接続する。ＦＥＴ１０１＿１～ＦＥＴ１０１＿（ｎ－１）、ＦＥＴ１０３＿１～ＦＥＴ１０３＿（ｎ－１）は、並列接続用のＦＥＴである。
　上述のように、プルダウン抵抗回路１１は、制御部１３からＦＥＴ１０１＿１～１０３＿（ｎ－１）各々に電圧が印加されることで、抵抗１００＿１～抵抗１００＿ｎを直列、又は並列に接続する。プルダウン抵抗回路１１は、並列に接続していた抵抗１００＿ｋと抵抗１００＿ｋ＋１を直列に接続することで、自身の抵抗値（合成抵抗値）を並列接続時に比べて一定量増加させる。プルダウン抵抗回路１１は、直列に接続していた抵抗１００＿ｋと抵抗１００＿ｋ＋１（ｋは、１～（ｎ－１）の任意の整数）を並列に接続することで、自身の抵抗値（合成抵抗値）を直列接続時に比べて一定量減少させる。プルダウン抵抗回路１１は、制御部１３から各ＦＥＴ１０１＿１～１０３＿（ｎ－１）に電圧が印加されることで、抵抗１００＿１～抵抗１００＿ｎを直列、又は並列に接続し、自身の抵抗値（合成抵抗値）を変更する機能を有する。
　（３－３）電圧検出回路１２の機能
　電圧検出回路１２は、所定のタイミングになると、入力される電気信号の電圧値を検出し、検出した電圧値を電気信号として制御部１３に出力する。
　上述の所定のタイミングは、一定間隔のタイミングであり、ＬＳＩ製造者によって電圧検出回路１２に設定される。なお、電気信号が高周波信号であるので、ＬＳＩ製造者は、高周波信号の１周期より短い時間間隔（例えば、数百μｓ毎）を所定のタイミングとして電圧検出回路１２に設定する。電圧検出回路１２は、一般的な電圧計、又はコンパレータ回路を備え、それらによって、入力される電気信号の電圧値を検出してもよい。
　（３－４）ＬＳＩ本体１５について
　ＬＳＩ本体１５は、一般的な集積回路であり、電気信号（高周波信号）が入力される。
　ＬＳＩ本体１５は、入力される電気信号の立ち上がり時間や立ち下がり時間が、本実施形態のＬＳＩ製造者によって、以下のように規定される。
　・立ち上がり時間＝入力される電気信号の電圧がＶＩＬからＶＩＨになるまでの時間。
　・立ち下がり時間＝入力される電気信号の電圧がＶＩＨからＶＩＬになるまでの時間。
　　ＶＩＬ＝ＬＳＩ本体１５の動作電圧値×一定の割合Ａ（例えば２０％）
　　ＶＩＨ＝ＬＳＩ本体１５の動作電圧値×一定の割合Ｂ（例えば８０％）
　　動作電圧値は、ＬＳＩ本体１５を動作させるために必要な電圧値であり、例えば３．
　　３Ｖである。上述の割合Ａは割合Ｂより小さい値である。
　上述の立ち上がり時間は、例えば、図３に示すように、電圧値ＶＩＬ（０．６６Ｖ）からＶＩＨ（２．６４Ｖ）になるまでの時間であってもよい。上述の立ち下がり時間は、図３に示すように、電圧値ＶＩＨ（２．６４Ｖ）からＶＩＬ（０．６６Ｖ）になるまでの時間であってもよい。図３は、本発明の第１の実施の形態における制御回路で規定される立ち上がり時間と立ち下がり時間を説明する為の図である。なお、ＬＳＩ製造者は、規定したＶＩＬ、ＶＩＨ、立ち上がり時間等の各値を、ＬＳＩ本体１５のデータシートに纏めてもよい。
　さらに、ＬＳＩ本体１５は、ＬＳＩ製造者によって、上述の立ち上がり時間の範囲（具体的には、立ち上がり時間の最大時間ＭＡＸ＿Ａと立ち上がり時間の最小時間ＭＩＮ＿Ａ）が規定される。同様に、ＬＳＩ本体１５は、上述の立ち下がり時間の範囲（具体的には、立ち下がり時間の最大時間ＭＡＸ＿Ｂと立ち下がり時間の最小時間ＭＩＮ＿Ｂ）がＬＳＩ製造者によって規定される。最大時間ＭＡＸ＿Ａと最小時間ＭＩＮ＿Ａは、立ち上がり時間の最長時間と最短時間である。最大時間ＭＡＸ＿Ｂと最小時間ＭＩＮ＿Ｂは、立ち下がり時間の最長時間と最短時間である。ＬＳＩ製造者は、最大時間ＭＡＸ＿Ａ、最小時間ＭＩＮ＿Ａ、最大時間ＭＡＸ＿Ｂ、及び最小時間ＭＩＮ＿ＢをＬＳＩ本体１５のデータシートに纏めてもよい。
　（３－５）制御部１３の機能
　（３－５－１）制御部１３に事前に設定される値
　制御部１３には、上述のＶＩＬ、ＶＩＨが本実施形態のＬＳＩ製造者によって設定される。
　また、制御部１３には、立ち上がり時間の範囲（最大時間ＭＡＸ＿Ａ、最小時間ＭＩＮ＿Ａ）と、立ち下がり時間の範囲（最大時間ＭＡＸ＿Ｂ、及び最小時間ＭＩＮ＿Ｂ）と、が本実施形態のＬＳＩ製造者によって設定される。
　（３－５－２）立ち上がり時間、立ち下がり時間測定機能
　制御部１３は、電圧検出回路１２から入力される（電気信号の）電圧値をもとに、ＬＳＩに入力される電気信号の立ち上がり時間と立ち下がり時間を計測する。
　具体的には、制御部１３は、電圧検出回路１２から入力される（電気信号の）電圧値がＶＩＬ以上になると、自身に備わる計時機能（以下、「タイマ」という）を起動し、時間の計測を開始する。タイマは、ピコ秒の精度を持つ高精度タイマＨＰＥＴ（Ｈｉｇｈ　Ｐｒｅｃｉｓｉｏｎ　Ｅｖｅｎｔ　Ｔｉｍｅｒ）であってもよい。制御部１３は、電圧検出回路１２から入力される（電気信号の）電圧値がＶＩＨ以上になると、タイマを停止する。このとき、タイマで計測された時間は、立ち上がり時間である。制御部１３は、立ち上がり時間を計測することができる。
　制御部１３は、電圧検出回路１２から入力される（電気信号が示す）電圧値がＶＩＨ以下になると、タイマを起動し、時間の計測を開始する。制御部１３は、電圧検出回路１２から入力される信号が示す電圧値がＶＩＬ以下になると、タイマを停止する。このとき、タイマで計測された時間は立ち下がり時間である。制御部１３は、立ち下がり時間を計測することができる。
　（３－５－３）立ち上がり時間、立ち下がり時間が規定の時間範囲内かを判別する機能
　制御部１３は、計測した立ち上がり時間と立ち下がり時間が規定の時間範囲内か否かを判定する。具体的には、制御部１３は、計測した立ち上がり時間が上述の最小時間ＭＩＮ＿Ａ～最大時間ＭＡＸ＿Ａの間の時間か否かを判定する。同様に、制御部１３は、計測した立ち下がり時間が上述の最小時間ＭＩＮ＿Ｂ～最大時間ＭＡＸ＿Ｂの間の時間か否かを判定する。
　制御部１３は、立ち上がり時間が、上述の最小時間ＭＩＮ＿Ａ～最大時間ＭＡＸ＿Ａの間の時間でないと判定したとき、その立ち上がり時間は最大時間ＭＡＸ＿Ａより長いのか、最小時間ＭＩＮ＿Ａより短いのかを判定する。同様に、制御部１３は、立ち下がり時間が最小時間ＭＩＮ＿Ｂ～最大時間ＭＡＸ＿Ｂの間の時間でないと判定したとき、その立ち下がり時間は最大時間ＭＡＸ＿Ｂより長いのか、最小時間ＭＩＮ＿Ｂより短いのかを判定する。
　（３－５－４）抵抗値調整機能
　制御部１３は、立ち上がり時間が最大時間ＭＡＸ＿Ａよりも長いときには、立ち上がり時間が短くなるよう、プルダウン抵抗回路１１の抵抗値を大きくする制御を行う。同様に、制御部１３は、立ち下がり時間が最大時間ＭＡＸ＿Ｂよりも長いときには、立ち下がり時間が短くなるよう、プルダウン抵抗回路１１の抵抗値を大きくする制御を行う。プルダウン抵抗回路の抵抗値を大きくすると、立ち上がり時間や立ち下がり時間が短くなる理由については、後述「（３－７）立ち上がり時間、立ち下がり時間について」にて説明をする。
　上述のプルダウン抵抗回路１１の抵抗値を大きくする制御は、制御部１３が、直列接続用ＦＥＴ１０２＿１のゲートに対して一定量の電圧を印加することで実現される。その際、制御部１３は、並列接続用のＦＥＴ１０１＿１とＦＥＴ１０３＿１のゲートには電圧を印加しない。制御部１３は、すでにＦＥＴ１０２＿１のゲートに電圧を印加していた場合には、その他の直列接続用ＦＥＴ１０２＿ｙ（ｙは、２～ｎまでのいずれかの数値）のゲートに電圧を印加する。このとき、制御部１３は、並列接続用のＦＥＴ１０１＿ｙとＦＥＴ１０３＿ｙのゲートには電圧を印加しない。
　さらに、制御部１３は、立ち上がり時間が最小時間ＭＩＮ＿Ａよりも短いときには、立ち上がり時間が長くなるよう、プルダウン抵抗回路１１の抵抗値を小さくする制御を行う。同様に、制御部１３は、立ち下がり時間が最小時間ＭＩＮ＿Ｂよりも短いときには、立ち下がり時間が長くなるよう、プルダウン抵抗回路１１の抵抗値を小さくする制御を行う。プルダウン抵抗回路の抵抗値を小さくすると、立ち上がり時間や立ち下がり時間が長くなる理由については、後述「（３－７）立ち上がり時間、立ち下がり時間について」にて説明をする。
　上述のプルダウン抵抗回路１１の抵抗値を小さくする制御は、制御部１３が、並列接続用ＦＥＴ１０１＿１とＦＥＴ１０３＿１のゲートに対して一定量の電圧を印加することで実現される。その際、制御部１３は、直列接続用のＦＥＴ１０２＿１のゲートには電圧を印加しない。制御部１３は、すでにＦＥＴ１０１＿１とＦＥＴ１０３＿１のゲートに一定量の電圧を印加していた場合には、その他の並列接続用ＦＥＴ１０１＿ｙとＦＥＴ１０３＿ｙ（ｙは、２～ｎまでのいずれかの数値）のゲートに電圧を印加する。このとき、制御部１３は、直列接続用のＦＥＴ１０２＿ｙのゲートには電圧を印加しない。
　（３－５－５）調整回数カウント機能
　制御部１３は、プルダウン抵抗回路１１の抵抗値を大きく、又は小さくする制御（すなわち、抵抗値の調整）を行うと、自身に備わるカウンタの値を１つインクリメントする。このカウンタは、プルダウン抵抗回路の抵抗値を調整した回数を数える為のカウンタであり、デフォルト値は０である。
　制御部１３は、カウンタ値、すなわちプルダウン抵抗回路１１の抵抗値を調整した回数が所定の最大試行回数となっているか否かを判別する。所定の最大試行回数は、本実施形態のＬＳＩ製造者によって予め制御部１３に設定される値である。
　制御部１３は、カウンタ値（抵抗値を調整した回数）が所定の最大試行回数であった場合、アラームを示す電気信号（以下、「ＡＬＭ信号」という）をＡＬＭ端子１４に出力する。繰り返し抵抗値を調整しても入力信号の立ち上がり時間や立ち下がり時間が、規定される範囲にならなかったことを、本実施形態のＬＳＩを用いてハード設計を行うハードウエア技術者に知らせる為である。
　制御部１３は、カウンタ値（抵抗値を変更した回数）が所定の最大試行回数でない場合には、上述の（３－５－２）～（３－５－４）の機能を実施する。なお、制御部１３は、立ち上がり時間が最小時間ＭＩＮ＿Ａ～最大時間ＭＡＸ＿Ａの間の時間であり、且つ、立ち下がり時間が最小時間ＭＩＮ＿Ｂ～最大時間ＭＡＸ＿Ｂの間の時間となった場合には、処理を終了する。
　制御部１３は、電子回路やＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等のメモリ、及び一般的なマイコンを用いて実現することができる。
　（３－６）ＡＬＭ端子１４の機能
　ＡＬＭ端子１４は、一般的な出力端子であり、制御部１３から入力されたＡＬＭ信号を本実施形態のＬＳＩ外部に出力する。
　ＡＬＭ端子１４には、赤色のＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）が接続されていてもよい。その場合、ＡＬＭ端子１４は、ＡＬＭ信号が入力されると、電流をＬＥＤに出力する。赤いＬＥＤは、電流がＡＬＭ端子１４から供給される間、赤く発光し、抵抗値がうまく調整できなかったことを、ＬＳＩを用いて設計を行うハードウエア技術者に知らせる。
　（３－７）立ち上がり時間、立ち下がり時間について
　（３－７－１）立ち上がり時間、立ち下がり時間が短くなる理由
　図４は、本発明の第１の実施の形態における制御回路で用いる反射係数を説明する為の図である。一般的な話ではあるが、プルダウン抵抗回路の抵抗値を大きくすると、立ち上がり時間や立ち下がり時間が短くなる理由を以下に説明する。
　まず、ＬＳＩ本体１５に入力される電気信号は高周波信号（波）なので、一般的にＬＳＩ本体１５から反射波が発生し、ＬＳＩ本体１５に入力される信号（以下、「ＬＳＩ入力信号」という）の波形は、反射波を合成したものとなる。どの程度、ＬＳＩ本体１５が反射するのかは、反射係数によって表わされる。一般的に、反射係数が大きい程、大きな反射波が存在し、その大きな反射波が合成されるＬＳＩ入力信号の波形は、より大きな振幅（電圧値）の波となり、その立ち上がり時間や立ち下がり時間もより早い（短い）ものとなる。
　ここで、図４に示す回路の場合、反射係数（Γ）は、一般的に、以下の式１の通りであることが知られている。
　反射係数（Γ）＝（Ｒｔ　－　Ｚ０）／（Ｒｔ　＋　Ｚ０）　　…（式１）
　上述の式１は、プルダウン抵抗の抵抗値Ｒｔが大きくなるほど、反射係数（Γ）も大きくなることを示している。
　本実施形態のＬＳＩは、図４に示す回路と同じ構成を備える回路である。プルダウン抵抗回路１１が図４に示される抵抗に対応し、ＬＳＩ本体１５が図４に示される回路Ａに対応する。
　その為、本実施形態のＬＳＩは、プルダウン抵抗の抵抗値Ｒｔを大きくするほど、その反射係数（Γ）が大きくなる。すなわち、本実施形態のＬＳＩでは、プルダウン抵抗の抵抗値Ｒｔを大きくするほど、大きな反射波が存在し、ＬＳＩ入力信号の立ち上がり時間や立ち下がり時間は短くなる。
　（３－７－２）立ち上がり時間、立ち下がり時間が長くなる理由
　プルダウン抵抗回路の抵抗値を小さくすると、立ち上がり時間や立ち下がり時間が長くなる理由を以下に説明する。
　まず、繰り返しとなるが、ＬＳＩ本体１５に入力されるＬＳＩ入力信号の波形は、反射波を合成したものとなる。どの程度、反射するのかは、反射係数によって表わされる。一般的に、反射係数が小さい程、反射波は小さくなり、その反射波が合成されるＬＳＩ入力信号の立ち上がり時間や立ち下がり時間は遅い（長い）。
　本実施形態のＬＳＩは、図４に示す回路と同じ構成を備える回路なので、プルダウン抵抗の抵抗値Ｒｔを小さくするほど、反射係数（Γ）も小さくなる。すなわち、本実施形態のＬＳＩでは、プルダウン抵抗の抵抗値Ｒｔを小さくするほど、ＬＳＩ入力信号の立ち上がり時間や立ち下がり時間は、より遅く（長く）なる。
　［動作の説明］
　図５Ａ、図５Ｂは、本発明の第１の実施の形態における制御回路の動作を示す図である。図５Ａ、図５Ｂを用いて、本実施形態のシステムの詳細な動作を以下に説明する。
　（１）事前設定について
　まず、本実施形態の制御回路の制御部１３には、図５Ａに示されるように、本実施形態のＬＳＩ製造者によって、上述の電圧値（ＶＩＬ、ＶＩＨ）、立ち上がり時間の範囲（最大時間ＭＡＸ＿Ａと最小時間ＭＩＮ＿Ａ）が設定される（Ｓ１）。また、制御部１３には、本実施形態のＬＳＩ製造者によって、立ち下がり時間の範囲（最大時間ＭＡＸ＿Ｂと最小時間ＭＩＮ＿Ｂ）も設定される。
　制御部１３が一般的なマイコンによって実現されている場合には、ハードウエア技術者は、一般的な開発統合環境ソフトウエアを用いて上述の各種値をマイコン（制御部１３）に設定してもよい。
　ハードウエア技術者は、ＬＳＩ本体１５のデータシートを確認し、工場出荷時等に上述のＶＩＬ等の各種値をマイコンに設定してもよい。
　（２）抵抗値設定動作
　次に、制御部１３は、ＦＥＴ１０１＿１～１０３＿（ｎ－１）の任意のゲートに対して電圧を印加し、プルダウン抵抗回路１１に任意の抵抗値を設定する（Ｓ２）。
　具体的には、制御部１３は、直列接続用ＦＥＴ１０２＿１～１０２＿（ｎ－１）のうちＦＥＴ１０２＿ｋ（ｋは、１～（ｎ－１）のいずれか）を任意に選択し、そのゲートに電圧を印加する。このとき、制御部１３は、並列接続用ＦＥＴ１０１＿ｋ、１０３＿ｋのゲートには電圧は印加しない。さらに、制御部１３は、プルダウン抵抗回路１１をグラウンドに接続する為、並列接続用ＦＥＴ１０１＿ｋ、１０３＿ｋ以外の全ての並列接続用ＦＥＴ１０１＿ｚ、１０３＿ｚ（ｚは、ｋ以外の１～（ｎ－１））のゲートに電圧を印加する。
　（３）立ち上がり時間測定動作
　次に、図示していないが、本実施形態のＬＳＩに、ＩＣ１６から高周波信号である電気信号が入力されたとする。
　そのとき、本実施形態のＬＳＩの受信端子１０は、ＩＣ１６から入力され、受信した電気信号（高周波信号）を電圧検出回路１２に出力する（Ｓ３）。
　ここで、電圧検出回路１２は、所定のタイミング毎に、入力される電気信号の電圧値を検出し、検出した電圧値を制御部１３に出力している（Ｓ４）。
　所定のタイミングは、ごく短い一定間隔（例えば、数十ｐｓ毎）のタイミングである。上述のＳ４により、制御部１３には、電気信号（高周波信号）の電圧値が電圧検出回路１２から入力される。
　次に、制御部１３は、電圧検出回路１２から入力される（電気信号の）電圧値がＶＩＬ以上になると、自身に備わる計時機能（すなわち、タイマ）を起動し、時間の計測を開始する（Ｓ５）。
　タイマは、ピコ秒の精度を持つ高精度タイマＨＰＥＴ（Ｈｉｇｈ　Ｐｒｅｃｉｓｉｏｎ　Ｅｖｅｎｔ　Ｔｉｍｅｒ）であってもよい。
　次に、制御部１３は、電圧検出回路１２から入力される（電気信号の）電圧値がＶＩＨ以上になると、タイマを停止する（Ｓ６）。
　このとき、タイマにて計測された時間は、立ち上がり時間である。制御部１３は、立ち上がり時間を計測することができる。
　（４）立ち上がり時間が規定の範囲内か否かの判定
　次に、制御部１３は、タイマで計測された時間（すなわち、立ち上がり時間）が規定の時間範囲内か否かを判定する（Ｓ７）。
　具体的には、制御部１３は、タイマで計測された立ち上がり時間が所定の最小時間ＭＩＮ＿Ａ～最大時間ＭＡＸ＿Ａの間の時間か否かを判定する。
　（５）立ち上がり時間が規定の範囲内でないときの抵抗値変更処理等
　（５－１）抵抗値を所定の回数、調整したか否かの判別
　次に、制御部１３は、立ち上がり時間が規定の時間範囲内でない場合（Ｓ７でＮｏの場合）、プルダウン抵抗回路１１の抵抗値を調整した回数（後述のＳ１０、Ｓ１１、Ｓ３０、Ｓ３１で動作するカウンタの値）が最大試行回数となっているか否かを判別する（Ｓ８）。
　最大試行回数は、本実施形態のＬＳＩ製造者によって、予め制御部１３に設定される値である。
　次に、制御部１３は、プルダウン抵抗回路１１の抵抗値を調整した回数が最大試行回数でない場合（Ｓ８でＮｏの場合）、上述のＳ６で求めた立ち上がり時間が最大時間ＭＡＸ＿Ａより長いのか、若しくは、最小時間ＭＩＮ＿Ａよりも短いのかを判別する（Ｓ９）。
　例えば、最大時間ＭＡＸ＿Ａが５００ｐｓで、最小時間ＭＩＮ＿Ａが１００ｐｓであり、上述のＳ５、Ｓ６で求めた立ち上がり時間が７００ｐｓであるとき、制御部１３は、立ち上がり時間が最大時間ＭＡＸ＿Ａより長いと判別する。上述のＳ６で求めた立ち上がり時間が８０ｐｓだとすると、制御部１３は、立ち上がり時間が最小時間ＭＩＮ＿Ａより短いと判別する。
　（５－２）立ち上がり時間が最大時間ＭＡＸ＿Ａより長いときの抵抗値変更処理
　次に、制御部１３は、上述のＳ９において、立ち上がり時間が最大時間ＭＡＸ＿Ａより長いと判別した場合（Ｓ９でＮｏの場合）、立ち上がり時間が短くなるよう、プルダウン抵抗回路１１の抵抗値を大きくする制御を行う（Ｓ１０）。
　具体的には、制御部１３は、立ち上がり時間が最大時間ＭＡＸ＿Ａより長いと判別した場合、直列接続用ＦＥＴ１０２＿１のゲートに対して一定量の電圧を印加する。制御部１３は、すでにＦＥＴ１０２＿１のゲートに電圧を印加していた場合には、その他の直列接続用ＦＥＴ１０２＿ｙ（ｙは、２～（ｎ－１）の任意の整数）のゲートのいずれかに電圧を印加する。このとき、制御部１３は、並列接続用のＦＥＴ１０１＿ｙとＦＥＴ１０３＿ｙのゲートには電圧を印加しない。その結果、制御部１３は、抵抗１００＿ｙと抵抗１００＿（ｙ＋１）を直列に接続し、プルダウン抵抗回路１１の抵抗値（合成抵抗値）を一定量大きくすることができる。制御部１３は、プルダウン抵抗回路１１の抵抗値（合成抵抗値）を一定量大きくすることで、電気信号（高周波信号）の立ち上がり時間を短くする。プルダウン抵抗回路１１の抵抗値を大きくすると、電気信号（高周波信号）の立ち上がり時間を短くできることは、上述の「（３－７）立ち上がり時間、立ち下がり時間について」で説明した通りである。
　なお、制御部１３は、上述のＳ１０を実施した後、図示していないが、自身に備わるカウンタの値を１つインクリメントして処理を一旦、終了する。上述のカウンタによって、プルダウン抵抗回路の抵抗値を調整した回数がカウントされる。上述のカウンタのデフォルト値は０である。
　その後、本実施形態の制御回路は、接続されたＩＣ１６から電気信号が入力されると、再度上述のＳ３以降の処理を行う。
　（５－３）立ち上がり時間が最小時間ＭＩＮ＿Ａより短いときの抵抗値変更処理
　なお、制御部１３は、上述のＳ９において、立ち上がり時間が最小時間ＭＩＮ＿Ａより短いと判別した場合（Ｓ９でＹｅｓの場合）には、立ち上がり時間が長くなるよう、プルダウン抵抗回路１１の抵抗値を小さくする制御を行う（Ｓ１１）。
　具体的には、制御部１３は、立ち上がり時間が最小時間ＭＩＮ＿Ａより短いと判別した場合、並列接続用ＦＥＴ１０１＿１とＦＥＴ１０３＿１のゲートに対して一定量の電圧を印加する。制御部１３は、ＦＥＴ１０１＿１とＦＥＴ１０３＿１のゲートにすでに電圧を印加していた場合には、その他の並列接続用ＦＥＴ１０１＿ｙとＦＥＴ１０３＿ｙ（ｙは、２～（ｎ－１）の任意の整数）のゲートのいずれかに電圧を印加する。このとき、制御部１３は、直列接続用のＦＥＴ１０２＿ｙのゲートには電圧を印加しない。その結果、制御部１３は、抵抗１００＿ｙと抵抗１００＿（ｙ＋１）を並列に接続し、プルダウン抵抗回路１１の抵抗値（合成抵抗値）を一定量小さくすることができる。制御部１３は、プルダウン抵抗回路１１の抵抗値（合成抵抗値）を一定量小さくすることで、電気信号（高周波信号）の立ち上がり時間を長くする。プルダウン抵抗回路１１の抵抗値を小さくすると、電気信号（高周波信号）の立ち上がり時間を長くできることは、上述の「（３－７）立ち上がり時間、立ち下がり時間について」で説明した通りである。
　なお、制御部１３は、上述のＳ１１を実施すると、自身に備わるカウンタの値を１つインクリメントした上で、処理を一旦終了する。このカウンタは、プルダウン抵抗回路の抵抗値を調整した回数を数える為のカウンタである。
　その後、本実施形態の制御回路は、接続されたＩＣ１６から電気信号が入力されると、再度、上述のＳ３～Ｓ１１を繰り返す。
　（５－４）上述のＳ８で最大試行回数に達した時の処理
　上述のＳ３～Ｓ１１を繰り返した結果、制御部１３は、上述のＳ８において、カウンタ値（すなわち、抵抗値を調整した回数）が所定の最大試行回数となった場合（Ｓ８でＹｅｓの場合）には、アラームを示す電気信号をＡＬＭ端子１４に出力する（Ｓ３２）。Ｓ３２は、図５Ｂに示される。
　上述のＡＬＭ端子１４は、制御部１３から入力されたアラームを示す電気信号（すなわち、ＡＬＭ信号）をＬＳＩ外部に出力し、ＬＳＩを用いて設計を行うハードウエア技術者に対して抵抗値がうまく調整できなかったことを知らせる。ＡＬＭ端子１４は、ＡＬＭ信号（電気信号）が入力されると赤色のＬＥＤを点灯させる点灯部を備えてもよい。ＡＬＭ信号が入力された点灯部は、赤色のＬＥＤを点灯させ、抵抗値がうまく調整できなかったことをハードウエア技術者に知らせる。点灯部は、電池と、ＬＥＤと、電気信号が入力されると電池とＬＥＤを繋ぐスイッチを備えた回路であってもよい。
　（６）立ち下がり時間を計測する処理
　上述のＳ７の判別において、立ち上がり時間が規定の時間範囲内である場合（Ｓ７でＹｅｓの場合）には、図示していないが、制御部１３は、処理を一旦終了する。
　その後、本実施形態の制御回路の受信端子１０に、ＩＣ１６から継続して電気信号（高周波信号）が入力されているものとする。
　そのとき、受信端子１０は、上述のＳ３と同様、図５Ｂに示されるように、入力された信号を電圧検出回路１２に出力する（Ｓ２３）。
　電圧検出回路１２は、上述のＳ４と同様、所定のタイミング毎に、入力される電気信号の電圧値を検出し、検出した電圧値を制御部１３に出力している（Ｓ２４）。
　所定のタイミングは、ごく短い一定間隔のタイミング（例えば、数十ｐｓ毎）である。上述のＳ２４により、制御部１３には、電気信号（高周波信号）の電圧値が電圧検出回路１２から入力される。
　次に、制御部１３は、電圧検出回路１２から入力される（電気信号の）電圧値がＶＩＨ以下になると、自身に備わる計時機能（すなわち、タイマ）を起動し、時間の計測を開始する（Ｓ２５）。
　次に、制御部１３は、電圧検出回路１２から入力される（電気信号の）電圧値がＶＩＬ以下になると、タイマを停止する（Ｓ２６）。
　このとき、タイマにて計測された時間は、立ち下がり時間である。制御部１３は、立ち下がり時間を計測することができる。
　（７）立ち上がり時間が規定の範囲内か否かの判定
　次に、制御部１３は、上述のＳ７と同様、タイマで計測された時間（すなわち、立ち下がり時間）が規定の時間範囲内か否かを判定する（Ｓ２７）。
　具体的には、制御部１３は、タイマで計測された立ち下がり時間が最小時間ＭＩＮ＿Ｂ～最大時間ＭＡＸ＿Ｂの間の時間か否かを判定する。
　（８）立ち下がり時間が規定の範囲内でないときの抵抗値変更処理等
　（８－１）抵抗値を所定の回数、調整したか否かの判別
　次に、制御部１３は、立ち下がり時間が規定の時間範囲内でない場合（Ｓ２７でＮｏの場合）、上述のＳ８と同様、プルダウン抵抗回路の抵抗値を調整した回数（上述のＳ１０、Ｓ１１で動作したカウンタの値）が最大試行回数となっているか否かを判別する（Ｓ２８）。
　次に、制御部１３は、上述の抵抗値を調整した回数が最大試行回数となっていない場合（Ｓ２８でＮｏの場合）、上述のＳ２５、Ｓ２６で求めた立ち下がり時間が最大時間ＭＡＸ＿Ｂより長いのか、若しくは、最小時間ＭＩＮ＿Ｂよりも短いのかを判別する（Ｓ２９）。
　（８－２）立ち下がり時間が最大時間ＭＡＸ＿Ｂより長いときの抵抗値変更処理
　次に、制御部１３は、上述のＳ２９において、立ち下がり時間が最大時間ＭＡＸ＿Ｂより長いと判別した場合（Ｓ２９でＮｏの場合）、立ち下がり時間が短くなるよう、プルダウン抵抗回路１１の抵抗値を大きくする制御を行う（Ｓ３０）。
　具体的には、制御部１３は、上述のＳ１０と同じ処理を行う。また、制御部１３は、上述のＳ１０と同じ処理を行うと、自身に備わるカウンタの値を１つインクリメントする。プルダウン抵抗回路の抵抗値を調整した回数をカウントする為である。
　（８－３）立ち上がり時間は最小時間ＭＩＮ＿Ｂより短いときの抵抗値変更処理
　次に、制御部１３は、上述のＳ２９において、立ち下がり時間は最小時間ＭＩＮ＿Ｂより短いと判別した場合（Ｓ２９でＹｅｓの場合）、立ち下がり時間が長くなるよう、プルダウン抵抗回路１１の抵抗値を小さくする制御を行う（Ｓ３１）。
　具体的には、制御部１３は、上述のＳ１１と同じ処理を行う。また、制御部１３は、上述のＳ１１と同じ処理を行うと、自身に備わるカウンタの値を１つインクリメントする。プルダウン抵抗回路の抵抗値を調整した回数をカウントする為である。
　その後、本実施形態の制御回路は、接続されたＩＣ１６から入力される電気信号について、再度、上述のＳ３～Ｓ３１を繰り返し、立ち上がり時間と立ち下がり時間の両方が規定の時間範囲内か否かを再度判定する。
　（８－４）上述のＳ２８で最大試行回数に達した時の処理
　上述のＳ３～Ｓ３１を繰り返した結果、制御部１３は、上述のＳ２８において、カウンタ値（すなわち、抵抗値を調整した回数）が最大試行回数となった判別した場合（Ｓ２８でＹｅｓの場合）、上述のＳ８と同様、ＡＬＭ信号をＡＬＭ端子１４に出力する（Ｓ３２）。
　ＡＬＭ端子１４は、図示していないが、制御部１３から入力されたアラームを示す電気信号（すなわち、ＡＬＭ信号）をＬＳＩ外部に出力し、ＬＳＩを用いて設計を行うハードウエア技術者に対して抵抗値がうまく調整できなかったことを知らせる。ＡＬＭ端子１４は、ＡＬＭ信号（電気信号）が入力されると赤色のＬＥＤを点灯させる点灯部を備えてもよい。ＡＬＭ信号が入力された点灯部は、赤色のＬＥＤを点灯させ、抵抗値がうまく調整できなかったことをハードウエア技術者に知らせる。
　（９）立ち上がり時間と立ち下がり時間を規定の範囲内に収めた後に実施してもよい処理
　（９－１）処理終了の有無を判別する処理とパラメータを変更する処理
　制御部１３は、上述のＳ２７において、立ち下がり時間が規定の時間範囲内である場合（Ｓ２７でＹｅｓの場合）には、上述のＳ２～Ｓ３２の処理を再実行するか否か、判別する（Ｓ３３）。
　具体的には、制御部１３は、所定の時間、ＬＥＤを点滅させる信号（以下、「点滅信号」という）を一定間隔毎にＡＬＭ端子１４に出力し、所定の時間が経過するまでに、処理再実行を示す信号が入力されるか否かを判別する。
　ここで、ＡＬＭ端子１４は、点滅信号が制御部１３から一定間隔毎に繰り返し入力される間は、接続する赤色のＬＥＤを点滅させ、本実施形態のＬＳＩを用いて設計を行うハードウエア技術者に対し、上述のＳ２～Ｓ３２を再度実施するか判断を促してもよい。制御部１３は、図示していないが、押下されると、処理再実行を示す信号を制御部１３に出力する再開ボタンに接続されている。ハードウエア技術者は、上述のＳ２～Ｓ３２を再度実施したい場合には、赤色のＬＥＤが点滅している間に、再開ボタンを押下し、処理再実行を示す信号を制御部１３に入力する。所定の時間は、ＬＳＩ製造者によって制御部１３に予め設定される。所定の時間は、十分に長い時間が好ましい。
　次に、制御部１３は、上述のＳ３３において、所定の時間が経過するまでに、処理再実行を示す信号が入力されない場合（Ｓ３３でＮｏの場合）には、処理を終了する。
　一方、制御部１３は、所定の時間が経過するまでに、処理再実行を示す信号が入力された場合（Ｓ３３でＹｅｓの場合）、点滅信号を出力することを止め、Ｓ２に戻り、各ＦＥＴに対して電圧を印加した上で再度Ｓ２～Ｓ３３を実施する。
　なお、制御部１３がマイコンによって動作している場合、制御部１３（マイコン）は、Ｓ２に戻る前に、パラメータ値（すなわち、ＶＩＬ、ＶＩＨ、最大時間ＭＡＸ＿Ａ、最小時間ＭＩＮ＿Ａ、最大時間ＭＡＸ＿Ｂ、最小時間ＭＩＮ＿Ｂ）を変更してもよい（Ｓ３４）。
　具体的には、制御部１３（マイコン）は、上述のＳ３３を実施した後、上述のパラメータ値が入力されるのを一定時間待つ。一定時間の間にハードウエア技術者は、一般的な開発統合環境ソフトウエアを用いて上記パラメータ値を制御部１３（マイコン）に入力する。制御部１３（マイコン）は、上記パラメータ値が入力されると、入力されたパラメータ値を自身に設定し、再度Ｓ２～Ｓ３３を実施する。制御部１３（マイコン）は、一定時間待っても、何も入力されなければ、それまでパラメータ値を変更することなく、再度Ｓ２～Ｓ３３を実施する。
　上述のＳ３４は、制御部１３がマイコンによって機能を実現される場合に実施可能である。その為、制御部１３は、Ｓ３４を省略してもよい。
　なお、制御部１３は、Ｓ３４において、パラメータ値入力を一定時間待つ間、ハードウエア技術者により再開ボタンが押下されたときには、Ｓ３～Ｓ３４の処理を実施してもよい。その場合、制御部１３は、Ｓ２を実施しないので、プルダウン抵抗回路１１の抵抗値を初期化せず、それまでと同じ抵抗値でＳ３～Ｓ３４の処理を実施する。
　（９－２）Ｓ３３について
　制御部１３は、立ち下がり時間が規定の時間範囲内である場合（Ｓ２７でＹｅｓの場合）には、上述のＳ３３を実施せず、そのまま処理を終了してもよい。
　（９－３）Ｓ３～Ｓ１１とＳ２３～Ｓ３１について
　さらに、ＬＳＩ本体１５が、立ち上がり時間、立ち下がり時間の一方のみを規定内に収めればよいものであった場合、本実施形態の制御回路は、Ｓ３～Ｓ１１、又は、Ｓ２３～Ｓ３１のいずれかを繰り返し実施してもよい。その場合、本実施形態の制御回路には、ＬＳＩ製造者によって、Ｓ３～Ｓ１１を示す情報、若しくはＳ２３～Ｓ３１を示す情報が設定される。本実施形態の制御回路は、Ｓ３～Ｓ１１を示す情報が設定されている場合には、Ｓ３～Ｓ１１を実施し、Ｓ２３～Ｓ３１を示す情報が設定されている場合には、Ｓ２３～Ｓ３１を実施する。
　（９－４）本実施形態の制御回路について
　上記では、本実施形態の制御回路は、ＬＳＩの中に備わる場合を記載したが、ＬＳＩの外に備わっていてもよい。
　［効果の説明］
　本実施形態によれば、ハードウエア技術者は、ＬＳＩに入力される高周波信号の立ち上がり時間や立ち下がり時間が規定の範囲内になるように抵抗値を調整する手間を減らし、開発工数を削減することができる。
　なぜならば、本実施形態のＬＳＩに含まれる制御回路が、ＬＳＩ本体に入力される高周波信号の立ち上がり時間や立ち下がり時間が規定される範囲内となるよう抵抗値を調整し、調整できない場合には、ＡＬＭ信号を出力するからである。ハードウエア技術者は、電子基板に実装した本実施形態のＬＳＩのうち、ＡＬＭ信号を出力しているＬＳＩについてだけ、抵抗値を調整すればよい。その為、ハードウエア技術者は、電子基板に実装したＬＳＩ全てについて、必ずしも抵抗値を調整する必要がなく、その分、抵抗値を調整する手間を減らせ、開発工数を削減できる。
　≪第２の実施の形態≫
　図６は、本発明の第２の実施の形態における制御回路の構成例を示す図である。以下に、第２の実施の形態の制御回路の構成と動作について説明する。
　［構成の説明］
　（１）第２の実施形態の制御回路の構成
　本実施形態の制御回路２０は、図６に示されるように、集積回路２１に接続される。集積回路２１は、一般的なＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）であってもよい。
　また、本実施形態の制御回路２０には、図６に示されるように、電気信号が入力される。上述の電気信号は、一般的な信号源から出力される高周波信号であってもよい。
　本実施形態の制御回路２０は、図６に示されるように、導線２００と、抵抗回路２０１と、計測部２０２と、制御部２０３と、を備える。
　（２）本実施形態の制御回路の各部位の機能
　導線２００は、入力される電気信号を、接続される集積回路２１に伝える導線である。
　抵抗回路２０１は、導線２００に接続され、且つ、接地された、抵抗値が変更可能な回路である。
　計測部２０２は、抵抗回路２０１と集積回路２１間の導線２００を伝わる電気信号の電圧値が、所定の第１の電圧値から所定の第２の電圧値になるまでの立ち上がり時間、所定の第３の電圧値から所定の第４の電圧値になるまでの立ち下がり時間のいずれか、又は両方を計測する。
　上述の第２の電圧値は、上述の第１の電圧値よりも大きな電圧値である。また、上述の第４の電圧値は、上述の前記第３の電圧値よりも小さい電圧値である。第１～第４の各電圧値は、本実施形態の制御回路２０を用いるハードウエア技術者によって、予め計測部２０２に設定される。
　ハードウエア技術者は、集積回路２１のデータシートを確認し、立ち上がり時間を規定する電圧値（例えば、上述の「（３－４）ＬＳＩ本体１５の機能」で上述したＶＩＬ、ＶＩＨ）を第１、２の電圧値として計測部２０２に設定する。また、ハードウエア技術者は、集積回路２１のデータシートを確認し、立ち下がり時間を規定する電圧値（例えば、ＶＩＨ、ＶＩＬ）を第３、第４の電圧値として計測部２０２に設定する。
　制御部２０３は、計測部２０２が計測した時間の少なくともいずれか（例えば、立ち上がり時間）が所定の時間範囲の最小時間よりも短いときには、抵抗回路２０１の抵抗値を一定量小さな値に変更する。また、制御部２０３は、計測部２０２が計測した時間の少なくともいずれかが所定の時間範囲の最大時間よりも長いときには、抵抗回路２０１の抵抗値を一定量大きな値に変更する。
　ハードウエア技術者は、集積回路２１のデータシートを確認し、規定される立ち上がり時間の時間範囲と、規定される立ち下がり時間の時間範囲と、に共通する時間範囲を、所定の時間範囲として制御部２０３に設定する。具体的には、ハードウエア技術者は、共通する時間範囲の最小時間と最大時間を、所定の時間範囲の最小時間と最大時間として制御部２０３に設定する。時間範囲が、１００ｎｓ～５００ｎｓである場合、その最小時間は１００ｎｓで、最大時間は５００ｎｓである。
　制御部２０３は、抵抗回路２０１の抵抗値を所定回数変更したことに応じて所定の信号を出力する。例えば、制御部２０３は、抵抗回路２０１の抵抗値を所定回数変更したときには、調整不可を示す信号を出力してもよい。所定回数は、ハードウエア技術者によって、予め制御部２０３に設定される。
　[動作の説明]
　次に、本実施形態のシステムの動作を説明する。
　まず、本実施形態の制御回路２０に、接続される信号源（図示せず）から電気信号（高周波信号）が入力されたとする。
　（Ｉ）そのとき、本実施形態の制御回路２０の計測部２０２は、抵抗回路２０１と集積回路２２間の導線２００を伝わる電気信号の電圧値が、所定の第１の電圧値から所定の第２の電圧値になるまでの立ち上がり時間を計測する。
　（ＩＩ）次に、本実施形態の制御回路２０の制御部２０３は、計測部２０２が計測した立ち上がり時間が所定の時間範囲の最小時間（例えば１００ｎｓ）よりも短いときには、抵抗回路２０１の抵抗値を一定量小さな値に変更する。立ち上がり時間を長くする為である。また、制御部２０３は、計測部２０２が計測した立ち上がり時間が所定の時間範囲の最大時間（例えば５００ｎｓ）よりも長いときには、抵抗回路２０１の抵抗値を一定量大きな値に変更する。立ち上がり時間を短くする為である。
　計測部２０２と制御部２０３は、上述の（Ｉ）、（ＩＩ）の処理を繰り返す。
　（ＩＩＩ）制御部２０３は、上述の（Ｉ）、（ＩＩ）の処理を繰り返し、抵抗回路２０１の抵抗値を所定回数変更しても、立ち上がり時間が所定の時間範囲内にならない場合には、調整不可を示す信号を出力する。
　調整不可を示す信号により、集積回路２１を用いて設計を行うハードウエア技術者は、本実施形態の制御回路２０が抵抗値をうまく調整できなかったことを知ることができる。ハードウエア技術者は、基板上の複数の集積回路２１のうち、調整不可を示す信号を出力した本実施形態の制御回路２０に接続されている集積回路２１についてのみ、抵抗値を調整すればよい。ハードウエア技術者は、基板上の全ての集積回路２１について必ずしも抵抗値を調整する必要がない。
　なお、計測部２０２は、上述の（Ｉ）において、立ち上がり時間を計測する代わりに、電気信号の電圧値が、所定の第３の電圧値から所定の第４の電圧値になるまでの立ち下がり時間を計測してもよい。その場合、制御部２０３は、上述の（ＩＩ）において、計測した立ち下がり時間が所定の時間範囲の最小時間よりも短いときには、抵抗回路２０１の抵抗値を一定量小さな値に変更する。制御部２０３は、（計測部２０２が計測した）立ち下がり時間が所定の時間範囲の最大時間よりも長いときには、抵抗回路２０１の抵抗値を一定量大きな値に変更する。
　また、計測部２０２は、上述の（Ｉ）において、上述の立ち上がり時間と立ち下がり時間の両方を計測してよい。その場合、立ち上がり時間と立ち下がり時間の両方を計測した場合には、制御部２０３は、上述の（ＩＩ）において、以下の処理を実施する。
　・制御部２０３は、（計測部２０２が計測した）立ち上がり時間と立ち下がり時間の少なくともいずれかが所定の時間範囲の最小時間よりも短いときには、抵抗回路２０１の抵抗値を一定量小さな値に変更する。また、制御部２０３は、（計測部２０２が計測した）立ち上がり時間と立ち下がり時間の少なくともいずれかがが所定の時間範囲の最大時間よりも長いときには、抵抗回路２０１の抵抗値を一定量大きな値に変更する。
　なお、上述の集積回路２１が、立ち上がり時間のみを規定するものであった場合、ハードウエア技術者は、規定される立ち上がり時間の時間範囲を所定の時間範囲として制御部２０３に設定してもよい。具体的には、ハードウエア技術者は、規定される立ち上がり時間の時間範囲の最大時間と最小時間を、制御部２０３に設定する。
　同様に、上述の集積回路２１が、立ち下がり時間のみを規定するものであった場合、ハードウエア技術者は、規定される立ち下がり時間の時間範囲を所定の時間範囲として制御部２０３に設定してもよい。具体的には、ハードウエア技術者は、規定される立ち下がり時間の時間範囲の最大時間と最小時間を、制御部２０３に設定する。
　［効果の説明］
　本実施形態によれば、ハードウエア技術者は、集積回路に入力される高周波信号の立ち上がり時間や立ち下がり時間が規定の範囲内になるように抵抗値を調整する手間を減らし、開発工数を削減することができる。
　なぜならば、本実施形態の制御回路が、集積回路に入力される高周波信号の立ち上がり時間や立ち下がり時間が規定される範囲内となるよう抵抗値を調整し、調整できない場合には、ＡＬＭ信号を出力するからである。ハードウエア技術者は、電子基板に実装した集積回路のうち、ＡＬＭ信号を出力した制御回路に接続されている集積回路についてだけ、抵抗値を調整すればよい。その為、ハードウエア技術者は、電子基板に実装した集積回路全てについて、必ずしも抵抗値を調整する必要がなく、その分、抵抗値を調整する手間を減らせ、開発工数を削減できる。
　以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１４年９月９日に出願された日本出願特願２０１４－１８２８３６を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　さらに、上記の各実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
　入力される電気信号を、接続される集積回路に伝える導線と、
　前記導線に接続され、且つ、接地された、抵抗値が変更可能な抵抗回路と、
　前記抵抗回路と前記集積回路間の前記導線を伝わる前記電気信号の電圧値が、所定の第１の電圧値から、前記第１の電圧値よりも大きな所定の第２の電圧値になるまでの立ち上がり時間、所定の第３の電圧値から、前記第３の電圧値よりも小さい所定の第４の電圧値になるまでの立ち下がり時間のいずれか、又は両方を計測する計測手段と、
　前記計測手段が計測した時間の少なくともいずれかが所定の時間範囲の最小時間よりも短いときには、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記計測手段が計測した時間の少なくともいずれかが前記所定の時間範囲の最大時間よりも長いときには、前記抵抗回路の前記抵抗値を一定量大きな値に変更する制御手段と、を備え、
　前記制御手段は、前記抵抗値を所定回数変更したことに応じて所定の信号を出力する、
ことを特徴とする制御回路。
（付記２）
　前記第１の電圧値は、前記集積回路を動作させる所定の動作電圧値の第１の割合に対応する電圧値であり、
　前記第２の電圧値は、前記動作電圧値の第２の割合に対応する電圧値であり、
　前記第２の割合は、前記第１の割合よりも大きく、
　前記第３の電圧値は、前記動作電圧値の第３の割合に対応する電圧値であり、
　前記第４の電圧値は、前記動作電圧値の第４の割合に対応する電圧値であり、
　前記第４の割合は、前記第３の割合よりも小さい、
ことを特徴とする付記１に記載の制御回路。
（付記３）
　前記計測手段は、前記立ち上がり時間と前記立ち下がり時間の両方を計測し、
　前記制御手段は、前記立ち上がり時間が前記立ち上がり時間に係る所定の第１種時間範囲の最小時間よりも短いとき、若しくは、前記立ち下がり時間が前記立ち下がり時間に係る所定の第２種時間範囲の最小時間よりも短いときに、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記立ち上がり時間が前記第１種時間範囲の最大時間よりも長いとき、若しくは、前記立ち下がり時間が前記第２種時間範囲の最大時間よりも長いときに、前記抵抗回路の前記抵抗値を一定量大きな値に変更する、
ことを特徴とする付記１乃至２のいずれか１項に記載の制御回路。
（付記４）
　前記抵抗回路は、複数の抵抗と、第１の前記抵抗の第１端と第２の前記抵抗の第１端を接続する第１種スイッチと、第１の前記抵抗の第２端と第２の前記抵抗の第２端を接続する第１種スイッチと、第１の前記抵抗の第２端と第２の前記抵抗の第１端を接続する第２種スイッチと、を備え、
　前記制御手段は、前記第１種スイッチを接続することで前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記第２種スイッチを接続することで前記抵抗回路の前記抵抗値を一定量大きな値に変更する、
ことを特徴とする付記１乃至３のいずれか１項に記載の制御回路。
（付記５）
　前記所定の信号は、抵抗値の調整ができなかったことを示す信号である、
ことを特徴とする付記１乃至４のいずれか１項に記載の制御回路。
（付記６）
　前記抵抗回路と前記集積回路間の前記導線を伝わる前記電気信号の電圧値を測定する電圧検出手段を備え、
　前記計測手段は、前記電圧検出手段により測定される測定電圧値が前記第１の電圧値から前記第２の電圧値になるまでの前記立ち上がり時間、前記測定電圧値が前記第３の電圧値から前記第４の電圧値になるまでの前記立ち下がり時間のいずれか、又は両方を計測する、
ことを特徴とする付記１乃至５のいずれか１項に記載の制御回路。
（付記７）
　集積回路に接続する導線に接続され、且つ、接地された、抵抗値が変更可能な抵抗回路と、前記集積回路と、の間の前記導線を伝わる電気信号の電圧値が、所定の第１の電圧値から、前記第１の電圧値よりも大きな所定の第２の電圧値になるまでの立ち上がり時間、所定の第３の電圧値から、前記第３の電圧値よりも小さい所定の第４の電圧値に前記電圧値がなるまでの立ち下がり時間のいずれか、又は両方を計測し、
　計測された前記時間の少なくともいずれかが所定の時間範囲の最小時間よりも短いときには、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、計測された前記時間の少なくともいずれかが前記所定の時間範囲の最大時間よりも長いときには、前記抵抗回路の前記抵抗値を一定量大きな値に変更し、
　前記抵抗値を所定回数変更したことに応じて所定の信号を出力する、
ことを特徴とする制御方法。
（付記８）
　前記第１の電圧値は、前記集積回路を動作させる所定の動作電圧値の第１の割合に対応する電圧値であり、
　前記第２の電圧値は、前記動作電圧値の第２の割合に対応する電圧値であり、
　前記第２の割合は、前記第１の割合よりも大きく、
　前記第３の電圧値は、前記動作電圧値の第３の割合に対応する電圧値であり、
　前記第４の電圧値は、前記動作電圧値の第４の割合に対応する電圧値であり、
　前記第４の割合は、前記第３の割合よりも小さい、
ことを特徴とする付記７に記載の制御方法。
（付記９）
　前記立ち上がり時間と前記立ち下がり時間の両方を計測し、
　前記立ち上がり時間が前記立ち上がり時間に係る所定の第１種時間範囲の最小時間よりも短いとき、若しくは、前記立ち下がり時間が前記立ち下がり時間に係る所定の第２種時間範囲の最小時間よりも短いときに、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記立ち上がり時間が前記第１種時間範囲の最大時間よりも長いとき、若しくは、前記立ち下がり時間が前記第２種時間範囲の最大時間よりも長いときに、前記抵抗回路の前記抵抗値を一定量大きな値に変更する、
ことを特徴とする付記７乃至８のいずれか１項に記載の制御方法。
（付記１０）
　前記抵抗回路に備わる第１の抵抗の第１端と第２の抵抗の第１端を接続し、さらに前記第１の抵抗の第２端と前記第２の前記抵抗の第２端を接続することで前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記第１の抵抗の第２端と前記第２の抵抗の第１端を接続することで前記抵抗回路の前記抵抗値を一定量大きな値に変更する、
ことを特徴とする付記７乃至９のいずれか１項に記載の制御方法。
（付記１１）
　前記所定の信号は、抵抗値の調整ができなかったことを示す信号である、
ことを特徴とする付記７乃至１０のいずれか１項に記載の制御方法。
（付記１２）
　前記スイッチは、ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を備える、
ことを特徴とする付記４乃至５のいずれか１項に記載の制御回路。
　１０　　受信端子
　１１　　プルダウン抵抗回路
　１２　　電圧検出回路
　１３、２０３　　制御部
　１４　　ＡＬＭ端子
　１５　　ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）本体
　１６　　ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）
　２０　　制御回路
　２１　　集積回路
　１００＿１～１００＿ｎ　　抵抗
　１０１＿１～１０１＿（ｎ－１）、１０２＿１～１０２＿（ｎ－１）、１０３＿１～１０３＿（ｎ－１）　　ＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）
　２００　　導線
　２０１　　抵抗回路
　２０２　　計測部

Claims (10)

  1. 　入力される電気信号を、接続される集積回路に伝える導線と、
    　前記導線に接続され、且つ、接地された、抵抗値が変更可能な抵抗回路と、
    　前記抵抗回路と前記集積回路間の前記導線を伝わる前記電気信号の電圧値が、所定の第１の電圧値から、前記第１の電圧値よりも大きな所定の第２の電圧値になるまでの立ち上がり時間、所定の第３の電圧値から、前記第３の電圧値よりも小さい所定の第４の電圧値になるまでの立ち下がり時間のいずれか、又は両方を計測する計測手段と、
    　前記計測手段が計測した時間の少なくともいずれかが所定の時間範囲の最小時間よりも短いときには、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記計測手段が計測した時間の少なくともいずれかが前記所定の時間範囲の最大時間よりも長いときには、前記抵抗回路の前記抵抗値を一定量大きな値に変更する制御手段と、を備え、
    　前記制御手段は、前記抵抗値を所定回数変更したことに応じて所定の信号を出力する、
    ことを特徴とする制御回路。
  2. 　前記第１の電圧値は、前記集積回路を動作させる所定の動作電圧値の第１の割合に対応する電圧値であり、
    　前記第２の電圧値は、前記動作電圧値の第２の割合に対応する電圧値であり、
    　前記第２の割合は、前記第１の割合よりも大きく、
    　前記第３の電圧値は、前記動作電圧値の第３の割合に対応する電圧値であり、
    　前記第４の電圧値は、前記動作電圧値の第４の割合に対応する電圧値であり、
    　前記第４の割合は、前記第３の割合よりも小さい、
    ことを特徴とする請求項１に記載の制御回路。
  3. 　前記計測手段は、前記立ち上がり時間と前記立ち下がり時間の両方を計測し、
    　前記制御手段は、前記立ち上がり時間が前記立ち上がり時間に係る所定の第１種時間範囲の最小時間よりも短いとき、若しくは、前記立ち下がり時間が前記立ち下がり時間に係る所定の第２種時間範囲の最小時間よりも短いときに、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記立ち上がり時間が前記第１種時間範囲の最大時間よりも長いとき、若しくは、前記立ち下がり時間が前記第２種時間範囲の最大時間よりも長いときに、前記抵抗回路の前記抵抗値を一定量大きな値に変更する、
    ことを特徴とする請求項１乃至２のいずれか１項に記載の制御回路。
  4. 　前記抵抗回路は、複数の抵抗と、第１の前記抵抗の第１端と第２の前記抵抗の第１端を接続する第１種スイッチと、第１の前記抵抗の第２端と第２の前記抵抗の第２端を接続する第１種スイッチと、第１の前記抵抗の第２端と第２の前記抵抗の第１端を接続する第２種スイッチと、を備え、
    　前記制御手段は、前記第１種スイッチを接続することで前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記第２種スイッチを接続することで前記抵抗回路の前記抵抗値を一定量大きな値に変更する、
    ことを特徴とする請求項１乃至３のいずれか１項に記載の制御回路。
  5. 　前記所定の信号は、抵抗値の調整ができなかったことを示す信号である、
    ことを特徴とする請求項１乃至４のいずれか１項に記載の制御回路。
  6. 　前記抵抗回路と前記集積回路間の前記導線を伝わる前記電気信号の電圧値を測定する電圧検出手段を備え、
    　前記計測手段は、前記電圧検出手段により測定される測定電圧値が前記第１の電圧値から前記第２の電圧値になるまでの前記立ち上がり時間、前記測定電圧値が前記第３の電圧値から前記第４の電圧値になるまでの前記立ち下がり時間のいずれか、又は両方を計測する、
    ことを特徴とする請求項１乃至５のいずれか１項に記載の制御回路。
  7. 　集積回路に接続する導線に接続され、且つ、接地された、抵抗値が変更可能な抵抗回路と、前記集積回路と、の間の前記導線を伝わる電気信号の電圧値が、所定の第１の電圧値から、前記第１の電圧値よりも大きな所定の第２の電圧値になるまでの立ち上がり時間、所定の第３の電圧値から、前記第３の電圧値よりも小さい所定の第４の電圧値に前記電圧値がなるまでの立ち下がり時間のいずれか、又は両方を計測し、
    　計測された前記時間の少なくともいずれかが所定の時間範囲の最小時間よりも短いときには、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、計測された前記時間の少なくともいずれかが前記所定の時間範囲の最大時間よりも長いときには、前記抵抗回路の前記抵抗値を一定量大きな値に変更し、
    　前記抵抗値を所定回数変更したことに応じて所定の信号を出力する、
    ことを特徴とする制御方法。
  8. 　前記第１の電圧値は、前記集積回路を動作させる所定の動作電圧値の第１の割合に対応する電圧値であり、
    　前記第２の電圧値は、前記動作電圧値の第２の割合に対応する電圧値であり、
    　前記第２の割合は、前記第１の割合よりも大きく、
    　前記第３の電圧値は、前記動作電圧値の第３の割合に対応する電圧値であり、
    　前記第４の電圧値は、前記動作電圧値の第４の割合に対応する電圧値であり、
    　前記第４の割合は、前記第３の割合よりも小さい、
    ことを特徴とする請求項７に記載の制御方法。
  9. 　前記立ち上がり時間と前記立ち下がり時間の両方を計測し、
    　前記立ち上がり時間が前記立ち上がり時間に係る所定の第１種時間範囲の最小時間よりも短いとき、若しくは、前記立ち下がり時間が前記立ち下がり時間に係る所定の第２種時間範囲の最小時間よりも短いときに、前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記立ち上がり時間が前記第１種時間範囲の最大時間よりも長いとき、若しくは、前記立ち下がり時間が前記第２種時間範囲の最大時間よりも長いときに、前記抵抗回路の前記抵抗値を一定量大きな値に変更する、
    ことを特徴とする請求項７乃至８のいずれか１項に記載の制御方法。
  10. 　前記抵抗回路に備わる第１の抵抗の第１端と第２の抵抗の第１端を接続し、さらに前記第１の抵抗の第２端と前記第２の前記抵抗の第２端を接続することで前記抵抗回路の前記抵抗値を一定量小さな値に変更し、前記第１の抵抗の第２端と前記第２の抵抗の第１端を接続することで前記抵抗回路の前記抵抗値を一定量大きな値に変更する、
    ことを特徴とする請求項７乃至９のいずれか１項に記載の制御方法。
PCT/JP2015/004433 2014-09-09 2015-09-01 制御回路、制御方法 WO2016038848A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/503,759 US20170256341A1 (en) 2014-09-09 2015-09-01 Control circuit and control method
JP2016547685A JP6256621B2 (ja) 2014-09-09 2015-09-01 制御回路、制御方法
CN201580048632.8A CN106688090A (zh) 2014-09-09 2015-09-01 控制电路和控制方法
EP15840387.3A EP3193362A4 (en) 2014-09-09 2015-09-01 Control circuit and control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014182836 2014-09-09
JP2014-182836 2014-09-09

Publications (1)

Publication Number Publication Date
WO2016038848A1 true WO2016038848A1 (ja) 2016-03-17

Family

ID=55458620

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/004433 WO2016038848A1 (ja) 2014-09-09 2015-09-01 制御回路、制御方法

Country Status (5)

Country Link
US (1) US20170256341A1 (ja)
EP (1) EP3193362A4 (ja)
JP (1) JP6256621B2 (ja)
CN (1) CN106688090A (ja)
WO (1) WO2016038848A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114567956B (zh) * 2022-03-09 2024-02-20 北京中瑞方兴科技有限公司 直流照明供电中应对轻载直流载波信号畸变的方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01121779A (ja) * 1987-11-05 1989-05-15 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
JP2004364276A (ja) * 2003-05-30 2004-12-24 Hewlett-Packard Development Co Lp 立上り時間制御構造および立上り時間制御方法
JP2006140328A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp 半導体集積回路
JP2006259904A (ja) * 2005-03-15 2006-09-28 Toshiba Corp 信号立ち上がり時間設定方法
WO2010067502A1 (ja) * 2008-12-11 2010-06-17 パナソニック株式会社 電子システム設計手法
JP2011114488A (ja) * 2009-11-25 2011-06-09 Panasonic Electric Works Co Ltd 半導体集積回路およびその調整方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302143A (ja) * 1994-05-09 1995-11-14 Hitachi Ltd 終端制御回路
JP2003298395A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 差動終端抵抗調整回路
KR100712528B1 (ko) * 2005-08-26 2007-04-27 삼성전자주식회사 센싱마진 가변회로 및 이를 구비하는 반도체 메모리 장치
US7570468B2 (en) * 2006-07-05 2009-08-04 Atmel Corporation Noise immune RC trigger for ESD protection
JP2011228826A (ja) * 2010-04-16 2011-11-10 Panasonic Corp インターフェイス装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01121779A (ja) * 1987-11-05 1989-05-15 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
JP2004364276A (ja) * 2003-05-30 2004-12-24 Hewlett-Packard Development Co Lp 立上り時間制御構造および立上り時間制御方法
JP2006140328A (ja) * 2004-11-12 2006-06-01 Seiko Epson Corp 半導体集積回路
JP2006259904A (ja) * 2005-03-15 2006-09-28 Toshiba Corp 信号立ち上がり時間設定方法
WO2010067502A1 (ja) * 2008-12-11 2010-06-17 パナソニック株式会社 電子システム設計手法
JP2011114488A (ja) * 2009-11-25 2011-06-09 Panasonic Electric Works Co Ltd 半導体集積回路およびその調整方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3193362A4 *

Also Published As

Publication number Publication date
EP3193362A1 (en) 2017-07-19
US20170256341A1 (en) 2017-09-07
EP3193362A4 (en) 2018-04-18
CN106688090A (zh) 2017-05-17
JP6256621B2 (ja) 2018-01-10
JPWO2016038848A1 (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
US8199858B2 (en) OOB (out of band) detection circuit and serial ATA system
US10613566B2 (en) Real-time slope control apparatus for voltage regulator and operating method thereof
US7639038B2 (en) Terminating resistance adjusting method, semiconductor integrated circuit and semiconductor device
US9093412B2 (en) Apparatus and method for testing pad capacitance
US9841487B2 (en) Calibration board for calibrating signal delays of test channels in an automatic test equipment and timing calibration method thereof
JP6256621B2 (ja) 制御回路、制御方法
US9188628B2 (en) Load apparatus for testing
CN110930914A (zh) 一种信号检测电路、信号检测方法及显示装置
US9625520B2 (en) Latch-up test device and method for testing wafer under test
US10179560B2 (en) Method and device for disconnecting at least one ignition output stage for a squib of a pyrotechnic protection means for a vehicle
US9990310B2 (en) Self-enabled bus conflict detection circuit
KR20170077933A (ko) 반도체 장치
US10778382B2 (en) Parameter setting transmission and reception system and parameter setting method
CN215344364U (zh) 功率器件驱动电路及电子设备
CN113315356A (zh) 功率器件驱动电路
TWI705335B (zh) 積體電路、匯流排系統以及其控制方法
TWI504913B (zh) 誤差補償方法與應用此方法的自動測試設備
US10396648B2 (en) Voltage adjusting circuit and method for adjusting voltage
US8164348B1 (en) Method and apparatus for tuning delay
US9282023B2 (en) Resistance arranging system and method based on RS-485 network
JP6197573B2 (ja) スイッチング素子検査方法及び電子回路ユニット
KR101100756B1 (ko) 스큐 일치 출력 회로
Melikyan et al. Resistance calibration method without external precision elements
JP5401715B2 (ja) 遅延回路および遅延回路システム
JP2012167989A (ja) 半導体試験装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15840387

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15503759

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2016547685

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015840387

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015840387

Country of ref document: EP