JPH07302143A

JPH07302143A - 終端制御回路

Info

Publication number: JPH07302143A
Application number: JP9469394A
Authority: JP
Inventors: Hiroo Masuda; 弘生増田; Hisako Sato; 久子佐藤; Takahide Nakamura; 高秀中村; Katsumi Tsuneno; 克己常野; Jinko Ichikawa; 仁子市川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-05-09
Filing date: 1994-05-09
Publication date: 1995-11-14

Abstract

(57)【要約】【目的】信号線の終端部に対し波形歪みを低減できる
ようなインピーダンス処理を行えるようにする。【構成】デジタル信号またはアナログ信号を出力する
電子回路１に接続されて前記信号を伝送する伝送線路３
に対し、信号伝送時における伝送線路３の終端部５の電
圧波形歪みを歪検出部７で検出し、この検出した波形歪
みを歪解析部８で解析し、これに基づいて制御信号発生
部９により制御信号を生成し、この制御信号に基づいて
可変抵抗部１１を制御し、伝送線路３の終端部５におけ
るインピーダンスを波形歪みが生じないように変化させ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は伝送路における終端整合
技術、特に、電子機器や回路の伝送系の終端部における
リンギング等の波形歪みの発生を抑制するために用いて
効果のある技術に関するものである。

【０００２】

【従来の技術】電子機器（又は回路）においては、機器
間（又は回路間）に信号を伝送する場合、相互のインピ
ーダンスが合わないと、伝送損失の発生、信号波形の乱
れ、高調波の発生等を招くことになる。そこで、或る回
路（又は機器）の出力端は、これに接続される回路（機
器）に合わせて適正なインピーダンスに設定する必要が
ある。この種の技術に関しては、例えば、ＣＱ出版株式
会社、昭和６３年４月出版「新・低周波／高周波回路設
計マニュアル」鈴木雅臣著、１０９〜１１１頁に記載が
ある。

【０００３】例えば、２つの回路間を５０オームの同軸
ケーブルで接続する場合、送り側の回路の出力端と同軸
ケーブルの心線の間に５０オームの抵抗を直列に挿入
し、受け側では入力回路の入力端と接地間に５０オーム
の抵抗を接続して整合を図っている。

【０００４】ところで、本発明者は、ＬＳＩ等の半導体
装置の内部の回路間のインピーダンス整合について検討
した。

【０００５】以下は、本発明者によって検討された技術
であり、その概要は次の通りである。すなわち、ＬＳＩ
等の半導体装置内部の回路間は、通常、相互間を接続す
る信号配線を最短距離で引き回すという形で行われてお
り、配線長も短いため、インピーダンス整合などは行わ
れていない。

【０００６】

【発明が解決しようとする課題】ところが、アクセスが
高速に行われる半導体装置では、内部の回路間の配線の
インピーダンス不整合に起因してリンギング等を発生す
るという問題のあることが本発明者によって見い出され
た。例えば、配線長が３ｍｍを越える場合には確実に波
形歪み等が現れるし、数１０〜数１００μｍの配線長で
あっても、信号の立ち上がりが数１０ＰＳであれば悪影
響の現れることが確認された。

【０００７】また、上記の様なケースでは、回路間の伝
送インピーダンスを把握することは容易ではなく、イン
ピーダンス整合を行おうとしても、終端抵抗等の適正値
を決定することは難しい。

【０００８】なお、狭い意味でのインピーダンス整合に
関する技術には、特開平５−１３６３４６号公報があ
る。ここに示される技術は、映像端子と音声端子を共用
する回路にあって、その入出力インピーダンスを変更で
きるようにするための技術であり、複数の抵抗器による
整合回路の一端と接地間にオン／オフ機能を示すスイッ
チング素子を介在させ、このスイッチング素子を外部か
ら与えられる制御信号に従ってオン／オフ制御し、イン
ピーダンス値を映像または音声に対応した固定値に変え
られるようにしている。

【０００９】しかし、インピーダンス値はスイッチング
素子をオン又はオフにしたときの２種の固定値しか得る
ことができず、任意の値を得ることはできず、利用範囲
が限られることになる。

【００１０】そこで、本発明の目的は、信号線の終端部
に対し波形歪みを低減できるようなインピーダンス処理
を行えるようにする技術を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。

【００１３】すなわち、デジタル信号またはアナログ信
号を出力する回路または機器に接続されて前記信号を伝
送する信号線に対し、その入力部または終端部における
電圧または電流の波形歪みを検出する歪検出手段と、該
歪検出手段で検出した波形歪みの状況に応じた制御信号
を生成する制御信号生成手段と、該制御信号生成手段よ
り出力される制御信号に応じて前記信号線の入力部また
は終端部におけるインピーダンスを変化させる終端部制
御手段とを設けるようにしている。

【００１４】

【作用】上記した手段によれば、信号線の特性インピー
ダンス値が不適当であるために波形歪みが生じることに
着目し、信号線の入力部または終端部における波形歪み
を検出し、この波形歪みの状況に応じた制御信号を生成
し、これにより信号線の終端部における特性インピーダ
ンスを波形歪みが生じないような値に自動設定される。
したがって、特性インピーダンスのマッチング不良に起
因する信号波形の歪みを低減し、信号線に接続される回
路や機器に悪影響を与えないようにすることができる。

【００１５】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。

【００１６】（実施例１）図１は本発明による終端制御
回路を示すブロック図である。

【００１７】信号（例えばパルス信号）を出力する電子
回路１は出力端子φ_Moutを有し、この端子と接地間には
出力抵抗２（Ｚ₀）が接続されており、更に出力端子φ
_Moutには特性インピーダンスＺ₀を有する伝送線路３
（φ_inはその入力、φ_outは出力）の入力部４が接続さ
れている。

【００１８】更に、伝送線路３の終端部５には、本発明
による終端制御回路６が接続されている。この終端制御
回路６は、終端部５の出力電圧を入力とする歪検出手段
としての歪検出部７、この歪検出部７に接続される歪解
析部８（歪解析手段）、歪解析部８の出力信号を積分し
て制御信号を発生させる制御信号発生部９（制御信号発
生手段）、この制御信号発生部９の出力信号を保持する
信号保持部１０（信号保持手段）、この信号保持部１０
の出力信号に応じた通電状態を示す可変抵抗部１１から
構成されている。

【００１９】なお、歪検出部７及び可変抵抗部１１の各
々と伝送線路３との接続線は、終端インピーダンスを安
定にするため、できるだけ短くなるようにする。可能で
あれば、歪検出部７及び可変抵抗部１１を伝送線路３の
近傍に持っていくのが望ましい。

【００２０】歪検出部７は交流アンプを主体に構成さ
れ、歪解析部８は検波器を主体に構成されている。ま
た、制御信号発生部９は積分回路を主体に構成され、信
号保持部１０はサンプルホールド回路を主体に構成され
ている。更に、可変抵抗部１１にはＦＥＴ（電界効果ト
ランジスタ）や高周波特性に優れるトランジスタを用い
ることができる。

【００２１】この他、歪検出部７から信号保持部１０に
到る４つの回路には、トリガ信号線１２を通して動作規
制信号としてのトリガ信号φ_T（例えば、クロック信
号）が印加される。このトリガ信号φ_Tは、終端制御回
路６自体をオン／オフ制御するために用いられ、一定時
間毎または任意時間に印加される。終端制御回路６は、
トリガ信号φ_Tが“Ｈ”レベルのときに動作状態にな
り、“Ｌ”レベルのときに停止状態になる。

【００２２】以上の構成において、まず、終端制御回路
６が接続されていない場合について説明する。電子回路
１からパルス信号が出力されている時、そのパルス信号
は伝送線路３を経由して終端部５に現れる。ところが、
伝送線路３のインピーダンスＺ₀と終端部５の終端抵抗
ｒ_outが合致していないと、終端部５において反射波が
生じ、終端部５における波形は歪みを伴ったものにな
る。

【００２３】図２は伝送が理想的に行われ、且つ伝送線
路の終端部が無限大であるときの各部の信号波形を示し
ている。電子回路１から０〜５Ｖの理想的な立ち上がり
波形を示すパルス信号が出力されたとしても、伝送線路
３の入力部４及び終端部５における信号波形は、伝送線
路３から見たインピーダンスミスマッチの為に波形歪み
を生じる。

【００２４】伝送線路３の終端部５における波形歪み
は、出力信号φ_outを受信して動作する後段の回路（又
は機器）に誤動作を生じさせ、最悪の場合には、過電圧
や過電流を招きＩＣ等を破壊に到らせることになる。こ
の終端部での波形歪みは、回路（又は機器）の出力抵
抗、伝送線路３の特性インピーダンスによって変化する
ことから、波形歪みを小さくするための終端抵抗を予め
決定することは困難なのが現実である。

【００２５】次に、終端制御回路６を接続した場合につ
いて説明する。電子回路１からパルス信号が出力され、
その電圧波形（または電流波形）が歪んでいるとする。
終端部５の信号は歪検出部７に取り込まれ、増幅して交
流分のみが取り出される。その出力信号は歪解析部８に
よって検波された後、制御信号発生部９によって検波出
力に対する積分が行なわれる。

【００２６】更に、信号保持部１０によって制御信号発
生部９の出力電圧レベルに応じたサンプルホールドが行
われ、この結果に基づいて可変抵抗部１１を駆動する。
可変抵抗部１１は入力電圧の変化に対して非線形または
直線的に出力抵抗が変化する特性を有しており、終端抵
抗ｒ_outを任意の値に設定するのと同等の機能を有して
いる。

【００２７】すなわち、終端制御回路６は、終端部５に
おける信号の歪みが最小になるように可変抵抗部１１の
内部抵抗を変化させる。このとき、歪検出部７に印加さ
れる信号は波形歪みが大幅に改善されていることにな
り、制御信号発生部９から異なる制御信号を出力するこ
とになるが、信号保持部１０は最初の制御信号をそのま
ま保持しており、可変抵抗部１１の動作を変えることは
ない。

【００２８】可変抵抗部１１の動作が変更されるのは、
次のトリガ信号φ_Tが入力されたときである。なお、終
端制御回路６は、トリガ信号φ_Tが“Ｌ”レベルのとき
に終端制御回路６の全体動作は停止し、トリガ信号φ_T
が“Ｈ”レベルになる毎に可変抵抗部１１の状態が変更
される。

【００２９】以上のように、図１の実施例によれば、終
端制御回路６を伝送線路３の終端部５に接続しておくこ
とにより、自動的に伝送線路３の歪みを最小にできる終
端抵抗を設定でき、信号歪みによって後段の回路（或い
は電子機器）に誤動作等が生じないようにすることがで
きる。

【００３０】（実施例２）図３は本発明による終端制御
回路の第２実施例を示すブロック図である。なお、図３
においては図１に示したと同一または同一機能を示すも
のには同一引用符号を用いたので、説明を省略する。

【００３１】前記実施例が歪検出部７に印加する信号を
伝送線路３の終端部５（または電子回路１の出力端）か
ら得ていたのに対し、本実施例は伝送線路３の入力部４
から入手しているところに特徴がある。この場合、終端
制御回路６への接続配線が伝送線路３の両端から出るこ
とになるため、どちらか一方の配線を短くすれば他方が
長くなるという不都合が生じる。

【００３２】そこで、図１における終端制御回路６から
可変抵抗部１１を分離し、歪検出部７〜信号保持部１０
の４つの回路によって終端制御電子回路１３を構成して
いる。そして、終端制御電子回路１３は入力部４の近傍
に置き、終端部５の近傍には可変抵抗部１１を置くよう
にし、伝送線路３からの終端制御電子回路１３及び可変
抵抗部１１に対する配線長を最短にできるようにしてい
る。

【００３３】なお、信号保持部１０と可変抵抗部１１と
の配線が長くなっても、伝送線路３のインピーダンスに
は全く影響を与えることがない（ただし、外部からのノ
イズによって可変抵抗部１１が誤動作しない様な対策は
必要になる）。

【００３４】図３の構成による終端制御回路によって、
入力部４側の信号波形の歪みが少なくなれば、終端部５
における波形歪みも少なくなり、結果として終端制御回
路６を終端部５に接続したのと同一の効果を得ることが
できる。

【００３５】（実施例３）図４は本発明による終端制御
回路の第３実施例を示すブロック図である。

【００３６】本実施例は、図３に示す接続形式の終端制
御回路をボード基板上に実装されたＬＳＩに適用した例
を示している。すなわち、ボード基板１４にはＬＳＩ１
５（例えば、メモリで、図面上では１個のみを示してい
るが、一般には複数個）が実装されている。このＬＳＩ
１５は複数のアドレス入力端子１６，１７（図４では説
明を簡単にするため図示を２個にしているが、代表的な
ＣＰＵ、半導体メモリでは１４個を備えている）のほ
か、電源端子１８等を備えている。

【００３７】更に、ボード基板１４上のＬＳＩ１５の近
傍には、図１に示した終端制御回路６と同一構成の回路
をＩＣ化した終端制御電子回路１９，２０の各々が実装
されている。また、アドレス入力端子１６，１７にはボ
ード基板１４上に配線パターンにより形成された伝送路
２１，２２の各々が接続され、その端部はコネクタ２３
に接続されている。更に、ボード基板１４上には、電源
端子１８に接続するための電源用配線パターン２４、ト
リガ信号φ_Tを終端制御電子回路１９，２０に供給する
ための配線パターン２５が形成されている。

【００３８】この実施例では、図１に示した電子回路１
をＬＳＩ１５に置き換えて考えることができる。高周波
信号の伝送などの場合、終端のインピーダンスは伝送線
路に合わせることが目的となるが、この実施例のような
アドレス信号の信号線では、特定のインピーダンスに合
わせるのが目的ではなく、リンギングなどの波形歪みを
最小にさせることが目的になる。

【００３９】したがって、終端制御回路１９，２０で
は、ＬＳＩ１５の各アドレス入力端子における夫々の電
圧を歪検出部７に取り込み、歪み量に応じて可変抵抗部
１１を制御し、伝送路２１，２２とアドレス入力端子１
６，１７の接続部のインピーダンスを、波形歪みが最小
になる値に設定する。これにより、アドレス入力端子の
夫々におけるアンダーシュートやオーバーシュート等の
波形歪みが低減され、ＬＳＩ１５には整形された波形の
信号を入力することができ、ＬＳＩ１５の誤動作や破壊
を招く恐れはなくなる。

【００４０】（実施例４）図５は本発明による終端制御
回路の第４実施例を示すブロック図である。

【００４１】本実施例は、ＬＳＩチップ内部に本発明を
適用した場合を示している。ＬＳＩチップ２６には信号
発生回路２７、及び信号発生回路２７に対して離れた位
置に搭載された信号受信回路２８との間を迂回しながら
配線された配線パターン２９（伝送線路に相当する）で
接続され、且つ配線パターン２９及びこれに並行して設
けられた複数の配線パターンにより形成された配線群３
０，３１を備えているものとする。

【００４２】このような構成にあって、信号発生回路２
７からは高周波（例えば、１００ＭＨｚ以上）のパルス
信号が発生しており、伝送線路２９を通して信号受信回
路２８に図１に示した終端制御回路６と同一構成の終端
制御回路３２は、伝送線路２９の終端部に配設され、そ
の終端部の電圧を取り込み、その歪み量を求めて可変抵
抗部を制御し、終端部の波形歪みが最小になるように終
端抵抗相当値を設定する。

【００４３】図５に示したように、通常、ＬＳＩチップ
の信号線はピッチ配列による配線群を形成している。こ
の場合の信号線の特性インピーダンスは、図６（図中、
Ｔ_OXは下地Ｓ_iＯ₂膜厚、Ｔ_Wは配線膜厚、Ｐは配線ピ
ッチ寸法）に示すように、２０〜６５オームの範囲で変
化することを本発明者らはシュミレーション解析により
確認している。この結果からわかるように、配線ピッチ
によって特性インピーダンスは変化することから、本発
明によるように、終端インピーダンスを変えなければな
らないことがわかる。

【００４４】また、１ＧＨｚ程度の信号がＬＳＩチップ
上で伝送される場合、図７に示すように、図中の境界線
から右側の領域では伝送特性による影響が現れるため、
特性インピーダンスの適正な設定を望まれることがわか
る。

【００４５】具体的には、配線長が数ｍｍ（例えば、２
〜５ｍｍ）程度以上になれば、伝送線特性を考慮すべき
であると考えられる。すでにＬＳＩチップのサイズは１
０ｍｍ²以上に到達しており、５ｍｍ以上の配線長にな
ることは避けられない状況にあり、図５に示した如き実
施例の適用により得られる効果は大きい。

【００４６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。

【００４７】例えば、前記各実施例においては、可変抵
抗部１１を伝送線路や配線パターンの終端部（または入
力部）とアース間に接続する構成にしたが、図８に示す
ように信号経路に直列に介在するようにしても、並列の
場合と同一の効果を得ることができる。なお、図中の３
３は固定抵抗である。

【００４８】また、図４の実施例では、アドレスライン
のみを取り上げたが、これに限定されるものではなく、
例えば、コントロールバス、データバス等にも本発明に
よる終端制御回路を適用することが可能である。

【００４９】更に、上記各実施例においては、伝送線路
や配線パターンを伝送する信号がデジタル信号であると
したが、アナログ信号であっても同様に本発明を適用す
ることができる。

【００５０】また、前記各実施例においては、終端抵抗
に相当するものを終端制御回路により変更するものとし
たが、特性インピーダンスを決定する抵抗以外の他の要
素、例えば、インダクタンス分、キャパシタンス分を変
更するような終端制御回路であってもよい。

【００５１】さらに、前記終端制御回路の終端制御手段
は信号線の終端部におけるインピーダンスを変化させる
ことを主として説明したが、信号線の入力部におけるイ
ンピーダンスを変化させるものとしてもよい。

【００５２】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【００５３】すなわち、デジタル信号またはアナログ信
号を出力する回路または機器に接続されて前記信号を伝
送する信号線に対し、その入力部または終端部における
電圧または電流の波形歪みを検出する歪検出手段と、こ
の歪検出手段で検出した波形歪みの状況に応じた制御信
号を生成する制御信号生成手段と、この制御信号生成手
段より出力される制御信号に応じて前記信号線の入力部
または終端部におけるインピーダンスを変化させる終端
部制御手段とを設けるようにしたので、特性インピーダ
ンスのマッチングに不良に起因する信号波形の歪みを低
減し、信号線に接続される回路や機器に悪影響を与えな
いようにすることができる。

【００５４】また、外部から全体の動作を制御する為の
動作規制信号が与えられているときには前記制御信号生
成手段の出力信号に応じた電圧値を出力し、前記動作規
制信号の消滅時には前記制御信号生成手段の出力信号を
保持した電圧値を出力する信号保持手段を設けること
で、終端制御回路の動作回数を減らし、当該信号線に用
いる回路や機器の動作速度に与える影響を低減すること
ができる。

【００５５】更に、前記制御信号生成手段は、前記歪検
出手段により検出した波形歪みを解析する歪解析部と、
この歪解析部の解析結果に基づいて制御信号を発生する
制御信号発生部とを備えて構成することにより、簡単な
構成により本発明の目的を達成できるほか、ＩＣ化も容
易になる。

【００５６】また、前記終端部制御手段は、前記制御信
号生成手段の出力信号に基づいて前記入力部または前記
終端部の波形歪みが最小になるように前記入力部または
前記終端部における終端抵抗相当値を変化させる機能を
備えればよく、ＦＥＴやトランジスタ等の単一部品の利
用が可能になる。

【００５７】そして、前記各手段を半導体チップ内に搭
載することにより、外部回路（外付け回路）を不要にし
ながら信号線における波形歪みを低減することができ
る。

【図面の簡単な説明】

【図１】本発明による終端制御回路を示すブロック図で
ある。

【図２】伝送が理想的に行われ、且つ伝送線路の終端部
が無限大であるときの各部の信号波形を示している。

【図３】本発明による終端制御回路の第２実施例を示す
ブロック図である。

【図４】本発明による終端制御回路の第３実施例を示す
ブロック図である。

【図５】本発明による終端制御回路の第４実施例を示す
ブロック図である。

【図６】ＬＳＩチップにおける配線ピッチと特性インピ
ーダンスの関係を示す特性図である。

【図７】ＬＳＩチップにおいて伝送線特性に影響が現れ
る配線長と周波数の関係を示す特性図である。

【図８】本発明にかかる可変抵抗部の設置位置の他の例
を示す回路図である。

【符号の説明】

１電子回路２出力抵抗３伝送線路４入力部５終端部６終端制御回路７歪検出部８歪解析部９制御信号発生部１０信号保持部１１可変抵抗部１２トリガ信号線１３終端制御回路１４ボード基板１５ＬＳＩ１６アドレス入力端子１７アドレス入力端子１８電源端子１９終端制御回路２０終端制御回路２１伝送路２２伝送路２３コネクタ２４電源用配線パターン２５配線パターン２６ＬＳＩチップ２７信号発生回路２８信号受信回路２９配線パターン３０配線群３１配線群３２終端制御回路３３固定抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者常野克己東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内 (72)発明者市川仁子東京都青梅市今井2326番地株式会社日立製作所デバイス開発センタ内

Claims

【特許請求の範囲】

【請求項１】デジタル信号またはアナログ信号を出力
する回路または機器に接続されて前記信号を伝送する信
号線に対し、その入力部または終端部における電圧また
は電流の波形歪みを検出する歪検出手段と、該歪検出手
段で検出した波形歪みの状況に応じた制御信号を生成す
る制御信号生成手段と、該制御信号生成手段より出力さ
れる制御信号に応じて前記信号線の入力部または終端部
におけるインピーダンスを変化させる終端部制御手段と
を設けたことを特徴とする終端制御回路。
【請求項２】外部から全体の動作を制御する為の動作
規制信号が与えられているときには前記制御信号生成手
段の出力信号に応じた電圧値を出力し、前記動作規制信
号の消滅時には前記制御信号生成手段の出力信号を保持
した電圧値を出力する信号保持手段を設けることを特徴
とする請求項１記載の終端制御回路。
【請求項３】前記制御信号生成手段は、前記歪検出手
段により検出した波形歪みを解析する歪解析手段と、こ
の歪解析手段の解析結果に基づいて制御信号を発生する
制御信号発生手段とを備えて構成されることを特徴とす
る請求項１記載の終端制御回路。
【請求項４】前記終端部制御手段は、前記制御信号生
成手段の出力信号に基づいて前記入力部または前記終端
部の波形歪みが最小になるように前記入力部または前記
終端部における終端抵抗相当値を変化させる機能を有す
ることを特徴とする請求項１記載の終端制御回路。
【請求項５】前記各手段を半導体チップ内に搭載する
ことを特徴とする請求項１または２記載の終端制御回
路。