KR970024539A - 그라운드 바운스를 제어하는 방법 및 장치 - Google Patents

그라운드 바운스를 제어하는 방법 및 장치 Download PDF

Info

Publication number
KR970024539A
KR970024539A KR1019960049878A KR19960049878A KR970024539A KR 970024539 A KR970024539 A KR 970024539A KR 1019960049878 A KR1019960049878 A KR 1019960049878A KR 19960049878 A KR19960049878 A KR 19960049878A KR 970024539 A KR970024539 A KR 970024539A
Authority
KR
South Korea
Prior art keywords
integrated circuit
bus
internal
impedance
ground
Prior art date
Application number
KR1019960049878A
Other languages
English (en)
Inventor
존 가바라 타드데우스
Original Assignee
로버트 이. 루드닉
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 이. 루드닉, 에이티 앤드 티 코포레이션 filed Critical 로버트 이. 루드닉
Publication of KR970024539A publication Critical patent/KR970024539A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Abstract

본 발명은 집적 회로내의 그라운드 바운스를 경감시키는 방법에 관련된 것이다. 두가지 개별의 방법이 그라운드 바운스의 문제를 해결하기 위해 동시에 적용된다. 첫째, 임피던스를 집적 회로상의 전원과 외부 전원 사이에 위치시키고, 칩상의 접지 버스와 외부 접지 사이에 위치시키는 방법이다. 둘째, 캐패시턴스 노드를 갖춘 출력 버퍼의 사전-구동에 캐패시턴스를 동적으로 부가한다. 동적 디지탈 사이징은 상기 두 방법에서 활용되므로, 두 방법은 칩내의 성능 변형에 따른다.

Description

그라운드 바운스를 제어하는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 칩과 인쇄된 회로기판간의 전형적인 접속을 도시한 도면.
도2는 도1에 도시된 접속을 신호가 횡단하는 전기 회로 모델을 도시한 것으로, 접속의 기생 효과에 주목하고 있는 도면.
도5는 본 발명의 전체 구조를 도시한 도면.
도6은 본 발명에서 활용된 기준 모듈의 블럭도.
도7은 도6의 전원 임피던스 모듈(470)을 MOSFET를 사용하여 도시한 도면.
도8은 도6의 접지 임피던스 모듈(480)을 MOSFET를 사용하여 도시한 도면.
도9는 도6의 출력 버퍼(510)에서 활용된 동적 사이징(sizing) 회로를 도시 한 도면.

Claims (31)

  1. 제어 신호를 발생하는 신호 발생기 및 내부 버스를 포함하는 집적 회로에 있어서, 상기 제어 신호에 응답하여 약 0.5 옴만큼의 자연 발생적 임피던스 이상의 임피던스를 제공하며, 상기 내부 버스와 외부 단자 사이에 접속되는 임피던스 모듈을 구비하는 것을 특징으로 하는 집적 회로.
  2. 제1항에 있어서, 상기 집적 회로는 상기 제어 신호에 응답하여 캐패시턴스 조정 요소를 포함하는 출력 버퍼를 더 포함하는 것을 특징으로 하는 집적 회로.
  3. 제1항에 있어서, 상기 내부 버스는 전원 버스이고 상기 외부 단자는 전원 단자인 것을 특징으로 하는 집적 회로.
  4. 제1항에 있어서, 상기 단자 버스는 접지 버스이고 상기 외부 단자는 전원 단자인 것을 특징으로 하는 집적 회로.
  5. 제1항에 있어서, 상기 임피던스 모듈은 능동 소자를 구비하는 것을 특징으로 하는 집적 회로.
  6. 제5항에 있어서, 상기 능동 소자는 MOSFET인 것을 특징으로 하는 집적 회로.
  7. 제1항에 있어서, 상기 임피던스 모듈은 능동 소자와 병렬로 수동 소자를 구비하는 것을 특징으로 하는 집적회로.
  8. 제7항에 있어서, 상기 수동 소자는 저항기인 것을 특징으로 하는 집적 회로.
  9. 제2항에 있어서, 상기 캐패시턴스 조정 소자는 사전-구동기(pre-driver)와 출력-구동기(output-driver) 사이에 접속되는 것을 특징으로 하는 집적 회로.
  10. 제9항에 있어서, 상기 캐패시턴스 조정 요소는 상기 외부 단자에 접속되는 것을 특징으로 하는 집적 회로.
  11. 제2항에 있어서, 상기 캐패시턴스 조정 요소는 능동 소자로 구성되는 것을 특징으로 하는 집적 회로.
  12. 제11항에 있어서, 상기 능동 소자는 MOSFET인 것을 특징으로 하는 집적 회로.
  13. 제2항에 있어서, 상기 캐패시턴스 조정 요소는 수동 소자로 구성되는 것을 특징으로 하는 집적 회로.
  14. 제2항에 있어서, 상기 캐패시턴스 조정 요소는 미세 조정 MOSFET를 구비하는 것을 특징으로 하는 집적 회로.
  15. 제2항에 있어서, 상기 캐패시턴스 조정 요소는 대폭 조정 MOSFET를 구비하는 것을 특징으로 하는 집적 회로.
  16. 제2항에 있어서, 상기 캐패시턴스 조정 요소는 대폭 조정 MOSFET 및 미세 조정 MOSFET를 구비하는 것을 특징으로 하는 집적 회로.
  17. 제2항에 있어서, 상기 출력 버퍼는 인에이블 신호에 응답하는 것을 특징으로 하는 집적 회로.
  18. 제2항에 있어서, 상피 출력 버퍼는 데이타 입력에 응답하는 것을 특징으로 하는 집적 회로.
  19. 캐패시턴스 조정 요소를 포함하는 출력 버퍼 모듈을 구비하는 것을 특징으로 하는 집적 회로.
  20. 제19항에 있어서, 상기 캐패시턴스 조정 요소는 사전-구동기와 출력-구동기 사이에 위치되는 것을 특징으로 하는 집적 회로.
  21. 내부 버스와; 자연 발생적 저항이상의 저항을 갖는 저항기를 포함하며, 상기 저항기는 내부 버스와 외부 단자 사이에 접속되는 것을 특징으로 하는 집적 회로.
  22. 제21항에 있어서, 상기 내부 버스는 전원 버스이고, 상기 외부 단자는 전원 단자인 것을 특징으로 하는 집적 회로.
  23. 제21항에 있어서, 상기 내부 버스는 접지 버스이고, 상기 외부 단자는 접지 단자인 것을 특징으로 하는 집적 회로.
  24. 제어 신호, 내부 버스, 출력 버퍼를 포함하고 상기 출력 버퍼는 사전-구동기를 포함하는 집적 회로에서의 그라운드 바운스를 경감시키는 방법에 있어서, 상기 내부 버스와 외부 단자 사이에 최소한 0.5 옴의 임피던스를 제공하고, 이로써 그라운드 바운스를 줄이는 단계 및; 상기 사전-구동기에 캐패시턴스를 인가하고 이로써 그라운드 바운스를 더욱 경감시키는 단계를 구비하는 것을 특징으로 하는 그라운드 바운스 경감 방법.
  25. 제24항에 있어서, 상기 내부 버스와 상기 외부 단자 사이에 임피던스를 제공하는 단계는 동적 디지탈 사이징(sizing)에 의해 실행되는 것을 특징으로 하는 그라운드 바운스 경감 방법.
  26. 제24항에 있어서, 상기 출력 버퍼내에 캐패시턴스를 인가하는 상기 단계는 동적 디지탈 사이징에 의해 실행되는 것을 특징으로 하는 그라운드 바운스 경감 방법.
  27. 내부 전원 버스 및 내부 접지 버스를 구비한 내부 회로에서의 그라운드 바운스를 경감시키는 방법에 있어서, 상기 내부 전원 버스와 외부 전원 단자 사이에 최소한 0.5옴의 임피던스를 제공하고, 이로써 그라운드 바운스를 줄이는 단계 및; 상기 내부 접지 버스와 외부 접지간에 최소한 0.5옴의 임피던스를 제공하고 이로써, 그라운드 바운스를 더욱 경감시키는 단계를 포함하는 것을 특징으로 하는 그라운드 바운스 경감 방법.
  28. 제27항에 있어서, 상기 내부 전원 버스와 상기 외부 전원 사이에 임피던스를 제공하는 단계는 최소한 한개의 수동 소자로 실행되는 것을 특징으로 하는 그라운드 바운스 경감 방법.
  29. 제27항에 있어서, 상기 내부 접지 버스와 상기 외부 접지간에 임피던스를 제공하는 단계는 최소한 한개의 수동 소자에 의해 실행되는 것을 특징으로 하는 그라운드 바운스 경감 방법.
  30. 제28항에 있어서, 상기 최소한 한개의 수동 소자는 저항기인 것을 특징으로 하는 그라운드 바운스 경감 방법.
  31. 제29항에 있어서, 상기 최소한 한개의 수동 소자는 저항기인 것을 특징으로 하는 그라운드 바운스 경감 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960049878A 1995-10-24 1996-10-24 그라운드 바운스를 제어하는 방법 및 장치 KR970024539A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US547,633 1995-10-24
US08/547,633 US5739714A (en) 1995-10-24 1995-10-24 Apparatus for controlling ground bounce

Publications (1)

Publication Number Publication Date
KR970024539A true KR970024539A (ko) 1997-05-30

Family

ID=24185469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960049878A KR970024539A (ko) 1995-10-24 1996-10-24 그라운드 바운스를 제어하는 방법 및 장치

Country Status (6)

Country Link
US (1) US5739714A (ko)
EP (1) EP0771073A2 (ko)
JP (1) JPH09181595A (ko)
KR (1) KR970024539A (ko)
SG (1) SG52826A1 (ko)
TW (1) TW334626B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19746641B4 (de) * 1997-09-19 2006-02-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verdrahtungsverfahren für Halbleiter-Bauelemente zur Verhinderung von Produktpiraterie und Produktmanipulation und Verwendung des Halbleiter-Bauelements in einer Chipkarte
US7119839B1 (en) * 1998-07-22 2006-10-10 Micron Technology, Inc. High resolution CMOS circuit using a matched impedance output transmission line
US6664805B2 (en) * 2002-01-30 2003-12-16 Agilent Technologies, Inc. Switched capacitor piecewise linear slew rate control methods for output devices
CN100483424C (zh) 2003-02-25 2009-04-29 Nxp股份有限公司 用于确定电源噪声的方法和电路布置
US7131089B2 (en) * 2003-06-20 2006-10-31 Texas Instruments Incorporated Computer program for programming an integrated circuit speed capability indicator
US6894529B1 (en) 2003-07-09 2005-05-17 Integrated Device Technology, Inc. Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control
US6967501B1 (en) 2003-12-18 2005-11-22 Integrated Device Technology, Inc. Impedance-matched output driver circuits having enhanced predriver control
CN110249531B (zh) * 2018-10-25 2023-08-11 深圳市汇顶科技股份有限公司 用于域间缓冲级的接地中间器件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3072118D1 (en) * 1979-12-26 1988-09-22 Toshiba Kk A driver circuit for charge coupled device
US4862018A (en) * 1987-11-30 1989-08-29 Texas Instruments Incorporated Noise reduction for output drivers
US4782252A (en) * 1987-12-08 1988-11-01 Advanced Micro Devices, Inc. Output current control circuit for reducing ground bounce noise
US5068553A (en) * 1988-10-31 1991-11-26 Texas Instruments Incorporated Delay stage with reduced Vdd dependence
DE3904901A1 (de) * 1989-02-17 1990-08-23 Texas Instruments Deutschland Integrierte gegentakt-ausgangsstufe
US5111075A (en) * 1989-02-28 1992-05-05 Vlsi Technology, Inc. Reduced switching noise output buffer using diode for quick turn-off
JP2671538B2 (ja) * 1990-01-17 1997-10-29 松下電器産業株式会社 入力バッファ回路
US5017807A (en) * 1990-07-05 1991-05-21 At&T Bell Laboratories Output buffer having capacitive drive shunt for reduced noise
US5059822A (en) * 1990-11-23 1991-10-22 Ncr Corporation Method and apparatus for controlling noise on power supply buses
US5124579A (en) * 1990-12-31 1992-06-23 Kianoosh Naghshineh Cmos output buffer circuit with improved ground bounce
US5243229A (en) * 1991-06-28 1993-09-07 At&T Bell Laboratories Digitally controlled element sizing
US5218239A (en) * 1991-10-03 1993-06-08 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
US5283631A (en) * 1991-11-01 1994-02-01 Hewlett-Packard Co. Programmable capacitance delay element having inverters controlled by adjustable voltage to offset temperature and voltage supply variations
US5204554A (en) * 1991-12-06 1993-04-20 National Semiconductor Corporation Partial isolation of power rails for output buffer circuits
US5337254A (en) * 1991-12-16 1994-08-09 Hewlett-Packard Company Programmable integrated circuit output pad
US5332938A (en) * 1992-04-06 1994-07-26 Regents Of The University Of California High voltage MOSFET switching circuit
US5214320A (en) * 1992-06-12 1993-05-25 Smos Systems, Inc. System and method for reducing ground bounce in integrated circuit output buffers
US5334885A (en) * 1993-01-13 1994-08-02 At&T Bell Laboratories Automatic control of buffer speed
US5345123A (en) * 1993-07-07 1994-09-06 Motorola, Inc. Attenuator circuit operating with single point control
US5428303A (en) * 1994-05-20 1995-06-27 National Semiconductor Corporation Bias generator for low ground bounce output driver
US5497105A (en) * 1994-06-30 1996-03-05 Vlsi Technology, Inc. Programmable output pad with circuitry for reducing ground bounce noise and power supply noise and method therefor
US5517130A (en) * 1994-12-20 1996-05-14 Sun Microsystems, Inc. Method and structure for reducing noise in output buffer circuits
US5534819A (en) * 1995-04-13 1996-07-09 Motorola, Inc. Circuit and method for reducing voltage error when charging and discharging a variable capacitor through a switch

Also Published As

Publication number Publication date
JPH09181595A (ja) 1997-07-11
US5739714A (en) 1998-04-14
SG52826A1 (en) 1998-09-28
EP0771073A2 (en) 1997-05-02
TW334626B (en) 1998-06-21

Similar Documents

Publication Publication Date Title
ATE227468T1 (de) Einstellbare ausgangstreiberschaltung
JPH1093417A (ja) 伝送ライン・ドライブ用プッシュプル回路
KR940022279A (ko) 신호전송방법과 신호전송회로 및 그것을 사용한 정보처리시스템
KR950033881A (ko) 버스를 통하여 신호를 전송하기 위한 전자회로 장치 및 소정의 안정전압을 발생하기 위한 반도체 장치
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
KR930015348A (ko) 출력버퍼 회로용 전력레일의 부분 분리
KR970024539A (ko) 그라운드 바운스를 제어하는 방법 및 장치
KR970062925A (ko) 외부 장치와 인터페이스하는 저 전력 데이터 처리 시스템 및 그것을 위한 방법
KR910019342A (ko) 기준전압과 상응한 출력신호를 공급하는 버퍼회로
KR950010337A (ko) 전자회로
US5485107A (en) Backplane driver circuit
ATE59510T1 (de) Schaltungsanordnung zur seriellen datenuebertragung zwischen mehreren teilnehmerstellen.
KR910020721A (ko) 반도체 메모리 소자
KR970024162A (ko) 풀업 또는 풀다운 저항을 갖는 반도체 장치(a semiconductor device having pull-up or pull-down resistance)
KR960039524A (ko) 반도체장치 및 반도체장치의 내부전원전위의 조정방법
US5321320A (en) ECL driver with adjustable rise and fall times, and method therefor
US5506521A (en) ECL driver with adjustable rise and fall times, and method therefor
KR950021652A (ko) 반도체 어셈블리
KR970013737A (ko) 반도체 메모리장치의 데이타 출력 드라이버
KR890016621A (ko) 반도체집적회로
KR910008729A (ko) 그의 주변에 분포된 복수의 어드레스 입력을 포함하는 반도체 메모리 장치
JPS6335106B2 (ko)
KR940018739A (ko) 인터페이스회로
KR950009070B1 (ko) 컨트롤신호 인에이블회로
JPH07302143A (ja) 終端制御回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid