JP2671538B2 - 入力バッファ回路 - Google Patents
入力バッファ回路Info
- Publication number
- JP2671538B2 JP2671538B2 JP2007435A JP743590A JP2671538B2 JP 2671538 B2 JP2671538 B2 JP 2671538B2 JP 2007435 A JP2007435 A JP 2007435A JP 743590 A JP743590 A JP 743590A JP 2671538 B2 JP2671538 B2 JP 2671538B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel type
- type mos
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
- H03K17/167—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、入力バッファ回路に関するものである。
従来の技術 最近、半導体集積回路装置の発展は目覚ましく、その
集積回路装置の入力バッファ回路は、外部からの入力信
号のスイッチングレベルなどの特性を決める重要な回路
部である。
集積回路装置の入力バッファ回路は、外部からの入力信
号のスイッチングレベルなどの特性を決める重要な回路
部である。
第2図(I)及び(II)は、従来の入力バッファ回路
を示す図で、Aは外部からの入力信号、Bは入力バッフ
ァ回路からの出力信号、Qp1ないしQp4はPチャンネル型
MOSトランジスタ(PMOST)、Qn1ないしQn4はNチャンネ
ル型MOSトランジスタ(NMOST)、R11及びR12は回路のレ
イアウト上生じる寄生抵抗、VCCは電源電圧、VSSは接地
電圧である。これは、相補型MOSトランジスタを用いた
否定回路を4段つないだものであり、第2図(I)で
は、入力バッファ回路が電源電圧VCCの印加されるパッ
トの近くに配置されており、電源電圧VCCとPMOSTとの間
に寄生抵抗はなく、接地電圧VSSとNMOSTとの間には回路
のレイアウト上生じる配線による寄生抵抗R11を有して
いる。第2図(II)では、入力バッファ回路が接地電圧
VSSの印加されるパッドの近くに配置されており、接地
電圧VSSとNMOSTとの間に寄生抵抗はなく、電源電圧VCC
とPMOSTとの間には回路のレイアウト上生じる配線によ
る寄生抵抗R12を有したものである。
を示す図で、Aは外部からの入力信号、Bは入力バッフ
ァ回路からの出力信号、Qp1ないしQp4はPチャンネル型
MOSトランジスタ(PMOST)、Qn1ないしQn4はNチャンネ
ル型MOSトランジスタ(NMOST)、R11及びR12は回路のレ
イアウト上生じる寄生抵抗、VCCは電源電圧、VSSは接地
電圧である。これは、相補型MOSトランジスタを用いた
否定回路を4段つないだものであり、第2図(I)で
は、入力バッファ回路が電源電圧VCCの印加されるパッ
トの近くに配置されており、電源電圧VCCとPMOSTとの間
に寄生抵抗はなく、接地電圧VSSとNMOSTとの間には回路
のレイアウト上生じる配線による寄生抵抗R11を有して
いる。第2図(II)では、入力バッファ回路が接地電圧
VSSの印加されるパッドの近くに配置されており、接地
電圧VSSとNMOSTとの間に寄生抵抗はなく、電源電圧VCC
とPMOSTとの間には回路のレイアウト上生じる配線によ
る寄生抵抗R12を有したものである。
発明が解決しようとする課題 前記従来のような、相補型MOSトランジスタのみを用
いた否定回路の合成で構成された回路では、入力信号の
論理電圧が“H"と“L"の中間レベルであるとき、この入
力信号が、入力されるPMOST,NMOSTが共にオン状態とな
り、電源電圧VCCと接地電圧VCCとの間に大きな電流が流
れることになり、これは、消費電力を増やすと共に、接
地電圧VSSとNMOSTとの間には回路のレイアウト上生じる
配線による寄生抵抗R11と電源電圧VCCとPMOSTとの間に
は回路のレイアウト上生じる配線による寄生抵抗R12の
アンバランスのため入力信号のスイッチングレベルが設
計値からずれるという問題があった。これについて以下
に説明する。
いた否定回路の合成で構成された回路では、入力信号の
論理電圧が“H"と“L"の中間レベルであるとき、この入
力信号が、入力されるPMOST,NMOSTが共にオン状態とな
り、電源電圧VCCと接地電圧VCCとの間に大きな電流が流
れることになり、これは、消費電力を増やすと共に、接
地電圧VSSとNMOSTとの間には回路のレイアウト上生じる
配線による寄生抵抗R11と電源電圧VCCとPMOSTとの間に
は回路のレイアウト上生じる配線による寄生抵抗R12の
アンバランスのため入力信号のスイッチングレベルが設
計値からずれるという問題があった。これについて以下
に説明する。
Nチャンネル型MOSトランジスタの飽和領域の電流
は、 IN=γN(VG−VSN−VTN)2 で、ここで、 VG:ゲート電圧 VSN:ソース電圧 VTN:しきい値電圧、正の値 γN:定数 Pチャンネル型MOSトランジスタの場合は、 IP=γP(VSP−VG−VTP)2 で、ここで、 VSP:ソース電圧 VTP:しきい値電圧、負の値 γP:定数 である。
は、 IN=γN(VG−VSN−VTN)2 で、ここで、 VG:ゲート電圧 VSN:ソース電圧 VTN:しきい値電圧、正の値 γN:定数 Pチャンネル型MOSトランジスタの場合は、 IP=γP(VSP−VG−VTP)2 で、ここで、 VSP:ソース電圧 VTP:しきい値電圧、負の値 γP:定数 である。
否定回路のスイッチング電圧VTHは、IN=IPとなるゲ
ート電圧であり、 γN(VG−VSN−VTN)2=γP(VSP−VG−VTP)2 より、 VTH=(VSP+αVSN+αVTN+VTP)/(α+1) ……(1) ここで、 レイアウト上の寄生抵抗のない理想状態では、 VSN=VSS,VSP=VCC より、(1)式は、理想状態のしきい値電圧VTNOは、 VTHO=(VCC+αVSS+αVTN+VTP)/(α+1) ……(2) となり、電源電圧VCC,接地電圧VSS,Nチャンネル型及び
Pチャネル型MOSトランジスタのしきい値電圧と定数α
によって入力バッファ回路のスイッチング電圧は決定さ
れる。第2図は(I)では、R11の電圧降下により接地
電圧VSSが浮き、 VSN=I0R11+VSS,VSP=VCC I0:電源電圧VCCと接地電圧VSS間に流れる電流となるの
で、(1)式は、 VTH=(αI0R11)/(α+1)+VTHO ……(3) 第2図は(II)では、R12の電圧降下により電源電圧V
CCが低下し、 VSN=VSS,VSP=VCC−I0R12 となるので、(1)式は、 VTH=−(αI0R12)/(α+1)+VTHO ……(4) となる。
ート電圧であり、 γN(VG−VSN−VTN)2=γP(VSP−VG−VTP)2 より、 VTH=(VSP+αVSN+αVTN+VTP)/(α+1) ……(1) ここで、 レイアウト上の寄生抵抗のない理想状態では、 VSN=VSS,VSP=VCC より、(1)式は、理想状態のしきい値電圧VTNOは、 VTHO=(VCC+αVSS+αVTN+VTP)/(α+1) ……(2) となり、電源電圧VCC,接地電圧VSS,Nチャンネル型及び
Pチャネル型MOSトランジスタのしきい値電圧と定数α
によって入力バッファ回路のスイッチング電圧は決定さ
れる。第2図は(I)では、R11の電圧降下により接地
電圧VSSが浮き、 VSN=I0R11+VSS,VSP=VCC I0:電源電圧VCCと接地電圧VSS間に流れる電流となるの
で、(1)式は、 VTH=(αI0R11)/(α+1)+VTHO ……(3) 第2図は(II)では、R12の電圧降下により電源電圧V
CCが低下し、 VSN=VSS,VSP=VCC−I0R12 となるので、(1)式は、 VTH=−(αI0R12)/(α+1)+VTHO ……(4) となる。
式(3),(4)のように、寄生抵抗によりスイッチ
ング電圧が理想状態よりずれる。
ング電圧が理想状態よりずれる。
課題を解決するための手段 本発明は、第2図のようなバッファ回路において、PM
OSTのソースと電源電圧との間、NMOSTのソースと接地電
圧との間のどちらか一方、あるいは両方の入力信号のス
イッチングレベルがほぼ設計値となるように所定の抵抗
値に設定された抵抗を入れることによって達成する。
OSTのソースと電源電圧との間、NMOSTのソースと接地電
圧との間のどちらか一方、あるいは両方の入力信号のス
イッチングレベルがほぼ設計値となるように所定の抵抗
値に設定された抵抗を入れることによって達成する。
作用 NMOSTと接地電圧VSSとの間の抵抗値と、PMOSTと電源
電圧VCCとの間の抵抗値のバランスをとることができ、
電源電圧VCCと接地電圧VSSとの間に流れる電流が少なく
なり消費電力が抑えられると共に、接地電圧VSSの浮き
や電源電圧VCCの低下がなくなり、入力信号のスイッチ
ングレベルが目標値からずれることもなくなる。
電圧VCCとの間の抵抗値のバランスをとることができ、
電源電圧VCCと接地電圧VSSとの間に流れる電流が少なく
なり消費電力が抑えられると共に、接地電圧VSSの浮き
や電源電圧VCCの低下がなくなり、入力信号のスイッチ
ングレベルが目標値からずれることもなくなる。
実施例 以下、本発明を実施例によって第1図を用いて説明す
る。第1図(I)ないし(VI)は、本発明の入力バッフ
ァ回路の一実施例を示す図で、Aは外部からの入力信
号、Bは入力バッファ回路からの出力信号、Qp1ないしQ
p4はPチャンネル型MOSトランジスタ(PMOST)、Qn1な
いしQn4はNチャンネル型MOSトランジスタ(NMOST)。R
11ないしR14は回路のレイアウト上生じる寄生抵抗、R21
ないしR28は入力スイッチングレベル補正用の抵抗、VCC
は電源電圧、VSSは接地電圧であり、補正型MOSトランジ
スタを用いた否定回路を4段つないだものである。
る。第1図(I)ないし(VI)は、本発明の入力バッフ
ァ回路の一実施例を示す図で、Aは外部からの入力信
号、Bは入力バッファ回路からの出力信号、Qp1ないしQ
p4はPチャンネル型MOSトランジスタ(PMOST)、Qn1な
いしQn4はNチャンネル型MOSトランジスタ(NMOST)。R
11ないしR14は回路のレイアウト上生じる寄生抵抗、R21
ないしR28は入力スイッチングレベル補正用の抵抗、VCC
は電源電圧、VSSは接地電圧であり、補正型MOSトランジ
スタを用いた否定回路を4段つないだものである。
まず、第1図(I)ないし(III)の場合は、入力バ
ッファ回路の全NMOSTと接地電圧VSS間または全PMOSTと
電源電圧VCC間に入力スイッチングレベル補正用の抵抗
を入れることにより寄生抵抗をキャンセルし入力スイッ
チングレベルの変動を抑制するものである。
ッファ回路の全NMOSTと接地電圧VSS間または全PMOSTと
電源電圧VCC間に入力スイッチングレベル補正用の抵抗
を入れることにより寄生抵抗をキャンセルし入力スイッ
チングレベルの変動を抑制するものである。
第1図(I)では、NMOSTと接地電圧VSSとの間にレイ
アウト上生じる寄生抵抗R11を有し、PMOSTと電源電圧V
CCとの間に入力スイッチングレベル補正用の抵抗R21を
入れることにより、(1)式は、 VSN=I0R11+VSS VSP=VCC−I0R21 を代入することにより、 VTH=I0/(α+1)×(αR11−R21)+VTHO となり、R21=αR11とすると、 VTH=VTHO となる。
アウト上生じる寄生抵抗R11を有し、PMOSTと電源電圧V
CCとの間に入力スイッチングレベル補正用の抵抗R21を
入れることにより、(1)式は、 VSN=I0R11+VSS VSP=VCC−I0R21 を代入することにより、 VTH=I0/(α+1)×(αR11−R21)+VTHO となり、R21=αR11とすると、 VTH=VTHO となる。
第1図(II)では、第1図(I)と同様に、PMOSTと
電源電圧VCCとの間にレイアウト上生じる寄生抵抗R12を
有し、NMOSTと接地電圧VSSとの間に入力スイッチングレ
ベル補正用の抵抗R22を入れることにより、(1)式
は、 VSN=I0R22+VSS VSP=VCC−I0R12 を代入することにより、 VTH=I0/(α+1)×(αR22−R12)+VTHO となり、R22=R12/αとすると、 VTH=VTHO となる。
電源電圧VCCとの間にレイアウト上生じる寄生抵抗R12を
有し、NMOSTと接地電圧VSSとの間に入力スイッチングレ
ベル補正用の抵抗R22を入れることにより、(1)式
は、 VSN=I0R22+VSS VSP=VCC−I0R12 を代入することにより、 VTH=I0/(α+1)×(αR22−R12)+VTHO となり、R22=R12/αとすると、 VTH=VTHO となる。
第1図(III)では、NMOSTと接地電圧VSSとの間にレ
イアウト上生じる寄生抵抗R11を、PMOSTと電源電圧VCC
との間にレイアウト上生じる寄生抵抗R12を有し、PMOST
と電源電圧VCCとの間に入力スイッチングレベル補正用
の抵抗R23を、NMOSTと接地電圧VSSとの間に入力スイッ
チングレベル補正用の抵抗R24を入れることにより、
(1)式は、 VSN=I0(R11+R24)+VSS VSP=VCC−I0(R12+R23) を代入することにより、 VTH=I0/(α+1)×(α(R11+R24) −(R12+R23))+VTHO となり、R12+R23=α(R11+R24)とすると、 VTH=VTHO となる。
イアウト上生じる寄生抵抗R11を、PMOSTと電源電圧VCC
との間にレイアウト上生じる寄生抵抗R12を有し、PMOST
と電源電圧VCCとの間に入力スイッチングレベル補正用
の抵抗R23を、NMOSTと接地電圧VSSとの間に入力スイッ
チングレベル補正用の抵抗R24を入れることにより、
(1)式は、 VSN=I0(R11+R24)+VSS VSP=VCC−I0(R12+R23) を代入することにより、 VTH=I0/(α+1)×(α(R11+R24) −(R12+R23))+VTHO となり、R12+R23=α(R11+R24)とすると、 VTH=VTHO となる。
第1図(I)ないし(III)のいずれの場合も、否定
回路のスイッチング電圧VTHは、理想状態のしきい値電
圧VTHOとなり、寄生抵抗による入力スイッチングレベル
のずれを抑制できる。
回路のスイッチング電圧VTHは、理想状態のしきい値電
圧VTHOとなり、寄生抵抗による入力スイッチングレベル
のずれを抑制できる。
次に、第1図(IV)ないし(VI)の場合は、第2図
(I)ないし(III)からの改善であり、初段の否定回
路にのみ、接地電圧VSS配線あるいは電源電圧VCC配線あ
るいは両者とも専用配線にすることにより、初段の貫通
電流の影響をなくし、さらに、この専用配線に接続され
るNMOSTと接地電圧VSS間またはPMOSTと電源電圧VCC間に
入力スイッチングレベル補正用の抵抗を入れることによ
り寄生抵抗をキャンセルし、入力スイッチングレベルの
ずれをより抑制できるようにしたものである。
(I)ないし(III)からの改善であり、初段の否定回
路にのみ、接地電圧VSS配線あるいは電源電圧VCC配線あ
るいは両者とも専用配線にすることにより、初段の貫通
電流の影響をなくし、さらに、この専用配線に接続され
るNMOSTと接地電圧VSS間またはPMOSTと電源電圧VCC間に
入力スイッチングレベル補正用の抵抗を入れることによ
り寄生抵抗をキャンセルし、入力スイッチングレベルの
ずれをより抑制できるようにしたものである。
第1図(IV)では、初段のNMOSTと接地電圧VSSとの間
にレイアイト上生じる寄生抵抗R13、次段以後NMOSTと接
地電圧VSSとの間にレイアウト上生じる寄生抵抗R11を有
し、初段のPMOSTと電源電圧VCCとの間に入力スイッチン
グレベル補正用の抵抗R25を入れることにより、第2図
(I)と同様に、(1)式は、 VSN=I0R13+VSS VSP=VCCI0R25 を代入することにより、 VTH=I0/(α+1)×(αR13−R25)+VTHO となり、T25=α13とすると、 VTH=VTHO となる。
にレイアイト上生じる寄生抵抗R13、次段以後NMOSTと接
地電圧VSSとの間にレイアウト上生じる寄生抵抗R11を有
し、初段のPMOSTと電源電圧VCCとの間に入力スイッチン
グレベル補正用の抵抗R25を入れることにより、第2図
(I)と同様に、(1)式は、 VSN=I0R13+VSS VSP=VCCI0R25 を代入することにより、 VTH=I0/(α+1)×(αR13−R25)+VTHO となり、T25=α13とすると、 VTH=VTHO となる。
第1図(V)では、(IV)と同様に、初段のPMOSTと
電源電圧VCCとの間にレイアウト上生じる寄生抵抗R14、
次段以後PMOSTと電源電圧VCCとの間にレイアウト上生じ
る寄生抵抗R12を有し、初段のNMOSTと接地電圧VSSとの
間に入力スイッチングレベル補正用の抵抗R26を入れる
ことにより、(1)式は、 VSN=I0R26+VSS VSP=VCC−I0R14 を代入することにより、 VTH=I0/(α+1)×(αR26−R14)+VTHO となり、R26=αR14/αとすると、 VTH=VTHO となる。
電源電圧VCCとの間にレイアウト上生じる寄生抵抗R14、
次段以後PMOSTと電源電圧VCCとの間にレイアウト上生じ
る寄生抵抗R12を有し、初段のNMOSTと接地電圧VSSとの
間に入力スイッチングレベル補正用の抵抗R26を入れる
ことにより、(1)式は、 VSN=I0R26+VSS VSP=VCC−I0R14 を代入することにより、 VTH=I0/(α+1)×(αR26−R14)+VTHO となり、R26=αR14/αとすると、 VTH=VTHO となる。
第1図(VI)では、初段のNMOSTと接地電圧VSSとの間
にレイアウト上生じる寄生抵抗R13、次段以後NMOSTと接
地電圧VSSとの間にレイアウト上生じる寄生抵抗R11を有
し、初段のPMOSTと電源電圧VCCとの間にレイアウト上生
じる寄生抵抗R14、次段以後PMOSTと電源電圧VCCとの間
にレイアウト上生じる寄生抵抗R12を有し、初段のPMOST
と電源電圧VCCとの間に入力スイッチングレベル補正用
の抵抗R27を、初段のNMOSTと接地電圧VSSとの間に入力
スイッチングレベル補正用の抵抗R28を入れることによ
り、(1)式は、 VSN=I0(R13+R28)+VSS VSP=VCC−I0(R14+R27) を代入することにより、 VTH=I0/(α+1)×(α(R13−R28) −(R14+R27))+VTHO となり、R14+R27=α(R13+R28)とすると、 VTH=VTHO となる。
にレイアウト上生じる寄生抵抗R13、次段以後NMOSTと接
地電圧VSSとの間にレイアウト上生じる寄生抵抗R11を有
し、初段のPMOSTと電源電圧VCCとの間にレイアウト上生
じる寄生抵抗R14、次段以後PMOSTと電源電圧VCCとの間
にレイアウト上生じる寄生抵抗R12を有し、初段のPMOST
と電源電圧VCCとの間に入力スイッチングレベル補正用
の抵抗R27を、初段のNMOSTと接地電圧VSSとの間に入力
スイッチングレベル補正用の抵抗R28を入れることによ
り、(1)式は、 VSN=I0(R13+R28)+VSS VSP=VCC−I0(R14+R27) を代入することにより、 VTH=I0/(α+1)×(α(R13−R28) −(R14+R27))+VTHO となり、R14+R27=α(R13+R28)とすると、 VTH=VTHO となる。
第1図(IV)ないし(VI)のいずれの場合も、否定回
路のスイッチング電圧VTHは、理想状態のしきい値電圧V
THOとなり、寄生抵抗によるスイッチングレベルのずれ
を抑制できる。
路のスイッチング電圧VTHは、理想状態のしきい値電圧V
THOとなり、寄生抵抗によるスイッチングレベルのずれ
を抑制できる。
発明の効果 以上説明したように、本発明の入力バッファ回路によ
ると、入力信号を正確に回路に入力することができ、電
源電圧間に流れる電流も低減でき、回路全体を安定に動
作させるという大きな効果が得られる。そして、本発明
では補正用として抵抗を使用するので、半導体集積回路
上で寄生抵抗に応じた抵抗値を設定するために、パター
ンを変えることが容易にできる。
ると、入力信号を正確に回路に入力することができ、電
源電圧間に流れる電流も低減でき、回路全体を安定に動
作させるという大きな効果が得られる。そして、本発明
では補正用として抵抗を使用するので、半導体集積回路
上で寄生抵抗に応じた抵抗値を設定するために、パター
ンを変えることが容易にできる。
第1図(I)ないし(VI)は本発明の入力バッファ回路
の実施例を示す回路図、第2図(I)及び(II)は従来
の入力バッファ回路を示す図である。 A……入力信号、B……出力信号、Qp1ないしQp4……P
チャンネル型MOSトランジスタ(PMOST)、Qn1ないしQn4
……Nチャンネル型MOSトランジスタ(NMOST)、R11な
いしR14……寄生抵抗、R21ないしR28……入力スイッチ
ングレベル補正用の抵抗、VCC……電源電圧、VSS……接
地電圧。
の実施例を示す回路図、第2図(I)及び(II)は従来
の入力バッファ回路を示す図である。 A……入力信号、B……出力信号、Qp1ないしQp4……P
チャンネル型MOSトランジスタ(PMOST)、Qn1ないしQn4
……Nチャンネル型MOSトランジスタ(NMOST)、R11な
いしR14……寄生抵抗、R21ないしR28……入力スイッチ
ングレベル補正用の抵抗、VCC……電源電圧、VSS……接
地電圧。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−242025(JP,A) 特開 平1−99236(JP,A) 特開 昭63−164526(JP,A) 特開 昭64−81412(JP,A) 特開 昭62−190923(JP,A) 特開 平2−224524(JP,A)
Claims (2)
- 【請求項1】Pチャンネル型MOSトランジスタとNチャ
ンネル型MOSトランジスタのドレイン同士が接続され、
入力端子は、前記Pチャンネル型MOSトランジスタとN
チャンネル型MOSトランジスタの両方のゲートにのみ接
続され、出力端子は前記Pチャンネル型MOSトランジス
タとNチャンネル型MOSトランジスタの両方の前記ドレ
インのみに接続された構成の2個以上の単位回路を含
み、前記それぞれの単位回路のPチャンネル型MOSトラ
ンジスタのソース同士を第1の配線で接続し、前記それ
ぞれの単位回路のNチャンネル型MOSトランジスタのソ
ース同士を第2の配線で接続し、かつ前記それぞれの単
位回路の出力端子を次段の単位回路の入力端子に接続し
た、2段以上の前記単位回路からなる、半導体集積回路
用の入力バッファ回路であって、前記第1の配線と電圧
の高い方の電源端子との間、前記第2の配線と電圧の低
い方の前記電源端子との間のどちらか一方、或いは両方
に抵抗をいれ、その抵抗値は、初段の単位回路の入力端
子への入力信号のスイッチングレベルが設計値とほぼ一
致するように決定されたものであることを特徴とする入
力バッファ回路。 - 【請求項2】Pチャンネル型MOSトランジスタとNチャ
ンネル型MOSトランジスタのドレイン同士が接続され、
入力端子は、前記Pチャンネル型MOSトランジスタとN
チャンネル型MOSトランジスタの両方のゲートにのみ接
続され、出力端子は前記Pチャンネル型MOSトランジス
タとNチャンネル型MOSトランジスタの両方の前記ドレ
インのみに接続されてなる構成の2個以上の単位回路を
含み、前記それぞれの単位回路の出力端子を次段の単位
回路の入力端子に接続した、2段以上の前記単位回路か
らなる、半導体集積回路用の入力バッファ回路であっ
て、前記それぞれの単位回路のPチャンネル型MOSトラ
ンジスタのソースと電圧の高い方の電源端子との接続、
および前記それぞれの単位回路のNチャンネル型MOSト
ランジスタのソースと電圧の低い方の前記電源端子との
接続において、少なくとも初段の単位回路のPチャンネ
ル型MOSトランジスタのソースと電圧の高い方の電源端
子との間、前記初段の単位回路のNチャンネル型MOSト
ランジスタのソースと電圧の低い方の前記電源端子との
間のどちらか一方、或いは両方に抵抗をいれ、その抵抗
値は、前記両電源端子と初段の単位回路のPチャンネル
型MOSトランジスタあるいはNチャンネル型MOSトランジ
スタとの間に生じる寄生抵抗によって、初段の単位回路
の入力端子への入力信号のスイッチングレベルが設計値
からずれることを補償する値に決定されたものであるこ
とを特徴とする入力バッファ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007435A JP2671538B2 (ja) | 1990-01-17 | 1990-01-17 | 入力バッファ回路 |
US07/641,882 US5179298A (en) | 1990-01-17 | 1991-01-16 | CMOS buffer circuit which is not influenced by bounce noise |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007435A JP2671538B2 (ja) | 1990-01-17 | 1990-01-17 | 入力バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03212021A JPH03212021A (ja) | 1991-09-17 |
JP2671538B2 true JP2671538B2 (ja) | 1997-10-29 |
Family
ID=11665788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007435A Expired - Fee Related JP2671538B2 (ja) | 1990-01-17 | 1990-01-17 | 入力バッファ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5179298A (ja) |
JP (1) | JP2671538B2 (ja) |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5994770A (en) | 1991-07-09 | 1999-11-30 | Dallas Semiconductor Corporation | Portable electronic data carrier |
US5483176A (en) * | 1991-07-10 | 1996-01-09 | Dallas Semiconductor Corporation | Low power module |
US5614847A (en) | 1992-04-14 | 1997-03-25 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
US5583457A (en) * | 1992-04-14 | 1996-12-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
US5596286A (en) * | 1993-11-12 | 1997-01-21 | Texas Instruments Incorporated | Current limiting devices to reduce leakage, photo, or stand-by current in an integrated circuit |
US5848541A (en) | 1994-03-30 | 1998-12-15 | Dallas Semiconductor Corporation | Electrical/mechanical access control systems |
US5831827A (en) | 1994-04-28 | 1998-11-03 | Dallas Semiconductor Corporation | Token shaped module for housing an electronic circuit |
US5604343A (en) | 1994-05-24 | 1997-02-18 | Dallas Semiconductor Corporation | Secure storage of monetary equivalent data systems and processes |
US5679944A (en) | 1994-06-15 | 1997-10-21 | Dallas Semiconductor Corporation | Portable electronic module having EPROM memory, systems and processes |
US5514979A (en) * | 1994-11-28 | 1996-05-07 | Unisys Corporation | Methods and apparatus for dynamically reducing ringing of driver output signal |
US5612636A (en) * | 1995-01-19 | 1997-03-18 | Texas Instruments Incorporated | Short circuit power optimization for CMOS circuits |
US5739714A (en) * | 1995-10-24 | 1998-04-14 | Lucent Technologies, Inc. | Apparatus for controlling ground bounce |
US5838631A (en) | 1996-04-19 | 1998-11-17 | Integrated Device Technology, Inc. | Fully synchronous pipelined ram |
US5872736A (en) * | 1996-10-28 | 1999-02-16 | Micron Technology, Inc. | High speed input buffer |
US5917758A (en) * | 1996-11-04 | 1999-06-29 | Micron Technology, Inc. | Adjustable output driver circuit |
US5949254A (en) * | 1996-11-26 | 1999-09-07 | Micron Technology, Inc. | Adjustable output driver circuit |
US6115318A (en) * | 1996-12-03 | 2000-09-05 | Micron Technology, Inc. | Clock vernier adjustment |
US5838177A (en) * | 1997-01-06 | 1998-11-17 | Micron Technology, Inc. | Adjustable output driver circuit having parallel pull-up and pull-down elements |
US6912680B1 (en) | 1997-02-11 | 2005-06-28 | Micron Technology, Inc. | Memory system with dynamic timing correction |
US5940608A (en) * | 1997-02-11 | 1999-08-17 | Micron Technology, Inc. | Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal |
US5920518A (en) * | 1997-02-11 | 1999-07-06 | Micron Technology, Inc. | Synchronous clock generator including delay-locked loop |
US5946244A (en) | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
US5956502A (en) * | 1997-03-05 | 1999-09-21 | Micron Technology, Inc. | Method and circuit for producing high-speed counts |
US5870347A (en) | 1997-03-11 | 1999-02-09 | Micron Technology, Inc. | Multi-bank memory input/output line selection |
US6014759A (en) | 1997-06-13 | 2000-01-11 | Micron Technology, Inc. | Method and apparatus for transferring test data from a memory array |
US6173432B1 (en) * | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
US5953284A (en) * | 1997-07-09 | 1999-09-14 | Micron Technology, Inc. | Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same |
US6044429A (en) | 1997-07-10 | 2000-03-28 | Micron Technology, Inc. | Method and apparatus for collision-free data transfers in a memory device with selectable data or address paths |
US6011732A (en) * | 1997-08-20 | 2000-01-04 | Micron Technology, Inc. | Synchronous clock generator including a compound delay-locked loop |
US5926047A (en) | 1997-08-29 | 1999-07-20 | Micron Technology, Inc. | Synchronous clock generator including a delay-locked loop signal loss detector |
US6101197A (en) * | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
US5923594A (en) * | 1998-02-17 | 1999-07-13 | Micron Technology, Inc. | Method and apparatus for coupling data from a memory device using a single ended read data path |
US6115320A (en) | 1998-02-23 | 2000-09-05 | Integrated Device Technology, Inc. | Separate byte control on fully synchronous pipelined SRAM |
US6269451B1 (en) | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
US6016282A (en) * | 1998-05-28 | 2000-01-18 | Micron Technology, Inc. | Clock vernier adjustment |
US6405280B1 (en) | 1998-06-05 | 2002-06-11 | Micron Technology, Inc. | Packet-oriented synchronous DRAM interface supporting a plurality of orderings for data block transfers within a burst sequence |
US6198306B1 (en) * | 1998-07-24 | 2001-03-06 | Vlsi Technology, Inc. | CMOS waveshaping buffer |
US6338127B1 (en) | 1998-08-28 | 2002-01-08 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same |
US6279090B1 (en) | 1998-09-03 | 2001-08-21 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device |
US6349399B1 (en) * | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
US6029250A (en) * | 1998-09-09 | 2000-02-22 | Micron Technology, Inc. | Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same |
US6430696B1 (en) | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
US6184704B1 (en) * | 1999-02-08 | 2001-02-06 | Tritech Microelectronics | Design method for compensation of process variation in CMOS digital input circuits |
US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
US7069406B2 (en) * | 1999-07-02 | 2006-06-27 | Integrated Device Technology, Inc. | Double data rate synchronous SRAM with 100% bus utilization |
US6424178B1 (en) | 2000-08-30 | 2002-07-23 | Micron Technology, Inc. | Method and system for controlling the duty cycle of a clock signal |
US6801989B2 (en) | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
US7002405B2 (en) * | 2003-02-14 | 2006-02-21 | Broadcom Corporation | Linear low noise transconductance cell |
US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
US7234070B2 (en) * | 2003-10-27 | 2007-06-19 | Micron Technology, Inc. | System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding |
JP4893241B2 (ja) * | 2006-11-02 | 2012-03-07 | ミツミ電機株式会社 | リセット装置 |
CN101814842A (zh) * | 2009-02-24 | 2010-08-25 | 飞思卡尔半导体公司 | 具有可调整驱动电流的高频电源开关电路 |
US8527935B1 (en) | 2013-01-07 | 2013-09-03 | Freescale Semiconductor, Inc | System for reducing power consumption of electronic circuit |
EP2779456B1 (en) * | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
US8762922B1 (en) | 2013-10-13 | 2014-06-24 | Freescale Semiconductor, Inc. | System for reducing leakage power of electronic circuit |
US10033359B2 (en) * | 2015-10-23 | 2018-07-24 | Qualcomm Incorporated | Area efficient flip-flop with improved scan hold-margin |
US9966953B2 (en) | 2016-06-02 | 2018-05-08 | Qualcomm Incorporated | Low clock power data-gated flip-flop |
US10879899B2 (en) * | 2017-08-15 | 2020-12-29 | Realtek Semiconductor Corp. | Clock buffer and method thereof |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4209713A (en) * | 1975-07-18 | 1980-06-24 | Tokyo Shibaura Electric Co., Ltd. | Semiconductor integrated circuit device in which difficulties caused by parasitic transistors are eliminated |
GB2184622B (en) * | 1985-12-23 | 1989-10-18 | Philips Nv | Outputbuffer and control circuit providing limited current rate at the output |
JPS62190923A (ja) * | 1986-02-18 | 1987-08-21 | Matsushita Electric Ind Co Ltd | レベル変換回路 |
US4758743A (en) * | 1986-09-26 | 1988-07-19 | Motorola, Inc. | Output buffer with improved di/dt |
US4740717A (en) * | 1986-11-25 | 1988-04-26 | North American Philips Corporation, Signetics Division | Switching device with dynamic hysteresis |
JPS63164526A (ja) * | 1986-12-25 | 1988-07-07 | Toshiba Corp | レベルコンバ−タ |
US4785201A (en) * | 1986-12-29 | 1988-11-15 | Integrated Device Technology, Inc. | High speed/high drive CMOS output buffer with inductive bounce suppression |
JPS63234622A (ja) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | デ−タ出力回路 |
JPS63242025A (ja) * | 1987-03-27 | 1988-10-07 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US4800298A (en) * | 1987-08-04 | 1989-01-24 | Motorola, Inc. | Output buffer for improving di/dt |
JPS6481412A (en) * | 1987-09-24 | 1989-03-27 | Hitachi Ltd | Input buffer circuit |
JPH0199236A (ja) * | 1987-10-12 | 1989-04-18 | Nec Corp | 半導体集積回路装置 |
US4918332A (en) * | 1988-06-15 | 1990-04-17 | Advanced Micro Devices, Inc. | TTL output driver gate configuration |
US4959561A (en) * | 1989-01-04 | 1990-09-25 | Motorola, Inc. | MOS output buffer with reduced supply line disturbance |
JPH02224524A (ja) * | 1989-02-27 | 1990-09-06 | Nec Corp | 半導体集積装置用入力バッファ |
DE4011937A1 (de) * | 1989-04-17 | 1990-10-18 | Mitsubishi Electric Corp | Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise |
US4982120A (en) * | 1989-07-03 | 1991-01-01 | Dell Corporate Services Corporation | Power supply decoupling mechanism for integrated circuits |
US5021684A (en) * | 1989-11-09 | 1991-06-04 | Intel Corporation | Process, supply, temperature compensating CMOS output buffer |
-
1990
- 1990-01-17 JP JP2007435A patent/JP2671538B2/ja not_active Expired - Fee Related
-
1991
- 1991-01-16 US US07/641,882 patent/US5179298A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03212021A (ja) | 1991-09-17 |
US5179298A (en) | 1993-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2671538B2 (ja) | 入力バッファ回路 | |
EP0058958A2 (en) | Complementary MOSFET logic circuit | |
JP2004297462A (ja) | 差動増幅器 | |
US5191233A (en) | Flip-flop type level-shift circuit | |
JPS58151124A (ja) | レベル変換回路 | |
JPH09321586A (ja) | レベル比較器 | |
WO2007109452A9 (en) | High speed voltage translator circuit | |
US20020011881A1 (en) | Output buffer circuit | |
US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
JPH10154924A (ja) | Cmosヒステリシス回路 | |
JP3540401B2 (ja) | レベルシフト回路 | |
JP3565067B2 (ja) | Cmosロジック用電源回路 | |
JP3855810B2 (ja) | 差動増幅回路 | |
JPH0491516A (ja) | 半導体装置 | |
JP3299071B2 (ja) | 出力バッファ回路 | |
US5296754A (en) | Push-pull circuit resistant to power supply and temperature induced distortion | |
EP0420183B1 (en) | Push-pull circuit | |
JPH0638363A (ja) | 出力ドライバ回路 | |
JPS60249423A (ja) | 半導体回路 | |
JP2674890B2 (ja) | バイアス回路 | |
JP2606879B2 (ja) | 半導体装置 | |
JPH04301921A (ja) | インバータ回路 | |
JP2514921B2 (ja) | 半導体集積回路 | |
JPH0456513A (ja) | 論理回路 | |
JPH0362397A (ja) | 半導体メモリのセンスアンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |