DE4011937A1 - Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise - Google Patents

Description

Die Erfindung bezieht sich allgemein auf Eingangspufferschaltkreise für integrierte Halbleiterschaltkreise und insbesondere auf einen Eingangspufferschaltkreis mit einem verminderten Strom durch den Puffer, wenn sich der Pegel des Puffereingangssignals ändert.

Um einen Schaltkreis für verschiedene Anwendungen, wie z. B. in einem Computersystem, zur Verfügung zu stellen, werden viele auf Halbleiter-Chips gebildeten Schaltkreise verwendet. Die Anschlüsse der entsprechenden Halbleiter-Chips werden über Leitungen miteinander verbunden, um einen Schaltkreis mit der gewünschten Funktion zu bilden. Als Beispiele solcher auf Halbleiter-Chips gebildeter integrierter Schaltkreise sind Transistor-Transistor- Logik-Schaltkreise (im weiteren als TTL-Schaltkreise bezeichnet) und Metall-Oxid-Halbleiter-Schaltkreise (im weiteren als MOS- Schaltkreise bezeichnet) bekannt. TTL-Schaltkreise verwenden allgemein Bipolartransistoren, während MOS-Schaltkreise Transistoren des MOS-Typs verwenden, die eine Art von Feldeffekttransistoren darstellen. Die Erfindung bezieht sich auf die Verbindung dieser zwei Arten von Transistoren.

Die Fig. 6A stellt ein Blockschaltbild dar, das einen Halbleiter- Chip mit MOS-Schaltkreisen 91 bis 9 n und 101 zeigt, mit dem Halbleiter-Chips 81 bis 8 n mit einem TTL-Schaltkreis verbunden ist. Der Halbleiter-Chip 100 ist zum Empfangen von Ausgangssignalen der extern geschaffenen TTL-Schaltkreise 81 bis 8 n beschaltet. Der Halbleiter-Chip (oder die integrierte Halbleiterschaltkreiseinrichtung) umfaßt genauer Eingangspufferschaltkreise 91 bis 9 n, die jeweils zum Empfangen eines Ausgangssignals von einem der entsprechenden TTL-Schaltkreise 81 bis 8 n geschaltet sind, und einen von Eingangssignalen abhängigen internen Verarbeitungsschaltkreis 101 zum Verarbeiten dieser Signale. Die vom internen Verarbeitungsschaltkreis 101 verarbeiteten Signale werden über Ausgangsanschlüsse abgegeben.

Die Fig. 6B stellt ein Diagramm dar, das die Charakteristiken zeigt, die mit dem TTL-Schaltkreis vereinbar sind. Für den Fall, bei dem die TTL- und MOS-Schaltkreise miteinander wie in Fig. 6A verbunden sind, ist es erforderlich, die Unterschiede zwischen den zwei Arten von Schaltkreisen hinsichtlich ihres Betriebsstromes und ihrer Betriebsspannung einzustellen. Die Eingangsschaltkreise 91 bis 9 n sind mit Eigenschaften geschaffen, die mit dem TTL-Schaltkreis vereinbar sind, um so die Unterschiede auszugleichen. Wie in Fig. 6B gezeigt ist, heißt dies, daß die Eingangspuffer 91 bis 9 n eine logische "1" erfassen, wenn ein Eingangssignal mit einer Spannung, die höher ist als die Schwellenspannung Vth 1, angelegt wird, und eine logische "0" erfassen, wenn ein Eingangssignal mit einer Spannung, die niedriger ist als die Schwellenspannung Vth 1, angelegt wird. Falls die Versorgungsspannung z. B. Vcc 5,0 Volt ist, beträgt die Schwellenspannung Vth 1 ungefähr 1,5 Volt.

Die Fig. 6C zeigt ein Logikzustandsdiagramm, das die logischen Pegel eines typischen MOS-Schaltkreises darstellt. Wenn die Versorgungsspannung von Vcc = 5,0 Volt angelegt wird, erfassen die MOS-Schaltkreise eine logische "1" oder "0" allgemein in Abhängigkeit davon, ob das Eingangssignal eine Spannung aufweist, die höher ist als die Schwellenspannung Vth 2 (=Vcc/2) bzw. 2,5 Volt in diesem Fall, oder ob dies nicht der Fall ist. Dies bedeutet, daß falls ein Eingangssignal mit einer Spannung, die höher als 2,5 Volt ist, angelegt wird, eine logische "1", und falls ein Eingangssignal mit einer Spannung, die niedriger als 2,5 Volt ist, angelegt wird, eine logische "0" erfaßt wird. Die in Fig. 6A gezeigten Eingangspuffer 91 bis 9 n sind daher derart geschaffen, daß diese die von den TTL-Schaltkreisen 81 bis 8 n empfangenen Eingangssignale in Signale Vout konvertieren, die für den aus einem MOS-Schaltkreis bestehenden internen Verarbeitungsschaltkreis 101 geeignet sind.

Fig. 7 ist ein Schaltbild der in Fig. 6A gezeigten herkömmlichen Pufferschaltkreise 91 bis 9 n. Da die Eingangspufferschaltkreise 91 bis 9 n einander in der Schaltkreisstruktur gleich sind, erfolgt eine etwas detaillierte Beschreibung nur für den Eingangspufferschaltkreis 91 der Figur. Bezüglich der Fig. 7 umfaßt der Eingangspufferschaltkreis 91 PMOS-Transistoren 11, 12 und einen NMOS-Transistor 13, die zwischen einer Spannungsversorgungsleitung 61 und einer Masseleitung 62 in Reihe geschaltet sind. Die Gates der jeweiligen Transistoren 12 und 13 sind miteinander verbunden, um ein Eingangssignal Vin zu empfangen. Ein weiterer NMOS-Transistor 14 ist zwischen einen Verbindungsknoten (im weiteren als Ausgangsknoten No bezeichnet) der Transistoren 12 und 13 und die Masseleitung 62 geschaltet. Die Gates der Transistoren 11 und 14 sind miteinander verbunden, um ein Signal S zu empfangen. Das Signal S umfaßt z. B. ein Chip-Auswahlsignal CS. Daher bilden die Transistoren 11 bis 14 einen NOR-Schaltkreis. Da im folgenden eine Beschreibung für den Fall erfolgt, daß ein Signal S mit niedrigem Pegel angelegt wird, kann der die Transistoren 11 bis 14 umfassende Schaltkreis jedoch als Inverter betrachtet werden. Zwischen den Knoten No und die Masseleitung 62 ist ferner, wie durch die gestrichelte Linie angedeutet, ein Kondensator 15 geschaltet, der die Gate-Kapazität der Transistoren einer nachfolgenden Stufe, die z. B. im internen Verarbeitungsschaltkreis enthalten ist, und Streukapazitäten zwischen dem Knoten No und der Masseleitung 62 darstellt. Die Widerstände 21 und 22 stellen die inhärenten Widerstände der Verdrahtung dar, die den Schaltkreis im Inverter bilden.

Beim Betrieb schaltet einer der Transistoren 12 und 13 in Abhängigkeit vom Eingangssignal Vin durch, um den Kondensator 15 aufzuladen oder zu entladen. Damit baut sich ein invertiertes Ausgangssignal Vout auf.

Die Fig. 8 ist ein Diagramm, das die Beziehung zwischen dem Strom durch den in Fig. 7 gezeigten Eingangspuffer 91 und der Spannung des Eingangssignals Vin darstellt, wobei eine Spannung von 5,0 Volt als Versorgungsspannung Vcc angelegt ist. Da der Eingangspuffer 91 mit dem TTL-Schaltkreis zu vereinbarende Eigenschaften aufweisen sollte, wird der die Transistoren 12 und 13 umfassende Inverter mit den in Fig. 6B gezeigten Eigenschaften ausgestattet. Daher werden die Transistoren 12 und 13 in den leitenden Zustand gebracht, wenn eine Eingangsspannung Vin von ungefähr 1,5 Volt angelegt wird. Entsprechend fließt über diesen Inverter der maximale Durchlaßstrom Ip 2 von der Versorgungsspannung Vcc zur Masse Vss.

Um den Eingangspuffer 91 mit den in Fig. 91 dargestellten Eigenschaften auszustatten, weisen die Transistoren 11 und 12 eine geringere und der Transistor 13 eine größere Gate-Breite auf. Entsprechend besitzen die Transistoren 11 und 12 einen großen Durchlaßwiderstand, während der Transistor 13 einen geringen Durchlaßwiderstand aufweist. Damit können die in Fig. 6B gezeigten Logikpegel realisiert werden.

Die Fig. 9 stellt ein Diagramm dar, das zeigt, daß die Versorgungsspannung Vcc und die Massespannung Vss des Eingangspuffers 91 in Abhängigkeit von der Eingangsspannung Vin schwanken, wobei sich die Eingangsspannung Vin von 0 auf 5,0 Volt ändert. Wie in Fig. 8 gezeigt ist, erreicht der Durchlaßstrom Ip des Eingangspufferschaltkreises 91 den Maximalwert (Ip 2), wenn eine Eingangsspannung Vin von ungefähr 1,5 Volt angelegt wird, so daß dieser sehr hohe Strom einen Abfall der Versorgungsspannung Vcc und einen Anstieg des Massepotentials Vss verursacht. Das bedeutet, daß die Versorgungsspannung Vcc um ein Potential V 4 abfällt und das Massepotential Vcc um ein Potential V 5 ansteigt. Damit ändern sich zeitweise die logischen Schwellenwerte der Inverter.

Genauer gesagt ändern sich die in Fig. 10A gezeigten logischen Zustände des TTL-Schaltkreises in diejenigen der Fig. 10B. Bezüglich der Fig. 10B ändert sich das Versorgungspotential zeitweise von Vcc auf Vcc′ (=Vcc-V 4) und das Massepotential von Vss auf Vss′ (=Vcc+V 5). Damit ändert sich der logische Schwellenwert zeitweise von Vth 1 auf Vth 1′ (=Vth 1+V 6). Daher wird eine Spannungsdifferenz V 6 durch die Schwankungen des Spannungsversorgungs- und des Massepegels verursacht. Die Spannungsdifferenzen V 6 nimmt einen Wert an, der den Ausdruck V 11 : V 12 = V 21 : V 22 in den Fig. 10A und 10B erfüllt.

Ferner ist zu bemerken, daß der hohe Strom Ip 2 als unvorhersehbares Rauschen auftritt, das nachteilige Effekte auf den internen Verarbeitungsschaltkreis 101 ausübt. Ferner können sich sogar die logischen Schwellenwerte der in der näheren Umgebung des Eingangspuffers 91 gebildeten Schaltkreise unter dem Einfluß solcher Potentialänderungen ändern.

Die Fig. 4 ist ein Zeitdiagramm, das die Übertragung der Eingangsspannung Vin und der Ausgangsspannung Vout des in Fig. 7 dargestellten Eingangspuffers 91 zeigt. Wie oben beschrieben worden ist, sollte der Eingangspuffer 91 die in Fig. 6B gezeigten Eigenschaften aufweisen, so daß die Summe der Durchlaßwiderstände der Transistoren 11 und 12 größer als derjenige des Transistors 13 alleine sein sollte. Entsprechend dauert es nur eine kurze Zeit, bis der Kondensator durch den Transistor 13 entladen wird, während es lange dauert, bis derselbe aufgeladen ist. Damit wird der Anstieg der Ausgangsspannung Vout, wie in Fig. 4 durch die gestrichelte Linie angedeutet ist, verzögert. Folglich ist verständlich, daß ein Hochgeschwindigkeitsbetrieb des integrierten Halbleiterschaltkreises 100 von seinen eigenen, in Fig. 6B gezeigten Eigenschaften verhindert wird.

Aufgabe der Erfindung ist es, den sehr großen Durchlaßstrom, der fließt, wenn sich der Pegel des Eingangssignals ändert, in einem Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise zu vermindern. Ferner soll die Schwankung der Versorgungsspannung vermindert werden, die auftritt, wenn sich der Pegel der Eingangssignale in einem Pufferschaltkreis für integrierte Halbleiterschaltkreise ändert. Weiterhin ist es Aufgabe der Erfindung, die bei einer Änderung des Eingangssignalpegels auftretenden Schwankungen des Schwellenwertes eines in integrierten Halbleiterschaltkreisen enthaltenen Logikgatterschaltkreis, zu verhindern. Ferner soll die Erzeugung von Rauschen in einem Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise verhindert werden, wenn sich der Pegel des Eingangssignals ändert. Weiterhin soll die Betriebsgeschwindigkeit eines Eingangspufferschaltkreises für integrierte Halbleiterschaltkreise erhöht werden.

Ein erfindungsgemäßer Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise umfaßt einen Widerstand und eine Logikgatterschaltung, die zwischen ersten und zweiten Versorgungspotentialen in Reihe geschaltet sind, und einen zwischen einen Verbindungsknoten des Widerstandes und der Logikgatterschaltung und das zweite Versorgungspotential geschalteten Kondensator. Die Zeitkonstante zum Aufladen des Kondensators, die vom Widerstands- und Kapazitätswert bestimmt wird, wird auf einen Wert kleiner als der Betriebszyklus gesetzt.

Da der Widerstand zusammen mit der Logikgatterschaltung zwischen das erste und zweite Versorgungspotential geschaltet ist, wird beim Betrieb der Durchlaßstrom, der erzeugt wird, wenn der Logikgatterschaltkreis umschaltet, vermindert. Da die entsprechend dem Widerstands- und Kapazitätswert festgelegte Zeitkonstante kleiner als ein vorbestimmter Wert gesetzt wird, ist es ferner für den Kondensator bei einer Hochgeschwindigkeitsoperation möglich, die Versorgungsspannung in die Logikgatterschaltung anstelle des ersten Versorgungspotentials einzuspeisen. Damit wird verhindert, daß der Betrieb der Logikgatterschaltung durch die Vorsehung des Widerstandes verzögert wird.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigt

Fig. 1 ein Schaltbild des Eingangspuffers entsprechend einer Ausführung der Erfindung,

Fig. 2 ein Diagramm, das die Beziehung zwischen dem Durchlaßstrom, der durch den in Fig. 1 gezeigten Eingangspuffer fließt, und der Eingangsspannung zeigt,

Fig. 3 ein Diagramm, das die Fluktuation des Versorgungs- und Massepotentials des in Fig. 1 gezeigten Eingangspuffers darstellt,

Fig. 4 ein Zeitdiagramm, das die Übertragung der Ein- und Ausgangsspannungen der in den Fig. 1 und 7 dargestellten Eingangspuffer zeigt,

Fig. 5A eine Draufsicht auf ein Halbleitersubstrat, die ein Beispiel zeigt, bei dem der in Fig. 1 gezeigte Widerstand 16 gebildet ist,

Fig. 5B ein Diagramm, das den Bereich der Zeitkonstante zeigt, die bei den in Fig. 1 dargestellten Eingangspufferschaltkreise erforderlich ist,

Fig. 6A ein Blockschaltbild, das einen MOS-Schaltkreise umfassenden Halbleiter-Chip zeigt, die mit Halbleiter-Chips mit TTL-Schaltkreisen verbunden sind,

Fig. 6B ein Logikzustandsdiagramm der Charakteristiken eines TTL-Schaltkreises,

Fig. 6C ein Logikzustandsdiagramm der Charakteristiken eines MOS-Schaltkreises,

Fig. 7 ein Schaltbild der in Fig. 6A gezeigten herkömmlichen Eingangspufferschaltkreise,

Fig. 8 ein Diagramm, das die Beziehung zwischen dem Durchlaßstrom, der durch den in Fig. 7 dargestellten Eingangspuffer fließt, und der Eingangsspannung zeigt,

Fig. 9 ein Diagramm, das Fluktuationen im Versorgungs- und Massepotential des in Fig. 7 dargestellten Eingangspuffers zeigt,

Fig. 10A ein Logikzustandsdiagramm, das wie in Fig. 6B die Eigenschaften des TTL-Schaltkreises zeigt, und

Fig. 10B ein Logikzustandsdiagramm, das die Eigenschaften des TTL-Schaltkreises zeigt, die auftreten, wenn das Versorgungs- und Massepotential schwanken.

Die in Fig. 1 gezeigten Eingangspuffer 71 bis 7 n sind anstelle der in Fig. 6A dargestellten Schaltkreise 91 bis 9 n anwendbar. Bezüglich der Fig. 1 unterscheidet sich der Eingangspuffer 71 vom Eingangspuffer 91 der Fig. 7 wie folgt: Es ist ein Widerstand 16 zwischen die Source des PMOS-Transistors 11 und die Versorgungsleitung 61 und ein Kondensator 17 zwischen die Source des Transistors 11 und die Masseleitung 62 geschaltet. Daher sind der Transistor 11, der Widerstand 16 und der Kondensator 17 am Knoten Na miteinander verbunden.

Unter Bezugnahme auf die Fig. 1 und 3 wird nun der Betrieb des Eingangspuffers 71 beschrieben. Der in Fig. 1 gezeigte Eingangspuffer 71 empfängt ein Signal S mit niedrigem Pegel auf konstanter Basis, so daß er als Inverter wie der in Fig. 7 gezeigte Schaltkreis arbeitet. Genauer gesagt schaltet einer der beiden Transistoren 12 und 13 in Abhängigkeit von der Eingangsspannung Vin durch und es baut sich eine invertierte Ausgangsspannung Vout auf. Wenn die Eingangsspannung Vin ungefähr 1,5 Volt beträgt, ergibt sich eine Tendenz für den Durchlaßstrom Ip, vom Versorgungspotential Vcc zum Massepotential Vss wie beim in Fig. 7 gezeigten Schaltkreis zu fließen. Da der Widerstand 16 im Schaltkreis gebildet ist, wird jedoch ein Eindringen des Durchlaßstromes Ip in den Eingangspuffer 71 gehemmt. Entsprechend fließt, wie in Fig. 2 gezeigt, ein Durchlaßstrom Ip mit einem erheblich kleineren Spitzenwert Ip 1 als der in Fig. 8 gezeigte Wert Ip 2. Ferner ist der Widerstand 16 mit der Spannungsversorgungsleitung 61 verbunden, so daß die Spannungsschwankung beim Fluß des Durchlaßstromes im wesentlichen am Knoten Na auftritt. Dies ergibt sich aus der Fig. 3. Während das Potential Va am Knoten Na um ein Potential V 2 absinkt, vermindert sich das Potential Vcc nur um ein Potential V 1, das viel kleiner als das Potential V 2 ist. Da der Durchlaßstrom vermindert ist, verbleibt ferner der Anstieg des Massepotentials Vss auf einem kleinen Wert V 3. Die Schwankungen des Versorgungspotentials Vcc und das Massepotentials Vss sind klein im Vergleich mit den in Fig. 9 gezeigten Fluktuationswerten V 4 und V 5, so daß die Schwankung der Schwellenspannung des Eingangspuffers 71 im wesentlichen verhindert und der Betriebsrahmen eingehalten wird. Mit anderen Worten wird ferner sichergestellt, daß die in Fig. 6B dargestellten Eigenschaften, die mit dem TTL-Schaltkreis vereinbar sind, erreicht werden können.

Zusätzlich zum vorhergehenden wird nun im weiteren die Tatsache, daß der in Fig. 1 gezeigte Eingangspuffer 71 hinsichtlich der Betriebsgeschwindigkeit verbessert worden ist, beschrieben. Zuerst erfolgt eine Beschreibung für einen Fall, bei dem sich die Eingangsspannung Vin mit hoher Geschwindigkeit ändert. In diesem Fall ist die Zeitspanne, innerhalb der alle Transistoren 11 bis 13 gleichzeitig durchgeschaltet werden, sehr kurz. Der Kondensator 17 wird vorher über den Widerstand 16 aufgeladen. Daher wird der von den Transistoren 11 bis 13 gezogene Strom vom Kondensator 17 geliefert. Da der von den Transistoren 11 bis 13 gezogene Strom nicht vom Versorgungspotential Vcc über den Widerstand 16 geliefert wird, kann jede Verzögerung aufgrund der Bildung des Widerstandes 16 vermieden werden. Ferner stellt der Kondensator den Verbrauchsstrom zur Verfügung, so daß selbst dann keine Schwankung im Versorgungspotential Vcc auftritt, wenn zu einem Zeitpunkt ein enormer Strom durch die Transistoren 11 bis 13 fließt.

Als zweites wird nun ein weiterer Fall beschrieben, bei dem sich die Eingangsspannung Vin langsam ändert. In diesem Fall kann der Kondensator 17 nicht genügend Strom zur Verfügung stellen, der über die Transistoren 11 bis 13 fließt. Entsprechend wird der Verbrauchsstrom im wesentlichen vom Versorgungspotential Vcc über den Transistor 16 geliefert, so daß der Betrieb des Eingangspuffers 71 verzögert wird. Wenn sich die Eingangsspannung wie in diesem Fall langsam ändert, ist es jedoch kaum erforderlich, daß der Eingangspuffer mit hoher Geschwindigkeit arbeitet, und der Widerstand 16 kann den Durchlaßstrom mit ausreichender Wirkung vermindern.

Da der in Fig. 1 gezeigte Widerstand 1 wie oben beschrieben den Durchlaßstrom Ip vermindern kann, ist es möglich, innerhalb des möglichen Rahmens eine größere Gate-Breite für die Transistoren 11 bis 13 in Fig. 1 im Vergleich mit denjenigen der Fig. 7 zu wählen. Wenn die Gate-Breiten der Transistoren 11 und 12 größer sind, wird deren Durchlaßwiderstand vermindert. Entsprechend kann durch den Kondensator 17 eine Aufladung des Ausgangsknotens No über die Transistoren 11 und 12 mit größerer Geschwindigkeit erfolgen.

Die Fig. 4 stellt ein Zeitdiagramm dar, das die Übertragung der Eingangsspannung Vin und der Ausgangsspannung Vout beim in Fig. 1 gezeigten Eingangspuffer 71 darstellt. Wenn die Gate-Breiten der Transistoren 11 bis 13 auf einen größeren Wert gesetzt werden, erfolgt die Aufladung des Knotens No wie oben beschrieben. Wie in Fig. 4 gezeigt ist, steigt daher die Ausgangsspannung Vout schneller als beim herkömmlichen Schaltkreis 91 an, wie durch die gestrichelte Linie angedeutet ist. Folglich kann der in Fig. 1 gezeigte Eingangspuffer 1 auf einen mit hoher Geschwindigkeit arbeitenden integrierten Halbleiterschaltkreis angewendet werden.

Die Fig. 5A stellt eine Draufsicht auf ein Halbleitersubstrat dar, das eine bevorzugte Ausführungsform für den in Fig. 1 gezeigten Widerstand 16 umfaßt. In Fig. 5A sind der PMOS-Transistor 11 und der Widerstand 16 dargestellt. Die Source und Drain des Transistors 11 sind in einem Feldbereich 60 des Halbleitersubstrats gebildet. Das Gate des Transistors 11 ist aus Polysilizium 65 geschaffen. Der Widerstand 16 ist in einem Widerstandsbereich (Feldbereich) 66 im Halbleitersubstrat gebildet. Ein Ende des Widerstandsbereiches 66 ist über ein Kontaktloch 64 mit einer metallischen Verbindungsleitung 61 auf Versorgungspotential Vcc verbunden. Dies führt dazu, daß die Source des Transistors 11 über den Widerstandsbereich 66 mit der Verbindungsleitung 61 verbunden ist. Die Drain des Transistors 11 ist mit einer metallischen Verbindungsleitung 63 verbunden. Um den gewünschten Wert für den Widerstand 16 zu erhalten, sollte der Abstand zwischen dem Kontaktloch 64 und dem Gate 65 auf Δ l · 5 oder mehr gesetzt werden, wobei Δ l den kürzesten Abstand zwischen dem Kontakt 64 und dem Rand der Verbindungsleitung 61 bezeichnet, wie dieses in Fig. 5A gezeigt ist.

Als anderer Weg zur Bildung des Widerstandes 16 ist es auch möglich, eine Verbindung aus Polysilizium anstelle des Widerstandsbereiches 66, wie in Fig. 5A gezeigt, zu verwenden und so deren Verbindungswiderstand auszunützen. Ferner kann auch ein anderer Feldbereich als der Widerstandsbereich 66 benutzt werden, um den Widerstand 16 zu bilden.

Unter Bezugnahme auf die Fig. 5B wird im weiteren die gewünschte Beziehung zwischen dem Widerstand 16 und dem Kondensator 17 beschrieben. Allgemein beträgt die für den MOS-Schaltkreis geforderte Zykluszeit ungefähr 50 bis 100 ns und selbst bei Maximalgeschwindigkeit nicht weniger als 10 ns. Daher ist es für den Wert R des Widerstandes 16 und die Kapazität C des Kondensators 17 erforderlich, den folgenden Ausdruck zu erfüllen:

f (C, R) = C · R < 10^-8 (1)

wobei 10^-8 s = 10 ns ist.

In der Praxis ist es jedoch zu bevorzugen, denjengen Fall in Betracht zu ziehen, bei dem die Zykluszeit 1 ns ist, um einen Grenzwert für das Rauschen sicherzustellen.

f (C, R) = C · R < 10^-9 (2)

Da die Summe der Durchlaßwiderstände der Transistoren 11, 12 und 13, die zwischen den Knoten Na und die Masse Vss, wie in Fig. 1 gezeigt, geschaltet sind, etwa 100 Ohm beträgt, ist es erforderlich, den Ausdruck (2) zu erfüllen, um die Leistungsaufnahme effektiv zu vermindern. Unter der Annahme, daß die Kapazität des Kondensators 15 in einem ungefähren Bereich von 0,5 pF bis 1,0 pF liegt, muß der Kondensator 17 mindestens eine Kapazität von1,0 pF aufweisen, um den Kondensator 15 durch Ladungen des Kondensators 17 zu treiben. Entsprechend sollten die Werte R und C des Widerstandes 16 bzw. des Kondensators 17 bevorzugtermaßen innerhalb der Fläche A der Fig. 5B liegen. Falls sich die Durchlaßwiderstände der Transistoren 11, 12 und 13 und der Wert des Kondensators 15 jedoch nicht innerhalb der obengenannten Fläche befinden, können die Werte R und C innerhalb des in Fig. 5B gezeigten erweiterten Bereiches B gesetzt werden.

Da beim in Fig. 1 gezeigten Eingangspufferschaltkreis, wie oben beschrieben worden ist, der Widerstand 16 zusammen mit dem Inverter zwischen das Versorgungspotential Vcc und das Massepotential Vss geschaltet ist, wird der Durchlaßstrom, der über den Inverter fließt, wenn in diesem eine Invertierung erfolgt, vermindert. Es ist daher möglich, eine Schwankung des Versorgungspotentials zu vermeiden, so daß auch die Fluktuation des Inverterschwellenwertes verhindert werden kann. Dies bedeutet, daß der Betriebsrahmen des Inverters eingehalten wird. Da die entsprechend dem Widerstand und dem Kondensator 17 festgelegte Zeitkonstante auf einen geringeren Wert als ein vorbestimmter Wert gesetzt wird, stellt bei einer Hochgeschwindigkeitsoperation der Kondensator 17 dem Inverter anstelle der Versorgungsspannung Vcc eine Spannung zur Verfügung. Damit kann jede Verzögerung aufgrund der Bildung des Widerstandes 16 vermieden werden.

Claims (9)

1. Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise, die innerhalb eines vorbestimmten Zyklus arbeiten, umfassend eine Widerstandseinrichtung (16) und eine Logikgattereinrichtung (11, 12, 13), die zwischen einem ersten Versorgungspotential (Vcc) und einem zweiten Versorgungspotential (Vss) in Reihe geschaltet sind, wobei die Logikgattereinrichtung in Abhängigkeit von einem Eingangssignal arbeitet, und eine zwischen einen Verbindungsknoten der Widerstandseinrichtung mit der Logikgattereinrichtung und dem zweiten Versorgungspotential geschalteten Kondensatoreinrichtung (17), wobei die durch die Widerstandseinrichtung und die Kondensatoreinrichtung definierte Zeitkonstante zum Aufladen der Kondensatoreinrichtung auf einen Wert gesetzt ist, der unterhalb des durch den Operationszyklus definierten Wertes liegt.

2. Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise nach Anspruch 1, dadurch gekennzeichnet, daß der Schwellenwert der Logikgattereinrichtung auf einen Wert gesetzt ist, der bezüglich des Mittelwertes zwischen dem ersten und zweiten Potential näher beim zweiten Potential liegt.

3. Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Logikgattereinrichtung eine erste Invertereinrichtung (12, 13) umfaßt.

4. Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Schwellenwert der Logikgattereinrichtung mit dem Logikpegel eines extern gebildeten Transistor-Transistor-Logik-Schaltkreises (82) vereinbar ist.

5. Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise nach einem der Ansprüche 1, 2, 4, dadurch gekennzeichnet, daß die Logikgattereinrichtung eine NOR-Gatter-Einrichtung (11, 12, 13) umfaßt.

6. Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Invertereinrichtung eine erste Feldeffekteinrichtung (12) eines ersten Leitfähigkeitstyps mit einer Steuerelektrode und eine zweite Feldeffekteinrichtung (13) des entgegengesetzten zweiten Leitfähigkeitstyps mit einer Steuerelektrode umfaßt, die zwischen einem ersten und einem zweiten Potential in Reihe geschaltet sind, wobei die Steuerelektroden der ersten und zweien Feldeffekteinrichtung miteinander verbunden sind, um das Eingangssignal zu empfangen.

7. Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise nach einem der Ansprüche 1, 2, 4 und 5, dadurch gekennzeichnet, daß das NOR-Gatter eine dritte Feldeffekteinrichtung (11) eines ersten Leitfähigkeitstyps mit einer Steuerelektrode, und eine zweite Invertereinrichtung (12, 13), die zwischen dem ersten und zweiten Versorgungspotential mit der dritten Feldeffekteinrichtung (11) in Reihe geschaltet ist, umfaßt, wobei die Steuerelektrode der dritten Feldeffekteinrichtung zum Empfangen eines Steuersignals zur externen Steuerung des Eingangspufferschaltkreises geschaltet ist, und die zweite Invertereinrichtung eines Eingangsknoten aufweist, der zum Empfangen des Eingangssignals geschaltet ist.

8. Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der durch den Operationszyklus vorbestimmte Wert 10^-8 s umfaßt.

9. Eingangspufferschaltkreis für integrierte Halbleiterschaltkreise nach Anspruch 6, dadurch gekennzeichnet, daß die Feldeffekteinrichtung des ersten Leitfähigkeitstyps eine p-Feldeffekteinrichtung und die Feldeffekteinrichtung des zweiten Leitfähigkeitstyps eine n-Feldeffekteinrichtung umfaßt.