DE3741029C2 - - Google Patents

Info

Publication number
DE3741029C2
DE3741029C2 DE3741029A DE3741029A DE3741029C2 DE 3741029 C2 DE3741029 C2 DE 3741029C2 DE 3741029 A DE3741029 A DE 3741029A DE 3741029 A DE3741029 A DE 3741029A DE 3741029 C2 DE3741029 C2 DE 3741029C2
Authority
DE
Germany
Prior art keywords
field effect
input
voltage
switching device
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3741029A
Other languages
English (en)
Other versions
DE3741029A1 (de
Inventor
Takenori Okitaka
Yukio Itami Hyogo Jp Miyazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3741029A1 publication Critical patent/DE3741029A1/de
Application granted granted Critical
Publication of DE3741029C2 publication Critical patent/DE3741029C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0013Arrangements for reducing power consumption in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425Multistate logic
    • H03K19/09429Multistate logic one of the states being the high impedance or floating state

Description

Die Erfindung betrifft eine integrierte Tri-State-Schaltung mit Feldeffekttransistoren und insbesondere betrifft die Erfindung eine integrierte Tri-State-Schaltung mit Feldeffekttransistoren mit einer Ausgangsschaltung, die eine Serienschaltung von zwei Feldeffektbauelementen mit voneinander unterschiedlichen Leitungstypen aufweist.
Fig. 1 zeigt ein Blockschaltbild eines Teils eines Computersystems, in dem beispielsweise ein Taktsignal von einer CPU (Central Processing Unit) für deren periphere Schaltung vorgesehen ist. Wie in Fig. 1 zu sehen ist, gibt eine CPU 51 ein Taktsignal Cl an einem Taktausgang 52 aus und legt dieselben an einen Takteingang 55 eines peripheren Schaltkreises 54 durch einen Inverter 53 hindurch an. Der Inverter 53 ist eine Treiberschaltung zum Übertragen des Taktsignales Cl.
Der in Fig. 1 gezeigte Inverter 53 ist ein Beispiel für die Anwendung der Erfindung. Ein derartiger Inverter wird häufig als Ausgangsschaltung zum Schalten einer digitalen Schaltung benutzt und arbeitet im allgemeinen zum Empfangen eines Eingangssignales mit zwei Werten und zum Ausgeben eines Ausgangssignales mit zwei Werten.
Fig. 2 zeigt ein Schaltbild einer Inverterschaltung eines Beispiels einer Ausgangsschaltung einer integrierten CMOS (Complementary Metal Oxide Semiconductor)-Schaltung. Die in Fig. 2 gezeigte Inverterschaltung weist einen in Serie mit einem n-MOS-Transistor N 1 geschalteten p-MOS-Transistor P 1 zwischen einem Anschluß 3 für Versorgungsspannung Vcc und einem Anschluß 4 für die Masse GND auf. Die Gates der Transistoren P 1 und N 1 sind zusammen an einen Eingang 13 angeschlossen und ein Knoten des Transistors P 1 und des Transistors N 1 bildet einen Ausgang 2.
Es wird die Arbeitsweise beschrieben. Wenn an den Eingang 13 eine Spannung mit dem Massepegel (im folgenden als L-Pegel bezeichnet) angelegt wird, schaltet der Transistor P 1 ein und der Transistor N 1 aus, woraus folgt, daß der Ausgang auf den Pegel der Versorgungsspannung Vcc (im folgenden als Pegel H bezeichnet) gebracht wird. Umgekehrt wird, wenn an den Eingang 13 die Eingangsspannung mit H-Pegel angelegt wird, der Transistor N 1 eingeschaltet und der Transistor P 1 ausgeschaltet, woraus sich ergibt, daß die Ausgangsspannung am Ausgang 2 auf den Pegel L gebracht wird. Wenn die an den Eingang 13 angelegte Eingangsspannung auf einem mittleren Wert zwischen dem Pegel H und dem Pegel L liegt, schalten beide Transistoren P 1 und N 1 ein und eine durch das Verhältnis eines Widerstandes des Transistors P 1 zu dem des Transistors N 1 bestimmte Spannung wird am Ausgang 2 ausgegeben.
Fig. 3 zeigt ein Schaltdiagramm eines Ersatzschaltbildes, wenn die in Fig. 2 gezeigte Ausgangsschaltung auf einer Leiterplatte aufgebaut wird. Unter Bezugnahme auf Fig. 3 wird eine Induktivität L 1 in einer Verbindung zwischen dem Spannungsversorgungsanschluß 3 und einem externen Spannungsversorgungsanschluß 19 zum Aufnehmen einer Spannungsversorgung Vcc₀ von außerhalb der Platte gebildet. Ferner wird eine Induktivität L 2 in der Verbindung zwischen dem Masseanschluß 4 und einem externen Masseanschluß 20 zum Anschließen an eine Masse GND₀ außerhalb der Platte gebildet. Die beiden induktiven Komponenten werden durch den Einfluß eines Rahmen und eines Golddrahtes der integrierten Schaltung und durch einen Leitungsdraht in der gedruckten Schaltung gebildet.
Mit der Forderung nach einer höheren Arbeitsgeschwindigkeit der integrierten Schaltung, wird die die Ausgangsschaltung bildende Ausgangsstromkapazität (Treiberfähigkeit) der integrierten Feldeffektschaltung vergrößert. Beispielsweise hat eine bestimmte integrierte Schaltung einen Ausgangskurzschlußstrom von 200 mA bis 300 mA bei einer Versorgungsspannung von 5 V. Eine Vergrößerung der Ausgangsstromkapazität in der integrierten Schaltung verursacht ein Anwachsen des zwischen der Versorgungs­ spannung der Masse fließenden Durchgangsstromes, wenn die Ausgangsspannung wechselt, das bedeutet eine Vergrößerung eines unnötigen Leistungsverbrauches.
Unter Bezugnahme auf das in Fig. 3 gezeigte Ersatzschaltbild, wird eine Spannungsspitze Vs an der Induktivität L 1 oder L 2 erzeugt, die durch die folgende Gleichung
dargestellt wird, wenn die Ausgangsspannung der Ausgangsschaltung wechselt, wobei I ein in den Induktivitäten L 1 oder L 2 zum Zeitpunkt t fließender Strom ist. Daraus folgt, daß die oben beschriebene Vergrößerung des Durchgangsstromes in der Ausgangsschaltung eine Vergrößerung der an den Induktivitäten L 1 und L 2 erzeugten Spannungsspitze Vs verursacht.
Das in Fig. 4 gezeigte schematische Kurvendiagramm zeigt eine vom Ausgang 2 der Ersatzschaltung der in Fig. 3 gezeigten Ausgangsschaltung ausgegebene Spannungskurve. Unter Bezugnahme auf das in Fig. 4 gezeigte Kurvendiagramm, bezeichnet die Ordinate einen Spannungswert der Ausgabe und die Abszisse den zeitlichen Ablauf. Die Bezugszeichen V OH und V OL bezeichnen die Spannungen des von dem Ausgang 2 ausgegebenen Pegels H bzw. des Pegels L. Das in Fig. 4 gezeigte Kurvendiagramm zeigt, daß die Ausgangsspannung die Spannungsspitzen aufweist, wenn die Ausgangsspannung der Ausgangsschaltung wechselt.
Ein weiteres Problem ist, daß diese Spannungsspitze mit anderen Worten eine Rauschspitze ist, die eine Fehlfunktion einer weiteren an die Ausgangsschaltung angeschlossenen oder neben der Ausgangsschaltung befindlichen Schaltung verursacht.
Eine integrierte Tri-State-Schaltung mit Feldeffekttransistoren ist in der japanischen Offenlegungsschrift Nr. 48 616/1985 mit dem Titel "Logische Schaltung" offenbart. Diese weist eine Vorstufenausgangsschaltung mit einem zusammengesetzten Gate auf, wobei die Vorstufenschaltung die Ausgangsschaltung zum Einnehmen der drei Ausgangszustände in Antwort auf ein Steuersignal freigibt.
Aufgabe der Erfindung ist es, eine integrierte Tri-State-Schaltung mit Feldeffekttransistoren zum Verringern der Größe der Spannungsspitze, wenn die Ausgangsspannung wechselt, an der Ausgangsschaltung in der Ausgangsschaltung der integrierten Feldeffektschaltung mit einer vergrößerten Ausgangsstromkapazität zu schaffen. Gemäß einer Weiterbildung soll eine integrierte Tri-State-Schaltung mit Feldeffekttransistoren geschaffen werden, in der ein unnötiger Leistungsverbrauch verringert bzw. vermieden wird.
Diese Aufgabe wird durch eine erfindungsgemäße integrierte Tri-State-Schaltung mit Feldeffekttransistoren gelöst, die die folgenden Merkmale aufweist: Eine erste Serienschaltung, die an einen Eingang und einen ersten und zweiten Steuereingang angeschlossen ist, an die jeweils entgegengesetzte Steuersignale angelegt werden, wobei die Serienschaltung eine erste Schalteinrichtung, eine zweite Schalteinrichtung mit einem Verzögerungswiderstand und eine dritte Schalteinrichtung aufweist und in dieser Reihenfolge zwischen der Versorgungsspannung und der Masse liegt; eine Ausgangsschaltung mit einer zweiten Serienschaltung, die an die erste Serienschaltung angeschlossen ist und zwischen der Versorgungs­ spannung und der Masse liegt, wobei die zweite Serienschaltung wenigstens ein erstes Feldeffektbauelement von einem bestimmten Leitfähigkeitstyp mit einer Steuerelektrode und wenigstens ein zweites Feldeffektbauelement von einem entgegen­ gesetzten Leitfähigkeitstyp mit einer Steuerelektrode in Serie geschaltet aufweist. Ein Knoten, an dem das erste und zweite Feldeffektbauelement miteinander verbunden sind, bildet einen Ausgangsanschluß. Ein Anschluß und ein weiterer Anschluß der zweiten Schalteinrichtung sind je an die Steuerelektroden des ersten bzw. zweiten Feldeffektbauelementes angeschlossen. Die zweite Umschalteinrichtung legt den Verzögerungswiderstand der zweiten Umschalteinrichtung an die erste Serienschaltung in Serie an in Antwort auf das an den ersten und zweiten Steuereingang angelegte Steuersignal. Die erste Umschalteinrichtung ist an den Eingang und den ersten Steuereingang angeschlossen, schaltet in Antwort auf das an den Eingang angelegte Eingangssignal ein und legt die Spannung der Spannungsversorgung an die Steuerelektrode des zweiten Feldeffektbauelementes durch die zweite Umschalteinrichtung an. Eine erste zwischen der Steuerelektrode des zweiten Feldeffektbauelementes und einem vorbestimmten Referenzspannungspunkt angeschlossene Kapazität und ein Verzögerungswiderstand der zweiten Umschalteinrichtung bilden ein erstes Integrationsglied mit einer ersten Zeitkonstanten. Das zweite Feldeffektbauelement schaltet in Antwort auf die von der Spannungsversorgung durch das erste Integrations­ glied angelegte Spannung mit der durch die erste Zeitkonstante festgelegten Verzögerung ein. Die dritte Schalteinrichtung ist an den Eingang und den zweiten Steuereingang angeschlossen und schaltet in Antwort auf das an den Eingang angelegte Eingangssignal ein und legt die Spannung von der Masse an die Steuerelektrode des ersten Feldeffektbauelementes durch die zweite Umschalteinrichtung an. Ein zweiter zwischen der Steuerelektrode des ersten Feldeffektbauelementes und dem Referenzspannungspunkt angeschlossener Kondensator und der Verzögerungswiderstand der zweiten Umschalteinrichtung bilden ein zweites Integrationsglied mit einer zweiten Zeitkonstanten. Das erste Feldeffektbauelement schaltet in Antwort auf die von der Masse durch das zweite Integrationsglied angelegte Spannung mit der durch die zweite Zeitkonstante festgelegten Verzögerung ein.
Erfindungsgemäß wird das erste bzw. zweite Feldeffektbauelement der Ausgangsschaltung eingeschaltet, wenn die von der Masse durch das zweite Integrationsglied angelegte Spannung und die von der Spannungsversorgung durch das erste Integrationsglied angelegte Spannung an den jeweiligen Steuereingang der Feldeffektbauelemente angelegt wird. Da die Änderungen der entsprechend an die Steuereingänge der entsprechenden Feldeffektbauelemente durch die Integrationsglieder angelegten Spannungen durch die erste und zweite Zeitkonstante bestimmte Verzögerungen haben, werden die erste und zweite Feldeffekteinrichtung der Ausgangsschaltung mit Verzögerung betrieben. Da die von der Spannungsversorgung oder der Masse erforderliche Spannung für einen Abschaltvorgang an die Steuerelektrode des ersten oder zweiten Feldeffektbauelementes nicht durch die zweite Umschalteinrichtung, sondern durch die erste oder dritte Umschalteinrichtung angelegt wird, ist bei einer Abschaltoperation des ersten und zweiten Feldeffekt­ bauelementes eine kleine Verzögerung in der Abschaltoperation. Bei einem normalen Arbeitsbetrieb ist entweder das erste oder das zweite Feldeffektbauelement der Ausgangsschaltung eingeschaltet und das andere ausgeschaltet. Wenn die Ausgangsspannung der Ausgangsschaltung wechselt, d. h., wenn ein Feldeffekt­ bauelement, das erste oder zweite Feldeffektbauelement, aus dem EIN-Zustand abschaltet und das andere Feldeffekt­ bauelement aus dem AUS-Zustand einschaltet, dann schaltet eine Feldeffekteinrichtung beim Ausschalten mit geringer Verzögerung, wogegen das andere Feldeffektbauelement beim Einschalten verzögert schaltet. Beide Feldeffektbauelemente in der Ausgangs­ schaltung können deshalb vor dem gleichzeitigen Einschalten geschützt werden. Sogar wenn ein Augenblick auftritt, in dem beide Feldeffektbauelemente gleichzeitig einschalten, kann die an die Steuerelektrode des Feldeffektbauelementes zum Einschalten angelegte Spannung mit einer durch das Integrationsglied gelieferten Verzögerung angehoben werden und deshalb kann der in das Feldeffektbauelement fließende Strom während seiner Anstiegsperiode begrenzt werden. Daraus ergibt sich, daß der fließende Durchgangsstrom beim Wechseln der Ausgangs­ spannung von der Versorgungsspannung auf die Masse in der Ausgangsschaltung durch die oben beschriebene Arbeitsweise verhindert oder verringert werden kann.
Da erfindungsgemäß der fließende Durchgangsstrom von der Spannungs­ versorgung zur Masse in der Ausgangsschaltung verkleinert werden kann, können lobenswerte Effekte dadurch herbeigeführt werden, daß ein unnötiger Leistungsverbrauch herabgesetzt wird und eine Fehlfunktion anderer an die Ausgangsschaltung angeschlossener Schaltungen verhindert wird durch das Verhindern der Erzeugung einer Spannungsspitze in der Ausgangsschaltung.
In einem erfindungsgemäßen Ausführungsbeispiel kann entweder die Masse oder die Versorgungsspannung als Bezugsspannungspunkt ausgewählt werden, an den ein Anschluß des ersten und zweiten Kondensators angeschlossen ist.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigt
Fig. 1 ein Blockschaltbild eines Teils einer vereinfachten Verbindung zwischen einer CPU und deren peripheren Schaltungen in einem Computersystem;
Fig. 2 ein schematisches Schaltbild eines Beispiels einer Ausgangsschaltung einer integrierten CMOS-Schaltung;
Fig. 3 ein schematisches Schaltbild einer Ersatzschaltung, wenn die in Fig. 2 gezeigte Ausgangsschaltung auf einer gedruckten Platine aufgebaut ist;
Fig. 4 ein schematisches Ausgangskurvendiagramm zum Veranschaulichen der von der Ersatzschaltung der in Fig. 3 gezeigten Ausgangsschaltung ausgegebenen Spannungskurve;
Fig. 5 ein schematisches Schaltbild eines Ausführungsbeispieles einer erfindungsgemäßen integrierten Tri-State-Schaltung mit Feldeffekttransistoren; und
Fig. 6 ein Kurvenbild zum Veranschaulichen der Beziehung zwischen einer Anstiegs- und Abfallzeit der Ausgangsspannung der in Fig. 5 gezeigten integrierten Tri-State-Schaltung mit Feldeffekttransistoren und einem Spitzenwert der in dieser Schaltung erzeugten Spannungsspitze.
Im folgenden wird auf Fig. 5 Bezug genommen. Die Schaltung weist eine Ausgangsschaltung und eine zwischen der Spannungs­ versorgung Vcc und der Masse GND parallel geschaltete Ausgangsvorstufenschaltung auf. Die Ausgangsvorstufenschaltung weist eine Serienschaltung mit einer ersten Umschaltschaltung 9, einer zweiten Umschaltschaltung 7 und 8 und einer dritten in Serie geschalteten Umschaltschaltung 10 auf. Die erste Umschaltschaltung 9 weist eine Parallelschaltung auf, in der ein mit seinem Gate an einen Eingang 1 angeschlossener MOS-Transistor P 2 vom p-Typ und ein mit seinem Gate an einen ersten Steuereingang 6 angeschlossener MOS-Transistor P 3 vom p-Typ parallel geschaltet sind. Die zweiten Umschaltschaltungen 7 und 8 weisen eine Reihenschaltung der zweiten und dritten Parallel­ schaltung 7 und 8 mit zwei entsprechend jeweils parallel­ geschalteten Transistoren auf. Die zweite Parallelschaltung 7 weist einen MOS-Transistor P 5 vom p-Typ und einem MOS- Transistor N 5 vom n-Typ auf, deren Gates gemeinsam an den Eingang 1 angeschlossen sind. Die dritte Parallelschaltung 8 weist einen mit seinem Gate an einen zweiten Steuereingang angeschlossenen MOS-Transistor vom p-Typ P 4 und einen mit seinem Gate an den ersten Steuereingang 6 angeschlossenen MOS-Transistor N 5 vom n-Typ auf. Die dritte Umschaltschaltung 10 weist eine vierte Parallelschaltung auf, in der ein mit seinem Gate an den zweiten Steuereingang 5 angeschlossener MOS-Transistor N 3 vom n-Typ und ein mit seinem Gate an den Eingang 1 angeschlossener MOS-Transistor N 2 vom n-Typ parallel geschaltet sind. Die Ausgangsschaltung weist eine Serienschaltung auf, in der ein MOS-Transistor P 1 vom p-Typ und ein MOS-Transistor N 1 vom n-Typ an einem Knoten 23 in Serie geschaltet sind. Der MOS- Transistor P 1 ist mit seinem Gate an einen Knoten 21 angeschlossen, an den die erste Umschaltschaltung 9 und die zweite Umschaltschaltung 7 und 8 angeschlossen sind. Der MOS-Transistor N 1 ist mit seinem Gate an einen Knoten 22 angeschlossen, an den die zweite Umschaltschaltung 7 und 8 und die dritte Umschaltschaltung 10 angeschlossen sind. Der Knoten 23 bildet einen Ausgang 2. Die Ausgangsvorstufenschaltung weist einen ersten zwischen dem Knoten 22 und der Masse GND angeschlossenen Kondensator C 1 und einen zweiten zwischen dem Knoten 21 und der Masse GND angeschlossenen Kondensator C 2 auf. Steuersignale Φ und mit entgegengesetzten Pegeln werden an den ersten bzw. zweiten Steuereingang 6 bzw. 5 angelegt.
Es folgt die Beschreibung der Arbeitsweise.
Es sei angenommen, daß das an den ersten Steuereingang 6 angelegte Steuersignal die Spannung mit dem Pegel H aufweist und das an den zweiten Steuereingang 5 angelegte Signal Φ die Spannung mit dem Pegel L aufweist. Obwohl die Transistoren P 3 und N 3 ausgeschaltet sind, schalten die Transistoren N 4 und P 4 in Antwort auf die Steuersignale bzw. Φ ein.
Wenn die Spannung des an den Eingang 1 angelegten Eingangssignales vom Pegel H auf den Pegel L wechselt, schalten beide Transistoren P 2 und P 5 in Antwort auf das Eingangssignal ein. Die Spannung der Spannungsversorgung Vcc wird an das Gate des Transistors N 1 über die Transistoren P 2, P 5 und P 4 angelegt. Da zu diesem Zeitpunkt das Integrationsglied gebildet wird, in dem die Zeitkonstante durch den Widerstand des Transistors P 5 und des Transistors P 4 und durch den zwischen dem Gate des Transistors N 1 und der Masse GND angeschlossenen Kondensator C 1 festgelegt ist, folgt, daß die Spannung mit einer durch die Zeitkonstante bestimmten Verzögerung von der Versorgungs­ spannung Vcc an das Gate des Transistors N 1 angelegt wird.
Deshalb schaltet der Transistor N 1 in Antwort auf die Spannung des Gates mit einer Verzögerung ein und stellt die Spannung mit dem Pegel der Masse GND an dem Ausgang 2 zur Verfügung. Da, sobald der Transistor P 2 einschaltet, die Spannung am Gate des Transistors P 1 auf den Spannungspegel der Versorgungsspannung Vcc gebracht wird, schaltet inzwischen der Transistor P 1 beinahe zu dem gleichen Zeitpunkt aus, in dem die an den Eingang 1 angelegte Spannung von dem Pegel H auf den Pegel L wechselt. Wenn die oben erwähnten Transistoren N 1 und P 1 ihren Arbeitszustand wechseln, schalten deshalb die Transistoren N 1 und P 1 kaum gleichzeitig ein. Auch wenn es einen Augenblick gibt, in dem die Transistoren N 1 und P 1 gleichzeitig eingeschaltet sind, wird die Drainstromstärke des Transistors N 1 durch die mit der Verzögerung an das Gate des Transistors N 1 angelegte Spannung begrenzt. Der zwischen der Spannungsversorgung Vcc und der Masse GND fließende Durchflußstrom kann daher, wenn die Ausgangsspannung wechselt, durch die Arbeitsweise des Kondensators C 1 verhindert oder verringert werden.
Wenn die an den Eingang 1 angelegte Spannung des Eingangssignales von dem Pegel L auf den Pegel H wechselt, schalten beide Transistoren N 5 und N 2 in Antwort auf das Eingangssignal ein. Die Spannung am Gate des Transistors P 1 wird durch die Transistoren N 5, N 4 und N 2 auf die Masse GND entladen. Da zu diesem Zeitpunkt das Integrationsglied gebildet wird, in dem die Zeitkonstante durch den Widerstand des Transistors N 5 und des Transistors N 4 und durch den zwischen dem Gate des Transistors P 1 und der Masse GND angeschlossenen Kondensator C 2 festgelegt ist, wird die Spannung am Gate des Transistors P 1 auf die Masse GND mit der durch die Zeitkonstante bestimmten Verzögerung entladen. Der Transistor P 1 schaltet deshalb mit einer Verzögerung in Antwort auf die Spannung am Gate ein und legt die Spannung mit dem Pegel der Versorgungsspannung Vcc an den Ausgang 2 an. Da die Spannung des Gates des Transistors N 1 auf die Masse GND entladen wird, sobald der Transistors N 2 einschaltet, schaltet inzwischen der Transistor N 1 fast zu dem gleichen Zeitpunkt aus, in dem die an den Eingang 1 angelegte Spannung von dem Pegel L auf den Pegel H wechselt. In der oben beschriebenen Arbeitsweise der Transistoren N 1 und P 1, schalten die Transistoren N 1 und P 1 deshalb kaum gleichzeitig ein. Auch wenn ein Augenblick auftritt, indem die Transistoren N 1 und P 1 gleichzeitig eingeschaltet sind, wird die Spannung des Gates des Transistors P 1 mit einer Verzögerung entladen und deshalb die Stromstärke des Transistors P 1 begrenzt. Daraus ergibt sich, daß der zwischen der Spannungsversorgung Vcc und der Masse GND fließende Durchgangsstrom, wenn die Ausgangsspannung wechselt, durch die Arbeitsweise des Kondensators C 2 verhindert oder verringert werden kann.
Wenn die an den ersten Steuereingang 6 angelegte Spannung des Steuersignales auf L und die an den zweiten Steuereingang 5 angelegte Spannung des Steuersignales Φ auf dem Pegel H ist, schalten die Transistoren P 3 und N 3 ein, wogegen die Transistoren P 4 und N 4 abschalten. Der Ausgang 2 nimmt deshalb einen hochohmigen Zustand ein, ohne Beachtung der Spannungsänderung des an den Eingang 1 angelegten Eingangssignales.
Das Kurvenbild in Fig. 6 zeigt die Beziehung zwischen der Anstiegs- und der Abfallzeit Tr und Tf der Ausgangsspannung der in Fig. 5 gezeigten Schaltung und einem Spitzenwert Vs einer durch eine in dieser Schaltung enthaltenen Induktivität erzeugten Rauschspitze. Die Anstiegs- und Abfallzeit der Kurvenform der Ausgangsspannung kann durch Ändern der Kapazität der Kondensatoren C 1 und C 2 der in Fig. 5 gezeigten Schaltung geändert werden. Unter der Annahme, daß die Anstiegs- und Abfallzeit der Ausgangskurve der Schaltung aufgrund eines Zustandes der Schaltung, in dem die Kondensatoren C 1 und C 2 mit einer bestimmten Kapazität angeschlossen sind, "1" ist und der Spitzenwert Vs der in der Schaltung durch den Wechsel der Ausgangsspannung zu dem Zeitpunkt erzeugten Rauschspitze als "1" definiert ist, ist in dem Kurvenbild in Fig. 6 das Verhältnis zwischen der Anstiegs- und Abfallzeit Tr und Tf bei einem weiteren Schaltungszustand und dem Spitzenwert Vs der in dieser Schaltung erzeugten Rauschspitze Vs gezeigt. Dieser Graph wurde aufgrund experimenteller Ergebnisse erstellt. Diese Kurve verdeutlicht, daß wenn die Anstiegs- und Abfallzeit Tr und Tf der Kurvenform der Ausgangsspannung der in Fig. 5 gezeigten Schaltung lang gemacht wird, ein Herabsetzen des Spitzenwertes Vs der durch die Induktivität dieser Schaltung erzeugten Rauschspitze möglich ist. Da die Anstiegs- und Abfallzeit Tr und Tf der Ausgangskurve durch Ändern der Kapazitäten der Kondensatoren C 1 und C 2 der in Fig. 5 gezeigten Schaltung länger gemacht werden kann, ist zu sehen, daß die Kondensatoren C 1 und C 2 zum Herabsetzen des Spitzenwertes Vs der Rauschspitze nützlich sind.
Wie zuvor beschrieben, wird erreicht, daß die zwischen den entsprechenden Gates des p-Kanal- und des n-Kanal-MOS- Transistors P 1 und N 1 der Ausgangsschaltung und der Masse GND angeschlossenen, wie in Fig. 5 gezeigt ist, Kondensatoren C 2 und C 1 unnötigen Leistungsverbrauch durch Herabsetzen des Durchgangsstromes herabsetzen, und ferner verhindern sie durch dieses Rauschen verursachte Fehlfunktionen anderer Schaltungen durch Herabsetzen des Spitzenwertes der durch die Schaltung erzeugten Rauschspitze.
Obwohl die Beschreibung für den Fall erfolgt ist, daß die Kondensatoren C 1 bzw. C 2 zwischen den Gates der Transistoren N 1 und P 1 und der Masse GND in dem obigen Ausführungsbeispiel angeschlossen sind, können dieselben Effekte auch dann erhalten werden, wenn die Kondensatoren zwischen den Gates der Transistoren N 1 und P 1 und der Versorgungsspannung Vcc angeschlossen sind.
Ferner kann derselbe Effekt auch erreicht werden, wenn die zweite Parallelschaltung 7 mit den Transistoren P 5 und N 5 in dem obigen Ausführungsbeispiel durch eine Einrichtung mit einem anderen Widerstand ersetzt wird.
Obwohl die Beschreibung für den Fall einer komplementären MOS- integrierten Schaltung in dem obigen Ausführungsbeispiel erfolgte, werden dieselben Effekte auch dann erreicht, wenn dieselbe Schaltung mit p-Kanal- und n-Kanal-Feldeffektbauelementen gebildet wird.
Da die vorliegende Erfindung durch zwei Kondensatoren, die je zwischen den Steuerelektroden der ersten und zweiten Feldeffekt­ bauelemente der Ausgangsschaltung und dem vorbestimmten Referenzspannungspunkt angeschlossen sind und durch den Verzögerungswiderstand der zweiten Schalteinrichtung gebildete Integrationsglieder aufweist, schaltet das zweite Feldeffekt­ bauelement des ersten und zweiten Feldeffektbauelementes zum Einschalten später als das Feldeffektbauelement zum Ausschalten, wenn die Ausgangsspannung der Ausgangsschaltung wechselt. Dadurch werden lobenswerte Effekte herbeigeführt, so daß in der Ausgangsschaltung der von der Versorgungsschaltung zur Masse fließende Durchgangsstrom verringert werden kann und dadurch unnötiger Leistungsverbrauch eingeschränkt wird und Fehlfunktionen von anderen an die Ausgangsschaltung angeschlossenen Schaltungen infolge der in der Ausgangschaltung erzeugten Spannungsspitze verhindert werden können.

Claims (11)

1. Integrierte Tri-State-Schaltung mit Feldeffekttransistoren mit einem Eingang (1), einem Ausgang (2),
einem ersten Steuereingang (6) und einem zweiten Steuereingang (5), an die zueinander entgegengesetzte Steuersignale angelegt werden,
gekennzeichnet durch eine an den Eingang (1) und den ersten und zweiten Steuereingang (5, 6) angeschlossene erste Serienschaltung, in der eine erste Umschalteinrichtung (9), eine zweite Umschalteinrichtung (7, 8) mit einem Verzögerungs­ widerstand und eine dritte Umschalteinrichtung (10) in dieser Reihenfolge zwischen einer Versorgungsspannung (Vcc) und einer Masse (GND) angeschlossen sind,
eine Ausgangsschaltung mit einer an die erste Serienschaltung angeschlossenen zweiten Serienschaltung, in der wenigstens ein erstes Feldeffektbauelement (P 1) eines bestimmten Leitfähig­ keitstypes mit einer Steuerelektrode und wenigstens ein zweites Feldeffektbauelement (N 1) von einem entgegengesetzten Leit­ fähigkeitstyp mit einer Steuerelektrode in Serie zwischen der Versorgungsspannung (Vcc) und der Masse (GND) geschaltet sind, wobei,
der an das erste und zweite Feldeffektbauelement (P 1, N 1) angeschlossene Knoten den Ausgang (2) bildet,
ein Anschluß (21) und der andere Anschluß (22) der zweiten Umschalteinrichtung (7, 8) jeweils an die Steuerelektroden des ersten und zweiten Feldeffektbauelements (P 1, N 1) angeschlossen sind,
die zweite Umschalteinrichtung (7, 8) in Antwort auf an den ersten und zweiten Steuereingang (5, 6) angelegte Steuersignale einschaltet und den Verzögerungswiderstand für die erste Serienschaltung in Serie liefert,
der Verzögerungswiderstand der zweiten Umschalteinrichtung (7, 8) den Widerstandswert in Antwort auf ein an den Eingang (1) angelegtes Eingangssignal ändert,
die erste Umschalteinrichtung (9) an den Eingang (1) und den ersten Steuereingang (6) angeschlossen ist und in Antwort auf an den Eingang (1) angelegtes Steuersignal einschaltet und die Spannung von der Versorgungsspannung (Vcc) an die Steuerelektrode des zweiten Feldeffektbauelementes (N 1) durch die zweite Umschalteinrichtung (7, 8) anlegt; und
die Schaltung weiterhin einen zwischen der Steuerelektrode des zweiten Feldeffektbauelementes (N 1) und einem vorbestimmten Referenzspannungspunkt angeschlossenen ersten Kondensator (C 1) aufweist, wobei
der erste Kondensator ein erstes Integrationsglied mit einer ersten Zeitkonstanten zusammen mit dem Verzögerungswiderstand der zweiten Umschalteinrichtung (7, 8) bildet,
das zweite Feldeffektbauelement (N 1) in Antwort auf die von der Versorgungsspannung (Vcc) durch das erste Integrationsglied angelegte Spannung mit einer durch die erste Zeitkonstante bestimmten Verzögerung einschaltet,
die dritte an den Eingang (1) und den zweiten Steuereingang (5) angeschlossene Umschalteinrichtung (10) in Antwort auf das an den Eingang (1) angelegte Eingangssignal einschaltet und die Spannung von der Masse (GND) an die Steuereleketrode des ersten Feldeffektbauelementes (P 1) durch die zweite Umschalteinrichtung (7, 8) anlegt, und
die Schaltung ferner einen zwischen der Steuerelektrode des ersten Feldeffektbauelementes (P 1) und dem Referenzspannungspunkt angeschlossenen zweiten Kondensator (C 1) aufweist, wobei der zweite Kondensator (C 2) ein zweites Integrierglied mit einer zweiten Zeitkonstanten zusammen mit dem Verzögerungswiderstand der zweiten Umschalteinrichtung (7, 8) bildet und
das erste Feldeffektbauelement (P 1) in Antwort auf die von der Masse (GND) durch das zweite Integrierglied angelegte Spannung mit einer durch die zweite Zeitkonstante bestimmten Verzögerung einschaltet.
2. Integrierte Tri-State-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Referenzspannungspunkt die Masse (GND) ist.
3. Integrierte Tri-State-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Referenzspannungspunkt die Versorgungsspannung (Vcc) ist.
4. Integrierte Tri-State-Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß die zweite Umschalteinrichtung (7, 8) eine dritte Serienschaltung einer Widerstandsverbindung (7) und einer vierten Umschalteinrichtung (8) mit einem ersten einschaltbaren Widerstand aufweist, und
daß die vierte Umschalteinrichtung (8) in Antwort auf das an den ersten und zweiten Steuereingang (5 und 6) angelegte Steuersignal einschaltet und den ersten einschaltbaren Widerstand in die dritte Serienschaltung schaltet und der erste einschaltbare Widerstand der vierten Umschalteinrichtung (8) und die Widerstandsverbindung (7) den Verzögerungswiderstand bilden.
5. Integrierte Tri-State-Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die erste, dritte und vierte Umschalteinrichtung (9, 10, 8) und die Widerstandsverbindung (7) Feldeffektbauelemente aufweisen.
6. Integrierte Tri-State-Schaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Widerstandsverbindung (7) eine erste Parallelschaltung eines dritten Feldeffektbauelementes (P 5) eines bestimmten Leitfähigkeitstypes und eines vierten Feldeffektbauelementes (N 5) eines entgegengesetzten Leitfähigkeitstypes aufweist, wobei beide einen zweiten einschaltbaren Widerstand aufweisen und das dritte und vierte Feldeffektbauelement (P 5, N 5) gemeinsam an den Eingang (1) angeschlossen sind und wenigstens entweder das dritte oder das vierte Feldeffektbauelement (P 5, N 5) einschaltet und den zweiten einschaltbaren Widerstand zu der dritten Serienschaltung liefert.
7. Integrierte Tri-State-Schaltung nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet,
daß die vierte Umschalteinrichtung (8) eine zweite Parallelschaltung eines fünften Feldeffektbauelementes (P 4) eines bestimmten Leitfähigkeitstypes und eines sechsten Feldeffektbauelementes (N 4) eines entgegengesetzten Leitfähigkeitstypes aufweist, wobei beide den ersten einschaltbaren Widerstand aufweisen,
und daß das fünfte Feldeffektbauelement (P 4) an den zweiten Steuereingang (5) angeschlossen ist und in Antwort auf das an den zweiten Steuereingang (5) angelegte Steuersignal einschaltet,
und daß das sechste Feldeffektbauelement (N 4) an den ersten Steuereingang (6) angeschlossen ist und in Antwort auf das an den ersten Steuereingang (6) angelegte Steuersignal eingeschaltet wird und daß das fünfte und sechste Feldeffektbauelement (P 4, N 5) zusammen einschalten, wodurch der erste einschaltbare Widerstand in die dritte Serienschaltung gebracht ist.
8. Integrierte Tri-State-Schaltung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet,
daß die erste Umschalteinrichtung (9) eine Parallelschaltung eines siebten Feldeffektbauelementes (P 2) und eines achten Feldeffektbauelementes (P 3) eines bestimmten Leitfähigkeitstypes aufweist,
das siebte Feldeffektbauelement (P 2) an den Eingang (1) angeschlossen ist, in Antwort an das auf den Eingang (1) angelegte Eingangssignal einschaltet und die Spannung von der Versorgungsspannung (Vcc) an die zweite Umschalteinrichtung (7, 8) anlegt, und
daß das achte Feldeffektbauelement (P 3) an den ersten Steuereingang (6) angeschlossen ist, in Antwort auf das und den ersten Steuereingang (6) angelegte Steuersignal einschaltet und die Steuerelektrode des ersten Feldeffektbauelementes (P 1) auf die Spannung des Pegels der Versorgungsspannung (Vcc) bringt.
9. Integrierte Tri-State-Schaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet,
daß die dritte Umschalteinrichtung (10) eine vierte Parallelschaltung eines neunten Feldeffektbauelementes (N 2) und eines zehnten Feldeffektbauelementes (N 3) mit entgegengesetzten Leitfähigkeitstypen aufweist,
daß das neunte Feldeffektbauelement (N 2) an den Eingang (1) angeschlossen ist, in Antwort auf das an den Eingang (1) angelegte Eingangssignal einschaltet und eine Spannung von der Masse (GND) an die zweite Umschalteinrichtung (7, 8) anlegt und
daß das zehnte Feldeffektbauelement (N 3) an den zweiten Steuereingang (5) angeschlossen ist, in Antwort auf das an den zweiten Steuereingang (5) angelegte Steuersignal einschaltet und die Steuerelektrode des zweiten Feldeffektbauelementes (N 1) auf die Spannung der Masse (GND) legt.
10. Integrierte Tri-State-Schaltung nach einem der Ansprüche 1 oder 6 bis 9, dadurch gekennzeichnet, daß der bestimmte Leitungstyp der p-Typ ist und der entgegengesetzte Leitungstyp der n-Typ ist.
11. Integrierte Tri-State-Schaltung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß das erste bis zehnte Feldeffektbauelement ein MOS- (Metalloxid-semiconductor) Transistor ist.
DE19873741029 1986-12-04 1987-12-03 Integrierte feldeffektschaltung mit drei komplementaeren zustaenden Granted DE3741029A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61290195A JPS63142719A (ja) 1986-12-04 1986-12-04 3ステ−ト付相補型mos集積回路

Publications (2)

Publication Number Publication Date
DE3741029A1 DE3741029A1 (de) 1988-06-16
DE3741029C2 true DE3741029C2 (de) 1989-03-02

Family

ID=17752984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873741029 Granted DE3741029A1 (de) 1986-12-04 1987-12-03 Integrierte feldeffektschaltung mit drei komplementaeren zustaenden

Country Status (5)

Country Link
US (1) US4837463A (de)
JP (1) JPS63142719A (de)
KR (1) KR900007377B1 (de)
DE (1) DE3741029A1 (de)
NL (1) NL8702900A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2574839B2 (ja) * 1988-01-20 1997-01-22 株式会社日立製作所 クロック駆動回路
US5065048A (en) * 1988-09-19 1991-11-12 Hitachi, Ltd. Semiconductor logic circuit with noise suppression circuit
DE3904901A1 (de) * 1989-02-17 1990-08-23 Texas Instruments Deutschland Integrierte gegentakt-ausgangsstufe
US5153464A (en) * 1990-12-14 1992-10-06 Hewlett-Packard Company Bicmos tri-state output buffer
TW242204B (de) * 1991-12-09 1995-03-01 Philips Nv
US6753708B2 (en) * 2002-06-13 2004-06-22 Hewlett-Packard Development Company, L.P. Driver circuit connected to pulse shaping circuitry and method of operating same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295062A (en) * 1979-04-02 1981-10-13 National Semiconductor Corporation CMOS Schmitt trigger and oscillator
US4363978A (en) * 1980-07-31 1982-12-14 Rockwell International Corporation Reduced power tristate driver circuit
US4456837A (en) * 1981-10-15 1984-06-26 Rca Corporation Circuitry for generating non-overlapping pulse trains
JPS5923915A (ja) * 1982-07-30 1984-02-07 Toshiba Corp シユミツトトリガ回路
JPH06103837B2 (ja) * 1985-03-29 1994-12-14 株式会社東芝 トライステ−ト形出力回路
JPH0648616A (ja) * 1992-07-27 1994-02-22 Canon Inc 画像形成装置

Also Published As

Publication number Publication date
US4837463A (en) 1989-06-06
DE3741029A1 (de) 1988-06-16
KR900007377B1 (ko) 1990-10-08
JPS63142719A (ja) 1988-06-15
NL8702900A (nl) 1988-07-01
KR880008535A (ko) 1988-08-31

Similar Documents

Publication Publication Date Title
DE4344307C2 (de) Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung
DE3705140C2 (de) In MOS-Technologie ausgeführte Einschalt-Rückstellschaltung für logische Schaltungsanordnungen, insbesondere für Peripherien von Mikroprozessoren
DE3327260A1 (de) Schmitt-trigger
DE19525237A1 (de) Pegelschieberschaltung
EP0496018B1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
DE4135528A1 (de) Tristate-treiberschaltung
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE69827350T2 (de) Ausgangsstufe mit anstiegs-steuermitteln
EP0589221B1 (de) Integrierte Halbleiterschaltungsanordnung
DE3741029C2 (de)
DE2925331A1 (de) Schaltung mit doppelzweckanschluss
DE4308518A1 (de) BiMOS-Verstärker
DE4202266C2 (de) Ausgabepufferschaltung
EP0496910B1 (de) Schaltungsanordnung zur Generierung eines Rücksetzsignals
DE69630018T2 (de) Logische schaltung für niedrige spannungen
DE4007212C2 (de)
DE2737544B2 (de) Ausgangsverstärker mit CMOS-Transistoren
DE4011937A1 (de) Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise
DE4004381A1 (de) Eingangspuffer
DE19547778C1 (de) CMOS-Treiberschaltung
DE2824862C2 (de)
DE19906860C2 (de) Tristate-Differenz-Ausgangsstufe
DE4421419A1 (de) MOS-Treiberschaltung
DE19913140C2 (de) Elektrische integrierte Schaltung
EP0905598B1 (de) Schaltbare Stromquellenschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee