EP0905598B1 - Schaltbare Stromquellenschaltung - Google Patents

Schaltbare Stromquellenschaltung Download PDF

Info

Publication number
EP0905598B1
EP0905598B1 EP19980117578 EP98117578A EP0905598B1 EP 0905598 B1 EP0905598 B1 EP 0905598B1 EP 19980117578 EP19980117578 EP 19980117578 EP 98117578 A EP98117578 A EP 98117578A EP 0905598 B1 EP0905598 B1 EP 0905598B1
Authority
EP
European Patent Office
Prior art keywords
current source
source circuit
transistors
current
electronic switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP19980117578
Other languages
English (en)
French (fr)
Other versions
EP0905598A1 (de
Inventor
Edmund Götz
Markus Scholz
Shen Dr. Feng
Günter Donig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19803471A external-priority patent/DE19803471C2/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP0905598A1 publication Critical patent/EP0905598A1/de
Application granted granted Critical
Publication of EP0905598B1 publication Critical patent/EP0905598B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Definitions

  • the present invention relates to a switchable current source circuit, with the currents of different signs can be switched to a common output.
  • Such Circuits are found in phase locked loops, for example Use.
  • Switchable current source circuits are from the prior art known. There is one in the current source circuits so-called current mirror circuit provided.
  • a current mirror circuit is a current source circuit with transistors, where the output current is in a certain ratio to the input or reference current. About a tax stage a control or input current is impressed, and depending from the impressed control current becomes a control voltage provided.
  • the current mirror circuit also has one Output stage, which depends on the control voltage of the Control stage provides an output current that is almost independent of the load is. The output current is proportional to the input or control current. The output current can be larger, be equal to or less than the input current.
  • These current source circuits can now be switched Current source circuits can be formed. Doing so Output stage of the current mirror via an electronic Switch connected to a usually fixed reference potential.
  • the current source circuit uses two current mirror circuits, the output stages of which electronic switches with different reference potentials Sign can be connected. The one or the other resulting currents are mapped to a common output.
  • Such a switchable current source circuit is from the European one Patent EP 0 570 820 known. Your structure and their mode of operation should be based on the drawing figure 1 are shown in more detail.
  • the ones in this European Patent specification and shown in the drawing figure 1 Power source circuit consists of two individual circuits that an upper part or a lower part of the overall circuit form, the main component of each one Current mirror circuit is.
  • the upper part of the circuit which is above an imaginary horizontal line that is level with the common Output pdx extends, allows a positive To generate current at the common output pdx.
  • the upper part of the Circuit comprises the current mirror circuit made up of the transistors T3b and T1b, and the lower part of the circuit includes the Current mirror circuit made up of transistors T3a and T1a. On the nodes ipx and inx become the reference currents to be mirrored for the upper part or the lower part the circuit provided.
  • T2b or T1a becomes a capacity in the upper part of the circuit between the nodes ipx, at which the reference current is fed, and upn, at which the control signal for the switching transistor T2b is fed is, or in the lower part of the circuit between the nodes inx at which the reference current is fed, and dnx, on which the control signal for the switching transistor T2a is fed, switched.
  • These capacities are in the circuit described in EP 0 570 820 by the CMOS transistors T6b and T6a realized.
  • the capacities are dimensioned so that when the Transistors T2b and T2a have the same charge the capacitance to the gate of transistor T1b respectively T1a is coupled, as for unloading respectively Charging of the gate-source capacitance of the transistor is required becomes. Because of this dimensioned and switched capacities is obtained immediately after switching on the power source an output current that has no overshoot or undershoot corresponds to the DC value.
  • the dependence of the current pulse on the output compared to the Supply voltage is caused by the fact that at a As the supply voltage rises, the gate-source / drain voltage increases of the transistors T6b and T6a greatly increased. This occurs particularly at the transition of the transistors from the subthreshold to the triode range. With the transistors T6b and T6a are source and drain directly with each other connected, short-circuited, which is the only one Voltage drop between gate and source (connected to Drain) gives what is called gate-source / drain voltage shall be.
  • the supply voltage increases by one certain factor for a variation of the generated output current pulse, which is well above this factor. Only after the complete unloading or recharging of capacities this arises due to the circuit dimensioning selected nominal current at the output.
  • the object of the present invention is a switchable Specify current source circuit that is free of this frequency and is dependent on supply voltage.
  • FIG. 1 shows the current source circuit already described in detail above the prior art, as they are in particular described in European patent EP 0 570 820 is.
  • FIG. 2 shows the switchable current source circuit according to the present invention. Circuit elements that are already out 1 correspond to known circuit elements, are provided with the same reference numerals.
  • the circuit of FIG. 2 differs from the known circuit of Figure 1 in that the Transistors T5b and T5a and the transistors T7b and T7a new have been added.
  • the transistors T5b and T5a are used to dependency of the output current pulse from the switching frequency Reduce. By selecting and connecting T5b and T5a make it possible to get the unwanted voltage potential to avoid at the node mpls or mnls. Since the upper and lower part of the circuit symmetrical are only the upper part of the circuit is described below become.
  • the switching transistor T2b If the switching transistor T2b is turned off, it will Voltage potential at the node mpls via the transistor T5b discharged.
  • a discharge via a separate power source via the reference currents dnx or inx or possible via the supply voltages VDD or VSS. This is done in the circuit shown in FIG Discharge compared to the supply voltages VDD respectively VSS. In the event of a discharge via the supply voltages one prevents the reference currents from being influenced. Farther is a minimization of the transistor area of T5a possible. Generally a very small transistor (T5a / b) are sufficient to ensure a very fast discharge to ensure the potential of mp1s / mn1s.
  • Transistors T7b and T7a are used to control the dependency the current source circuit of variations in the supply voltage to diminish. Through the transistors T7b and Additional capacity will be introduced in T7a. Because upper and lower part of the circuit are symmetrical to each other only the upper part of the circuit is described below become.
  • the transistor T6b decouples the node PC from the switch-on signal upn. A voltage drops across the transistor T6b with the supply voltage and thus also its change correlated. With appropriate dimensioning of the transistor geometries assume that these on the transistor T6b falling voltage far above the threshold voltage of transistor T6b. As a result, its capacitance values vary barely. The transistor T6b is therefore only in the area LINEAR / TRIODE operated.
  • the Transistor T7b is also an appropriate choice assuming the transistor geometry, in the range LINEAR / TRIODE operated to SUBTRESHOLD. So follows for example an increase in the supply voltage VCC The gate-source / drain voltage drops across the transistor T7b to the same extent.
  • transistors T7b and T7a as well as T6b and T6a can be exploited by taking advantage of the dependency the gate-source / drain capacitance of transistors T7b and T7a and T6b and T6a the voltage dependency the current impulses at the output compensate considerably.
  • the transistor T7b or T7a compared to the transistor T6b respectively T6a about twice the size.
  • the overall circuit geometrical it is possible to make the overall circuit geometrical to vary. For example, if you use smaller ones (larger) current mirror transistors (T3b / T1b and T3a / T1a), so can the transistors T7a / T6a (respectively T7b / T6b) can be reduced accordingly. decreases the source-drain dimensions of the used Transistors, so you can see the gate dimensions of these transistors also zoom out. This has no effect on the Functionality of the circuit, provided there has been an optimization this parameter performed.
  • T6b / T7b or T6a / T7a can also have two antiserials Diodes or two antiserial bipolar transistors be used.
  • the switchable current source circuit according to the invention knows compared to switchable current source circuits that are known from the prior art, especially compared the switchable current source circuit described in EP 0 570 820, a greatly reduced dependency of the Output current pulse against changes in switching frequency and against changes in the supply voltage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electronic Switches (AREA)

Description

Die vorliegende Erfindung betrifft eine schaltbare Stromquellenschaltung, bei der Ströme unterschiedlichen Vorzeichens auf einen gemeinsamen Ausgang geschaltet werden können. Solche Schaltungen finden beispielsweise in Phasenregelschleifen Verwendung.
Aus dem Stand der Technik sind schaltbare Stromquellenschaltungen bekannt. In den Stromquellenschaltungen ist dabei eine sogenannte Stromspiegelschaltung vorgesehen. Eine Stromspiegelschaltung ist eine Stromquellenschaltung mit Transistoren, bei der der Ausgangsstrom in bestimmtem Verhältnis zum Eingangs- oder Referenzstrom steht. Über eine Steuerstufe wird ein Steuer- oder Eingangsstrom eingeprägt, und in Abhängigkeit vom eingeprägten Steuerstrom wird eine Steuerspannung bereitgestellt. Weiter hat die Stromspiegelschaltung eine Ausgangsstufe, die in Abhängigkeit von der Steuerspannung der Steuerstufe einen Ausgangsstrom bereitstellt, der nahezu lastunabhängig ist. Der Ausgangsstrom ist proportional zum Eingangs- oder Steuerstrom. Der Ausgangsstrom kann dabei größer, gleich oder kleiner als der Eingangsstrom sein.
Diese Stromquellenschaltungen können nun als schaltbare Stromquellenschaltungen ausgebildet sein. Dabei wird eine Ausgangsstufe des Stromspiegels über einen elektronischen Schalter mit einem üblicherweise festen Bezugspotential verbunden. In einer Abwandlung verwendet die Stromquellenschaltung zwei Stromspiegelschaltungen, deren Ausgangsstufen über elektronische Schalter mit Bezugspotentialen unterschiedlichen Vorzeichens verbunden werden können. Der oder die sich so ergebenden Ströme werden auf einen gemeinsamen Ausgang abgebildet.
Eine solche schaltbare Stromquellenschaltung ist aus der europäischen Patentschrift EP 0 570 820 bekannt. Ihr Aufbau und ihre Funktionsweise sollen im folgenden anhand der Zeichnungsfigur 1 näher dargestellt werden. Die in dieser europäischen Patentschrift und in der Zeichnungsfigur 1 dargestellte Stromquellenschaltung besteht aus zwei Einzelschaltungen, die einen oberen Teil beziehungsweise einen unteren Teil der Gesamtschaltung bilden, deren Hauptbestandteil jeweils eine Stromspiegelschaltung ist.
Der obere Teil der Schaltung, der sich oberhalb einer gedachten waagrechten Linie befindet, die sich in Höhe des gemeinsamen Ausgangs pdx erstreckt, gestattet es, einen positiven Strom am gemeinsamen Ausgangs pdx zu erzeugen. Der untere Teil der Schaltung, der sich unterhalb der gedachten waagrechten Linie befindet, die sich in Höhe des gemeinsamen Ausgangs pdx erstreckt, gestattet es, einen negativen Strom am gemeinsamen Ausgang pdx zu erzeugen. Der obere Teil der Schaltung umfaßt die Stromspiegelschaltung aus den Transistoren T3b und T1b, und der untere Teil der Schaltung umfaßt die Stromspiegelschaltung aus den Transistoren T3a und T1a. An den Knoten ipx und inx werden die zu spiegelnden Referenzströme für den oberen Teil beziehungsweise den unteren Teil der Schaltung zur Verfügung gestellt. Diese Referenzströme erzeugen an den Knoten x eine Steuerspannung, die dann den jeweiligen Spiegeltransistor T1b beziehungsweise T1a der oberen beziehungsweise unteren Stromspiegelschaltung ansteuert. Schaltet man den Schalttransistor T2b beziehungsweise T2a, die als elektronische Schalter fungieren, in den leitenden Zustand, was über die Steuerleitung upn beziehungsweise dnx erfolgt, so wird der über das Transistorpaar T3b/T1b beziehungsweise T3a/T1a gespiegelte Strom auf den Ausgang pdx abgebildet.
Abhängig von der Größe der Spiegeltransistoren T1b sowie T1a folgt einem Einschalten des Transistors T2b beziehungsweise T2a ein entsprechend langsames Entladen beziehungsweise Aufladen der parasitären Kapazitäten der Transistoren T1b beziehungsweise T1a über deren Gateflächen, bevor der Ausgangsstrom den gemäß der Schaltungsdimensionierung eingestellten Wert erreicht.
Um nun dieses Über- oder Unterschwingen des Ausgangsstroms unmittelbar nach dem Einschalten der jeweiligen Schalttransistoren T2b beziehungsweise T1a zu verhindern, wird eine Kapazität im oberen Teil der Schaltung zwischen die Knoten ipx, an dem der Referenzstrom eingespeist wird, und upn, an dem das Steuersignal für den Schalttransistor T2b eingespeist wird, beziehungsweise im unteren Teil der Schaltung zwischen die Knoten inx, an dem der Referenzstrom eingespeist wird, und dnx, an dem das Steuersignal für den Schalttransistor T2a eingespeist wird, geschaltet. Diese Kapazitäten werden in der in der EP 0 570 820 beschriebenen Schaltung durch die CMOS-Transistoren T6b beziehungsweise T6a verwirklicht. Die Kapazitäten werden so dimensioniert, daß beim Einschalten des Transistors T2b beziehungsweise T2a die gleiche Ladung über die Kapazität auf das Gate des Transistors T1b beziehungsweise T1a eingekoppelt wird, wie zum Entladen beziehungsweise Aufladen der Gate-Source-Kapazität des Transistors benötigt wird. Durch diese so dimensionierten und geschalteten Kapazitäten erhält man unmittelbar nach dem Einschalten der Stromquelle einen Ausgangsstrom, der ohne ein Über- oder Unterschwingen dem Gleichstromwert entspricht.
Nachteilig an dieser in der EP 0 570 820 beschriebenen und hier näher erläuterten Schaltung ist, daß der Verlauf des Ausgangsstroms eine Abhängigkeit gegenüber der Schaltfrequenz der Stromquelle und gegenüber der Versorgungsspannung zeigt.
Die Abhängigkeit des Pegels des Stromimpulses zum Einschaltzeitpunkt am Ausgang gegenüber der Schaltfrequenz wird durch die kapazitive Charakteristik des Source-Drain Bereiches der Transistoren T1a und T1b verursacht. Als Folge davon entlädt sich das Spannungspotential am Knoten mpls beziehungsweise mnls auf kapazitive Art und Weise gegenüber dem Ausgang pdx desto stärker, je länger der obere Spiegeitransistor T1b beziehungsweise der untere Spiegeltransistor T1a von der Versorgungsspannung abgekoppelt wird, wenn die jeweiligen Transistoren T2b beziehungsweise T2a abgeschaltet sind. Bei einem schnelleren Schalten erhält man so einen betragsmäßig höheren Ausgangsstrom als bei einem langsameren Schalten; dies ist direkt nach dem Einschalten am stärksten ausgeprägt.
Die Abhängigkeit des Stromimpulses am Ausgang gegenüber der Versorgungsspannung wird dadurch verursacht, daß bei einem Ansteigen der Versorgungsspannung sich die Gate-Source/Drain-Spannung der Transistoren T6b beziehungsweise T6a stark erhöht. Dies tritt insbesondere am Übergang der Transistoren vom Subthreshold in den Triodenbereich auf. Bei den Transistoren T6b und T6a sind Source und Drain direkt miteinander verbunden, also kurzgeschlossen, wodurch sich der einzige Spannungsabfall zwischen Gate und Source (verbunden mit Drain) ergibt, was als Gate-Source/Drain-Spannung bezeichnet werden soll.
Weiterhin herrscht bis zu diesem Zeitpunkt eine Unsymmetrie zwischen dem oberen und dem unteren Teil der Schaltung. Diese ist direkt nach dem Einschalten der Stromquelle(n) am größten. Diese Unsymmetrie rührt daher, daß sich eine Versorgungsspannungsänderung (Versorgungsspannung VDD) auf den oberen und unteren Teil der Schaltung unterschiedlich auswirkt, während das Massebezugspotential (VSS) gleich bleibt.
Somit führt eine Erhöhung der Versorgungsspannung um einen bestimmten Faktor zu einer Variation des erzeugten Ausgangsstromimpulses, die weit über diesem Faktor liegt. Erst nach dem vollständigen Entladen beziehungsweise Aufladen der Kapazitäten stellt sich der aufgrund der Schaltungsdimensionierung gewählte Nominalstrom am Ausgang ein.
Aufgabe der vorliegenden Erfindung ist es, eine schaltbare Stromquellenschaltung anzugeben, die frei von dieser Frequenz- und Versorgungsspannungsabhängigkeit ist.
Gelöst wird diese Aufgabe durch eine schaltbare Stromquellenschaltung mit den Merkmalen des Patentanspruches 1. Günstige Ausgestaltungen der Schaltung werden in den Unteransprüchen angegeben.
Der Aufbau und die Funktionsweise der erfindungsgemäßen Schaltung werden nachstehend anhand der in den Figuren gezeigten Ausführungsbeispiele näher erläutert.
Es zeigen:
Figur 1
eine schaltbare Stromquellenschaltung des Standes der Technik;
Figur 2
eine schaltbare Stromquellenschaltung gemäß der vorliegenden Erfindung.
Figur 1 zeigt die schon oben ausführlich beschriebene Stromquellenschaltung des Standes der Technik, wie sie insbesondere in der europäischen Patentschrift EP 0 570 820 beschrieben ist.
Figur 2 zeigt die schaltbare Stromquellenschaltung gemäß der vorliegenden Erfindung. Schaltungselemente, die den schon aus der Schaltung der Figur 1 bekannten Schaltungselementen entsprechen, sind mit den gleichen Bezugszeichen versehen.
Die erfindungsgemäße Schaltung der Figur 2 unterscheidet sich von der vorbekannten Schaltung der Figur 1 dadurch, daß die Transistoren T5b und T5a und die Transistoren T7b und T7a neu hinzugekommen sind.
Die Transistoren T5b und T5a werden verwendet, um die Abhängigkeit des Ausgangsstromimpulses von der Schaltfrequenz zu vermindern. Durch entsprechendes Wählen und Beschalten von T5b und T5a ist es möglich, das unerwünschte Spannungspotential am Knoten mpls beziehungsweise mnls zu vermeiden. Da der obere und der untere Teil der Schaltung symmetrisch aufgebaut sind, soll im folgenden nur der obere Teil der Schaltung beschrieben werden.
Wenn der Schalttransistor T2b abgeschaltet wird, so wird das Spannungspotential am Knoten mpls über den Transistor T5b entladen. Dabei ist ein Entladen über eine getrennte Stromquelle, über die Referenzströme dnx beziehungsweise inx oder über die Versorgungsspannungen VDD beziehungsweise VSS möglich. In der in Fig. 2 dargestellten Schaltung erfolgt die Entladung gegenüber den Versorgungsspannungen VDD beziehungsweise VSS. Bei einer Entladung über die Versorgungsspannungen verhindert man eine Beeinflussung der Referenzströme. Weiterhin ist dadurch eine Minimierung der Transistorfläche von T5a möglich. Im allgemeinen wird hier ein sehr kleiner Transistor (T5a/b) ausreichen, um trotzdem eine sehr schnelle Entladung des Potentials mp1s/mn1s zu gewährleisten.
Die Transistoren T7b und T7a werden verwendet, um die Abhängigkeit der Stromquellenschaltung von Variationen der Versorgungsspannung zu vermindern. Durch die Transistoren T7b und T7a wird eine zusätzlich Kapazität eingeführt. Da oberer und unterer Teil der Schaltung symmetrisch zueinander sind, soll im folgenden wiederum nur der obere Teil der Schaltung beschrieben werden. Beim Einschalten des Schalttransistor T2b entkoppelt der Transistor T6b den Knoten PC vom Einschaltsignal upn. Am Transistor T6b fällt dabei eine Spannung ab, die mit der Versorgungsspannung und somit auch deren Änderung korreliert. Dabei kann man bei entsprechender Dimensionierung der Transistorgeometrien davon ausgehen, daß diese am Transistor T6b abfallende Spannung weit über der Thresholdspannung des Transistors T6b liegt. Folglich variieren dessen Kapazitätswerte kaum. Der Transistor T6b wird also nur im Bereich LINEAR/TRIODE betrieben.
Als Folge des Spannungsabfalls über dem Transistor T6b entsteht ein entgegen der Änderung der Versorgungsspannung gerichteter Spannungsabfall über dem Transistor T7b. Dieser korreliert ebenfalls mit der Versorgungsspannung und somit auch mit deren Änderung. Der Unterschied gegenüber dem Transistor T6b liegt jedoch darin, daß der Spannungsabfall über dem Transistor T7b die Sperrschichtkapazitäten sehr stark beeinflußt, da er in einem völlig anderen Bereich liegt. Der Transistor T7b wird also, auch wieder eine entsprechende Wahl der Transistorgeometrie vorausgesetzt, im Bereich LINEAR/TRIODE bis SUBTRESHOLD betrieben. Somit folgt beispielsweise einer Erhöhung der Versorgungsspannung VCC ein Absinken der Gate-Source/Drain-Spannung über dem Transistor T7b in entsprechendem Maße.
Durch entsprechende Dimensionierung der Transistoren T7b und T7a sowie T6b und T6a läßt sich durch Ausnützen der Abhängigkeit der Gate-Source/Drain-Kapazität der Transistoren T7b beziehungsweise T7a sowie T6b beziehungsweise T6a die Spannungsabhängigkeit der Stromimpulse am Ausgang erheblich kompensieren. In der Praxis besitzt der Transistor T7b beziehungsweise T7a gegenüber dem Transistor T6b beziehungsweise T6a ungefähr die doppelte Größe.
Auch hier ist es wiederum möglich, die Gesamtschaltung geometrisch zu variieren. Verwendet man beispielsweise kleinere (größere) Stromspiegeltransistoren (T3b/T1b sowie T3a/T1a), so können auch die Transistoren T7a/T6a (beziehungsweise T7b/T6b) entsprechend verkleinert (vergrößert) werden. Verringert man die Source-Drain-Abmessungen der verwendeten Transistoren, so kann man die Gate-Abmessungen dieser Transistoren ebenfalls verkleinern. Dies hat keinen Einfluß auf die Funktionalität der Schaltung, vorausgesetzt es wurde eine Optimierung dieser Parameter durchgeführt.
Anstelle der in Fig. 2 dargestellten MOSFET-Transistorkombination T6b/T7b beziehungsweise T6a/T7a können auch zwei antiserielle Dioden oder zwei antiserielle Bipolartransistoren verwendet werden.
Insgesamt weißt die erfindungsgemäße schaltbare Stromquellenschaltung gegenüber schaltbaren Stromquellenschaltungen, die aus dem Stand der Technik bekannt sind, insbesondere gegenüber der in der EP 0 570 820 beschriebenen schaltbaren Stromquellenschaltung, eine stark verminderte Abhängigkeit des Ausgangsstromimpulses gegenüber Änderungen der Schaltfrequenz und gegenüber Änderungen der Versorgungsspannung auf.

Claims (7)

  1. Schaltbare Stromquellenschaltung mit einem elektronischen Schalter (T2b, T2a) und mit einer Stromspiegelanordnung (T3b, T4b, T1b; T3a, T4a, T1a), gebildet aus einer Steuerstufe (T3b, T4b; T3a, T4a), die abhängig von einem an einem Stromeingang (ipx, inx) eingeprägten Referenzstrom an einem Spannungsausgang (x) eine Steuerspannung bereitstellt, und aus einer Ausgangsstufe (T1b, T1a) mit einem Steuereingang, der mit dem Spannungsausgang (x) der Steuerstufe (T3b, T4b; T3a, T4a) verbunden ist, und mit einer Steuerstrecke mit zwei Anschlüssen, von denen einer den Stromausgang (pdx) der Stromquellenschaltung bildet und der andere mit einem Anschluß des elektronischen Schalters (T2b; T2a) verbunden ist, wobei der andere Anschluß des elektronischen Schalters (T2b; T2a) mit einem Versorgungsspannungsanschluß (VDD; VSS) verbunden ist, und die Stromquellenschaltung abhängig von der Ansteuerung des Steuereingangs (upn; dnx) des elektronischen Schalters (T2b; T2a) ein- und ausschaltbar ist, wobei der Steuereingang (upn; dnx) des elektronischen Schalters (T2b; T2a) über eine Kapazität (T6b; T6a) mit dem Stromeingang (ipx; inx) des Referenzstromes verbunden ist,
    dadurch gekennzeichnet, daß zwischen den sich zwischen dem elektronischen Schalter (T2b; T2a) und dem Spiegeltransistor (T1b; T1a) befindlichen Knoten (mp1s; mn1s) und dem Versorgungsspannungsanschluß (VSS; VDD) oder einer getrennte Stromquelle oder dem Anschluß des Referenzstromes (ipx; inx) ein Transistor (T5b; T5a) zum Entladen des sich am Knoten (mp1s; mn1s) vorhandenen Spannungspotentials beim Abschalten des elektronischen Schalters (T2b; T2a) geschaltet ist, und daß zusätzlich zur schon vorhandenen Kapazität (T6b; T6a) zwischen Steuereingang (upn; dnx) des elektronischen Schalters (T2b; T2a) und Stromeingang (ipx; inx) in Reihe eine weitere Kapazität (T7b; T7a) geschaltet ist.
  2. Schaltbare Stromquellenschaltung nach Anspruch 1,
    dadurch gekennzeichnet, daß die Kapazitäten (T6b; T6a, T7b; T7a) durch MOS-Transistoren gebildet werden, deren Source- und Drain-Anschlüsse in kurzschließender Weise miteinander verbunden sind.
  3. Schaltbare Stromquellenschaltung nach Anspruch 2,
    dadurch gekennzeichnet, daß die Transistoren (T7b; T7a), die die zusätzlichen Kapazitäten bilden, gegenüber den Transistoren (T6b; T6a), die die ursprünglichen Kapazitäten bilden, die doppelte Größe aufweisen.
  4. Schaltbare Stromquellenschaltung nach Anspruch 1,
    dadurch gekennzeichnet, daß die Kapazitäten (T6b; T6a, T7b; T7a) durch zwei antiserielle Dioden gebildet werden.
  5. Schaltbare Stromquellenschaltung nach Anspruch 1,
    dadurch gekennzeichnet, daß die Kapazitäten (T6b; T6a, T7b; T7a) durch zwei antiserielle Bipolartransistoren gebildet werden.
  6. Schaltbare Stromquellenschaltung nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß als Transistoren und Schalter selbstsperrende n-Kanal MOS-Transistoren verwendet werden.
  7. Schaltbare Stromquellenschaltung nach einem der Ansprüche 1-5,
    dadurch gekennzeichnet, daß als Transistoren und Schalter selbstsperrende p-Kanal MOS-Transistoren verwendet werden.
EP19980117578 1997-09-30 1998-09-16 Schaltbare Stromquellenschaltung Expired - Lifetime EP0905598B1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19743204 1997-09-30
DE19743204 1997-09-30
DE19803471A DE19803471C2 (de) 1997-09-30 1998-01-29 Schaltbare Stromquellenschaltung
DE19803471 1998-01-29

Publications (2)

Publication Number Publication Date
EP0905598A1 EP0905598A1 (de) 1999-03-31
EP0905598B1 true EP0905598B1 (de) 2002-01-09

Family

ID=26040457

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19980117578 Expired - Lifetime EP0905598B1 (de) 1997-09-30 1998-09-16 Schaltbare Stromquellenschaltung

Country Status (1)

Country Link
EP (1) EP0905598B1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19933799A1 (de) * 1999-07-19 2001-01-25 Siemens Ag Elektronische Schaltung, insbesondere für ein Mobilfunkgerät

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950976A (en) * 1989-09-29 1990-08-21 Westinghouse Electric Corp. Current variation reduction for mosfet current sources
DE4201155C1 (de) * 1992-01-17 1993-01-28 Texas Instruments Deutschland Gmbh, 8050 Freising, De
DE4216712A1 (de) * 1992-05-20 1993-11-25 Siemens Ag Schaltbare Stromquellenschaltung und Verwendung einer solchen in einer Phasedetectoranordnung
FR2738422B1 (fr) * 1995-08-31 1997-10-24 Suisse Electronique Microtech Circuit de polarisation destine a fixer le niveau moyen d'une tension alternative

Also Published As

Publication number Publication date
EP0905598A1 (de) 1999-03-31

Similar Documents

Publication Publication Date Title
DE3523400C2 (de) Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite
DE60129649T2 (de) Stromversorgung mit Pulsbreitenmodulationsteuerungssystem
DE2534181A1 (de) Schaltungsanordnung zur anpassung von spannungspegeln
DE4344307A1 (de) Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung
EP0591561A1 (de) Integrierte Schaltung zur Erzeugung eines Reset-Signals
EP0022931B1 (de) Schaltungsanordnung zur Spannungspegelumsetzung und zugehöriges Verfahren
DE19949144C1 (de) Digitale Treiberschaltung
DE3904910C2 (de)
DE2825443C2 (de) Logische Schaltung mit Feldeffekt- Transistoren
EP0905598B1 (de) Schaltbare Stromquellenschaltung
EP0762635A2 (de) Stromtreiberschaltung mit Querstromregelung
EP0496910B1 (de) Schaltungsanordnung zur Generierung eines Rücksetzsignals
EP1078460B1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE3741029C2 (de)
DE2607045C3 (de) Elektronische Schaltung mit einem Verstärker
DE19803471C2 (de) Schaltbare Stromquellenschaltung
EP0748047A1 (de) Integrierte Pufferschaltung
DE60032210T2 (de) Pegelumsetzer mit anstiegszeitsteurungsvorrichtung
EP1212833B1 (de) Treiberschaltung und verfahren zum betreiben einer treiberschaltung
DE19547778C1 (de) CMOS-Treiberschaltung
DE4011937A1 (de) Eingangspufferschaltkreis fuer integrierte halbleiterschaltkreise
DE4231178C2 (de) Speicherelement
DE19724451C1 (de) Schaltungsanordnung zum Erzeugen digitaler Signale
EP0360915B1 (de) Sensorschaltanordnung
DE19719448A1 (de) Inverterschaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17P Request for examination filed

Effective date: 19990419

AKX Designation fees paid

Free format text: DE FR GB

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 20010213

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: INFINEON TECHNOLOGIES AG

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

REF Corresponds to:

Ref document number: 59802823

Country of ref document: DE

Date of ref document: 20020228

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20020406

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Effective date: 20120404

Ref country code: FR

Ref legal event code: CA

Effective date: 20120404

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

Free format text: REGISTERED BETWEEN 20120607 AND 20120613

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

Free format text: REGISTERED BETWEEN 20121213 AND 20121219

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 59802823

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Ref country code: DE

Ref legal event code: R081

Ref document number: 59802823

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Ref country code: DE

Ref legal event code: R081

Ref document number: 59802823

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Ref country code: DE

Ref legal event code: R081

Ref document number: 59802823

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Ref country code: DE

Ref legal event code: R081

Ref document number: 59802823

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Ref country code: DE

Ref legal event code: R081

Ref document number: 59802823

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Ref country code: DE

Ref legal event code: R081

Ref document number: 59802823

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Ref country code: DE

Ref legal event code: R081

Ref document number: 59802823

Country of ref document: DE

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20140910

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20140906

Year of fee payment: 17

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20150908

Year of fee payment: 18

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 59802823

Country of ref document: DE

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

REG Reference to a national code

Ref country code: FR

Ref legal event code: CD

Owner name: INTEL DEUTSCHLAND GMBH, DE

Effective date: 20160126

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20150916

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20160531

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150916

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150930

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 59802823

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170401