JPH09181595A - 地気バウンスを制御する方法と装置 - Google Patents

地気バウンスを制御する方法と装置

Info

Publication number
JPH09181595A
JPH09181595A JP8281172A JP28117296A JPH09181595A JP H09181595 A JPH09181595 A JP H09181595A JP 8281172 A JP8281172 A JP 8281172A JP 28117296 A JP28117296 A JP 28117296A JP H09181595 A JPH09181595 A JP H09181595A
Authority
JP
Japan
Prior art keywords
integrated circuit
bus
ground
impedance
circuit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8281172A
Other languages
English (en)
Inventor
Thaddeus John Gabara
ジョン ガバラ ザデウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPH09181595A publication Critical patent/JPH09181595A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【課題】 本発明は集積回路における地気バウンスを減
少する方法を目的とする。 【解決手段】 ２つの別個の技術が、地気バウンスの問
題を解決するために同時に用いられている。第１に、イ
ンピーダンスが、集積回路上の電源用バスと外部電源の
間と、チップ上の接地用バスと外部接地部との間に配置
されている。これは、チップの電源用と接地用のリード
線における地気バウンス発振を効果的に減衰する。第２
は、静電容量が、静電容量ノードによって出力バッファ
の前置ドライブに動的に加えられることである。動的デ
ジタル・サイズ設定機能が両方の技術に用いられている
ので、両方の技術がチップ内部の特性変動に対応するこ
とになる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路、特に地気バ
ウンスを制御することによって、より広い帯域幅に対す
る設計要求を満足する集積回路に関する。
【０００２】
【従来の技術】集積回路（チップ）の技術分野では、よ
り広い帯域幅のデバイスを使用する傾向にある。その結
果、集積回路上のバス幅が広くなってきている。ＣＭＯ
Ｓチップのような集積回路技術におけるバス幅は、例え
ば、１２８ビットに近づいてきている。この処理量増加
の要求に応じるために、集積回路における多数のデータ
・パスを、更なるデータ搬送のために活用できなければ
ならない。従って、より多くの接続部を集積回路とプリ
ント基板との間に配置しなければならない（すなわち、
１２８ビットで１２８ヶ所の接続部が必要になる）。し
かし、回路接続部の増加に伴い、これらの回路接続部に
付随して、寄生作用（すなわち静電容量とインダクタン
ス）が増加することになる。
【０００３】
【発明が解決しようとする課題】チップとプリント基板
との間の接続部を移動する電子に起因する寄生作用は、
コンデンサと直列に位置するインダクタから通常はモデ
ル化される。図１は、チップをプリント基板に接続する
代表的な方法を示す。図１の場合、プラスチック・パッ
ケージ１５に組み込まれているチップ１０がプリント基
板２０に接続している。接着線３０は、プリント基板２
０に順に連なるリード線４０にチップを接続している。
データ（０と１）を表す電気信号（ビット）は、通常は
出力バッファ５０で処理され、パッド６０を経由して接
着線３０に転送される。ビットは、リード線４０を経由
してプリント基板２０に送られる。チップは、パッド１
３０を経由して外部電源７０に及びパッド１４０を経由
して外部接地部８０に接続している。チップのリード線
は、データと制御と電源と接地用のリード線として使用
するように設計されることが多い。多量チップの設計で
は、電源と接地用のリード線がリード線全体の３０〜４
０％を費やすと思われる。従って、各リード線の寄生作
用に関するバス幅が増加すると、チップも増えて、接地
部と電源のために用いるリード線の数も増加することに
なる。
【０００４】図２は、チップ１０とプリント基板２０と
の間の接続部を移動する電子に起因する寄生作用のモデ
ルを示す。図２では、寄生モデルが外部電源７０と外部
接地部８０との間に連なっている。パッドに対するデー
タ・バッファの接続は、各々、５０と６０から表されて
いる。図１の接着線３０とリード線４０とプリント基板
２０との間の接続に起因する寄生作用は、図２のコンデ
ンサ１２０と直列に位置するインダクタ１１０からモデ
ル化される。チップとプリント基板との間に接地部が幾
つかあるので、図２の回路は、並列に位置する数多くの
回路によって実際は表されると思われる。しかし、単純
にするために、単一の接続部の寄生作用が図示してあ
る。データ・バッファ５０は前置ドライバ９０と出力ド
ライバ１００から通常は構成されている。前置ドライバ
９０と出力ドライバ１００の組み合わせを介して、デー
タ・バッファ５０はデータを処理できる。外部電源（外
部ＶDD）７０と外部接地部（外部ＶSS）８０に対するチ
ップの接続に起因する寄生作用も存在する。これらの接
続は、パッド１３０と１４０を介して構成され、インダ
クタ１５０と１６０からモデル化される。
【０００５】データがチップからプリント基板に送られ
ると、図２のコンデンサ１２０が充放電を行う。充放電
は、エネルギーがチップを介して伝えられるので、イン
ダクタ１１０に電圧シフトを導く。結局、このエネルギ
ーは、充電段階ではインダクタ１５０を介して又は放電
段階ではインダクタ１６０を介して伝えられる。部品１
５０と１６０と１１０と１２０と出力ドライバ１００か
ら形成するＲＬＣタンク回路が励磁されて、不十分に減
衰された電圧発振作用が内部接地用バス１８０又は内部
電源用バス１７０に生じる。発振強度が大きくなると、
チップから受信されるデータが０か１かについて決定す
ることが難しくなる。そこで、データの完全性が低下す
る。この現象が、地気バウンスと呼ばれている。
【０００６】一部の設計者は、出力バッファを処理して
地気バウンスの問題に対処している。図３は従来技術の
出力バッファの回路構成を示す。出力バッファ５０は前
置ドライバ９０と出力ドライバ１００から成る。地気バ
ウンスの影響を弱めるために、前置ドライバ９０の大き
さは、出力ドライバ１００の大きさより１５〜２０倍も
小さくされている。しかし、これは、バッファが高いデ
ータ処理頻度で動作することを妨げることになる。図４
は、図３に示した出力ドライバ１００をモデル化したも
のである。出力ドライバ１００が、外部電源７０と外部
接地部８０の間に接続しており、能動性抵抗と直列に図
示したスイッチによってモデル化される。能動性抵抗と
直列に位置する各スイッチは、図３の出力ドライブ１０
０において１つの金属酸化物半導体電界効果トランジス
タ（ＭＯＳＦＥＴ）を表している。スイッチング動作の
終了後に、能動性抵抗体１９０の電圧降下がゼロになる
ので、能動性抵抗体１９０の電圧は、通常は外部電源７
０または外部接地部８０に結合される。設計者は、内部
電源と接地用のバスと外部電源と外部接地用のターミナ
ルとの間に任意のかなりの受動性または能動性抵抗を導
く設計構造を避けている。チップは、図４の７５に示す
平均直流電流を安定して流し込んでいる。接触抵抗を越
える任意の抵抗は電圧降下を抵抗体に導く場合があるの
で、これは回路の直流的な性能に影響を及ぼすと思われ
る。電圧降下は、チップの内部電圧（図２の１７０と１
８０）のシフトを導いて、データの完全性を損ねること
になる。従って、電源と接地用のターミナルに正規に現
れる抵抗だけが、自然に発生する抵抗（すなわち、接触
抵抗、接着線の抵抗、リード線の抵抗、電源と接地用バ
スの抵抗）になると考えられ、これは通常はミリオーム
の単位である。
【０００７】地気バウンスの問題は電源と電圧と温度
（ＰＶＴ）に関する極端な値の存在によって更に悪化す
る。能動性抵抗体１９０はＰＶＴの関数である。能動性
抵抗体１９０の値から、地気バウンスを誘導する発振が
電源用バス１７０又は接地用バス１８０に生じるかどう
かについて決まる。同じ設計が２つの異なるチップに構
成できるが、チップは普通は同じに製作されていない。
一般的に、能動性抵抗体１９０は、同じ設計の２つの異
なるチップで３倍も変動する。ある極端な場合では、チ
ップが最悪低速（ＷＣＳ）状態で動作すると思われる。
ＷＣＳ条件の時に、抵抗体１９０は大きくなり、チップ
回路が特に過剰に減衰される。過剰減衰状態で、チップ
は、長いチャンネル・デバイスとして製作され、低電圧
と高温条件の結果として、低速でデータを処理（０の状
態から１の状態にスイッチング）する。他の極端な場合
では、チップが最良高速（ＢＣＦ）状態で動作する。Ｂ
ＣＦ状態では、抵抗体１９０が小さくなり、発振条件が
電源と接地用のバスに出現することになる。チップがＢ
ＣＦ状態で動作している時に、チップは不十分に減衰さ
れる。ＢＣＦ条件のもとで、チップは、短いチャンネル
で製作され、高電圧と低温の結果として高速で情報を処
理する。設計者は、ＷＣＳからＢＣＦにいたる、製作上
の変動に関する全ての範囲のもとで機能するチップを設
計しなければならない。
【０００８】
【課題を解決するための手段】２つの技術が、集積回路
の地気バウンスを解決するために単独に又は組み合わせ
て用いられている。インピーダンスが、チップ上の電源
用バスと外部電源、及びチップ上の接地用バスと外部接
地部との間に配置されている。インピーダンスは、能動
性回路要素または受動性回路要素あるいはその両方から
構成されている。第２に、動的デジタル・サイズ設定機
能が、出力バッファの前置ドライブ・ノード上の静電容
量を調節して、地気バウンスを更に減少するために用い
られている。
【０００９】
【実施例】本発明では、外部ターミナルの実効抵抗は、
インピーダンスを調整するトランジスタ・サイズ設定技
術を用いて、チップ動作条件変更として調節される。こ
の技術は地気バウンスに起因する発振を減衰する。イン
ピーダンスを外部ターミナルに動的に加えるほかに、約
２５％の発振の更なる低下が、チップがＷＣＳからＢＣ
Ｆ条件に進むと、出力バッファの前置ドライブ・ノード
に静電容量を加えることによって達成される。この静電
容量を前置ドライブ・ノードに加えることによって、出
力ドライバの充電時間が遅くなり、パッドに生成する出
力波形の立ち上がり／立ち下がり時間を更に制御でき
る。静電容量の追加は、ＢＣＦ条件における地気バウン
スの減少に役立つ。ＷＣＳ条件では、静電容量は、これ
らの静電回路要素を前置ドライブ・ノードから分離する
ことによって非作動状態になるので、回路は加えられた
静電容量による遅延なしに動作することが可能になる。
【００１０】本発明を示す実施例がブロック図を用いて
説明してある。ブロック図は、制御信号を生成する基準
回路と、抵抗を集積回路の外部ターミナルに加える電源
／接地インピーダンス・モジュールと、データ出力を抑
制する出力バッファとを含んでいる。
【００１１】本実施例の動作態様が、図５のブロック図
に強調して図示されている。チップ３００は内部電源用
バス３４０と内部接地用バス３３０とを備えている。外
部電源３１０と外部接地部３２０も図示されている。チ
ップ３００の外部に位置する基準抵抗体５６０がパッド
５５０を経由して基準モジュール５４０に接続してい
る。基準モジュール５４０は、インピーダンス・モジュ
ール４７０と４８０の動的デジタル・サイズ設定機能と
出力バッファ５１０の静電容量ノードを制御する、制御
信号とその逆の制御信号３６５を生成する。電源用イン
ピーダンス・モジュール４７０が、パッド５７０を経由
して外部電源３１０と内部電源用バス３４０との間に接
続している。制御信号３６０／３６５を電源用インピー
ダンス・モジュール４７０に送ると、電源用インピーダ
ンス・モジュール４７０を動的にデジタル・サイズ設定
することになる。これは、インピーダンスを内部電源用
バス３４０と外部電源３１０との間に動的に生成して、
地気バウンスを小さくする。このチップは、例えば、１
９９３年９月７日に発行された“デジタル制御要素サイ
ズ設定”という名称のＧａｂａｒａなどの米国特許第
５，２４３，２２９号に開示されている、動的デジタル
・サイズ設定技術を用いて動的にサイズ設定され、ここ
で引例を用いて包合されている。言い換えれば、数多く
のＭＯＳＦＥＴが、内部電源用バス３４０と外部電源３
１０との間で制御されるインピーダンス量を加えるため
に回路に構成されている。
【００１２】電源用インピーダンス・モジュール４７０
と同様に、接地用インピーダンス・モジュール４８０
も、内部接地用バス３３０と外部接地部３２０との間
に、パッド５８０を経由して接続している。動的デジタ
ル・サイズ設定技術が接地用インピーダンス・モジュー
ル４８０に用いられている。電源用インピーダンス・モ
ジュール４７０と接地用インピーダンス・モジュール４
８０は、複数の抵抗体のような受動性インピーダンス要
素、複数のＭＯＳＦＥＴのような能動性インピーダンス
要素、または能動性インピーダンス要素と並列に位置す
る複数の受動性インピーダンス要素のいずれかを、ブロ
ック図の形態で呈することが分かる。更に、インピーダ
ンス・モジュールによってターミナルに出現するインピ
ーダンスは、いま存在すると考えられる、自然に発生す
る抵抗より大きいと思われる。一般的に、０．５Ω〜３
０Ωの範囲の抵抗が用いられる。
【００１３】図５で、出力バッファ５１０は、作動可能
信号５２０と入力データ信号５３０と共に制御信号３６
０／３６５から制御される。出力バッファ５１０は、入
力データ信号５３０を処理して任意の外部要求に対応し
ている。例えば、出力バッファ５１０は、データ信号５
３０の立ち上がりと立ち下がり時間を制御、データ信号
５３０の電圧レベルをシフト、またはインピーダンスを
電圧信号５３０に印加することができる。静電容量が、
デジタル制御要素サイズ設定技術を用いて、出力バッフ
ァの前置ドライバに加えられる。静電容量ノードは、信
号５３０の立ち上がりと立ち下がり時間を制御する機能
を備えている。チップの部分は、これらの部品をバイパ
スし、３１５と３２５に示す通常の手段を介して外部電
源／接地用リード線を接続できることも分かる。
【００１４】集積回路全体で用いている制御信号は、例
えば、図６の基準回路によって生成される。図６では、
電流ミラー６１０が、基準抵抗体５６０（チップと離れ
て位置する）を介して生成された信号を増大して、この
信号をトランジスタ・アレイ６６０とコンパレータ６５
０に送る。コンパレータ６５０は、６１０と６６０の接
合点に生じた信号と、抵抗体６３０と６４０の間のポイ
ントから読み取った信号とを比較する、なお、これはホ
ィストーン・ブリッジの構成をしている。これらの信号
に差異が生じると、コンパレータは、コンパレータ６５
０の信号差を補償するために制御信号３６０／３６５を
生成するカウンタ／デコーダ・ロジック・モジュールの
信号を生成する。トランジスタ・アレイ６６０は、ＭＯ
ＳＦＥＴ技術を用いて構成しているが、任意の他の技術
も活用できることが分かる。トランジスタ・アレイ６６
０も制御信号３６０／３６５に対応している。従って、
コンパレータ６５０を用いてチップ上の変動をモニタ
し、カウンタ／デコーダ・ロジック・モジュールを用い
てこれらの変動を吸収することによって、トランジスタ
・アレイ６６０が、チップの任意のＰＶＴ変動を補償す
るために動的にサイズ設定される。
【００１５】制御信号３６０／３６５は、信号を図７の
電源用インピーダンス・モジュール４７０に送るので、
どのＭＯＳＦＥＴがオンして回路の一時になるかについ
て制御できる。最初に結合されているＭＯＳＦＥＴ ７
０５が、常にオンして、自然に発生する抵抗より大きい
或るインピーダンスを回路に与える。更なるＭＯＳＦＥ
Ｔが、制御信号３６０／３６５に対応し、回路に加えら
れているので、全体的なインピーダンスを動的に調整で
きる。ＭＯＳＦＥＴは異なるインピーダンス値を有する
ことができることが分かる。例えば、粗調整用ＭＯＳＦ
ＥＴ ７１０は、微調整用ＭＯＳＦＥＴ ７２０の４倍
より小さいインピーダンスを呈する。図８は、内部接地
用バス３３０と外部接地用バス３２０との間に接続する
インピーダンス・モジュール４８０を示す。２番目に結
合されているＭＯＳＦＥＴ ８０５は常にオンしている
ので、接地用インピーダンス・モジュール４８０は、約
０．５Ωの任意の自然に発生する抵抗より大きい、最小
インピーダンス値を常に呈する。接地用インピーダンス
・モジュール４８０は、同じインピーダンス値を搬送す
るＭＯＳＦＥＴを全て備えているか、またはＭＯＳＦＥ
Ｔを粗調整用ＭＯＳＦＥＴ ８１０と微調整用ＭＯＳＦ
ＥＴ ８２０に分離する。与えられたチップが、同時に
回路で作動状態になる複数の電源用インピーダンス・モ
ジュール４７０と接地用インピーダンス・モジュール４
８０を備えていることに注目すべきである。
【００１６】最後のデータ処理は図９に示す出力バッフ
ァで行われる。前置ドライバ９０と出力ドライバ１００
と静電容量調整部品９００が、図５の出力バッファ５１
０に位置している。前置ドライバ９０は、制御信号３６
０／３６５と入力データ信号５３０に対応している。作
動可能信号５２０は制御信号３６０／３６５と論理的に
組み合わされているので、前置ドライバ９０全体が必要
に応じて非作動状態になる。ある実施例では、この論理
的な組み合わせが、ＮＡＮＤゲート９１０を用いて構成
されている。出力バッファ５１０全体はＭＯＳＦＥＴ技
術から構成できるが、ＪＦＥＴのような他の能動性技術
も本発明の構成に活用できると思われる。
【００１７】静電容量調整部品９００は、動的デジタル
・サイズ設定技術を用いて出力バッファ５１０に加えら
れるか又は取り除かれる。そこで、静電容量調整部品９
００は、前置ドライブ・ノードに静電容量を与えて、出
力バッファを制御し、チップを動的に制御することがで
きる。静電容量を前置ドライバ９０に加える静電容量調
整部品９００は、ある実施例では、４Ｃに示す微調整要
素と、Ｃに示す粗調整要素の両方から構成されている。
粗調整要素は、例えば、微調整要素の４倍の静電容量を
加えている。普通、これは、微調整要素の場合に約０．
０５〜０．１５ピコファラッドであり、粗調整要素は、
Ｉ／Ｏバッファのファミリーの場合に、約０．２〜約
０．６ピコファラッドの範囲にある。０．０５と０．２
未満の静電容量は、各々普通、ＷＣＳ状態の動作を導く
が、１．５と０．６を越える静電容量は、各々、ＢＣＦ
状態の動作を導く。
【００１８】デジタル的に制御される静電容量は、ＢＣ
Ｆ製のチップが存在する時に出力ドライバ１００の動作
を遅くするために前置ドライブ・ノード９０に加えられ
る。この静電容量は全てのスイッチを作動可能状態にし
て印加されるので、数値的に１１Ｃの静電容量ノード９
００を前置ドライブ・ノード９０に与える。チップがＷ
ＣＳ状態の場合に、その目的は、静電負荷を最小限にし
て（すなわち、全てのスイッチが作動不能状態になる）
そのスイッチング特性を高速にすることにあるので、０
Ｃの静電負荷を与えることになる。ＢＣＦとＷＣＳ状態
のいずれの場合でも、デジタル制御の重みは、前置ドラ
イブ・ノードに印加された静電負荷を単純に増加するこ
とになる。
【００１９】本発明の幾つかの実施例が開示され説明さ
れているが、種々の変更が本発明の精神または添付の特
許請求の範囲から逸脱せずに実施できることが認められ
る。
【図面の簡単な説明】
【図１】チップとプリント基板との間の代表的な接続を
示す。
【図２】信号が図１に示した接続部を移動する電気回路
のモデルを示しており、接続部の寄生作用を強調して示
している。
【図３】ある従来技術の出力バッファの回路構成を示
す。
【図４】図３に示した出力ドライバのモデルを示す。
【図５】本発明の全体的な構成を示す。
【図６】本発明に用いた基準モジュールのブロック図を
示す。
【図７】ＭＯＳＦＥＴを用いて実現した、図６の電源用
インピーダンス・モジュール４７０を示す。
【図８】ＭＯＳＦＥＴを用いて実現した、図６の接地用
インピーダンス・モジュール４８０を示す。
【図９】図６の出力バッファ５１０に用いた動的サイズ
設定回路を示す。
【符号の説明】
３００ チップ ３１０ 外部電源 ３２０ 外部接地部 ３３０ 内部接地用バス ３４０ 内部電源用バス ４７０ 電源用インピーダンス・モジュール ４８０ 接地用インピーダンス・モジュール ５１０ 出力バッファ ５２０ 作動可能信号 ５３０ データ信号 ５４０ 基準モジュール ５５０ パッド ５６０ 基準抵抗体

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 制御信号を生成する信号生成器と内部バ
    スとを具備する集積回路であって、 前記の制御信号に対応して、約０．５Ωだけ自然に発生
    するインピーダンスを越えるインピーダンスを呈するイ
    ンピーダンス・モジュールにおいて、前記の内部バスと
    外部ターミナルとの間に接続されている、前記のインピ
    ーダンス・モジュールを搭載する、前記の集積回路。
  2. 【請求項２】 前記の集積回路が前記の制御信号に対応
    する静電容量調整部品を具備する出力バッファを更に搭
    載している、特許請求の範囲第１項に記載の集積回路。
  3. 【請求項３】 前記の内部バスが電源用バスであり、前
    記の外部ターミナルが電源用ターミナルである、特許請
    求の範囲第１項に記載の集積回路。
  4. 【請求項４】 前記の内部バスが接地用バスであり、前
    記の外部ターミナルが接地用ターミナルである、特許請
    求の範囲第１項に記載の集積回路。
  5. 【請求項５】 前記のインピーダンス・モジュールが能
    動性要素を搭載している、特許請求の範囲第１項に記載
    の集積回路。
  6. 【請求項６】 前記の能動性要素がＭＯＳＦＥＴであ
    る、特許請求の範囲第５項に記載の集積回路。
  7. 【請求項７】 前記のインピーダンス・モジュールが能
    動性要素と並列に受動性要素を搭載している、特許請求
    の範囲第１項に記載の集積回路。
  8. 【請求項８】 前記の受動性要素が抵抗体である、特許
    請求の範囲第７項に記載の集積回路。
  9. 【請求項９】 前記の静電容量調整部品が前置ドライバ
    と出力ドライバとの間に挿入されている、特許請求の範
    囲第２項に記載の集積回路。
  10. 【請求項１０】 前記の静電容量調整部品が前記の外部
    ターミナルに接続している、特許請求の範囲第９項に記
    載の集積回路。
  11. 【請求項１１】 前記の静電容量調整部品が能動性要素
    から成る、特許請求の範囲第２項に記載の集積回路。
  12. 【請求項１２】 前記の能動性要素がＭＯＳＦＥＴであ
    る、特許請求の範囲第１１項に記載の集積回路。
  13. 【請求項１３】 前記の静電容量調整部品が受動性要素
    から成る、特許請求の範囲第２項に記載の集積回路。
  14. 【請求項１４】 前記の静電容量調整部品が微調整用Ｍ
    ＯＳＦＥＴを搭載している、特許請求の範囲第２項に記
    載の集積回路。
  15. 【請求項１５】 前記の静電容量調整部品が粗調整用Ｍ
    ＯＳＦＥＴを搭載している、特許請求の範囲第２項に記
    載の集積回路。
  16. 【請求項１６】 前記の静電容量調整部品が粗調整用Ｍ
    ＯＳＦＥＴと微調整用ＭＯＳＦＥＴを共に搭載してい
    る、特許請求の範囲第２項に記載の集積回路。
  17. 【請求項１７】 前記の出力バッファが作動可能信号に
    対応している、特許請求の範囲第２項に記載の集積回
    路。
  18. 【請求項１８】 前記の出力バッファがデータ入力に対
    応している、特許請求の範囲第２項に記載の集積回路。
  19. 【請求項１９】 集積回路であって、 そこに静電容量調整部品を具備する出力バッファ・モジ
    ュールを搭載している、前記の集積回路。
  20. 【請求項２０】 前記の静電容量調整部品が前置ドライ
    バと出力ドライバとの間に挿入されている、特許請求の
    範囲第１９項に記載の出力バッファ。
  21. 【請求項２１】 内部バスを具備する集積回路であっ
    て、 自然に発生する抵抗を越える抵抗値を有する抵抗体にお
    いて、前記の内部バスと外部ターミナルとの間に接続す
    る前記の抵抗体を搭載する、前記の集積回路。
  22. 【請求項２２】 前記の内部バスが電源用バスであり、
    前記の外部ターミナルが電源用ターミナルである、特許
    請求の範囲第２１項に記載の集積回路。
  23. 【請求項２３】 前記の内部バスが接地用バスであり、
    前記の外部ターミナルが接地用ターミナルである、特許
    請求の範囲第２１項に記載の集積回路。
  24. 【請求項２４】 集積回路における地気バウンスを減少
    する方法であって、前記の集積回路が、制御信号を生成
    する信号生成器と、内部バスと、出力バッファとを備え
    ており、前記の出力バッファが前置ドライバを備えてお
    り、 少なくとも０．５Ωのインピーダンスを前記の内部バス
    と外部ターミナルとの間に呈するので地気バウンスを減
    少できて、且つ静電容量を前記の前置ドライバに印加す
    るので地気バウンスを更に減少できる、前記の方法。
  25. 【請求項２５】 インピーダンスを前記の内部バスと前
    記の外部ターミナルとの間に呈する前記のステップが動
    的デジタル・サイズ設定機能によって行われる、特許請
    求の範囲第２４項に記載の地気バウンスを減少する方
    法。
  26. 【請求項２６】 前記の出力バッファで静電容量を印加
    する前記のステップが動的デジタル・サイズ設定機能に
    よって行われる、特許請求の範囲第２４項に記載の地気
    バウンスを制御する方法。
  27. 【請求項２７】 集積回路における地気バウンスを減少
    する方法であって、前記の回路が内部電源用バスと内部
    接地用バスとを搭載しており、 少なくとも０．５Ωのインピーダンスを前記の内部電源
    用バスと外部電源用ターミナルとの間に呈するので、地
    気バウンスを減少し、 少なくとも０．５Ωのインピーダンスを前記の内部接地
    用バスと外部接地部との間に呈するので、地気バウンス
    を更に減少するステップを搭載している、前記の方法。
  28. 【請求項２８】 インピーダンスを前記の内部電源用バ
    スと前記の外部電源との間に呈する前記のステップが少
    なくとも１つの受動性要素を用いて行われる、特許請求
    の範囲第２７項に記載の地気バウンスを減少する方法。
  29. 【請求項２９】 インピーダンスを前記の内部接地用バ
    スと前記の外部接地部との間に呈する前記のステップが
    少なくとも１つの受動性要素を用いて行われる、特許請
    求の範囲第２７項に記載の地気バウンスを減少する方
    法。
  30. 【請求項３０】 前記の少なくとも１つの受動性要素が
    抵抗体である、特許請求の範囲第２８項に記載の地気バ
    ウンスを減少する方法。
  31. 【請求項３１】 前記の少なくとも１つの受動性要素が
    抵抗体である、特許請求の範囲第２９項に記載の地気バ
    ウンスを制御する方法。
JP8281172A 1995-10-24 1996-10-24 地気バウンスを制御する方法と装置 Pending JPH09181595A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/547,633 US5739714A (en) 1995-10-24 1995-10-24 Apparatus for controlling ground bounce
US08/547633 1995-10-24

Publications (1)

Publication Number Publication Date
JPH09181595A true JPH09181595A (ja) 1997-07-11

Family

ID=24185469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8281172A Pending JPH09181595A (ja) 1995-10-24 1996-10-24 地気バウンスを制御する方法と装置

Country Status (6)

Country Link
US (1) US5739714A (ja)
EP (1) EP0771073A2 (ja)
JP (1) JPH09181595A (ja)
KR (1) KR970024539A (ja)
SG (1) SG52826A1 (ja)
TW (1) TW334626B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19746641B4 (de) * 1997-09-19 2006-02-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verdrahtungsverfahren für Halbleiter-Bauelemente zur Verhinderung von Produktpiraterie und Produktmanipulation und Verwendung des Halbleiter-Bauelements in einer Chipkarte
US7119839B1 (en) * 1998-07-22 2006-10-10 Micron Technology, Inc. High resolution CMOS circuit using a matched impedance output transmission line
US6664805B2 (en) * 2002-01-30 2003-12-16 Agilent Technologies, Inc. Switched capacitor piecewise linear slew rate control methods for output devices
WO2004077315A1 (en) 2003-02-25 2004-09-10 Koninklijke Philips Electronics N.V. Method and circuit arrangement for determining power supply noise
US7131089B2 (en) * 2003-06-20 2006-10-31 Texas Instruments Incorporated Computer program for programming an integrated circuit speed capability indicator
US6894529B1 (en) 2003-07-09 2005-05-17 Integrated Device Technology, Inc. Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control
US6967501B1 (en) 2003-12-18 2005-11-22 Integrated Device Technology, Inc. Impedance-matched output driver circuits having enhanced predriver control
CN110249531B (zh) * 2018-10-25 2023-08-11 深圳市汇顶科技股份有限公司 用于域间缓冲级的接地中间器件

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031583B1 (en) * 1979-12-26 1988-08-17 Kabushiki Kaisha Toshiba A driver circuit for charge coupled device
US4862018A (en) * 1987-11-30 1989-08-29 Texas Instruments Incorporated Noise reduction for output drivers
US4782252A (en) * 1987-12-08 1988-11-01 Advanced Micro Devices, Inc. Output current control circuit for reducing ground bounce noise
US5068553A (en) * 1988-10-31 1991-11-26 Texas Instruments Incorporated Delay stage with reduced Vdd dependence
DE3904901A1 (de) * 1989-02-17 1990-08-23 Texas Instruments Deutschland Integrierte gegentakt-ausgangsstufe
US5111075A (en) * 1989-02-28 1992-05-05 Vlsi Technology, Inc. Reduced switching noise output buffer using diode for quick turn-off
JP2671538B2 (ja) * 1990-01-17 1997-10-29 松下電器産業株式会社 入力バッファ回路
US5017807A (en) * 1990-07-05 1991-05-21 At&T Bell Laboratories Output buffer having capacitive drive shunt for reduced noise
US5059822A (en) * 1990-11-23 1991-10-22 Ncr Corporation Method and apparatus for controlling noise on power supply buses
US5124579A (en) * 1990-12-31 1992-06-23 Kianoosh Naghshineh Cmos output buffer circuit with improved ground bounce
US5243229A (en) * 1991-06-28 1993-09-07 At&T Bell Laboratories Digitally controlled element sizing
US5218239A (en) * 1991-10-03 1993-06-08 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
US5283631A (en) * 1991-11-01 1994-02-01 Hewlett-Packard Co. Programmable capacitance delay element having inverters controlled by adjustable voltage to offset temperature and voltage supply variations
US5204554A (en) * 1991-12-06 1993-04-20 National Semiconductor Corporation Partial isolation of power rails for output buffer circuits
US5337254A (en) * 1991-12-16 1994-08-09 Hewlett-Packard Company Programmable integrated circuit output pad
US5332938A (en) * 1992-04-06 1994-07-26 Regents Of The University Of California High voltage MOSFET switching circuit
US5214320A (en) * 1992-06-12 1993-05-25 Smos Systems, Inc. System and method for reducing ground bounce in integrated circuit output buffers
US5334885A (en) * 1993-01-13 1994-08-02 At&T Bell Laboratories Automatic control of buffer speed
US5345123A (en) * 1993-07-07 1994-09-06 Motorola, Inc. Attenuator circuit operating with single point control
US5428303A (en) * 1994-05-20 1995-06-27 National Semiconductor Corporation Bias generator for low ground bounce output driver
US5497105A (en) * 1994-06-30 1996-03-05 Vlsi Technology, Inc. Programmable output pad with circuitry for reducing ground bounce noise and power supply noise and method therefor
US5517130A (en) * 1994-12-20 1996-05-14 Sun Microsystems, Inc. Method and structure for reducing noise in output buffer circuits
US5534819A (en) * 1995-04-13 1996-07-09 Motorola, Inc. Circuit and method for reducing voltage error when charging and discharging a variable capacitor through a switch

Also Published As

Publication number Publication date
SG52826A1 (en) 1998-09-28
US5739714A (en) 1998-04-14
KR970024539A (ko) 1997-05-30
EP0771073A2 (en) 1997-05-02
TW334626B (en) 1998-06-21

Similar Documents

Publication Publication Date Title
JP3352725B2 (ja) 電荷蓄積制御機能付き出力バッファ回路
US5604453A (en) Circuit for reducing ground bounce
US5063308A (en) Output driver with static and transient parts
US4961010A (en) Output buffer for reducing switching induced noise
US6759868B2 (en) Circuit and method for compensation if high-frequency signal loss on a transmission line
JP3431151B2 (ja) 集積回路出力バッファのグランド・バウンスを減らすためのシステム並びに方法
JP2977223B2 (ja) 対雑音回路
US4609834A (en) Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise
US20020149392A1 (en) Level adjustment circuit and data output circuit thereof
JPH02246419A (ja) 接地跳ね返り制御を有する出力バッファ
US7795902B1 (en) Integrated circuit device with slew rate controlled output buffer
US20060176087A1 (en) Low noise output buffer capable of operating at high speeds
US5121000A (en) Edge-rate feedback CMOS output buffer circuits
US7012451B2 (en) Slew rate at buffers by isolating predriver from driver
JPH0529169B2 (ja)
US5844262A (en) Semiconductor device for reducing effects of noise on an internal circuit
JPH09181595A (ja) 地気バウンスを制御する方法と装置
EP0534719B1 (en) Integrated circuit having reduced electromagnetic emissions
US6208195B1 (en) Fast transmission gate switch
JPH1117516A (ja) 制御されたスルーレートを有する高速及び低速出力バッファー
US5734277A (en) Output circuit and method for suppressing switching noise therein
JPS6326116A (ja) 集積回路性能に関するパワ−レ−ル擾乱及びその影響の減少
US5517130A (en) Method and structure for reducing noise in output buffer circuits
US6329834B1 (en) Reduction of switching noise in integrated circuits
KR100265834B1 (ko) 반도체 장치의 입/출력 버퍼