WO2011128956A1

WO2011128956A1 - インターフェイス装置

Info

Publication number: WO2011128956A1
Application number: PCT/JP2010/007168
Authority: WO
Inventors: 次朗池村; 慎也宮嵜; 亮五今西
Original assignee: パナソニック株式会社
Priority date: 2010-04-16
Filing date: 2010-12-09
Publication date: 2011-10-20
Also published as: JP2011228826A

Abstract

　受信回路が、信号伝送経路の受信経路から送られてくる第１の信号を受信する。インピーダンス値調整可能な受信用可変インピーダンス素子が、受信経路を終端する。レベル弁別回路が、受信回路の入力端における第１の信号の信号レベルを、互いに電圧値の異なる４つ以上の閾値電圧によって規定される複数の弁別レベル毎に弁別する。レベル別期間長算出回路が、レベル弁別回路の弁別結果における弁別レベル毎の第１の信号の検出期間長を算出する。インピーダンス値調整回路が、検出期間長を弁別レベル毎に比較した結果に基づいて受信用可変インピーダンス素子のインピーダンス値を調整する。

Description

インターフェイス装置

　本発明は、高速デジタルデータ通信系において信号伝送経路を介して送受信するインターフェイス装置にかかわり、詳しくは、信号伝送経路の送信経路または受信経路をそれぞれ終端する送信用または受信用可変インピーダンス素子のインピーダンス値調整を通じて、種々様々な送信信号波形または受信信号波形の変容に対し常に適正に送信信号波形または受信信号波形を整形し、終端反射に起因する波形歪を矯正するための技術に関する。

　Ｓｅｒｉａｌ－ＡＴＡ、ＵＳＢなどの高速インターフェイスでは、データの転送レートの高速化に伴って通信信号の周波数の高速化が進んでいる。例えばＳｅｒｉａｌ－ＡＴＡにおいては、Ｇｅｎ１ｉで通信速度１．５Ｇｂｐｓ（通信信号最大周波数：７５０ＭＨｚ）、Ｇｅｎ２ｉで通信速度３Ｇｂｐｓ（同：１．５ＧＨｚ）の信号伝送を行う。これらの高速インターフェイスにおいては信号の終端反射を抑えることが重要であり、そのために信号伝送経路のインピーダンス整合が必要となる。このためこれらの高速インターフェイスでは、規格によって終端インピーダンスの値が規定されている。例えばＳｅｒｉａｌ－ＡＴＡにおいては、終端抵抗を５０Ω（差動信号の場合は１００Ω）にしてインピーダンス整合をとる。

　近時は、信号伝送速度の高速化に従い、信号伝送経路に存在する抵抗／容量／インダクタに伴う終端反射の影響が無視できないものとなってきている。信号伝送速度が低い場合では一般的な手法であるＤＣ的な終端抵抗の調整で問題ないが、信号伝送経路においては抵抗／容量／インダクタの成分が存在することから伝送速度が上がると終端インピーダンスとの差異が発生し、波形に終端反射の影響が現れるようになる。

　特許文献１には、伝送線路を介して信号を受信する信号受信部に対する伝送線路の終端装置が開示されている。その装置は、オーバーシュート検出手段、アンダーシュート検出手段、および終端インピーダンス可変設定手段を備えている。オーバーシュート検出手段は、受信信号において予め定められた第１の基準電位以上の電位が発生すると検出信号を出力する。アンダーシュート検出手段は、受信信号において予め定められた第２の基準電位以下の電位が発生すると検出信号を出力する。終端インピーダンス可変設定手段には、オーバーシュート検出手段の検出信号とアンダーシュート検出手段の検出信号とが入力される。終端インピーダンス可変設定手段は、両検出信号に基づいて伝送線路の信号受信部における入力インピーダンスを可変調整することで、第１の基準電位と第２の基準電位との間に受信信号が収まるように制御する。

　また、特許文献２には、電子回路基板の電気信号の波形の乱れを検出する波形乱れ検出装置が開示されている。この装置は、データ入力装置、波形乱れ検出手段、データ記憶装置、演算処理装置、および出力装置を備えている。データ入力装置が電気信号の波形データを読み込み、波形乱れ検出手段が波形データの波形の乱れを検出する。データ記憶装置は波形乱れ検出手段で使用する各種判定値を記憶している。演算処理装置は波形乱れ検出手段における各種命令により波形乱れ検出の演算処理を行い、出力装置はその演算処理結果である波形乱れ検出結果を出力する。

特開２００３－２１８６７１号公報特開２００２－２１４２６４号公報

　終端インピーダンスの不整合によって生じる波形の乱れには、オーバーシュートやアンダーシュートを伴うものだけではなく、それらを伴わないものもある。しかしながら、特許文献１では、オーバーシュートやアンダーシュートを伴う波形の乱れの検出に基づいて終端インピーダンスの補正を行うことしかできず、それ以外の波形の乱れを伴う終端インピーダンスの不整合を補正することができない。

　また、特許文献２による波形乱れ検出装置では、波形の乱れの検出のみとなっており、終端反射の影響を受けにくい波形となるように終端抵抗を調整するシーケンスがない。

　本発明は、このような事情に鑑みて創作したものであり、インピーダンスの不整合による終端反射の影響を軽減し、良好な信号伝達特性を確保することを目的としている。

　インターフェイス装置についての本発明は、次のような手段を講じることにより上記の課題を解決するものである。

　（１）本発明によるインターフェイス装置は、
　信号伝送経路の受信経路から送られてくる第１の信号を受信する受信回路と、
　前記受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子と、
　前記受信回路の入力端における前記第１の信号の信号レベルを、互いに電圧値の異なる４つ以上の閾値電圧によって規定される複数の弁別レベル毎に弁別するレベル弁別回路と、
　前記レベル弁別回路の弁別結果における前記弁別レベル毎の前記第１の信号の検出期間長を算出するレベル別期間長算出回路と、
　前記レベル別期間長算出回路が算出した前記検出期間長を前記弁別レベル毎に比較し、その比較結果に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整するインピーダンス値調整回路と、
　を備えたものである。

　（２）また、本発明の（１）の構成には、
　前記レベル弁別回路は、前記受信回路の入力端における前記第１の信号の信号レベルに換えて、前記第１の信号を受信した前記受信回路から出力される第２の信号の信号レベルを弁別する、という態様がある。

　（３）また、本発明によるインターフェイス装置は、
　信号伝送経路の受信経路から送られてくる第１の信号を受信する受信能力可変な受信回路と、
　前記第１の信号を受信した前記受信回路から出力される第２の信号を、互いに電圧値の異なる４つ以上の閾値電圧によって規定される複数の弁別レベル毎に弁別するレベル弁別回路と、
　前記レベル弁別回路の弁別結果における前記弁別レベル毎の前記第２の信号の検出時間長を算出するレベル別期間長算出回路と、
　前記レベル別期間長算出回路が算出した前記検出時間長を前記弁別レベル毎に比較し、その比較結果に基づいて前記受信回路の受信能力を調整する受信能力調整回路と、
　を備えたものである。

　（４）上記（１），（２）の構成において、
　前記信号伝送経路の送信経路に第３の信号を送信する送信回路と、
　前記送信経路を終端するインピーダンス値調整可能な送信用可変インピーダンス素子と、
　をさらに備え、
　前記インピーダンス値調整回路は、前記受信用可変インピーダンス素子のインピーダンス値を調整した後に、その調整結果を反映させながら前記送信用可変インピーダンス素子のインピーダンス値を調整するように構成されている。

　本発明によれば、受信信号を４つ以上の閾値電圧と比較してレベル弁別し、オーバーシュート検出期間長、アンダーシュート検出期間長、高電位側検出期間長、低電位側検出期間長の少なくとも４つの期間長の情報を取得し、それら各期間長の総合判断に基づいて受信用可変インピーダンス素子のインピーダンス値を調整するように構成したので、種々様々な受信信号（第１の信号）の波形変容に対し常に適正に受信信号波形を整形し、終端反射に起因する波形歪を矯正することができ、良好な信号伝送特性を確保することができる。

図１は本発明の実施例１におけるインターフェイス装置の構成を概略的に示す回路図である。図２は本発明の実施例２におけるインターフェイス装置の構成を概略的に示す回路図である。図３は本発明の実施例３におけるインターフェイス装置の構成を概略的に示す回路図である。図４は本発明の実施例４におけるインターフェイス装置の構成を概略的に示す回路図である。図５は本発明の実施例５におけるインターフェイス装置の構成を概略的に示す回路図である。図６は本発明の実施例６におけるインターフェイス装置の構成を概略的に示す回路図である。図７は本発明の実施例７におけるインターフェイス装置の構成を概略的に示す回路図である。図８は本発明の実施例８におけるインターフェイス装置の構成を概略的に示す回路図である。図９は本発明の実施例９におけるインターフェイス装置の構成を概略的に示す回路図である。図１０は正常な波形と閾値の関係を示す図である。図１１はオーバーシュートとアンダーシュートを示す図である。図１２は調整後の波形図である。

　上記した本発明のインターフェイス装置について、以下、実施の形態のレベルで説明する。理解を容易にするため、後述する実施例で用いる図面を参照しながら説明することとする（ただし、本発明は同図によって制限を受けるものではない）。《１》，《２》，《３》…等の括弧付き数字は〔特許請求の範囲〕の請求項番号と呼応する。

　《１》本項を、後述する実施例で用いる図１を参照しながら説明する。本発明は、信号伝送経路を介して信号を受信するインターフェイス装置に関する。このインターフェイス装置１０は、受信回路１、受信用可変インピーダンス素子２、レベル弁別回路３、レベル別期間長算出回路４およびインピーダンス値調整回路５を備えている。受信回路１は、外部から信号伝送経路２０を介して送信されてくる第１の信号を受信するものである。受信用可変インピーダンス素子２は、信号伝送経路２０につながる受信経路を終端するもので、そのインピーダンス値が可変（変更可能）とされている。レベル弁別回路３は、４レベル以上の閾値電圧を有し、これらの閾値電圧と受信回路１の入力端における第１の信号の電圧値との比較結果に基づいて、第１の信号のレベル弁別を行うものとして構成されている。つまり、レベル弁別回路３は、第１の信号を、互いに電圧値の異なる４つ以上の閾値電圧によって規定される複数の弁別レベル毎に弁別する。レベル別期間長算出回路４は、レベル弁別回路３の検出結果から各弁別レベル毎の期間長を算出するものとして構成されている。インピーダンス値調整回路５は、レベル別期間長算出回路４による弁別レベル毎の期間長の大小比較に基づいて受信用可変インピーダンス素子２のインピーダンス値を調整するように構成されている。

　以上を要するに、本発明のインターフェイス装置は、信号伝送経路２０の受信経路から送られてくる第１の信号を受信する受信回路１と、受信経路１を終端するインピーダンス値可変の受信用可変インピーダンス素子２と、受信回路１の入力端における第１の信号の信号レベルを互いに電圧値の異なる４つ以上の閾値電圧によって規定される複数の弁別レベル毎にレベル弁別するレベル弁別回路３と、レベル弁別回路３の検出結果における前記弁別レベル毎の前記第１の信号の検出期間長を算出するレベル別期間長算出回路４と、レベル別期間長算出回路４が算出した検出期間長を弁別レベル毎に比較し、その比較結果に基づいて受信用可変インピーダンス素子２のインピーダンス値を調整するインピーダンス値調整回路５とを備えたものである。

　上記の構成においては、レベル弁別回路３が第１の信号を４つ以上の閾値電圧と比較してレベル弁別し、レベル別期間長算出回路４が各弁別レベル毎の第１の信号の出力期間長を算出するので、オーバーシュート検出期間長、アンダーシュート検出期間長、高電位側検出期間長、低電位側検出期間長の少なくとも４つの期間長の情報が得られる。インピーダンス値調整回路５は、それら各期間長の総合判断に基づいて受信用可変インピーダンス素子２のインピーダンス値を調整する。受信した第１の信号の波形に終端反射に起因する歪が生じると、その影響はオーバーシュート検出期間長、アンダーシュート検出期間長、高電位側検出期間長、低電位側検出期間長に及ぶ。逆にいえば、オーバーシュート検出期間長、アンダーシュート検出期間長、高電位側検出期間長、及び低電位側検出期間長を調べて、相互の関係が一定の条件に従うように、受信用可変インピーダンス素子２のインピーダンス値を調整するようにフィードバック制御すれば、受信した第１の信号の波形に生じる種々様々な変容に対して、常に適正に整形を行い、終端反射に起因する波形歪を矯正することが可能になる。

　《２》本項を、図１０、図１１を参照しながら説明する。図１０はデューティ比５０％の波形のきれいな理想的な第１の信号の信号波形（理想波形）を示し、図１１はオーバーシュート、アンダーシュートを生じた第１の信号の信号波形を示す。上記《１》の構成において、レベル弁別回路３における４つの閾値電圧については、高い方から順に、第１の閾値電圧Ｖth1 、第２の閾値電圧Ｖth2 、第３の閾値電圧Ｖth3 、第４の閾値電圧Ｖth4 とする。第１の信号の理想波形が、想定される高電位と低電位との間を交互に繰り返す形状であるとする。第１の閾値電圧Ｖth1 は、高電位上方閾値電圧とも呼ばれ、第１の信号で想定される高電位の上側に設定され、オーバーシュート検出期間長Ｔ_OVを定める基準となる。第２の閾値電圧Ｖth2 は、高電位下方閾値電圧とも呼ばれ、第１の信号で想定される高電位の下側に設定され、高電位側検出期間長Ｔ_Hを定める基準となる。第３の閾値電圧Ｖth3 は、低電位上方閾値電圧と呼ばれ、第１の信号で想定される低電位の上側に設定され、低電位側検出期間長Ｔ_Lを定める基準となる。第４の閾値電圧Ｖth4 は、低電位下方閾値電圧とも呼ばれ、第１の信号で想定される低電位の下側に設定され、アンダーシュート検出期間長Ｔ_UNを定める基準となる。

　《３》本項を、図１１を参照しながら説明する。図１１はオーバーシュート、アンダーシュートを生じた信号波形を示す。上記《２》の構成において、インピーダンス値調整回路５による受信用可変インピーダンス素子２に対するインピーダンス値の調整は次のように行われるものとする。レベル弁別回路３の判定において、第１の信号のレベルが第１の閾値電圧Ｖth1 を超える期間長をオーバーシュート検出期間長Ｔ_OVとする。同様に、第１の信号レベルが第２の閾値電圧Ｖth2 より高い期間長を高電位側検出期間長Ｔ_Hとする。同様に、第１の信号レベルが第３の閾値電圧Ｖth3 より低い期間長を低電位側検出期間長Ｔ_Lとする。同様に、第１の信号レベルが第４の閾値電圧Ｖth4 を下回る期間長をアンダーシュート検出期間長Ｔ_UNとする。これらの各期間長の期間長は、レベル別期間長算出回路４によって算出される。レベル別期間長算出回路４は、算出した各期間長の期間長を示す情報をインピーダンス値調整回路５に渡す。インピーダンス値調整回路５は、高電位側検出期間長Ｔ_Hの期間長と、低電位側検出期間長Ｔ_Lの期間長との比が１に可及的に近くなり、かつオーバーシュート検出期間長Ｔ_OVが可及的に短くなり、かつアンダーシュート検出期間長Ｔ_UNが可及的に短くなるように受信用可変インピーダンス素子２のインピーダンス値を調整する。

　《４》本項を、後述する実施例で用いる図２を参照しながら説明する。上記《１》の構成においては、レベル弁別回路３は受信回路１の入力側における第１の信号のレベルを４つ以上の閾値電圧との比較で弁別するものであったが、本項の場合には、レベル弁別回路３は、第１の信号を受信した受信回路１から出力される第２の信号の信号レベルを４つ以上の閾値電圧との比較で弁別するものとなっている。この場合、弁別対象は受信回路１の受信結果となり、この点が本項の特徴である。

　すなわち、本項のインターフェイス装置は、信号伝送経路２０の受信経路から送られてくる第１の信号を受信する受信回路１と、受信経路１を終端するインピーダンス値可変の受信用可変インピーダンス素子２と、第１の信号を受信した受信回路１から出力される第２の信号の信号レベルを、互いに電圧値の異なる４つ以上の閾値電圧によって規定される複数の弁別レベル毎に弁別するレベル弁別回路３と、レベル弁別回路３の検出結果における弁別レベル毎の第２の信号の検出期間長を算出するレベル別期間長算出回路４と、レベル別期間長算出回路４レベル別期間長算出回路が算出した検出期間長を弁別レベル毎に比較し、その比較結果に基づいて受信用可変インピーダンス素子２のインピーダンス値を調整するインピーダンス値調整回路５とを備えたものである。ここでのキーワードは「第１の信号を受信した前記受信回路から出力される第２の信号、すなわち、受信回路１の受信結果を示す第２の信号」である。

　このように構成すれば、レベル弁別回路３は受信回路１の受信結果である第２の信号を弁別対象としているので、正しく受信ができたかの確認が可能となり、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。

　《５》本項を後述する実施例で用いる図３を参照しながら説明する。上記《１》の構成において以下の変更を加えている。すなわち、レベル弁別回路３に代えて、第１の信号の基本波および高調波の実効値を検出する実効値型のレベル弁別回路３ａを用いるとともに、レベル別期間長算出回路４に代えて、実効値型のレベル弁別回路３ａの検出結果（基本波および高調波の実効値の検出結果）と第１の信号の理想波形の基本波および高調波の実効値とを比較する実効値型のレベル別期間長算出回路４ａとを用いている。本項では、前述の「４つ以上の閾値電圧」は用いない。さらにインピーダンス値調整回路５に代えて、実効値型のレベル別期間長算出回路４ａによる基本波および高調波の実効値と理想波形の基本波および高調波の実効値との比較に基づいて第１の信号の基本波と高調波の実効値とがそれぞれ理想波形の基本波および高調波の実効値に近づくように受信用可変インピーダンス素子２のインピーダンス値を調整する実効値型のインピーダンス値調整回路５ａを用いる。これにより、受信経路の終端反射の影響を抑えることが可能となる。

　《６》本項においては、後述する実施例で用いる図４を参照しながら説明する。上記《５》の構成においては、実効値型のレベル弁別回路３ａは受信回路１の入力される第１の信号の基本波および高調波の実効値を検出するものであったが、本項の場合には、実効値型のレベル弁別回路３ａは第１の信号を受信した受信回路１が出力する第２の信号の基本波および高調波の実効値を検出するものとなっている。つまり弁別対象は受信回路１の受信結果となっている。

　すなわち、本項のインターフェイス装置は、信号伝送経路２０の受信経路から送られてくる第１の信号を受信する受信回路１と、受信経路１を終端するインピーダンス値可変の受信用可変インピーダンス素子２と、第１の信号を受信した受信回路１が出力する第２の信号の基本波および高調波の実効値を検出する実効値型のレベル弁別回路３ａと、実効値型のレベル弁別回路３ａの検出結果（第２の信号の基本波および高調波の実効値）と第１の信号の理想波形の基本波および高調波の実効値とを比較する実効値型のレベル別期間長算出回路４ａと、実効値型のレベル別期間長算出回路４ａの比較結果に基づいて第２の信号の波形の基本波および高調波の実効値がそれぞれ第１の信号の理想波形の基本波および高調波の実効値に近づくように受信用可変インピーダンス素子２のインピーダンス値を調整する実効値型のインピーダンス値調整回路５ａとを備えたものである。

　このように構成すれば、実効値型のレベル弁別回路３ａは受信回路１の受信結果である第２の信号を弁別対象としているので、終端反射の影響を受けた波形であっても、受信精度の向上が可能となる。

　《７》本項を、後述する実施例で用いる図５を参照しながら説明する。上記《４》の構成においては、受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子２を用いているが、本項では、この受信用可変インピーダンス素子２は用いないこととし、その代わりに、受信回路１に代えて受信能力可変の受信回路１ａを用い、インピーダンス値調整回路５に代えて受信回路１ａの受信能力を調整する受信能力調整回路５ｂを用いる。

　すなわち、本項のインターフェイス装置は、信号伝送経路２０の受信経路から送られてくる第１の信号を受信する受信能力可変の受信回路１ａと、第１の信号を受信した受信回路１ａから出力される第２の信号を、互いに電圧値の異なる４つ以上の閾値電圧によって規定される複数の弁別レベル毎に弁別するレベル弁別回路３と、レベル弁別回路３の検出結果における各弁別レベル毎の期間長を算出するレベル別期間長算出回路４と、レベル別期間長算出回路４による弁別レベル毎の期間長の大小比較に基づいて受信回路１ａの受信能力を調整する受信能力調整回路５ｂと、を備えたものである。

　このように構成すれば、レベル別期間長算出回路４による弁別レベル毎の各期間長相互の関係が一定の条件に従うように、受信回路１ａの受信能力を調整するフィードバック制御を行えば、種々様々な波形の変容が生じる第１の信号の受信精度を向上させることが可能になる。また、レベル弁別回路３は受信回路１ａが出力する第２の信号を弁別対象としているので、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。

　《８》上記《７》の構成において、レベル弁別回路３は、前記閾値電圧として、前記第１の信号で想定される高電位よりも上側でオーバーシュート検出期間長Ｔ_OVを定める第１の閾値電圧Ｖth1 と、前記高電位よりも下側で高電位側検出期間長Ｔ_Hを定める第２の閾値電圧Ｖth2と、前記第１の信号で想定される低電位の上側で低電位側検出期間長Ｔ_Lを定める第３の閾値電圧Ｖth3 と、前記低電位よりも下側でアンダーシュート検出期間長Ｔ_UNを定める第４の閾値電圧Ｖth4 を有している。

　《９》上記《８》の構成において、インピーダンス値調整回路５は、高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとの比が可及的に１に近くなり、かつオーバーシュート検出期間長Ｔ_OVが可及的に短くなり、かつアンダーシュート検出期間長Ｔ_UNが可及的に短くなるように受信回路１ａの受信能力を調整するように構成されている。

　《１０》本項を、後述する実施例で用いる図６を参照しながら説明する。上記《７》の構成において、レベル弁別回路３に代えて、第２の信号の基本波および高調波の実効値をそれぞれ検出する実効値型のレベル弁別回路３ａを用いるとともに、レベル別期間長算出回路４に代えて、実効値型のレベル弁別回路３ａが検出した第２の信号の基本波および高調波の実効値と、第１の信号の理想波形の基本波および高調波の実効値とを比較する実効値型のレベル別期間長算出回路４ａを用いることとする。受信能力調整回路５ｂは、レベル別期間長算出回路４ａが算出した大小比較に基づいて、第２の信号（受信結果を示している）の基本波および高調波の実効値がそれぞれ第１の信号の理想波形の基本波および高調波の実効値に可及的に近づくように受信回路１ａの受信能力を調整するものとして構成されている。

　これにより、実効値型のレベル弁別回路３ａは受信回路１ａが出力する第２の信号を弁別対象としているので、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。

　《１１》本項を、後述する実施例で用いる図７を参照しながら説明する。上記《１》の構成において、さらに、信号伝送経路２０に第３の信号を送信する送信回路６と、信号伝送経路２０の送信経路を終端するインピーダンス値可変の送信用可変インピーダンス素子７とを備えている。さらに、インピーダンス値調整回路５は、レベル別期間長算出回路４による弁別レベル毎の期間長の大小比較に基づいて受信用可変インピーダンス素子２のインピーダンス値を調整した後に、その調整結果を送信用可変インピーダンス素子７のインピーダンス値に反映させる。

　この構成においては、送信経路の終端インピーダンスに受信経路の終端インピーダンスの調整結果を反映させるので、送信経路についても信号の終端反射の影響を抑えることが可能となる。

　《１２》本項を、後述する実施例で用いる図８を参照しながら説明する。上記《１》の構成において、信号伝送経路２０に第３の信号を送信する送信回路６と、信号伝送経路２０の送信経路を終端するインピーダンス値可変の送信用可変インピーダンス素子７と、前記送信経路と前記受信経路とを短絡する短絡経路８とを、さらに備えている。さらに、インピーダンス値調整回路５は受信用可変インピーダンス素子２のインピーダンス値を調整した後に、短絡経路８で前記送信経路と前記受信経路を短絡し、終端反射に対する前記第３の信号の影響が最小になるように送信用可変インピーダンス素子７のインピーダンス値を調整する。

　上記の構成によれば、送信経路と受信経路とを短絡してループバックによる通信を行い、送信経路の終端インピーダンスを調整することで、さらに第１～第３の信号における終端反射の影響を抑えることが可能となる。

　《１３、１４》本項を後述する実施例で用いる図９を参照しながら説明する。上述した各構成において、さらに、制御コード通信経路２５を備え、制御コード通信経路２５を介してインピーダンス値調整回路５の調整結果を伝送する。

　この両終端のシステムにおいては、インピーダンス値調整回路５の調整結果を外部装置に伝送することで、外部装置の受信能力や終端インピーダンスの調整が可能となる。

　以下、本発明のインターフェイス装置の実施例について図面を参照しながら説明する。

　（実施例１）
　図１は本発明の実施例１のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。

　インターフェイス装置１０は、受信回路１、インピーダンス値可変の受信用可変インピーダンス素子２、レベル弁別回路３、レベル別期間長算出回路４、およびインピーダンス値調整回路５を備えている。

　受信用可変インピーダンス素子２は、信号伝送経路２０の受信経路を終端するもので、信号伝送経路２０の受信経路を介して受信回路１と接続されている。受信回路１は、信号伝送経路２０の受信経路を介して外部装置３０より送信されてくる第１の信号を受信する。レベル弁別回路３は、コンパレータを用いて第１の信号をレベル弁別する。レベル弁別に際してレベル弁別回路３は、第１～第４の閾値電圧Ｖth1～Ｖth4を用いる。第１の閾値電圧Ｖth1は、第１の信号の高電位における上限を識別するととものにオーバーシュートを識別する高電位上方閾値電圧である。第２の閾値電圧Ｖth2は、第１の信号の高電位における下限を識別する高電位下方閾値電圧である。第３の閾値電圧Ｖth3は、第１の信号の低電位における上限を識別する低電位上方閾値電圧である。第４の閾値電圧Ｖth4は、第１の信号の低電位における下限を識別するととものにアンダーシュートを識別する低電位下方閾値電圧である。第１～第４の閾値電圧Ｖth1～Ｖth4の設定は、例えば、Ｓｅｒｉａｌ－ＡＴＡ規格における送信信号の特性を決めている仕様を用いることも考えられるし、外部装置３０より十分に低い周波数で理想の信号を受信したうえで第１～第４の閾値Ｖth1～Ｖth4を決めることも考えられる。また、本実施例では一例として第１～第４の閾値Ｖth1～Ｖth4を使用し信号を検出しているが、信号振幅の最大値を表す第５の閾値電圧や信号振幅の最小値を表す第６の閾値電圧をさらに用いることも考えられる。

　レベル別期間長算出回路４は、レベル弁別回路３の弁別結果における弁別レベル毎の第１の信号の検出期間長を算出する。ここで検出期間長は、第１の信号の高電位側を検出した期間長を示す高電位側検出期間長Ｔ_Hと、低電位側を検出した期間長を示す低電位側検出期間長Ｔ_Lと、オーバーシュートを検出した期間長を示すオーバーシュート検出期間長Ｔ_OVと、アンダーシュートを検出した期間長を示すアンダーシュート検出期間長Ｔ_UNとを含む。

　レベル別期間長算出回路４は、高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとを比較し、オーバーシュート期間長Ｔ_OVと高電位側検出期間長Ｔ_Hとを比較し、低電位側検出期間長Ｔ_Lとアンダーシュート検出期間長Ｔ_UNとを比較する。レベル別期間長算出回路４は、カウンタによるサンプリング回路や積分回路による電圧比較回路やチャージポンプによる電流比較回路を用いて、このような期間長の算出を行うことが考えられる。

　インピーダンス値調整回路５は、レベル別期間長算出回路４の算出結果を基に受信用可変インピーダンス素子２のインピーダンス値を調整する。３１は送信回路、３２は送信用インピーダンス素子である。

　このように構成されたインターフェイス装置１０の動作について以下に説明する。外部装置３０が送信したデューティ比５０％のクロックパターンを有する第１の信号が信号伝送経路２０を介してインターフェイス装置１０に入力されて受信回路１で受信されると、レベル弁別回路３が第１～第４の閾値電圧Ｖth1 ～Ｖth4に基づいて第１の信号を各レベル毎の信号成分に弁別し、さらにレベル別期間長算出回路４が、各レベルの信号成分を検出した期間長を算出する。さらにレベル別期間長算出回路４は、検出した各期間長において、
・高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_L、
・オーバーシュート検出期間長Ｔ_OVと高電位側検出期間長Ｔ_H、
・低電位側検出期間長Ｔ_Lとアンダーシュート検出期間長Ｔ_UN、
の期間長の比較を行う。

　終端反射の影響をほとんど受けていない理想的な第１の信号（図１０参照）では、反射に起因する２次バウンスも少なく、オーバーシュートおよびアンダーシュートが発生している期間長が十分小さい。そのため、
・高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとはほぼ同一となる、
・オーバーシュート検出期間長Ｔ_OVは高電位側検出期間長Ｔ_Hより十分短くなる、
・アンダーシュート検出期間長Ｔ_UNは低電位側検出期間長Ｔ_Lより十分短くなる、
という条件を全て満たすことになる。

　実際に受信した第１の信号において、上記の条件を満たす場合は、インターフェイス装置１０にある受信経路の受信用可変インピーダンス素子２は整合がとれていると判断できる。

　図１１の波形で示すように、終端反射の影響があるため、終端反射の影響を受けた第１の信号がレベル弁別回路３で弁別されると、弁別結果において高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとは異なったものとなる。さらには、オーバーシュート検出期間長Ｔ_OVは高電位側検出期間長Ｔ_Hに比して十分短くはなく、アンダーシュート検出期間長Ｔ_UNは低電位側検出期間長Ｔ_Lに比して十分短くはならない。

　このようなレベル別期間長算出回路４による期間長比較結果に基づいてインピーダンス値調整回路５は、高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとの比が可及的に１に近くなるように受信用可変インピーダンス素子２のインピーダンス値の調整を行い、さらに、オーバーシュート検出期間長Ｔ_OVが高電位側検出期間長Ｔ_Hと比較して可及的に短くなり、かつアンダーシュート検出期間長Ｔ_UNが低電位側検出期間長Ｔ_Lと比較して可及的に短くなるように受信用可変インピーダンス素子２のインピーダンス値の調整を行う。

　調整方法は具体的には、受信用可変インピーダンス素子２のインピーダンス値を最小値から最大値まで変化させながら各期間長を観察する。そして、
・高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとが最も同等となる（Ｔ_H／Ｔ_Lが最も１に近づく）、
・オーバーシュート検出期間長Ｔ_OVが高電位側検出期間長Ｔ_Hに比して最も短くなる、
・アンダーシュート検出期間長Ｔ_UNが低電位側検出期間長Ｔ_Lに比して最も短くなる、
　という条件を満たす受信用可変インピーダンス素子２のインピーダンス値をインピーダンス値調整回路５が選択する方法がある（図１２参照）。

　または、終端反射の影響を受けた第１の信号をレベル弁別回路３が検出し、レベル別期間長算出回路４が各期間長を算出した結果、
・高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとが同等でない、
・オーバーシュート検出期間長Ｔ_OVが高電位側検出期間長Ｔ_Hに比して十分に短くない、
・アンダーシュート検出期間長Ｔ_UNが低電位側検出期間長Ｔ_Lに比して十分に短くない、
　という状況においては、インピーダンス値調整回路５は、高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとがほぼ同等になるまで、受信用可変インピーダンス素子２のインピーダンス値を下げ、オーバーシュート検出期間長Ｔ_OVとアンダーシュート検出期間長Ｔ_UNとを可及的に短くする方法もある。

　または、終端反射の影響を受けた第１の信号をレベル弁別回路３が検出し、レベル別期間長算出回路４が演算した結果、
・オーバーシュート検出期間長Ｔ_OVが高電位側検出期間長Ｔ_Hに比して十分に短い、
・アンダーシュート検出期間長Ｔ_UNが低電位側検出期間長Ｔ_Lに比して十分に短い、
ものの、
・高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとが同等でない、
という状況においては、インピーダンス値調整回路５は、オーバーシュート検出期間長Ｔ_OVが高電位側検出期間長Ｔ_Hに比して十分に短くなくなり、かつアンダーシュート検出期間長Ｔ_UNが低電位側検出期間長Ｔ_Lに比して十分に短くなくなるまで、受信用可変インピーダンス素子２のインピーダンス値を上げ、高電位側検出期間長Ｔ_Hと低電位側検出期間長Ｔ_Lとを可及的に同等にする方法も考えられる。

　これらの調整方法により受信経路の信号の終端反射の影響を抑えることが可能となる。

　（実施例２）
　図２は本発明の実施例２のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。

　インターフェイス装置１０は、受信回路１、インピーダンス値可変の受信用可変インピーダンス素子２、レベル弁別回路３、レベル別期間長算出回路４、およびインピーダンス値調整回路５によって構成されている。

　レベル弁別回路３は、第１の信号を受信した受信回路１が出力する第２の信号（これは受信回路１の受信結果を示す）の波形を、実施例１記載の方法で検出して弁別する。他の構成ブロックについては実施例１記載と同様であり、実施例１記載の方法で受信用可変インピーダンス素子２のインピーダンス値を調整する。

　受信回路１の受信結果である第２の信号の信号成分を弁別することで得られる各検出期間長どうしの比較に基づいて、受信用可変インピーダンス素子２のインピーダンス値を調整することで、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。

　（実施例３）
　図３は本発明の実施例３のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。

　インターフェイス装置１０は、受信回路１、インピーダンス値可変の受信用可変インピーダンス素子２、実効値型のレベル弁別回路３ａ、実効値型のレベル別期間長算出回路４ａ、および実効値型のインピーダンス値調整回路５ａによって構成されている。

　受信回路１とインピーダンス値可変の受信用可変インピーダンス素子２とは実施例１と同様の構成を備えている。３ａは実効値型のレベル弁別回路であり、実効値型のレベル弁別回路３ａは、信号伝送経路２０の受信経路を介して外部装置３０より送信されてくる第１の信号をフーリエ変換することで、第１の信号の基本波および各高調波の実効値を検出する。ここで本実施例では、前述の「４つ以上の閾値電圧」は用いない。

　４ａは実効値型のレベル別期間長算出回路であり、実効値型のレベル別期間長算出回路４ａは、実効値型のレベル弁別回路３ａの検出結果である第１の信号の基本波の実効値および各高調波の実効値と、理想波形をフーリエ変換した基本波および各高調波の実効値とを比較する。理想波形の基本波および各高調波の実効値の設定は、例えばインターフェイススペックで想定される理想波形の基本波および各高調波の実効値を予め実効値型のレベル別期間長算出回路４ａに記憶させる方法が考えられる。

　実効値型のインピーダンス値調整回路５ａは、第１の信号の基本波および各高調波の実効値が理想波形の基本波および各高調波の実効値に近づくように受信用可変インピーダンス素子２のインピーダンス値を調整する。これにより受信経路の終端反射の影響を抑えることが可能となる。

　（実施例４）
　図４は本発明の実施例４のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。

　実効値型のレベル弁別回路３ａは第１の信号を受信した受信回路１が出力する第２の信号（これは受信回路３の受信結果を示す）の波形を、実施例３記載の方法で検出する。他の構成ブロックについては実施例３と同様の構成を備えており、実施例３記載の方法で受信用可変インピーダンス素子２のインピーダンス値を調整する。

　受信回路１の受信結果である第２の信号の信号成分の基本波および高調波の実効値と第１の信号の理想波形の基本波および高調波の実効値との比較結果に基づいて、受信用可変インピーダンス素子２のインピーダンス値を調整する。これにより終端反射の影響を受けた波形であっても受信精度の向上が可能となる。

　（実施例５）
　図５は本発明の実施例５のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。

　インターフェイス装置１０は、受信能力可変の受信回路１ａ、レベル弁別回路３、レベル別期間長算出回路４、および受信能力調整回路５ｂによって構成されている。

　１ａは受信能力可変の受信回路であり、受信能力可変の受信回路１ａは信号伝送経路２０の受信経路を介して外部装置３０より送信されてくる第１の信号を受信する。受信能力可変の受信回路１ａの調整対象は具体的には、受信回路１のゲインや、イコライザを搭載しているのであればハイパスフィルタの時定数等が考えられる。

　５ｂは受信能力調整回路であり、受信能力調整回路５ｂは、レベル別期間長算出回路４の算出結果を基にして受信回路１ａの受信能力を調整する。他の構成ブロックは実施例２と同様の構成である。

　実施例２記載の方法で受信能力調整回路５ｂが受信回路１ａの受信能力を調整する。これにより、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。

　（実施例６）
　図６は本発明の実施例６のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。

　インターフェイス装置１０は、受信能力可変の受信回路１ａ、実効値型のレベル弁別回路３ａ、実効値型のレベル別期間長算出回路４ａ、および受信能力調整回路５ｂによって構成されている。

　受信能力可変の受信回路１ａは実施例５と同様の構成を備えている。実効値型のレベル弁別回路３ａと実効値型のレベル別期間長算出回路４ａとは実施例４と同様の構成を備えている。５ｂは受信能力調整回路であり、受信能力調整回路５ｂは、実効値型のレベル別期間長算出回路４ａの算出結果を基にして受信回路１ａの受信能力を調整する。受信能力調整回路５ｂは、実施例４に記載された方法によって受信回路１ａの受信能力を調整する。以上の調整を行うことにより、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。

　（実施例７）
　図７は本発明の実施例７のインターフェイス装置の構成を概略的に示す回路図の代表例である。以下、各ブロックについて説明する。

　インターフェイス装置１０は、基本的に実施例１～４に記載されたインターフェイス装置１０を備えているものの、さらに、送信回路６とインピーダンス値可変の送信用可変インピーダンス素子７とが追加されている。

　６は送信回路であり、送信回路６は信号伝送経路２０の送信経路を介して外部装置３０に第３の信号を送信する。７はインピーダンス値可変の送信用可変インピーダンス素子であり、送信用可変インピーダンス素子７は信号伝送経路２０の送信経路を終端し、信号伝送経路２０の送信経路を介して送信回路６と接続される。３３は受信回路であり、３４は送信用インピーダンス素子である。

　このように構成されたインターフェイス装置１０の動作について以下に説明する。実施例１～４に記載された方法により、受信用可変インピーダンス素子２のインピーダンス値を調整した後に、インピーダンス値調整回路５が送信用可変インピーダンス素子７のインピーダンス値を受信用可変インピーダンス素子２と同様の調整値となるように調整する。これにより送信経路の送信される第３の信号の終端反射の影響を抑えることが可能となる。

　（実施例８）
　図８は本発明の実施例８のインターフェイス装置の構成を概略的に示す回路図の代表例である。以下、各ブロックについて説明する。

　インターフェイス装置１０は、基本的には実施例７のインターフェイス装置１０を備えているものの、さらに、短絡経路が追加されている。

　８は短絡経路であり、短絡経路８は信号伝送経路２０の送信経路と受信経路とを短絡している。以下、インターフェイス装置１０の動作について説明する。実施例１～４に記載された方法により、受信用可変インピーダンス素子２のインピーダンス値を調整した後に、送信回路６より送信されたデューティ比５０％のクロックパターン信号を短絡経路８を介して受信回路１が受信する。この信号を基に実施例１～４に記載された方法により送信用可変インピーダンス素子７のインピーダンス値が調整される。

　これにより受信用可変インピーダンス素子２と送信用可変インピーダンス素子７の素子バラつきによる調整後のインピーダンス値の差が少なくなり、実施例７記載の調整方法よりさらに終端反射の影響を抑えることが可能となる。

　（実施例９）
　図９は本発明の実施例９のインターフェイス装置の構成を概略的に示す回路図である。

　本実施例のインターフェイス装置は、基本的実施例１～８記載のインターフェイス装置１０を備えているものの、外部装置３０と接続される制御コード通信経路が追加されている。

　２５は制御コード通信経路であり、制御コード通信経路２５は外部装置３０に、実施例１～８に記載した方法により得られる調整結果を外部装置３０に伝送している。

　なお、実施例１～８に記載のインターフェイス装置１０であっても信号伝送経路２０を使用することで調整結果を外部装置３０に送付することは可能である。しかしながら、インターフェイスプロトコルの仕様等により調整結果を送付できない場合、制御コード通信経路２５を使用することで調整結果を外部装置３０に伝送することが可能となる。

　外部装置３０は、送信回路３１、送信用インピーダンス素子３２、受信回路３３、および受信用可変インピーダンス素子３４で構成されることが考えられる。送信用インピーダンス素子３２および受信用可変インピーダンス素子３４のインピーダンス値が調整可能である場合や、受信回路３３の受信能力が調整可能な場合であれば、インターフェイス装置１０の調整結果を基にして信回路３３の受信能力を調整することができる。これにより、外部装置３０とインターフェイス装置１０の通信特性の向上につながる。

　本発明にかかわるインターフェイス装置は、高速な伝送信号により伝送経路のインピーダンスと終端インピーダンスとの差異が発生した場合における、伝送信号の終端反射の影響を抑えることが可能である。従って、良好な信号伝送特性の確保が必要なインターフェイス装置に利用できる。

　１　  受信回路
　１ａ　受信能力可変の受信回路
　２　  受信用可変インピーダンス素子
　３　  レベル弁別回路
　３ａ　実効値型のレベル弁別回路
　４　  レベル別期間長算出回路
　４ａ　実効値型のレベル別期間長算出回路
　５　  インピーダンス値調整回路
　５ａ　実効値型のインピーダンス値調整回路
　５ｂ　受信能力調整回路
　６　  送信回路
　７　  送信用可変インピーダンス素子
　８　  短絡経路
　１０　インターフェイス装置
　２０　信号伝送経路
　２５　制御コード通信経路
　３０　外部装置
　３１　送信回路
　３２　送信経路の終端インピーダンス
　３３　受信回路１
　３４　受信経路の終端インピーダンス

Claims

　信号伝送経路の受信経路から送られてくる第１の信号を受信する受信回路と、
　前記受信経路を終端するインピーダンス値調整可能な受信用可変インピーダンス素子と、
　前記受信回路の入力端における前記第１の信号の信号レベルを、互いに電圧値の異なる４つ以上の閾値電圧によって規定される複数の弁別レベル毎に弁別するレベル弁別回路と、
　前記レベル弁別回路の弁別結果における前記弁別レベル毎の前記第１の信号の検出期間長を算出するレベル別期間長算出回路と、
　前記レベル別期間長算出回路が算出した前記検出期間長を前記弁別レベル毎に比較し、その比較結果に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整するインピーダンス値調整回路と、
　を備えたインターフェイス装置。
　前記検出期間長は、前記第１の信号の高電位側を検出する高電位側検出期間長と、前記第１の信号の低電位側を検出する低電位側検出期間長と、前記第１の信号のオーバーシュートを検出するオーバーシュート検出期間長と、前記第１の信号のアンダーシュートを検出するアンダーシュート検出期間長とを含み、
　前記レベル弁別回路には、前記閾値電圧として、前記第１の信号で想定される高電位よりも上側に設定されて前記オーバーシュート検出期間長の検出基準値となる第１の閾値電圧と、前記高電位よりも下側に設定されて前記高電位側検出期間長の検出基準値となる第２の閾値電圧と、前記第１の信号で想定される低電位よりも上側に設定されて前記低電位側検出期間長の検出基準値となる第３の閾値電圧と、前記低電位よりも下側に設定されて前記アンダーシュート検出期間長の検出基準値となる第４の閾値電圧とが設定される、
　請求項１記載のインターフェイス装置。
　前記インピーダンス値調整回路は、前記高電位側検出期間長と前記低電位側検出期間長との比が可及的に１に近くなりかつ前記オーバーシュート検出期間長と前記アンダーシュート検出期間長とがそれぞれ可及的に短くなるように、前記受信用可変インピーダンス素子のインピーダンス値を調整するように構成されている、
　請求項２に記載のインターフェイス装置。
　前記レベル弁別回路は、前記受信回路の入力端における前記第１の信号の信号レベルに換えて、前記第１の信号を受信した前記受信回路から出力される第２の信号の信号レベルを弁別する、
　請求項１記載のインターフェイス装置。
　前記レベル弁別回路は、前記４つ以上の閾値電圧によって規定される複数の弁別レベル毎に、前記第１の信号の信号レベルを弁別することに換えて、前記受信回路の入力端における前記第１の信号の基本波および高調波の実効値を検出し、
　前記レベル別期間長算出回路は、前記第１の信号の基本波および前記高調波の実効値と、前記第１の信号の理想波形の基本波および高調波の実効値とを比較し、
　前記インピーダンス値調整回路は、前記レベル別期間長算出回路が算出した比較結果に基づいて、前記第２の信号の基本波および高調波の実効値が、前記第１の信号の理想波形の基本波および高調波の実効値にそれぞれ可及的に近づくように、前記受信用可変インピーダンス素子のインピーダンス値を調整するように構成されている、
　請求項１記載のインターフェイス装置。
　前記レベル弁別回路は、前記第１の信号に換えて、前記第１の信号を受信した受信回路が出力する第２の信号の基本波および高調波の実効値をそれぞれ検出する、
　請求項５記載のインターフェイス装置。
　信号伝送経路の受信経路から送られてくる第１の信号を受信する受信能力可変な受信回路と、
　前記第１の信号を受信した前記受信回路から出力される第２の信号を、互いに電圧値の異なる４つ以上の閾値電圧によって規定される複数の弁別レベル毎に弁別するレベル弁別回路と、
　前記レベル弁別回路の弁別結果における前記弁別レベル毎の前記第２の信号の検出時間長を算出するレベル別期間長算出回路と、
　前記レベル別期間長算出回路が算出した前記検出時間長を前記弁別レベル毎に比較し、その比較結果に基づいて前記受信回路の受信能力を調整する受信能力調整回路と、
　を備えたインターフェイス装置。
　前記検出期間長は、前記第２の信号の高電位側を検出する高電位側検出期間長と、前記第２の信号の低電位側を検出する低電位側検出期間長と、前記第２の信号のオーバーシュートを検出するオーバーシュート検出期間長と、前記第２の信号のアンダーシュートを検出するアンダーシュート検出期間長とを含み、
　前記レベル弁別回路には、前記閾値電圧として、前記第２の信号で想定される高電位よりも上側に設定されて前記オーバーシュート検出期間長の検出基準値となる第１の閾値電圧と、前記高電位よりも下側に設定されて前記高電位側検出期間長の検出基準値となる第２の閾値電圧と、前記第２の信号で想定される低電位よりも上側に設定されて前記低電位側検出期間長の検出基準値となる第３の閾値電圧と、前記低電位よりも下側に設定されて前記アンダーシュート検出期間長の検出基準値となる第４の閾値電圧とが設定される、
　請求項７記載のインターフェイス装置。
　前記受信能力調整回路は、前記高電位側検出期間長と前記低電位側検出期間長との比が可及的に１に近くなりかつ前記オーバーシュート検出期間長と前記アンダーシュート検出期間長とがそれぞれ可及的に短くなるように、前記受信回路の受信能力を調整するように構成されている、
　請求項８記載のインターフェイス装置。
　前記レベル弁別回路は、前記４つ以上の閾値電圧によって規定される複数の弁別レベル毎に、前記第２の信号の信号レベルを弁別することに換えて、前記第２の信号の基本波および高調波の実効値を検出し、
　前記レベル別期間長算出回路は、前記第２の信号の基本波および高調波の実効値と、前記第１の信号の理想波形の基本波および高調波の実効値とを比較し、
　前記受信能力調整回路は、前記レベル別期間長算出回路が算出した比較結果に基づいて、前記第２の信号の基本波および高調波の実効値が、前記第１の信号の理想波形の基本波および理想波形の実効値にそれぞれ可及的に近づくように、前記受信回路の受信能力を調整するように構成されている、
　請求項７記載のインターフェイス装置。
　前記信号伝送経路の送信経路に第３の信号を送信する送信回路と、
　前記送信経路を終端するインピーダンス値調整可能な送信用可変インピーダンス素子と、
　をさらに備え、
　前記インピーダンス値調整回路は、前記受信用可変インピーダンス素子のインピーダンス値を調整した後に、その調整結果を前記送信用可変インピーダンス素子のインピーダンス値に反映させる、
　請求項１に記載のインターフェイス装置。
　前記信号伝送経路の送信経路に第３の信号を送信する送信回路と、
　前記送信経路を終端するインピーダンス値調整可能な送信用可変インピーダンス素子と、
　前記送信経路と前記受信経路とを短絡する短絡経路と、
　をさらに備え、
　前記インピーダンス値調整回路は、前記受信用可変インピーダンス素子のインピーダンス値を調整した後に、前記短絡経路で前記送信経路と前記受信経路とを短絡し、終端反射に対する前記第３の信号の影響が最小になるように前記送信用可変インピーダンス素子のインピーダンス値をさらに調整するように構成されている、
　請求項１に記載のインターフェイス装置。
　制御コード通信経路をさらに備え、
　前記インピーダンス値調整回路の調整結果を、前記制御コード通信経路を介して伝送する、
　請求項１に記載のインターフェイス装置。
　制御コード通信経路をさらに備え、
　前記受信能力調整回路の調整結果を、前記制御コード通信経路を介して伝送する、
　請求項７に記載のインターフェイス装置。