CN110383782B - 信号传输装置 - Google Patents

信号传输装置 Download PDF

Info

Publication number
CN110383782B
CN110383782B CN201780088064.3A CN201780088064A CN110383782B CN 110383782 B CN110383782 B CN 110383782B CN 201780088064 A CN201780088064 A CN 201780088064A CN 110383782 B CN110383782 B CN 110383782B
Authority
CN
China
Prior art keywords
signal
pulse
circuit
digital signal
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780088064.3A
Other languages
English (en)
Other versions
CN110383782A (zh
Inventor
板仓洋
明星庆洋
山田浩利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN110383782A publication Critical patent/CN110383782A/zh
Application granted granted Critical
Publication of CN110383782B publication Critical patent/CN110383782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

设置有脉冲生成电路(4)，该脉冲生成电路(4)与所输入的数字信号的上升沿同步地输出第1脉冲信号tp，并与数字信号的下降沿同步地输出极性与第1脉冲信号tp的极性不同的第2脉冲信号tn，如果由接收部(7)接收的第1脉冲信号tp和第2脉冲信号tn发生干扰，则控制电路(11)分别对从脉冲生成电路(4)输出的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整，以使得消除干扰。

Description

信号传输装置
技术领域
本发明涉及经由传输路径传输信号的信号传输装置。
背景技术
在使用缆线或印刷基板布线等损失性传输路径传输数字信号的信号传输装置中，由于损失性传输路径的影响，有时数字信号的通信品质劣化。数字信号的频率越高，则损失性传输路径的影响越显著。
作为数字信号的通信品质的劣化，除了信号传输装置的接收端中数字信号的振幅减少的特性劣化以外，还举出信号传输装置的接收端中数字信号的波形畸变的特性劣化等。
在产生数字信号的振幅减小的特性劣化或数字信号的波形畸变的特性劣化的情况下，在信号传输装置的接收侧，有时很难判别数字信号的信号电平是H(High)电平还是L(Low)电平。
如果不能判别数字信号的信号电平是H电平还是L电平，则在信号传输装置的接收侧无法再现从发送侧发送的数字信号。
在传输路径中，作为导致数字信号的通信品质劣化的要因，举出传输路径的趋肤效应和介电损耗。
传输路径的趋肤效应和介电损耗具有依赖于由传输路径传输的数字信号的频率的损失量。传输路径的趋肤效应和介电损耗使数字信号的波形畸变，并且导致时间轴误差即抖动的增加，因此成为通信品质的劣化要因。
趋肤效应是如下现象：在频率比较高的交流电流流过导体即传输路径时，在导体的表面，电流密度较高，越是导体的内部，电流密度越低。
此外，介电损耗是如下现象：在对电介质施加交流电场时，在电介质中，电能作为热能损失。
作为时间轴误差的抖动依赖于作为通信信号的数字信号的比特列，因此被称为数据关联抖动(DDJ：Data Dependent Jitter)。
在以下的专利文献1中，公开了为了抑制数据关联抖动而在接收部中配置均衡器(equalizer)的信号传输装置。
均衡器是如下的补偿电路：为了对由传输路径传输的数字信号的频率特性进行优化，使用滤波器电路等对数字信号的频率特性进行调整。
均衡器针对传输路径损失的频率特性，对数字信号实施相反特性的波形补偿处理，由此抑制数据关联抖动。
现有技术文献
专利文献
专利文献1：日本特表平9-507978公报
发明内容
发明要解决的课题
现有的信号传输装置如上所述构成，因此，针对传输路径损失的频率特性，如果没有得到准确的相反特性，则即使对数字信号实施相反特性的波形补偿处理，也无法抑制数据关联抖动。因此，存在有时即使使用均衡器也无法抑制数据关联抖动这样的课题。
本发明是为了解决上述这种课题而完成的，其目的在于，得到如下的信号传输装置：针对传输路径损失的频率特性，能够不实施相反特性的波形补偿处理地抑制数据关联抖动。
用于解决课题的手段
本发明的信号传输装置设置：脉冲生成电路，其与所输入的数字信号的上升沿同步地输出第1脉冲信号，并与数字信号的下降沿同步地输出极性与第1脉冲信号的极性不同的第2脉冲信号；缓冲电路，其将从脉冲生成电路输出的第1脉冲信号和第2脉冲信号分别输出到传输路径；以及接收部，其分别接收由传输路径传输的第1脉冲信号和第2脉冲信号，如果由接收部接收的第1脉冲信号和第2脉冲信号发生干扰，则控制电路分别对从脉冲生成电路输出的第1脉冲信号的脉冲宽度和第2脉冲信号的脉冲宽度进行调整，以使得消除干扰。
发明效果
根据本发明，构成为设置有脉冲生成电路，该脉冲生成电路与所输入的数字信号的上升沿同步地输出第1脉冲信号，并与数字信号的下降沿同步地输出极性与第1脉冲信号的极性不同的第2脉冲信号，如果由接收部接收的第1脉冲信号和第2脉冲信号发生干扰，则控制电路分别对从脉冲生成电路输出的第1脉冲信号的脉冲宽度和第2脉冲信号的脉冲宽度进行调整，以使得消除干扰，因此，具有如下效果：针对传输路径损失的频率特性，能够不实施相反特性的波形补偿处理地抑制数据关联抖动。
附图说明
图1是示出本发明的实施方式1的信号传输装置的结构图。
图2是示出本发明的实施方式1的信号传输装置的延迟电路4c的结构图。
图3是示出由图1的信号传输装置发送接收的数字信号的波形的说明图。
图4是示出第1脉冲信号tp和第2脉冲信号tn的波形的变化的说明图。
图5是示出数字信号E中的第1脉冲信号tp和数字信号F中的第1脉冲信号tp的说明图。
图6是示出控制电路11进行的延迟时间(TA)的调整处理的流程图。
图7是示出本发明的实施方式2的信号传输装置的延迟电路4c的结构图。
图8是示出本发明的实施方式3的信号传输装置的结构图。
图9是示出本发明的实施方式3的信号传输装置的脉冲生成电路31的结构图。
图10是示出本发明的实施方式4的信号传输装置的脉冲生成电路31的结构图。
图11是示出本发明的实施方式5的信号传输装置的结构图。
具体实施方式
下面，为了更加详细地说明本发明，按照附图对用于实施本发明的方式进行说明。
实施方式1
图1是示出本发明的实施方式1的信号传输装置的结构图。
在图1中，发送部1具有数字信号生成器2、放大电路3、脉冲生成电路4和缓冲电路5，将作为通信信号的数字信号输出到损失性传输路径6。
数字信号生成器2是如下电路：生成数字信号，将所生成的数字信号输出到放大电路3。
放大电路3是如下电路：对从数字信号生成器2输出的数字信号进行放大，将放大后的数字信号A输出到脉冲生成电路4。
脉冲生成电路4具有分支电路4a、反转电路4b、延迟电路4c和合成电路4d。
脉冲生成电路4是如下电路：与从放大电路3输出的数字信号A的上升沿同步地输出第1脉冲信号tp，与数字信号A的下降沿同步地输出极性与第1脉冲信号tp的极性不同的第2脉冲信号tn。
在该实施方式1中，第1脉冲信号tp是脉冲宽度TA的正极脉冲信号，第2脉冲信号tn是脉冲宽度TA的负极脉冲信号。
第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA与后述延迟电路4c对第2数字信号C的延迟时间(TA)一致。
分支电路4a是如下电路：将从放大电路3输出的数字信号A分支成2个部分，输出第1数字信号B和第2数字信号B’作为分支后的数字信号。
反转电路4b例如通过极性反转元件实现，对从分支电路4a输出的第2数字信号B’的极性进行反转，将极性反转后的第2数字信号C输出到延迟电路4c。
延迟电路4c是如下电路：对从反转电路4b输出的极性反转后的第2数字信号C进行延迟，将延迟后的第2数字信号D输出到合成电路4d。
合成电路4d是如下电路：对从分支电路4a输出的第1数字信号B和从延迟电路4c输出的第2数字信号D进行合成，将合成后的数字信号E作为第1脉冲信号tp和第2脉冲信号tn输出到缓冲电路5。
缓冲电路5是如下电路：将从脉冲生成电路4的合成电路4d输出的合成后的数字信号E输出到损失性传输路径6。
损失性传输路径6例如是金属线等损失性传输路径，传输从缓冲电路5输出的合成后的数字信号E。
损失性传输路径6是损失性传输路径，因此，由损失性传输路径6传输的数字信号E受到传输路径损失。因此，在接收部7的接收端中，数字信号E变化成数字信号F。
在图1中，示出通信信号即数字信号E通过差动信号进行传输的例子，但是，数字信号E不限于通过差动信号进行传输，例如，也可以通过单端信号进行传输。
接收部7具有比较电路8和接收器9，接收由损失性传输路径6传输的数字信号F。
比较电路8接收由损失性传输路径6传输的数字信号F，对数字信号F的信号电平和事前设定的滞后阈值VTH进行比较，并且对数字信号F的信号电平和事前设定的滞后阈值VTL进行比较。滞后阈值VTL是比滞后阈值VTH小的阈值。
此外，比较电路8在数字信号F的信号电平大于滞后阈值VTH后，在数字信号F的信号电平为滞后阈值VTL以上的期间内，继续输出正极电压VH作为数字信号G。
比较电路8在数字信号F的信号电平小于滞后阈值VTL后，在数字信号F的信号电平为滞后阈值VTH以下的期间内，继续输出比正极电压VH小的负极电压VL作为数字信号G。
接收器9按照从比较电路8输出的正极电压VH和负极电压VL再现由数字信号生成器2生成的数字信号，输出所再现的数字信号作为数字信号H。
信号电平测定部10是如下电路：测定由损失性传输路径6传输的数字信号F的信号电平Vin。
控制电路11是如下电路：根据由信号电平测定部10测定的信号电平Vin，调整脉冲生成电路4的延迟电路4c对第2数字信号C的延迟时间(TA)，由此，分别对第1脉冲信号tp的脉冲宽度和第2脉冲信号tn的脉冲宽度进行调整。
图2是示出本发明的实施方式1的信号传输装置的延迟电路4c的结构图。
在图2中，延迟电路4c的输入端子12a与反转电路4b连接。
延迟电路4c的输出端子12b与合成电路4d连接。
信号延迟部13-n(n＝1、2、…、N)是如下电路：对从反转电路4b输出的极性反转后的第2数字信号C进行延迟。
选择电路14是如下电路：使N个信号延迟部13-n中的、从控制电路11输出的控制信号所表示的个数的信号延迟部13-n串联连接在输入端子12a与输出端子12b之间。
接着，对动作进行说明。
图3是示出由图1的信号传输装置发送接收的数字信号的波形的说明图。
首先，发送部1的数字信号生成器2生成数字信号，将所生成的数字信号输出到放大电路3。
由数字信号生成器2生成的数字信号是由多个脉冲信号构成的信号，各个脉冲信号的脉冲宽度为T。
发送部1的放大电路3对从数字信号生成器2输出的数字信号进行放大，将放大后的数字信号A输出到脉冲生成电路4。
发送部1的脉冲生成电路4从放大电路3接受数字信号A后，如图3所示，与数字信号A的上升沿同步地将脉冲宽度TA的正极脉冲信号即第1脉冲信号tp输出到缓冲电路5。
此外，如图3所示，脉冲生成电路4与数字信号A的下降沿同步地将脉冲宽度TA的负极脉冲信号即第2脉冲信号tn输出到缓冲电路5。
下面，具体说明脉冲生成电路4进行的脉冲信号的生成处理。
脉冲生成电路4的分支电路4a从放大电路3接受数字信号A后，将数字信号A分支成2个部分，将二分支后的一个数字信号作为第1数字信号B输出到合成电路4d。
此外，分支电路4a将二分支后的另一个数字信号作为第2数字信号B’输出到反转电路4b。
脉冲生成电路4的反转电路4b从分支电路4a接受第2数字信号B’后，对第2数字信号B’的极性进行反转，将极性反转后的第2数字信号C输出到延迟电路4c。
脉冲生成电路4的延迟电路4c从反转电路4b接受极性反转后的第2数字信号C后，对极性反转后的第2数字信号C进行延迟，将延迟后的第2数字信号D输出到合成电路4d。
通过后述控制电路11调整延迟电路4c对第2数字信号C的延迟时间(TA)。
因此，如图3所示，第2数字信号D比第1数字信号B滞后了延迟时间(TA)。
脉冲生成电路4的合成电路4d对从分支电路4a输出的第1数字信号B和从延迟电路4c输出的第2数字信号D进行合成，如图3所示，将合成后的数字信号E输出到缓冲电路5。
这里，如果第1数字信号B的极性和第2数字信号D的极性是相同极性，则通过合成电路4d进行第1数字信号B和第2数字信号D的相加。
另一方面，如果第1数字信号B的极性和第2数字信号D的极性是不同极性，则通过合成电路4d进行第1数字信号B和第2数字信号D的相减。
因此，在图3的例子中，在从第1数字信号B的上升的开始点到第2数字信号D的下降的结束点的期间内，输出从合成电路4d输出的合成后的数字信号E作为第1脉冲信号tp。
此外，在从第1数字信号B的下降的开始点到第2数字信号D的上升的结束点的期间内，输出从合成电路4d输出的合成后的数字信号E作为第2脉冲信号tn。
另外，第1数字信号B和第2数字信号D中的信号电平的变化是瞬时进行的。但是，实际上，到信号电平的切换完成为止需要若干时间，因此，在图3中，构成第1数字信号B和第2数字信号D的脉冲信号的波形成为梯形。
因此，第1脉冲信号tp和第2脉冲信号tn的波形也成为梯形。
发送部1的缓冲电路5从脉冲生成电路4的合成电路4d接受合成后的数字信号E后，将合成后的数字信号E输出到损失性传输路径6。
损失性传输路径6将从缓冲电路5输出的合成后的数字信号E传输到接收部7。
损失性传输路径6是损失性传输路径，因此，由损失性传输路径6传输的数字信号E受到传输路径损失。因此，在接收部7的接收端中，数字信号E变化成数字信号F。
如图3所示，数字信号F中的第1脉冲信号tp和第2脉冲信号tn与数字信号E中的第1脉冲信号tp和第2脉冲信号tn相比，振幅减少，并且脉冲宽度变宽。
接收部7的比较电路8接收由损失性传输路径6传输的数字信号F后，对数字信号F的信号电平和滞后阈值VTH进行比较，并且对数字信号F的信号电平和滞后阈值VTL进行比较。
比较电路8在数字信号F的信号电平大于滞后阈值VTH后，如图3所示，在数字信号F的信号电平为滞后阈值VTL以上的期间内，继续输出正极电压VH作为数字信号G。
比较电路8在数字信号F的信号电平小于滞后阈值VTL后，如图3所示，在数字信号F的信号电平为滞后阈值VTH以下的期间内，继续输出负极电压VL作为数字信号G。
接收器9按照从比较电路8输出的正极电压VH和负极电压VL再现数字信号H，输出所再现的数字信号H。
由接收器9再现的数字信号H是与由数字信号生成器2生成的数字信号相当的信号。
信号电平测定部10测定由损失性传输路径6传输的数字信号F的信号电平Vin，将测定出的数字信号F的信号电平Vin输出到控制电路11。
如上所述，控制电路11调整脉冲生成电路4的延迟电路4c对第2数字信号C的延迟时间(TA)，由此，分别对第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整。
如果不存在数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA的梯形部分、且数字信号E未由于损失性传输路径6而受到传输损失，则通过控制电路11，以满足以下的式(1)的方式设定延迟电路4c对第2数字信号C的延迟时间(TA)即可。
TA≤T (1)
如果数字信号C的延迟时间(TA)为构成数字信号A的脉冲信号的脉冲宽度T以下，则如图3所示，能够根据构成数字信号A的1个脉冲信号生成第1脉冲信号tp和第2脉冲信号tn。
但是，当数字信号E由于损失性传输路径6而受到传输损失、从而使第1脉冲信号tp的脉冲宽度和第2脉冲信号tn的脉冲宽度变宽时，有时数字信号F中的第1脉冲信号tp和第2脉冲信号tn发生干扰。
第1脉冲信号tp和第2脉冲信号tn发生干扰的状况是如下状况：在第1脉冲信号tp与第2脉冲信号tn之间不存在时间间隔，因此，在第1脉冲信号tp的下降完成之前，出现第2脉冲信号tn的下降。
在产生第1脉冲信号tp与第2脉冲信号tn的干扰的状况下，在第1脉冲信号tp完全下降之前出现第2脉冲信号tn，因此，有时第2脉冲信号tn的信号电平的最小值不小于滞后阈值VTL。
因此，控制电路11在由于损失性传输路径6而引起的数字信号E的传输损失较大、且第1脉冲信号tp和第2脉冲信号tn发生干扰的状况下，根据从信号电平测定部10输出的数字信号F的信号电平Vin对延迟时间(TA)进行调整，以使得延迟电路4c对第2数字信号C的延迟时间(TA)减小。
下面，对控制电路11的处理内容进行具体说明。
图4是示出第1脉冲信号tp和第2脉冲信号tn的波形的变化的说明图。
首先，说明控制电路11进行的第1脉冲信号tp和第2脉冲信号tn的干扰判定处理。
如果由控制电路11调整的延迟时间为TA，则如图4所示，从缓冲电路5输出的数字信号E中的第1脉冲信号tp的脉冲宽度和第2脉冲信号tn的脉冲宽度分别成为TA。
在图4的例子中，数字信号E由于损失性传输路径6而受到传输路径损失，由此，当设由损失性传输路径6传输的数字信号F中的第1脉冲信号tp的脉冲宽度和第2脉冲信号tn的脉冲宽度为从上升(或下降)的开始到下降(或上升)的完成为止的宽度时，分别成为TB。
此时，如以下的式(2)所示，数字信号F中的第1脉冲信号tp的脉冲宽度TB和第2脉冲信号tn的脉冲宽度TB比脉冲宽度TA宽。
TB>TA (2)
当考虑脉冲宽度TB比脉冲宽度TA宽时，用于使数字信号F中的第1脉冲信号tp和第2脉冲信号tn不发生干扰的条件是满足以下的式(3)。
TB≤T (3)
在图4的例子中，满足式(3)，因此，数字信号F中的第1脉冲信号tp和第2脉冲信号tn不发生干扰。
如果TB>T，则不满足式(3)，数字信号F中的第1脉冲信号tp和第2脉冲信号tn发生干扰。
信号电平测定部10测定由损失性传输路径6传输的数字信号F的信号电平Vin。
控制电路11根据由信号电平测定部10测定的信号电平Vin，判定数字信号F中的第1脉冲信号tp和第2脉冲信号tn是否发生干扰。
如以下的式(4)所示，在脉冲宽度TB与脉冲宽度TA之比为K时，如果控制电路11能够调整延迟电路4c对第2数字信号C的延迟时间(TA)以使得以下的式(5)成立，则能够消除第1脉冲信号tp与第2脉冲信号tn的干扰。
K＝TB/TA (4)
TA×K<T (5)
但是，很难准确地测定数字信号F中的第1脉冲信号tp的脉冲宽度TB，因此，信号电平测定部10根据数字信号F的信号电平Vin判定数字信号F中的第1脉冲信号tp和第2脉冲信号tn是否发生干扰。
这里，图5是示出数字信号E中的第1脉冲信号tp和数字信号F中的第1脉冲信号tp的说明图。
在图5的例子中，关于数字信号F中的第1脉冲信号tp，由于传输损失的影响，脉冲宽度TB比数字信号A的脉冲宽度T宽，不满足式(3)。因此，数字信号F中的第1脉冲信号tp和第2脉冲信号tn发生干扰。
在第1脉冲信号tp和第2脉冲信号tn发生干扰的情况下，第1脉冲信号tp的脉冲宽度TB比数字信号A的脉冲宽度T宽，因此，在数字信号A的下降时刻tr，数字信号F的信号电平Vin不成为0，高于第1阈值VTH +。
因此，控制电路11对由信号电平测定部10测定的信号电平Vin中的数字信号A的下降时刻tr的信号电平Vin和第1阈值VTH +进行比较，并且对数字信号A的下降时刻tr的信号电平Vin和第2阈值VTH -进行比较。
在数字信号A的下降时刻tr，第2脉冲信号tn的下降开始，因此，严格地讲，控制电路11对在比数字信号A的下降时刻tr稍微提前的时刻测定出的信号电平Vin与第1阈值VTH +及第2阈值VTH -进行比较。作为比数字信号A的下降时刻tr稍微提前的时刻，例如举出(tr-T×0.01)等时刻。
如果由信号电平测定部10测定的信号电平Vin低于第1阈值VTH +且高于第2阈值VTH -，则控制电路11判定为第1脉冲信号tp和第2脉冲信号tn未发生干扰。
在由信号电平测定部10测定的信号电平Vin为第1阈值VTH +以上的情况下，控制电路11判定为第1脉冲信号tp和第2脉冲信号tn发生干扰。
在由信号电平测定部10测定的信号电平Vin为第2阈值VTH -以下的情况下，不确定有无第1脉冲信号tp与第2脉冲信号tn的干扰，但是，第2脉冲信号tn的下降时刻可能比本来的下降时刻提前。因此，在由信号电平测定部10测定的信号电平Vin为第2阈值VTH -以下的情况下，为了简便，控制电路11判定为第1脉冲信号tp和第2脉冲信号tn发生干扰。
接着，说明控制电路11进行的延迟时间(TA)的调整处理。
控制电路11一边切换串联连接在延迟电路4c的输入端子12a与输出端子12b之间的信号延迟部13-n的个数m，一边判定数字信号F中的第1脉冲信号tp和第2脉冲信号tn是否发生干扰。
控制电路11在第1脉冲信号tp和第2脉冲信号tn不发生干扰的条件下，确定串联连接在输入端子12a与输出端子12b之间的信号延迟部13-n的个数m最多的个数mMAX，将表示所确定的个数mMAX的控制信号输出到选择电路14。
选择电路14从控制电路11接受表示个数mMAX的控制信号后，根据控制信号掌握串联连接在延迟电路4c的输入端子12a与输出端子12b之间的信号延迟部13-n的个数mMAX，使mMAX个信号延迟部13-n串联连接在输入端子12a与输出端子12b之间。
在第1脉冲信号tp和第2脉冲信号tn不发生干扰的条件下，尽可能增多串联连接在输入端子12a与输出端子12b之间的信号延迟部13-n的个数m的理由如下所述。
即使在第1脉冲信号tp和第2脉冲信号tn不发生干扰的情况下，由于传输损失的影响，第1脉冲信号tp和第2脉冲信号tn的振幅也减少。因此，当数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA较窄时，容易引起数字信号F中的第1脉冲信号tp未充分上升的状况、以及数字信号F中的第2脉冲信号tn未充分下降的状况。
其结果，容易引起数字信号F中的第1脉冲信号tp的信号电平的最大值VT 1不大于滞后阈值VTH、此外数字信号F中的第2脉冲信号tn的信号电平的最小值VT2不小于滞后阈值VTL的状况的产生。
因此，在不发生干扰的条件下，尽可能增多串联连接在输入端子12a与输出端子12b之间的信号延迟部13-n的个数m，以尽可能加宽数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA。
下面，参照图6更加具体地说明控制电路11进行的延迟时间(TA)的调整处理。
图6是示出控制电路11进行的延迟时间(TA)的调整处理的流程图。
首先，控制电路11使延迟电路4c所具有的N个信号延迟部13-n(n＝1、2、…、N)全部串联连接在延迟电路4c的输入端子12a与输出端子12b之间，因此，在表示连接个数的变量即X中代入N。即，控制电路11设X＝N(图6的步骤ST1)。
然后，控制电路11将表示连接个数X的控制信号输出到选择电路14。
选择电路14从控制电路11接受控制信号后，根据控制信号掌握串联连接在延迟电路4c的输入端子12a与输出端子12b之间的信号延迟部13-n的个数X，使X个信号延迟部13-n串联连接在输入端子12a与输出端子12b之间。
控制电路11对在比数字信号A的下降时刻tr稍微提前的时刻由信号电平测定部10测定的信号电平Vin和第1阈值VTH +进行比较(图6的步骤ST2)，如果信号电平Vin为第1阈值VTH +以上(图6的步骤ST2：否的情况)，则判定为第1脉冲信号tp和第2脉冲信号tn发生干扰。
如果信号电平Vin低于第1阈值VTH +(图6的步骤ST2：是的情况)，则控制电路11对信号电平测定部10测定的信号电平Vin和第2阈值VTH -进行比较(图6的步骤ST3)
如果信号电平Vin为第2阈值VTH -以下(图6的步骤ST3：否的情况)，则控制电路11判定为第1脉冲信号tp和第2脉冲信号tn发生干扰。
如果信号电平Vin高于第2阈值VTH -(图6的步骤ST3：是的情况)，则控制电路11判定为第1脉冲信号tp和第2脉冲信号tn未发生干扰。
控制电路11判定为第1脉冲信号tp和第2脉冲信号tn未发生干扰时，结束延迟时间(TA)的调整处理。
控制电路11判定为第1脉冲信号tp和第2脉冲信号tn发生干扰时，从表示连接个数的X中减去1，以使串联连接在延迟电路4c的输入端子12a与输出端子12b之间的信号延迟部13-n的个数X减少1个。即，控制电路11设X＝X-1(图6的步骤ST4)。
控制电路11判定从表示连接个数的X中减去1的结果是否成为X＝1(图6的步骤ST5)。
如果成为X＝1(图6的步骤ST5：是的情况)，则控制电路11结束延迟时间(TA)的调整处理。
如果未成为X＝1(图6的步骤ST5：否的情况)，则控制电路11返回步骤ST2的处理，继续进行延迟时间(TA)的调整处理。
在通过控制电路11调整延迟电路4c对第2数字信号C的延迟时间(TA)以使得数字信号F中的第1脉冲信号tp和第2脉冲信号tn不发生干扰后，确保了数字信号F中的第1脉冲信号tp与第2脉冲信号tn的时间间隔。
其结果，数字信号F中的第1脉冲信号tp和第2脉冲信号tn的振幅增大。
由此，期待如以下的式(6)所示数字信号F中的第1脉冲信号tp的信号电平的最大值VT1大于滞后阈值VTH、并且如以下的式(7)所示第2脉冲信号tn的信号电平的最小值VT2小于滞后阈值VTL。
VT1>VTH (6)
VT2<VTL (7)
由以上可知，根据该实施方式1，设置脉冲生成电路4，该脉冲生成电路4与所输入的数字信号的上升沿同步地输出第1脉冲信号tp，并与数字信号的下降沿同步地输出极性与第1脉冲信号tp的极性不同的第2脉冲信号tn，如果由接收部7接收的第1脉冲信号tp和第2脉冲信号tn发生干扰，则控制电路11分别对从脉冲生成电路4输出的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整，以使得消除干扰，因此，发挥如下效果：针对传输路径损失的频率特性，能够不实施相反特性的波形补偿处理地抑制数据关联抖动。
即，根据该实施方式1，控制电路11能够分别对从脉冲生成电路4输出的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整，因此，能够在由接收部7接收的数字信号F中的第1脉冲信号tp与第2脉冲信号tn之间设置时间间隔。因此，即使数字信号E由于损失性传输路径6而受到传输损失从而使数字信号F中的第1脉冲信号tp的脉冲宽度TB和第2脉冲信号tn的脉冲宽度TB变宽，也能够防止数字信号F中的第1脉冲信号tp与第2脉冲信号tn的干扰。由此，能够抑制数据关联抖动，抑制通信品质的劣化。
在该实施方式1中，示出控制电路11根据由信号电平测定部10测定的信号电平Vin调整脉冲生成电路4的延迟电路4c对第2数字信号C的延迟时间(TA)的例子，但是不限于此。
例如，用户也可以手动操作控制电路11，由此调整脉冲生成电路4的延迟电路4c对第2数字信号C的延迟时间(TA)。
实施方式2
在上述实施方式1中，示出延迟电路4c具有N个信号延迟部13-n(n＝1、2、…、N)的例子。
在该实施方式2中，说明延迟电路4c代替N个信号延迟部13-n而具有延迟时间Tgn相互不同的N个延迟线路21-n(n＝1、2、…、N)的例子。
图7是示出本发明的实施方式2的信号传输装置的延迟电路4c的结构图。在图7中，与图2相同的标号表示相同或相当部分，因此省略说明。
延迟线路21-n(n＝1、2、…、N)是延迟时间Tgn相互不同的线路。
选择电路22是如下电路：配置在延迟电路4c的输入端子12a与N个延迟线路21-n的输入侧之间，将从控制电路11输出的控制信号所表示的延迟线路21-n与输入端子12a电连接。
选择电路23是如下电路：配置在N个延迟线路21-n的输出侧与延迟电路4c的输出端子12b之间，将从控制电路11输出的控制信号所表示的延迟线路21-n与输出端子12b电连接。
接着，对动作进行说明。
除了延迟电路4c和控制电路11以外，与上述实施方式1相同，因此，这里，仅对延迟电路4c和控制电路11进行说明。
延迟电路4c具有延迟时间Tgn相互不同的N个延迟线路21-n(n＝1、2、…、N)。例如，N个延迟线路21-n的延迟时间Tgn如以下的式(8)那样。
Tg1<Tg2<…<TgN (8)
与上述实施方式1同样，控制电路11调整延迟电路4c对第2数字信号C的延迟时间(TA)，以使得数字信号F中的第1脉冲信号tp和第2脉冲信号tn不发生干扰。
但是，在该实施方式2中，控制电路11不是如上述实施方式1那样使1个以上的信号延迟部13-n串联连接在输入端子12a与输出端子12b之间，而是实施决定连接在输入端子12a与输出端子12b之间的1个延迟线路21-n的处理。
下面，具体说明控制电路11进行的1个延迟线路21-n的决定处理。
控制电路11从N个延迟线路21-n的延迟时间Tgn中选择还未选择的1个延迟线路21-n。关于延迟线路21-n的选择，从具有较大延迟时间Tgn的延迟线路21-n起依次选择(处理S1)。
控制电路11将表示选择出的1个延迟线路21-n的控制信号输出到延迟电路4c的选择电路22、23(处理S2)。
延迟电路4c的选择电路22从控制电路11接受控制信号后，从N个延迟线路21-n中选择控制信号所表示的延迟线路21-n，将选择出的延迟线路21-n与输入端子12a电连接。
延迟电路4c的选择电路23从控制电路11接受控制信号后，从N个延迟线路21-n中选择控制信号所表示的延迟线路21-n，将选择出的延迟线路21-n与输出端子12b电连接。
控制电路11在选择出的延迟线路21-n的连接完成后，与上述实施方式1同样，判定数字信号F中的第1脉冲信号tp和第2脉冲信号tn是否发生干扰(处理S3)。
如果数字信号F中的第1脉冲信号tp和第2脉冲信号tn未发生干扰，则控制电路11结束延迟时间(TA)的调整处理。
如果数字信号F中的第1脉冲信号tp和第2脉冲信号tn发生干扰，则控制电路11反复实施上述(处理S1)～(处理S3)，直到没有干扰为止。
在该实施方式2的情况下，也与上述实施方式1同样，得到如下效果：针对传输路径损失的频率特性，能够不实施相反特性的波形补偿处理地抑制数据关联抖动。
在上述实施方式1中，在第2数字信号C通过延迟电路4c时，在从输入端子12a到输出端子12b的路径的信号的分支点产生第2数字信号C的反射，第2数字信号C的反射有时对通信品质造成影响。作为信号的分支点，例如，除了信号延迟部13-1与信号延迟部13-2及选择电路14之间的连接点以外，还存在信号延迟部13-2与信号延迟部13-3及选择电路14之间的连接点等。
第2数字信号C的传输速度越是高速，则通信品质的影响越显著。此外，越是为了延长第2数字信号C的延迟时间(TA)而增加串联连接在输入端子12a与输出端子12b之间的信号延迟部13-n的个数，则通信品质的影响越显著。
在该实施方式2中，通过1个延迟线路21-n对第2数字信号C进行延迟，在输入端子12a与输出端子12b之间不存在第2数字信号C的分支点。因此，不会受到上述实施方式1那样的第2数字信号C的反射引起的通信品质的影响。
实施方式3
在上述实施方式1中，示出脉冲生成电路4具有分支电路4a、反转电路4b、延迟电路4c和合成电路4d的例子。
在该实施方式3中，说明脉冲生成电路31具有可变电容元件43和可变电阻元件44的例子。
图8是示出本发明的实施方式3的信号传输装置的结构图。在图8中，与图1相同的标号表示相同或相当部分。
图9是示出本发明的实施方式3的信号传输装置的脉冲生成电路31的结构图。
在图8和图9中，脉冲生成电路31具有可变电容元件43和可变电阻元件44。
脉冲生成电路31是如下电路：与从放大电路3输出的数字信号A的上升沿同步地输出第1脉冲信号tp，与数字信号A的下降沿同步地输出极性与第1脉冲信号tp的极性不同的第2脉冲信号tn。
在该实施方式3中，也与上述实施方式1同样，第1脉冲信号tp是脉冲宽度TA的正极脉冲信号，第2脉冲信号tn是脉冲宽度TA的负极脉冲信号。
控制电路32是如下电路：根据由信号电平测定部10测定的信号电平Vin，分别控制脉冲生成电路31中的可变电容元件43的电容值和可变电阻元件44的电阻值，由此，分别对数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整。
脉冲生成电路31的输入端子41与放大电路3的输出端连接。
脉冲生成电路31的输出端子42与缓冲电路5的输入端连接。
可变电容元件43例如通过可变电容器实现。
可变电容元件43的一端与输入端子41连接，另一端与输出端子42连接。
这里，示出可变电容元件43通过可变电容器实现的例子，但是不限于此，例如，可变电容元件43也可以是基于相互接近的2条以上的传输线路的电容耦合。
可变电阻元件44的一端与可变电容元件43的另一端和输出端子42连接，另一端与输入输出端子45和输入输出端子46连接。
输入输出端子45和输入输出端子46例如分别与地线等基准电位连接。
接着，对动作进行说明。
除了脉冲生成电路31和控制电路32以外，与上述实施方式1相同，因此，这里，仅对脉冲生成电路31和控制电路32进行说明。
具有可变电容元件43和可变电阻元件44的脉冲生成电路31在从输入端子41被输入数字信号A后，原理上，作为将数字信号A的微分信号输出到输出端子42的微分电路发挥作用。
因此，脉冲生成电路31从放大电路3接受放大后的数字信号A后，与上述实施方式1的脉冲生成电路4同样，与数字信号A的上升沿同步地将第1脉冲信号tp输出到缓冲电路5。
此外，与上述实施方式1的脉冲生成电路4同样，脉冲生成电路31与数字信号A的下降沿同步地将极性与第1脉冲信号tp的极性不同的第2脉冲信号tn输出到缓冲电路5。
与上述实施方式1的控制电路11同样，控制电路32根据由信号电平测定部10测定的信号电平Vin，判定数字信号F中的第1脉冲信号tp和第2脉冲信号tn是否发生干扰。
控制电路32分别控制脉冲生成电路31中的可变电容元件43的电容值和可变电阻元件44的电阻值，由此，分别对数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整，以使得数字信号F中的第1脉冲信号tp和第2脉冲信号tn不发生干扰。
具体而言，控制电路32在缩窄数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA的情况下，例如，进行控制以使得可变电容元件43的电容值减小，并且可变电阻元件44的电阻值减小。
控制电路32在加宽数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA的情况下，例如，进行控制以使得可变电容元件43的电容值增大，并且可变电阻元件44的电阻值增大。
由以上可知，在该实施方式3中，也与上述实施方式1同样，得到如下效果：针对传输路径损失的频率特性，能够不实施相反特性的波形补偿处理地抑制数据关联抖动。
根据该实施方式3，脉冲生成电路31仅具有可变电容元件43和可变电阻元件44。因此，脉冲生成电路31不需要如上述实施方式1的脉冲生成电路4那样具备具有N个信号延迟部13-n的延迟电路4c。此外，脉冲生成电路31也不需要具有分支电路4a、反转电路4b和合成电路4d。
因此，对该实施方式3中的脉冲生成电路31的电路规模和上述实施方式1中的脉冲生成电路4的电路规模进行比较时，可知该实施方式3中的脉冲生成电路31的电路规模较小。因此，根据该实施方式3，与上述实施方式1相比，得到能够减小电路规模的效果。
实施方式4
在上述实施方式3中，示出脉冲生成电路31具有可变电容元件43和可变电阻元件44的例子。
在该实施方式4中，说明脉冲生成电路31具有可变电容元件51、放大电路52、可变电阻元件53的例子。
图10是示出本发明的实施方式4的信号传输装置的脉冲生成电路31的结构图。在图10中，与图9相同的标号表示相同或相当部分，因此省略说明。
该实施方式4中的信号传输装置的结构与图8所示的上述实施方式3中的信号传输装置的结构相同。
可变电容元件51例如通过可变电容器实现。
可变电容元件51的一端与输入端子41连接。
这里，示出可变电容元件51通过可变电容器实现的例子，但是不限于此，例如，可变电容元件51也可以是基于相互接近的2条以上的传输线路的电容耦合。
放大电路52的输入端与可变电容元件51的另一端连接，输出端与输出端子42连接。
可变电阻元件53的一端与放大电路52的输入端连接，另一端与放大电路52的输出端和输出端子42连接。
在该实施方式4中，控制电路32分别控制脉冲生成电路31中的可变电容元件51的电容值和可变电阻元件53的电阻值，由此，分别对数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整。
接着，对动作进行说明。
除了脉冲生成电路31和控制电路32以外，与上述实施方式1相同，因此，这里，仅对脉冲生成电路31和控制电路32进行说明。
具有可变电容元件51、放大电路52和可变电阻元件53的脉冲生成电路31在从输入端子41被输入数字信号A后，原理上，作为将数字信号A的微分信号输出到输出端子42的微分电路发挥作用。
因此，脉冲生成电路31从放大电路3接受放大后的数字信号A后，与上述实施方式1的脉冲生成电路4同样，与数字信号A的上升沿同步地将第1脉冲信号tp输出到缓冲电路5。
此外，与上述实施方式1的脉冲生成电路4同样，脉冲生成电路31与数字信号A的下降沿同步地将极性与第1脉冲信号tp的极性不同的第2脉冲信号tn输出到缓冲电路5。
与上述实施方式1的控制电路11同样，控制电路32根据由信号电平测定部10测定的信号电平Vin，判定数字信号F中的第1脉冲信号tp和第2脉冲信号tn是否发生干扰。
控制电路32分别控制脉冲生成电路31中的可变电容元件51的电容值和可变电阻元件53的电阻值，由此，分别对数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整，以使得数字信号F中的第1脉冲信号tp和第2脉冲信号tn不发生干扰。
具体而言，控制电路32在缩窄数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA的情况下，例如，进行控制以使得可变电容元件51的电容值减小，并且可变电阻元件53的电阻值减小。
控制电路32在加宽数字信号E中的第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA的情况下，例如，进行控制以使得可变电容元件51的电容值增大，并且可变电阻元件53的电阻值增大。
由以上可知，在该实施方式4中，也与上述实施方式1同样，得到如下效果：针对传输路径损失的频率特性，能够不实施相反特性的波形补偿处理地抑制数据关联抖动。
根据该实施方式4，脉冲生成电路31仅具有可变电容元件51、放大电路52和可变电阻元件53。因此，脉冲生成电路31不需要如上述实施方式1的脉冲生成电路4那样具备具有N个信号延迟部13-n的延迟电路4c。此外，脉冲生成电路31也不需要具有分支电路4a、反转电路4b和合成电路4d。
因此，对该实施方式4中的脉冲生成电路31的电路规模和上述实施方式1中的脉冲生成电路4的电路规模进行比较时，可知该实施方式4中的脉冲生成电路31的电路规模较小。因此，根据该实施方式4，与上述实施方式1相比，得到能够减小电路规模的效果。
实施方式5
在上述实施方式1中，示出从数字信号生成器2输出的数字信号的传输速度恒定的例子。
在该实施方式5中，说明对从数字信号生成器2输出的数字信号的传输速度进行调整的例子。
图11是示出本发明的实施方式5的信号传输装置的结构图。在图11中，与图1相同的标号表示相同或相当部分，因此省略说明。
振荡电路61是如下电路：对时钟信号进行振荡，将振荡的时钟信号输出到数字信号生成器2。
数字信号生成器2与从振荡电路61输出的时钟信号同步地生成数字信号。
振荡电路62具有临时保持从接收器9输出的数字信号H的缓冲电路。
此外，振荡电路62是如下电路：对时钟信号进行振荡，按照振荡的时钟信号对从接收器9输出的数字信号H的传输速度进行调整，输出传输速度调整后的数字信号I。
控制电路63是如下电路：与上述实施方式1的控制电路11同样，根据由信号电平测定部10测定的信号电平Vin，调整脉冲生成电路4的延迟电路4c对第2数字信号C的延迟时间(TA)，由此，分别对第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整。
控制电路63与上述实施方式1的控制电路11不同，对通过振荡电路61振荡的时钟信号的频率进行调整，由此，对从数字信号生成器2输出的数字信号的传输速度进行调整。
此外，控制电路63对通过振荡电路62振荡的时钟信号的频率进行调整，由此，对从振荡电路62输出的数字信号I的传输速度进行调整。
图11示出振荡电路61、62和控制电路63应用于图1的信号传输装置的例子，但是，振荡电路61、62和控制电路63也可以应用于图8的信号传输装置。
接着，对动作进行说明。
除了振荡电路61、62和控制电路63以外，与上述实施方式1相同，因此，这里，仅对振荡电路61、62和控制电路63进行说明。
在损失性传输路径6中的损失的频率特性恶劣的情况下，由于损失性传输路径6而引起的数字信号E的传输损失极大。
因此，数字信号F中的第1脉冲信号tp的脉冲宽度TB和第2脉冲信号tn的脉冲宽度TB比构成数字信号A的脉冲信号的脉冲宽度T宽，有时不满足式(3)。
与上述实施方式1的控制电路11同样，控制电路63根据由信号电平测定部10测定的信号电平Vin，调整脉冲生成电路4的延迟电路4c对第2数字信号C的延迟时间(TA)，由此，分别对第1脉冲信号tp的脉冲宽度TA和第2脉冲信号tn的脉冲宽度TA进行调整。
但是，在由于损失性传输路径6而引起的数字信号E的传输损失极大的情况下，仅通过调整脉冲生成电路4的延迟电路4c对第2数字信号C的延迟时间(TA)，有时无法抑制数字信号F中的第1脉冲信号tp与第2脉冲信号tn的干扰。
因此，控制电路63在仅通过调整延迟电路4c对第2数字信号C的延迟时间(TA)无法抑制数字信号F中的第1脉冲信号tp与第2脉冲信号tn的干扰的情况下，对通过振荡电路61振荡的时钟信号的频率进行调整。
具体而言，与上述实施方式1的控制电路11同样，控制电路63进行串联连接在延迟电路4c的输入端子12a与输出端子12b之间的信号延迟部13-n的个数X的切换。
控制电路63在即使进行信号延迟部13-n的个数X的切换也无法抑制第1脉冲信号tp与第2脉冲信号tn的干扰的情况下，对振荡电路61进行控制，以使得通过振荡电路61振荡的时钟信号的频率降低。
降低通过振荡电路61振荡的时钟信号的频率，由此，从数字信号生成器2输出的数字信号的传输速度降低。
从数字信号生成器2输出的数字信号的传输速度降低，由此，数字信号的频率降低，因此，由于损失性传输路径6而引起的数字信号E的传输损失减小。其结果，当满足式(3)时，抑制数字信号F中的第1脉冲信号tp与第2脉冲信号tn的干扰。
控制电路63在对振荡电路61进行控制以使得通过振荡电路61振荡的时钟信号的频率降低时，也可以对振荡电路62进行控制以使得通过振荡电路62振荡的时钟信号的频率也降低。但是，从振荡电路61输出的数字信号I的传输速度跟数字信号F中的第1脉冲信号tp与第2脉冲信号tn的干扰无关，因此，也可以对通过振荡电路62振荡的时钟信号的频率进行控制，以使得与通过振荡电路62振荡的时钟信号的频率不同。
控制电路63在数字信号F中的第1脉冲信号tp和第2脉冲信号tn未发生干扰的情况下，不对通过振荡电路61振荡的时钟信号的频率进行调整。
但是，控制电路63也可以在数字信号F中的第1脉冲信号tp和第2脉冲信号tn不发生干扰的范围内对振荡电路61进行控制，以使得例如通过振荡电路61振荡的时钟信号的频率提高。
通过使振荡电路61振荡的时钟信号的频率提高，由此，从数字信号生成器2输出的数字信号的传输速度上升。
由以上可知，根据该实施方式5，构成为控制电路63对输入到脉冲生成电路4的数字信号的传输速度进行调整，因此，发挥在损失性传输路径6中的损失的频率特性恶劣的情况下也能够抑制数据关联抖动的效果。
另外，本申请发明能够在其发明范围内进行各实施方式的自由组合、或各实施方式的任意结构要素的变形、或各实施方式中的任意结构要素的省略。
产业上的可利用性
本发明适用于经由传输路径传输信号的信号传输装置。
标号说明
1：发送部；2：数字信号生成器；3：放大电路；4：脉冲生成电路；4a：分支电路；4b：反转电路；4c：延迟电路；4d：合成电路；5：缓冲电路；6：损失性传输路径(传输路径)；7：接收部；8：比较电路；9：接收器；10：信号电平测定部；11：控制电路；12a：输入端子；12b：输出端子；13-n：信号延迟部；14：选择电路；21-n：延迟线路；22、23：选择电路；31：脉冲生成电路；32：控制电路；41：输入端子；42：输出端子；43：可变电容元件；44：可变电阻元件；45、46：输入输出端子；51：可变电容元件；52：放大电路；53：可变电阻元件；61、62：振荡电路；63：控制电路。

Claims (9)

1.一种信号传输装置，其具有：
脉冲生成电路，其与所输入的数字信号的上升沿同步地输出第1脉冲信号，并与所述数字信号的下降沿同步地输出极性与所述第1脉冲信号的极性不同的第2脉冲信号；
缓冲电路，其将从所述脉冲生成电路输出的第1脉冲信号和第2脉冲信号分别输出到传输路径；
接收部，其分别接收由所述传输路径传输的第1脉冲信号和第2脉冲信号；以及
控制电路，如果由所述接收部接收的第1脉冲信号和第2脉冲信号发生干扰，则该控制电路分别对从所述脉冲生成电路输出的第1脉冲信号的脉冲宽度和第2脉冲信号的脉冲宽度进行调整，以使得消除所述干扰。
2.根据权利要求1所述的信号传输装置，其特征在于，
所述信号传输装置具有信号电平测定部，该信号电平测定部测定由所述传输路径传输的信号的信号电平，
所述控制电路根据由所述信号电平测定部测定的信号电平，判定由所述接收部接收的第1脉冲信号和第2脉冲信号是否发生干扰。
3.根据权利要求1所述的信号传输装置，其特征在于，
所述脉冲生成电路具有：
分支电路，其对所述数字信号进行分支，输出第1数字信号和第2数字信号作为分支后的数字信号；
反转电路，其对从所述分支电路输出的第2数字信号的极性进行反转；
延迟电路，其对通过所述反转电路反转极性后的第2数字信号进行延迟；以及
合成电路，其对从所述分支电路输出的第1数字信号和通过所述延迟电路延迟后的第2数字信号进行合成，将合成后的数字信号作为所述第1脉冲信号和所述第2脉冲信号输出到所述缓冲电路。
4.根据权利要求3所述的信号传输装置，其特征在于，
所述控制电路调整所述延迟电路对第2数字信号的延迟时间，由此，分别对所述第1脉冲信号的脉冲宽度和所述第2脉冲信号的脉冲宽度进行调整。
5.根据权利要求3所述的信号传输装置，其特征在于，
所述延迟电路具有多个信号延迟部，该多个信号延迟部对通过所述反转电路反转极性后的第2数字信号进行延迟，
所述控制电路对所述多个信号延迟部中的、串联连接在所述延迟电路的输入端子与输出端子之间的信号延迟部的数量进行调整，由此，分别对所述第1脉冲信号的脉冲宽度和所述第2脉冲信号的脉冲宽度进行调整。
6.根据权利要求3所述的信号传输装置，其特征在于，
所述延迟电路具有延迟时间相互不同的多个延迟线路，
所述控制电路从所述多个延迟线路中选择任意一个延迟线路，将选择出的延迟线路连接在所述延迟电路的输入端子与输出端子之间，由此，分别对所述第1脉冲信号的脉冲宽度和所述第2脉冲信号的脉冲宽度进行调整。
7.根据权利要求1所述的信号传输装置，其特征在于，
所述脉冲生成电路具有：
可变电容元件，其一端与所述脉冲生成电路的输入端子连接，另一端与所述脉冲生成电路的输出端子连接；以及
可变电阻元件，其一端与所述可变电容元件的另一端连接，另一端与基准电位连接，
所述控制电路分别控制所述可变电容元件的电容值和所述可变电阻元件的电阻值，由此，分别对所述第1脉冲信号的脉冲宽度和所述第2脉冲信号的脉冲宽度进行调整。
8.根据权利要求1所述的信号传输装置，其特征在于，
所述脉冲生成电路具有：
可变电容元件，其一端与所述脉冲生成电路的输入端子连接；
放大电路，其输入端与所述可变电容元件的另一端连接，输出端与所述脉冲生成电路的输出端子连接；以及
可变电阻元件，其一端与所述放大电路的输入端连接，另一端与所述放大电路的输出端连接，
所述控制电路分别控制所述可变电容元件的电容值和所述可变电阻元件的电阻值，由此，分别对所述第1脉冲信号的脉冲宽度和所述第2脉冲信号的脉冲宽度进行调整。
9.根据权利要求1所述的信号传输装置，其特征在于，
所述控制电路对输入到所述脉冲生成电路的数字信号的传输速度进行调整。
CN201780088064.3A 2017-03-13 2017-03-13 信号传输装置 Active CN110383782B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/009991 WO2018167825A1 (ja) 2017-03-13 2017-03-13 信号伝送装置

Publications (2)

Publication Number Publication Date
CN110383782A CN110383782A (zh) 2019-10-25
CN110383782B true CN110383782B (zh) 2022-01-11

Family

ID=63523619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780088064.3A Active CN110383782B (zh) 2017-03-13 2017-03-13 信号传输装置

Country Status (3)

Country Link
JP (1) JP6537757B2 (zh)
CN (1) CN110383782B (zh)
WO (1) WO2018167825A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216182A (zh) * 1997-01-22 1999-05-05 株式会社爱德万测试 光脉冲传输系统、光脉冲传输方法、及光脉冲检测方法
RU15787U1 (ru) * 1999-12-27 2000-11-10 Варламов Валерий Петрович Плотномер жидких сред
US7020399B1 (en) * 1998-03-20 2006-03-28 Fujitsu Limited Optical transmission apparatus and method which adjust rise and fall time of signal light to be transmitted
CN101002381A (zh) * 2004-08-03 2007-07-18 日本电信电话株式会社 接收方法以及接收电路
CN101252362A (zh) * 2007-02-19 2008-08-27 富士通株式会社 利用脉冲发射数据的发射机电路及无线电传输设备
CN104539214A (zh) * 2015-01-12 2015-04-22 深圳市英威腾电气股份有限公司 一种用于电机转速追踪的通信电路
CN104823379A (zh) * 2012-12-04 2015-08-05 三菱电机株式会社 信号传输电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53131716A (en) * 1977-04-22 1978-11-16 Mitsubishi Electric Corp Digital signal transmission system
JPH03114323A (ja) * 1989-09-28 1991-05-15 Asahi Chem Ind Co Ltd 光データリンク装置
US7805628B2 (en) * 2001-04-02 2010-09-28 Credence Systems Corporation High resolution clock signal generator
JP3581147B1 (ja) * 2003-04-09 2004-10-27 シャープ株式会社 波形整形方法、波形整形装置、電子機器、波形整形プログラムおよび記録媒体
JP4982260B2 (ja) * 2006-06-20 2012-07-25 パナソニック株式会社 パルス変調回路
JP5245924B2 (ja) * 2009-03-06 2013-07-24 富士電機株式会社 信号伝送回路及び電力変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1216182A (zh) * 1997-01-22 1999-05-05 株式会社爱德万测试 光脉冲传输系统、光脉冲传输方法、及光脉冲检测方法
US7020399B1 (en) * 1998-03-20 2006-03-28 Fujitsu Limited Optical transmission apparatus and method which adjust rise and fall time of signal light to be transmitted
RU15787U1 (ru) * 1999-12-27 2000-11-10 Варламов Валерий Петрович Плотномер жидких сред
CN101002381A (zh) * 2004-08-03 2007-07-18 日本电信电话株式会社 接收方法以及接收电路
CN101252362A (zh) * 2007-02-19 2008-08-27 富士通株式会社 利用脉冲发射数据的发射机电路及无线电传输设备
CN104823379A (zh) * 2012-12-04 2015-08-05 三菱电机株式会社 信号传输电路
CN104539214A (zh) * 2015-01-12 2015-04-22 深圳市英威腾电气股份有限公司 一种用于电机转速追踪的通信电路

Also Published As

Publication number Publication date
JP6537757B2 (ja) 2019-07-03
JPWO2018167825A1 (ja) 2019-11-07
CN110383782A (zh) 2019-10-25
WO2018167825A1 (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
US6665351B2 (en) Circuit and method for providing a digital data signal with pre-distortion
CN107465402B (zh) 用于补偿通信信道上的模式转换的方法和系统
US7786751B2 (en) Differential signaling system and method of controlling skew between signal lines thereof
US8305113B1 (en) Intra-pair skew cancellation technique for differential signaling
JP2011228826A (ja) インターフェイス装置
JP5202118B2 (ja) 通信システム、受信器、及び適応等化器
EP1423923B1 (en) Adaptive equalizer for reducing distortion in a communication channel
KR100933977B1 (ko) 전송 선로 구동 회로
CN110383782B (zh) 信号传输装置
JP4706043B2 (ja) イコライザ回路
US20200092144A1 (en) Receiver with selectable digital equalization filter options
US20110188566A1 (en) Post-equalization amplitude latch-based channel characteristic measurement
KR20130020866A (ko) 저전력 고속의 송수신 장치
JP2010135957A (ja) 波形等化装置及び波形等化方法、データ受信装置及びデータ受信方法、並びにコンピューター・プログラム
TWI462518B (zh) 網路接收器及其控制方法
CN105302762B (zh) 用于补偿串联数据信号的边沿失真的设备和方法
JP4048377B2 (ja) イコライザ装置、およびイコライザ回路の調整方法
US20230308065A1 (en) Variable gain amplifier biased with a fixed current to improve low-gain linearity
JP5621895B1 (ja) データ伝送システム及びデータ伝送方法
JP2013009187A (ja) 電子装置
KR102165986B1 (ko) 신호 전송 시스템
JP2012156660A (ja) 受信回路並びにそれを備えた半導体装置及び情報処理システム
US10079701B1 (en) Three-valued signal generation device and three-valued signal generation method
TW202418765A (zh) 接收器及控制等化的方法
CN117318676A (zh) 串行接口中的信号增强

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant