JP2011228826A - インターフェイス装置 - Google Patents
インターフェイス装置 Download PDFInfo
- Publication number
- JP2011228826A JP2011228826A JP2010094670A JP2010094670A JP2011228826A JP 2011228826 A JP2011228826 A JP 2011228826A JP 2010094670 A JP2010094670 A JP 2010094670A JP 2010094670 A JP2010094670 A JP 2010094670A JP 2011228826 A JP2011228826 A JP 2011228826A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- reception
- period
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Abstract
【課題】インピーダンスの不整合による終端反射の影響を軽減し、良好な信号伝達特性を確保する。
【解決手段】信号伝送経路20の受信経路から送られてくる信号を受信する受信回路1と、受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子2と、受信信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路3と、レベル弁別回路3の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路4と、レベル別期間算出回路4による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子2のインピーダンス値を調整するインピーダンス値調整回路5とを備える。
【選択図】図1
【解決手段】信号伝送経路20の受信経路から送られてくる信号を受信する受信回路1と、受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子2と、受信信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路3と、レベル弁別回路3の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路4と、レベル別期間算出回路4による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子2のインピーダンス値を調整するインピーダンス値調整回路5とを備える。
【選択図】図1
Description
本発明は、高速デジタルデータ通信系において信号伝送経路を介して送受信するインターフェイス装置にかかわり、詳しくは、信号伝送経路の送信経路または受信経路をそれぞれ終端する送信用または受信用可変インピーダンス素子のインピーダンス値調整を通じて、種々様々な送信信号波形または受信信号波形の変容に対し常に適正に送信信号波形または受信信号波形を整形し、終端反射に起因する波形歪を矯正するための技術に関する。
Serial−ATA、USBなどの高速インターフェイスでは、データの転送レートの高速化に伴って通信信号の周波数の高速化が進んでいる。例えばSerial−ATAにおいては、Gen1iで通信速度1.5Gbps(通信信号最大周波数:750MHz)、Gen2iで通信速度3Gbps(同:1.5GHz)の信号伝送を行う。これらの高速インターフェイスにおいては信号の終端反射を抑えることが重要であり、そのために信号伝送経路のインピーダンス整合が必要となる。このためこれらの高速インターフェイスでは、規格によって終端インピーダンスの値が規定されている。例えばSerial−ATAにおいては、終端抵抗を50Ω(差動信号の場合は100Ω)にしてインピーダンス整合をとる。
近時は、信号伝送速度の高速化に従い、信号伝送経路に存在する抵抗/容量/インダクタに伴う終端反射の影響が無視できないものとなってきている。信号伝送速度が低い場合では一般的な手法であるDC的な終端抵抗の調整で問題ないが、信号伝送経路においては抵抗/容量/インダクタの成分が存在することから伝送速度が上がると終端インピーダンスとの差異が発生し、波形に終端反射の影響が現れるようになる。
特許文献1には、伝送線路を介して信号を受信する信号受信部に対する伝送線路の終端装置が開示されている。その装置は、オーバーシュート検出手段、アンダーシュート検出手段および終端インピーダンス可変設定手段を備えている。オーバーシュート検出手段は、受信信号に対して予め定められた第1の基準電位以上の電位を検出する。アンダーシュート検出手段は、受信信号に対して予め定められた第2の基準電位以下の電位を検出する。終端インピーダンス可変設定手段は、オーバーシュート検出手段による検出信号とアンダーシュート検出手段による検出信号を入力し、両検出信号に基づいて伝送線路の信号受信部に対する入力インピーダンスを可変することにより、受信信号が第1の基準電位と第2の基準電位との間に収まるように制御する。
また、特許文献2には、電子回路基板の電気信号の波形の乱れを検出する波形乱れ検出装置が開示されている。この装置は、データ入力装置、波形乱れ検出手段、データ記憶装置、演算処理装置および出力装置を備えている。データ入力装置が電気信号の波形データを読み込み、波形乱れ検出手段がデータ入力装置からの波形データにおいて波形の乱れを検出する。データ記憶装置は波形乱れ検出手段で使用する各種判定値を記憶している。演算処理装置は波形乱れ検出手段における各種命令により波形乱れ検出の演算処理を行い、出力装置はその演算処理結果である波形乱れ検出結果を出力する。
特許文献1による終端インピーダンス可変設定手段では、オーバーシュートおよびアンダーシュート以外の波形の乱れに対しては、これらを検出することができず、終端インピーダンスの補正が行えない。
また、特許文献2による波形乱れ検出装置では、波形の乱れの検出のみとなっており、終端反射の影響を受けにくい波形となるように終端抵抗を調整するシーケンスがない。
本発明は、このような事情に鑑みて創作したものであり、インピーダンスの不整合による終端反射の影響を軽減し、良好な信号伝達特性を確保することを目的としている。
インターフェイス装置についての本発明は、次のような手段を講じることにより上記の課題を解決するものである。
(1)本発明によるインターフェイス装置は、
信号伝送経路の受信経路から送られてくる信号を受信する受信回路と、
前記受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子と、
前記受信信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路と、
前記レベル弁別回路の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路と、
前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整するインピーダンス値調整回路とを備えたものである。
信号伝送経路の受信経路から送られてくる信号を受信する受信回路と、
前記受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子と、
前記受信信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路と、
前記レベル弁別回路の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路と、
前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整するインピーダンス値調整回路とを備えたものである。
(2)また、本発明によるインターフェイス装置は、
信号伝送経路の受信経路から送られてくる信号を受信する受信回路と、
前記受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子と、
前記受信回路の受信結果の信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路と、
前記レベル弁別回路の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路と、
前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整するインピーダンス値調整回路とを備えたものである。
信号伝送経路の受信経路から送られてくる信号を受信する受信回路と、
前記受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子と、
前記受信回路の受信結果の信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路と、
前記レベル弁別回路の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路と、
前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整するインピーダンス値調整回路とを備えたものである。
(3)また、本発明によるインターフェイス装置は、
信号伝送経路の受信経路から送られてくる信号を受信する受信能力可変の受信回路と、
前記受信能力可変の受信回路の受信結果を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路と、
前記レベル弁別回路の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路と、
前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信能力可変の受信回路の受信能力を調整する受信能力調整回路とを備えたものである。
信号伝送経路の受信経路から送られてくる信号を受信する受信能力可変の受信回路と、
前記受信能力可変の受信回路の受信結果を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路と、
前記レベル弁別回路の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路と、
前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信能力可変の受信回路の受信能力を調整する受信能力調整回路とを備えたものである。
(4)上記(1),(2)の構成において、
さらに、前記信号伝送経路に対し信号を送信する送信回路と、
前記信号伝送経路の送信経路を終端するインピーダンス値可変の送信用可変インピーダンス素子とを備え、
前記インピーダンス値調整回路は、前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子のインピーダンス値を調整した後に、そのときの調整結果を反映させることで送信用可変インピーダンス素子のインピーダンス値を調整するように構成されている。
さらに、前記信号伝送経路に対し信号を送信する送信回路と、
前記信号伝送経路の送信経路を終端するインピーダンス値可変の送信用可変インピーダンス素子とを備え、
前記インピーダンス値調整回路は、前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子のインピーダンス値を調整した後に、そのときの調整結果を反映させることで送信用可変インピーダンス素子のインピーダンス値を調整するように構成されている。
本発明によれば、受信信号を4つ以上の閾値電圧と比較してレベル弁別し、オーバーシュート検出期間、アンダーシュート検出期間、ハイ側検出期間、ロウ側検出期間の少なくとも4つの期間の情報を取得し、それら各期間の総合判断に基づいて受信用可変インピーダンス素子のインピーダンス値を調整するように構成したので、種々様々な受信信号波形の変容に対し常に適正に受信信号波形を整形し、終端反射に起因する波形歪を矯正することができ、良好な信号伝送特性を確保することができる。
上記した本発明のインターフェイス装置について、以下、実施の形態のレベルで説明する。理解を容易にするため、後述する実施例で用いる図面を参照しながら説明することとする(ただし、本発明は同図によって制限を受けるものではない)。《1》,《2》,《3》…等の括弧付き数字は〔特許請求の範囲〕の請求項番号と呼応する。
《1》本項においては、後述する実施例で用いる図1を参照しながら説明する。本発明は、信号伝送経路を介して信号を受信するインターフェイス装置に関する。このインターフェイス装置10は、受信回路1、受信用可変インピーダンス素子2、レベル弁別回路3、レベル別期間算出回路4およびインピーダンス値調整回路5を備えている。受信回路1は、外部から信号伝送経路20を介して送信されてくる信号を受信するものである。受信用可変インピーダンス素子2は、信号伝送経路20につながる受信経路を終端するもので、そのインピーダンス値が可変(変更可能)とされている。レベル弁別回路3は、閾値電圧を4レベル以上もち、これらの閾値電圧との比較対照に基づき受信信号のレベルを弁別するものとして構成されている。レベル別期間算出回路4は、レベル弁別回路3の検出結果から各弁別レベルごとの期間を算出するものとして構成されている。インピーダンス値調整回路5は、レベル別期間算出回路4による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子2のインピーダンス値を調整するように構成されている。
以上を要するに、本発明のインターフェイス装置は、信号伝送経路20の受信経路から送られてくる信号を受信する受信回路1と、受信経路1を終端するインピーダンス値可変の受信用可変インピーダンス素子2と、前記受信信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路3と、レベル弁別回路3の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路4と、レベル別期間算出回路4による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子2のインピーダンス値を調整するインピーダンス値調整回路5とを備えたものである。
上記の構成においては、レベル弁別回路3が受信信号を4つ以上の閾値電圧と比較してレベル弁別し、レベル別期間算出回路4が各弁別レベルごとの期間を算出するので、オーバーシュート検出期間、アンダーシュート検出期間、ハイ側検出期間、ロウ側検出期間の少なくとも4つの期間の情報が得られる。インピーダンス値調整回路5は、それら各期間の総合判断に基づいて受信用可変インピーダンス素子2のインピーダンス値を調整する。終端反射に起因して受信信号波形に歪が生じると、その影響はオーバーシュート検出期間、アンダーシュート検出期間、ハイ側検出期間、ロウ側検出期間に及ぶ。逆にいえば、オーバーシュート検出期間、アンダーシュート検出期間、ハイ側検出期間、ロウ側検出期間を調べて、相互の関係が一定の条件に従うように、受信用可変インピーダンス素子2のインピーダンス値を調整するようにフィードバック制御すれば、種々様々な受信信号波形の変容に対して、常に適正に受信信号波形を整形し、終端反射に起因する波形歪を矯正することが可能になる。
《2》図10、図11を参照して説明する。図10はデューティ比50%の波形のきれいな理想的な信号波形を示し、図11はオーバーシュート、アンダーシュートを生じた信号波形を示す。上記《1》の構成において、レベル弁別回路3における4つの閾値電圧については、高い方から順に、第1の閾値電圧Vth1 、第2の閾値電圧Vth2 、第3の閾値電圧Vth3 、第4の閾値電圧Vth4 とする。受信信号の理想の波形が、想定されるハイレベルとロウレベルとの間を交互に繰り返す形状であるとする。第1の閾値電圧Vth1 は、ハイレベル上方閾値電圧とも呼ばれ、受信信号の想定されるハイレベルの上側に設定され、オーバーシュート検出期間TOVを定める。第2の閾値電圧Vth2 は、ハイレベル下方閾値電圧とも呼ばれ、受信信号の想定されるハイレベルの下側に設定され、ハイ側検出期間TH を定める。第3の閾値電圧Vth3 は、ロウレベル上方閾値電圧と呼ばれ、受信信号の想定されるロウレベルの上側に設定され、ロウ側検出期間TL を定める。第4の閾値電圧Vth4 は、ロウレベル下方閾値電圧とも呼ばれ、受信信号の想定されるロウレベルの下側に設定され、アンダーシュート検出期間TUNを定める。
《3》図11を参照して説明する。図11はオーバーシュート、アンダーシュートを生じた信号波形を示す。上記《2》の構成において、インピーダンス値調整回路5による受信用可変インピーダンス素子2に対するインピーダンス値の調整は次のように行われるものとする。レベル弁別回路3の判定による受信信号レベルが第1の閾値電圧Vth1 を超える期間をオーバーシュート検出期間TOVとする。同様に、受信信号レベルが第2の閾値電圧Vth2 より高い期間をハイ側検出期間TH とする。同様に、受信信号レベルが第3の閾値電圧Vth3 より低い期間をロウ側検出期間TL とする。同様に、受信信号レベルが第4の閾値電圧Vth4 を下回る期間をアンダーシュート検出期間TUNとする。これらの各期間はレベル別期間算出回路4によって得られ、インピーダンス値調整回路5に渡される。インピーダンス値調整回路5は、ハイ側検出期間TH とロウ側検出期間TL との比が1に近くなり、オーバーシュート検出期間TOVを短く、アンダーシュート検出期間TUNを短くするように受信用可変インピーダンス素子2のインピーダンス値を調整する。
《4》本項においては、後述する実施例で用いる図2を参照しながら説明する。上記《1》の構成においては、レベル弁別回路3は受信回路1の入力側における受信信号のレベルを4つ以上の閾値電圧との比較で弁別するものであったが、本項の場合には、レベル弁別回路3は受信回路1の出力側における受信信号のレベルを4つ以上の閾値電圧との比較で弁別するものとなっている。弁別対象は受信回路1の受信結果となっており、この点が本項の特徴である。
すなわち、本項のインターフェイス装置は、信号伝送経路20の受信経路から送られてくる信号を受信する受信回路1と、受信経路1を終端するインピーダンス値可変の受信用可変インピーダンス素子2と、受信回路1の受信結果の信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路3と、レベル弁別回路3の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路4と、レベル別期間算出回路4による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子2のインピーダンス値を調整するインピーダンス値調整回路5とを備えたものである。ここでのキーワードは「受信回路1の受信結果の信号」である。
このように構成すれば、レベル弁別回路3は受信回路1の受信結果の信号を弁別対象としているので、正しく受信ができたかの確認が可能となり、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。
《5》上記《4》の構成において、レベル弁別回路3における4つの閾値電圧については、上記《2》と同様のものとする。すなわち、高い方から順に、オーバーシュート検出期間TOVを定める第1の閾値電圧Vth1 、ハイ側検出期間TH を定める第2の閾値電圧Vth2 、ロウ側検出期間TL を定める第3の閾値電圧Vth3 、アンダーシュート検出期間TUNを定める第4の閾値電圧Vth4 とする。
《6》上記《5》の構成において、インピーダンス値調整回路5による受信用可変インピーダンス素子2に対するインピーダンス値の調整は、上記《3》と同様のものとする。すなわち、受信信号レベルが第1の閾値電圧Vth1 を超える期間をオーバーシュート検出期間TOV、第2の閾値電圧Vth2 より高い期間をハイ側検出期間TH 、第3の閾値電圧Vth3 より低い期間をロウ側検出期間TL 、第4の閾値電圧Vth4 を下回る期間をアンダーシュート検出期間TUNとする。これらの各期間はレベル別期間算出回路4によって得られ、インピーダンス値調整回路5に渡される。
《7》本項においては、後述する実施例で用いる図3を参照しながら説明する。上記《1》の構成において、レベル弁別回路3に代えて、受信信号の基本波と高調波の実効値をレベル弁別する実効値型のレベル弁別回路3aを用いるとともに、レベル別期間算出回路4に代えて、実効値型のレベル弁別回路3aの検出結果から基本波と高調波の実効値の各弁別レベルごとの期間を算出する実効値型のレベル別期間算出回路4aを用いることとする。本項では、前述の「4つ以上の閾値電圧」は用いない。さらにインピーダンス値調整回路5に代えて、実効値型のレベル別期間算出回路4aによる基本波と高調波の実効値の弁別レベルごとの期間の大小比較に基づいて受信信号波形の基本波と高調波の実効値がそれぞれ正常波形の基本波および高調波の実効値に近づくように受信用可変インピーダンス素子2のインピーダンス値を調整する実効値型のインピーダンス値調整回路5aを用いる。これにより、受信経路の終端反射の影響を抑えることが可能となる。
《8》本項においては、後述する実施例で用いる図4を参照しながら説明する。上記《7》の構成においては、実効値型のレベル弁別回路3aは受信回路1の入力側における受信信号の基本波と高調波の実効値を弁別するものであったが、本項の場合には、実効値型のレベル弁別回路3aは受信回路1の出力側における受信信号の基本波と高調波の実効値を弁別するものとなっている。弁別対象は受信回路1の受信結果となっている。
すなわち、本項のインターフェイス装置は、信号伝送経路20の受信経路から送られてくる信号を受信する受信回路1と、受信経路1を終端するインピーダンス値可変の受信用可変インピーダンス素子2と、受信回路1の受信結果の信号の基本波と高調波の実効値をレベル弁別する実効値型のレベル弁別回路3aと、実効値型のレベル弁別回路3aの検出結果から基本波と高調波の実効値の各弁別レベルごとの期間を算出する実効値型のレベル別期間算出回路4aと、実効値型のレベル別期間算出回路4aによる基本波と高調波の実効値の弁別レベルごとの期間の大小比較に基づいて受信信号波形の基本波と高調波の実効値がそれぞれ正常波形の基本波および高調波の実効値に近づくように受信用可変インピーダンス素子2のインピーダンス値を調整する実効値型のインピーダンス値調整回路5aとを備えたものである。
このように構成すれば、実効値型のレベル弁別回路3aは受信回路1の受信結果の信号を弁別対象としているので、終端反射の影響を受けた波形であっても、受信精度の向上が可能となる。
《9》本項においては、後述する実施例で用いる図5を参照しながら説明する。上記《4》の構成においては、受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子2を用いているが、本項では、この受信用可変インピーダンス素子2は用いないこととし、その代わりに、受信回路1に代えて受信能力可変の受信回路1aを用い、インピーダンス値調整回路5に代えて受信回路1aの受信能力を調整する受信能力調整回路5bを用いる。
すなわち、本項のインターフェイス装置は、信号伝送経路20の受信経路から送られてくる信号を受信する受信能力可変の受信回路1aと、受信能力可変の受信回路1aの受信結果を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路3と、レベル弁別回路3の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路4と、レベル別期間算出回路4による弁別レベルごとの期間の大小比較に基づいて受信回路1aの受信能力を調整する受信能力調整回路5bとを備えたものである。
このように構成すれば、レベル別期間算出回路4による弁別レベルごとの各期間相互の関係が一定の条件に従うように、受信回路1aの受信能力を調整するようにフィードバック制御すれば、種々様々な受信信号波形の変容に対して、常に適正に受信信号波形を整形し、終端反射に起因する波形歪を矯正することが可能になる。また、レベル弁別回路3は受信能力可変の受信回路1aの受信結果の信号を弁別対象としているので、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。
《10》上記《9》の構成において、レベル弁別回路3は、前記閾値電圧として、前記信号の想定されるハイレベルよりも上側でオーバーシュート検出期間TOVを定める第1の閾値電圧Vth1 と、前記ハイレベルよりも下側でハイ側検出期間TH を定める第2の閾値電圧Vth2 を持ち、さらに想定されるロウレベルの上側でロウ側検出期間TL を定める第3の閾値電圧Vth3 と、前記ロウレベルよりも下側でアンダーシュート検出期間TUNを定める第4の閾値電圧Vth4 を持っている。
《11》上記《10》の構成において、インピーダンス値調整回路5は、ハイ側検出期間TH とロウ側検出期間TL との比が1に近くなり、オーバーシュート検出期間TOVを短く、アンダーシュート検出期間TUNを短くするように受信回路1aの受信能力を調整するように構成されている。
《12》本項においては、後述する実施例で用いる図6を参照しながら説明する。上記《9》の構成において、レベル弁別回路3に代えて、受信結果の信号の基本波と高調波の実効値をレベル弁別する実効値型のレベル弁別回路3aを用いるとともに、レベル別期間算出回路4に代えて、実効値型のレベル弁別回路3aの検出結果から基本波と高調波の実効値の各弁別レベルごとの期間を算出する実効値型のレベル別期間算出回路4aを用いることとする。受信能力調整回路5bは、実効値型のレベル別期間算出回路4aによる基本波と高調波の実効値の弁別レベルごとの期間の大小比較に基づいて受信結果の信号の基本波と高調波の実効値がそれぞれ正常波形の基本波および高調波の実効値に近づくように受信回路1aの受信能力を調整するものとして構成されている。
これにより、実効値型のレベル弁別回路3aは受信能力可変の受信回路1aの受信結果の信号を弁別対象としているので、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。
《13》本項においては、後述する実施例で用いる図7を参照しながら説明する。上記《1》〜《8》の構成において、さらに、信号伝送経路20に対し信号を送信する送信回路6と、信号伝送経路20の送信経路を終端するインピーダンス値可変の送信用可変インピーダンス素子7を備えている。さらに、インピーダンス値調整回路5は、レベル別期間算出回路4による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子2のインピーダンス値を調整した後に、そのときの調整結果を反映させながら送信用可変インピーダンス素子7のインピーダンス値を調整する。
この構成においては、送信経路の終端インピーダンスに受信経路の終端インピーダンスの調整結果を反映させるので、送信経路についても信号の終端反射の影響を抑えることが可能となる。
《14》本項においては、後述する実施例で用いる図8を参照しながら説明する。上記《1》〜《8》の構成において、さらに、信号伝送経路20に対し信号を送信する送信回路6と、信号伝送経路20の送信経路を終端するインピーダンス値可変の送信用可変インピーダンス素子7と、前記送信経路と前記受信経路を短絡する短絡経路8とを備えている。さらに、インピーダンス値調整回路5は、レベル別期間算出回路4による弁別レベルごとの期間の大小比較に基づいて受信用可変インピーダンス素子2のインピーダンス値を調整した後に、短絡経路8で前記送信経路と前記受信経路を短絡し、前記送信回路から送信した信号が終端反射の影響に対し最小になるように送信用可変インピーダンス素子7のインピーダンス値を調整する。
上記の構成によれば、さらに送信経路と受信経路を短絡してループバックによる通信を行い、送信経路の終端インピーダンスを調整することで、さらに信号の終端反射の影響を抑えることが可能となる。
《15》本項においては、後述する実施例で用いる図9を参照しながら説明する。上記《1》〜《14》の構成において、さらに、制御コード通信経路25を備え、制御コード通信経路25を介してインピーダンス値調整回路5の調整結果を伝送する。
この両終端のシステムにおいては、インピーダンス値調整回路5の調整結果を外部装置に伝送することで、外部装置の受信能力や終端インピーダンスの調整が可能となる。
以下、本発明のインターフェイス装置の実施例について図面を参照しながら説明する。
(実施例1)
図1は本発明の実施例1のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
図1は本発明の実施例1のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
インターフェイス装置10は、受信回路1、インピーダンス値可変の受信用可変インピーダンス素子2、レベル弁別回路3、レベル別期間算出回路4、インピーダンス値調整回路5によって構成されている。
インピーダンス値可変の受信用可変インピーダンス素子2は、信号伝送経路20の受信経路を終端するもので、信号伝送経路20の受信経路を介して受信回路1と接続されている。
受信回路1は、信号伝送経路20の受信経路を介して外部装置30より送信されてくる信号を受信する。
レベル弁別回路3は、信号伝送経路20の受信経路を介して外部装置30より送信されてくる信号に対し、信号のオーバーシュートを検出するハイレベル上方閾値電圧と呼ばれる第1の閾値電圧Vth1 と、ハイレベルの有効信号を検出するハイレベル下方閾値電圧と呼ばれる第2の閾値電圧Vth2 と、ロウレベルの有効信号を検出するロウレベル上方閾値電圧と呼ばれる第3の閾値電圧Vth3 と、アンダーシュートを検出するロウレベル下方閾値電圧と呼ばれる第4の閾値電圧Vth4 とを基にコンパレータにて検出する。この第1から第4の閾値の設定は、例えば、Serial−ATAの受信信号の特性を決めている仕様を用いることも考えられるし、外部装置30より十分に低い周波数で理想の信号を受信し第1から第4の閾値を決めることも考えられる。また、本実施例では一例として第1から第4の閾値を使用し信号を検出しているが、信号振幅の最大値を表す第5の閾値電圧や信号振幅の最小値を表す第6の閾値電圧を用いることも考えられる。
レベル別期間算出回路4は、レベル弁別回路3の検出結果に対し、第2の閾値電圧Vth2 より高いハイ側検出期間TH と第3の閾値電圧Vth3 より低いロウ側検出期間TL を比較し、さらに、第1の閾値電圧Vth1 より高いオーバーシュート期間TOVと第2の閾値電圧Vth2 より高いハイ側検出期間TH とを比較し、第3の閾値電圧Vth3 より低いロウ側検出期間TL と第4の閾値電圧Vth4 より低いアンダーシュート検出期間TUNとを比較する。レベル別期間算出回路4は具体的には、カウンタによるサンプリング回路や積分回路による電圧比較回路やチャージポンプによる電流比較回路を用いて構成することが考えられる。
インピーダンス値調整回路5は、レベル別期間算出回路4の算出結果を基に受信用可変インピーダンス素子2のインピーダンス値を調整する。31は送信回路、32は送信用インピーダンス素子である。
このように構成されたインターフェイス装置10の動作について以下に説明する。
外部装置30が送信したデューティ比50%のクロックパターン信号を信号伝送経路20を介してインターフェイス装置10が受信し、レベル弁別回路3は第1から第4の閾値電圧Vth1 〜Vth4 に基づき信号を検出する。
終端反射の影響をほとんど受けていない理想的な信号(図10参照)をレベル弁別回路3が検出した場合、レベル別期間算出回路4は、第2の閾値電圧Vth2 より高いハイ側検出期間TH と第3の閾値電圧Vth3 より低いロウ側検出期間TL を比較し、第1の閾値電圧Vth1 より高いオーバーシュート検出期間TOVとハイ側検出期間TH の比較、および、ロウ側検出期間TL と第4の閾値電圧Vth4 より低いアンダーシュート検出期間TUNの比較を行う。理想的な信号では、反射に起因する2次バウンスも少なく、オーバーシュートおよびアンダーシュートが発生している期間が十分小さいため、ハイ側検出期間TH とロウ側検出期間TL がほぼ同一であり、オーバーシュート検出期間TOVはハイ側検出期間TH と比較すると十分短く、アンダーシュート検出期間TUNはロウ側検出期間TL と比較すると十分短くなっている。このため、インターフェイス装置10にある受信経路の受信用可変インピーダンス素子2は整合がとれていると判断できる。
図11の波形で示すように、終端反射の影響を受けた信号をレベル弁別回路3が検出した場合、終端反射の影響があるために、ハイ側検出期間TH とロウ側検出期間TL が異なっている。また、第1の閾値電圧Vth1 と第2の閾値電圧Vth2 の検出結果の比較および第3の閾値電圧Vth3 と第4の閾値電圧Vth4 の検出結果の比較を行うと、終端反射の影響を大きく受けているため、オーバーシュート検出期間TOVはハイ側検出期間TH と比較して十分短くはなっておらず、アンダーシュート検出期間TUNはロウ側検出期間TL と比較して十分短くはなっていない。
インピーダンス値調整回路5はレベル別期間算出回路4の比較結果を基に、ハイ側検出期間TH とロウ側検出期間TL がほぼ同一に近づくように受信用可変インピーダンス素子2のインピーダンス値の調整を行い、さらに、オーバーシュート検出期間TOVがハイ側検出期間TH と比較して十分に短くなり、アンダーシュート検出期間TUNがロウ側検出期間TL と比較して十分に短くなるように受信用可変インピーダンス素子2のインピーダンス値の調整を行う。
調整方法は具体的には、受信用可変インピーダンス素子2のインピーダンス値を最小値から最大値まで変化させ、ハイ側検出期間TH とロウ側検出期間TL が同一状態に最も近づき、さらにオーバーシュート検出期間TOVをハイ側検出期間TH と比較して最も短くし、アンダーシュート検出期間TUNをロウ側検出期間TL と比較して最も短くする方法がある(図12参照)。
または、終端反射の影響を受けた信号をレベル弁別回路3が検出し、レベル別期間算出回路4が演算した結果、ハイ側検出期間TH とロウ側検出期間TL がほぼ同一で、オーバーシュート検出期間TOVがハイ側検出期間TH と比較し十分に短くなく、アンダーシュート検出期間TUNがロウ側検出期間TL と比較し十分に短くない場合、ハイ側検出期間TH とロウ側検出期間TL がほぼ同一でなくなるまでインピーダンス値を下げ、オーバーシュート検出期間TOVおよびアンダーシュート検出期間TUNを短くする方法もある。
または、終端反射の影響を受けた信号をレベル弁別回路3が検出し、レベル別期間算出回路4が演算した結果、オーバーシュート検出期間TOVがハイ側検出期間TH と比較し十分に短く、アンダーシュート検出期間TUNがロウ側検出期間TL と比較し十分に短く、ハイ側検出期間TH とロウ側検出期間TL が同一でない場合、オーバーシュート検出期間TOVがハイ側検出期間TH と比較し十分に短くなくなるまで、そして、アンダーシュート検出期間TUNがロウ側検出期間TL と比較し十分に短くなくなるまで、インピーダンス値を上げ、ハイ側検出期間TH とロウ側検出期間TL を同一に近づける方法も考えられる。
これらの調整方法により受信経路の信号の終端反射の影響を抑えることが可能となる。
(実施例2)
図2は本発明の実施例2のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
図2は本発明の実施例2のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
インターフェイス装置10は、受信回路1、インピーダンス値可変の受信用可変インピーダンス素子2、レベル弁別回路3、レベル別期間算出回路4、インピーダンス値調整回路5によって構成されている。
レベル弁別回路3は受信回路1の受信結果に対し実施例1記載の方法で波形を検出する。他の構成ブロックについては実施例1記載と同様であり、実施例1記載の方法で受信用可変インピーダンス素子2のインピーダンス値を調整する。
受信回路1の受信結果を基に受信用可変インピーダンス素子2のインピーダンス値を調整することで、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。
(実施例3)
図3は本発明の実施例3のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
図3は本発明の実施例3のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
インターフェイス装置10は、受信回路1、インピーダンス値可変の受信用可変インピーダンス素子2、実効値型のレベル弁別回路3a、実効値型のレベル別期間算出回路4a、実効値型のインピーダンス値調整回路5aによって構成されている。
受信回路1、インピーダンス値可変の受信用可変インピーダンス素子2については実施例1記載と同様である。
3aは実効値型のレベル弁別回路であり、信号伝送経路20の受信経路を介して外部装置30より送信されてくる信号に対しフーリエ変換を行い、基本波および各高調波の実効値を検出する。本実施例では、前述の「4つ以上の閾値電圧」は用いない。
4aは実効値型のレベル別期間算出回路であり、実効値型のレベル弁別回路3aの検出結果である基本波および各高調波の実効値と、正常波形をフーリエ変換した基本波および各高調波の実効値を比較する。正常波形の基本波および各高調波の実効値の設定は、例えばインターフェイススペックで想定される理想波形の基本波および各高調波の実効値を予め実効値型のレベル別期間算出回路4aに記憶させる方法が考えられる。
実効値型のインピーダンス値調整回路5aは、正常波形の実効値に近づくように受信用可変インピーダンス素子2のインピーダンス値を調整する。これにより受信経路の終端反射の影響を抑えることが可能となる。
(実施例4)
図4は本発明の実施例4のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
図4は本発明の実施例4のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
インターフェイス装置10は、受信回路1、インピーダンス値可変の受信用可変インピーダンス素子2、実効値型のレベル弁別回路3a、実効値型のレベル別期間算出回路4a、実効値型のインピーダンス値調整回路5aによって構成されている。
実効値型のレベル弁別回路3aは受信回路1の受信結果に対し実施例3記載の方法で波形を検出する。他の構成ブロックについては実施例3記載と同様であり、実施例3記載の方法で受信用可変インピーダンス素子2のインピーダンス値を調整する。
受信回路1の受信結果を基に受信用可変インピーダンス素子2のインピーダンス値を調整することで、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。
(実施例5)
図5は本発明の実施例5のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
図5は本発明の実施例5のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
インターフェイス装置10は、受信能力可変の受信回路1a、レベル弁別回路3、レベル別期間算出回路4、受信能力調整回路5bによって構成されている。
1aは受信能力可変の受信回路であり、信号伝送経路20の受信経路を介して外部装置30より送信されてくる信号を受信する。受信能力可変の受信回路1aの調整対象は具体的には、受信回路1のゲインや、イコライザを搭載しているのであればハイパスフィルタの時定数等が考えられる。
5bは受信能力調整回路であり、レベル別期間算出回路4の算出結果を基に受信回路1aの受信能力を調整する。また、他の構成ブロックについては実施例2記載と同様である。
実施例2記載の方法で受信能力調整回路5bより受信回路1aの受信能力を調整する。これにより、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。
(実施例6)
図6は本発明の実施例6のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
図6は本発明の実施例6のインターフェイス装置の構成を概略的に示す回路図である。以下、各ブロックについて説明する。
インターフェイス装置10は、受信能力可変の受信回路1a、実効値型のレベル弁別回路3a、実効値型のレベル別期間算出回路4a、受信能力調整回路5bによって構成されている。
受信能力可変の受信回路1aは実施例5記載と同様である。
実効値型のレベル弁別回路3aおよび実効値型のレベル別期間算出回路4aについては実施例4記載と同様である。
5bは受信能力調整回路であり、実効値型のレベル別期間算出回路4aの算出結果を基に受信回路1aの受信能力を調整する。
実施例4記載の方法で受信能力調整回路5bより受信能力が受信回路1aの受信能力を調整する。これにより、終端反射の影響を受けた波形であっても受信精度の向上が可能となる。
(実施例7)
図7は本発明の実施例7のインターフェイス装置の構成を概略的に示す回路図の代表例である。以下、各ブロックについて説明する。
図7は本発明の実施例7のインターフェイス装置の構成を概略的に示す回路図の代表例である。以下、各ブロックについて説明する。
インターフェイス装置10は、実施例1から4に記載のインターフェイス装置10よりさらに、送信回路6、インピーダンス値可変の送信用可変インピーダンス素子7が追加される。
6は送信回路であり、信号伝送経路20の送信経路を介して外部装置30に対し信号を送信する。
7はインピーダンス値可変の送信用可変インピーダンス素子であり、信号伝送経路20の送信経路を終端し、信号伝送経路20の送信経路を介して送信回路6と接続される。33は受信回路、34は送信用インピーダンス素子である。
このように構成されたインターフェイス装置10の動作について以下に説明する。
実施例1から4に記載された方法により、受信用可変インピーダンス素子2のインピーダンス値を調整した後に、インピーダンス値調整回路5が送信用可変インピーダンス素子7のインピーダンス値を受信用可変インピーダンス素子2と同様の調整値となるように調整する。これにより送信経路の信号の終端反射の影響を抑えることが可能となる。
(実施例8)
図8は本発明の実施例8のインターフェイス装置の構成を概略的に示す回路図の代表例である。以下、各ブロックについて説明する。
図8は本発明の実施例8のインターフェイス装置の構成を概略的に示す回路図の代表例である。以下、各ブロックについて説明する。
インターフェイス装置10は、実施例7に記載のインターフェイス装置10よりさらに、短絡経路8が追加される。
8は短絡経路であり、信号伝送経路20の送信経路と受信経路を短絡する。
このように構成されたインターフェイス装置10の動作について以下に説明する。
実施例1から4に記載された方法により、受信用可変インピーダンス素子2のインピーダンス値を調整した後に、送信回路6より送信されたデューティ比50%のクロックパターン信号が短絡経路8を介して受信回路1に受信される。この信号を基に実施例1から4に記載された方法により送信用可変インピーダンス素子7のインピーダンス値を調整する。
これにより受信用可変インピーダンス素子2と送信用可変インピーダンス素子7の素子バラつきによる調整後のインピーダンス値の差が少なくなり、実施例7記載の調整方法よりさらに終端反射の影響を抑えることが可能となる。
(実施例9)
図9は本発明の実施例9のインターフェイス装置の構成を概略的に示す回路図である。
図9は本発明の実施例9のインターフェイス装置の構成を概略的に示す回路図である。
実施例1から8記載のインターフェイス装置10に外部装置30と接続される制御コード通信経路25を追加する。
25は制御コード通信経路であり、外部装置30に対し、実施例1から8に記載した方法により得た調整結果を外部装置30に伝送する。
また、実施例1から8に記載のインターフェイス装置10であっても信号伝送経路20を使用することで調整結果を外部装置30に送付することは可能であるが、インターフェイスプロトコルの仕様等により調整結果を送付できない場合、制御コード通信経路25を使用することで調整結果を外部装置30に伝送することが可能となる。
外部装置30は、送信回路31、送信用インピーダンス素子32、受信回路33、受信用可変インピーダンス素子34で構成されることが考えられる。送信用インピーダンス素子32および受信用可変インピーダンス素子34のインピーダンス値が調整可能である場合や、受信回路33の受信能力が調整可能な場合であれば、インターフェイス装置10の調整結果を基に調整を行うことができる。これにより、外部装置30とインターフェイス装置10の通信特性の向上につながる。
本発明にかかわるインターフェイス装置は、高速な伝送信号により伝送経路のインピーダンスと終端インピーダンスとの差異が発生した場合における、伝送信号の終端反射の影響を抑えることが可能である。従って、良好な信号伝送特性の確保が必要なインターフェイス装置に利用できる。
1 受信回路
1a 受信能力可変の受信回路
2 受信用可変インピーダンス素子
3 レベル弁別回路
3a 実効値型のレベル弁別回路
4 レベル別期間算出回路
4a 実効値型のレベル別期間算出回路
5 インピーダンス値調整回路
5a 実効値型のインピーダンス値調整回路
5b 受信能力調整回路
6 送信回路
7 送信用可変インピーダンス素子
8 短絡経路
10 インターフェイス装置
20 信号伝送経路
25 制御コード通信経路
30 外部装置
31 送信回路
32 送信経路の終端インピーダンス
33 受信回路1
34 受信経路の終端インピーダンス
1a 受信能力可変の受信回路
2 受信用可変インピーダンス素子
3 レベル弁別回路
3a 実効値型のレベル弁別回路
4 レベル別期間算出回路
4a 実効値型のレベル別期間算出回路
5 インピーダンス値調整回路
5a 実効値型のインピーダンス値調整回路
5b 受信能力調整回路
6 送信回路
7 送信用可変インピーダンス素子
8 短絡経路
10 インターフェイス装置
20 信号伝送経路
25 制御コード通信経路
30 外部装置
31 送信回路
32 送信経路の終端インピーダンス
33 受信回路1
34 受信経路の終端インピーダンス
Claims (15)
- 信号伝送経路の受信経路から送られてくる信号を受信する受信回路と、
前記受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子と、
前記受信信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路と、
前記レベル弁別回路の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路と、
前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整するインピーダンス値調整回路とを備えたインターフェイス装置。 - 前記レベル弁別回路は、前記閾値電圧として、前記信号の想定されるハイレベルよりも上側でオーバーシュート検出期間を定める第1の閾値電圧と、前記ハイレベルよりも下側でハイ側検出期間を定める第2の閾値電圧を持ち、さらに想定されるロウレベルの上側でロウ側検出期間を定める第3の閾値電圧と、前記ロウレベルよりも下側でアンダーシュート検出期間を定める第4の閾値電圧を持っている請求項1記載のインターフェイス装置。
- 前記インピーダンス値調整回路は、ハイ側検出期間とロウ側検出期間との比が1に近くなり、オーバーシュート検出期間を短く、アンダーシュート検出期間を短くするように前記受信用可変インピーダンス素子のインピーダンス値を調整するように構成されている請求項2に記載のインターフェイス装置。
- 信号伝送経路の受信経路から送られてくる信号を受信する受信回路と、
前記受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子と、
前記受信回路の受信結果の信号を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路と、
前記レベル弁別回路の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路と、
前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整するインピーダンス値調整回路とを備えたインターフェイス装置。 - 前記レベル弁別回路は、前記閾値電圧として、前記信号の想定されるハイレベルよりも上側でオーバーシュート検出期間を定める第1の閾値電圧と、前記ハイレベルよりも下側でハイ側検出期間を定める第2の閾値電圧を持ち、さらに想定されるロウレベルの上側でロウ側検出期間を定める第3の閾値電圧と、前記ロウレベルよりも下側でアンダーシュート検出期間を定める第4の閾値電圧を持っている請求項4に記載のインターフェイス装置。
- 前記インピーダンス値調整回路は、ハイ側検出期間とロウ側検出期間との比が1に近くなり、オーバーシュート検出期間を短く、アンダーシュート検出期間を短くするように前記受信用可変インピーダンス素子のインピーダンス値を調整するように構成されている請求項5に記載のインターフェイス装置。
- 信号伝送経路の受信経路から送られてくる信号を受信する受信回路と、
前記受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子と、
前記受信信号の基本波と高調波の実効値をレベル弁別する実効値型のレベル弁別回路と、
前記実効値型のレベル弁別回路の検出結果から基本波と高調波の実効値の各弁別レベルごとの期間を算出する実効値型のレベル別期間算出回路と、
前記実効値型のレベル別期間算出回路による基本波と高調波の実効値の弁別レベルごとの期間の大小比較に基づいて受信信号波形の基本波と高調波の実効値がそれぞれ正常波形の基本波および高調波の実効値に近づくように前記受信用可変インピーダンス素子のインピーダンス値を調整する実効値型のインピーダンス値調整回路とを備えたインターフェイス装置。 - 信号伝送経路の受信経路から送られてくる信号を受信する受信回路と、
前記受信経路を終端するインピーダンス値可変の受信用可変インピーダンス素子と、
前記受信回路の受信結果の信号の基本波と高調波の実効値をレベル弁別する実効値型のレベル弁別回路と、
前記実効値型のレベル弁別回路の検出結果から基本波と高調波の実効値の各弁別レベルごとの期間を算出する実効値型のレベル別期間算出回路と、
前記実効値型のレベル別期間算出回路による基本波と高調波の実効値の弁別レベルごとの期間の大小比較に基づいて受信結果の信号の基本波と高調波の実効値がそれぞれ正常波形の基本波および高調波の実効値に近づくように前記受信用可変インピーダンス素子のインピーダンス値を調整する実効値型のインピーダンス値調整回路とを備えたインターフェイス装置。 - 信号伝送経路の受信経路から送られてくる信号を受信する受信能力可変の受信回路と、
前記受信能力可変の受信回路の受信結果を4つ以上の閾値電圧に基づきレベル弁別するレベル弁別回路と、
前記レベル弁別回路の検出結果から各弁別レベルごとの期間を算出するレベル別期間算出回路と、
前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信能力可変の受信回路の受信能力を調整する受信能力調整回路とを備えたインターフェイス装置。 - 前記レベル弁別回路は、前記閾値電圧として、前記信号の想定されるハイレベルよりも上側でオーバーシュート検出期間を定める第1の閾値電圧と、前記ハイレベルよりも下側でハイ側検出期間を定める第2の閾値電圧を持ち、さらに想定されるロウレベルの上側でロウ側検出期間を定める第3の閾値電圧と、前記ロウレベルよりも下側でアンダーシュート検出期間を定める第4の閾値電圧を持っている請求項9に記載のインターフェイス装置。
- 前記インピーダンス値調整回路は、ハイ側検出期間とロウ側検出期間との比が1に近くなり、オーバーシュート検出期間を短く、アンダーシュート検出期間を短くするように前記受信回路の受信能力を調整するように構成されている請求項10に記載のインターフェイス装置。
- 信号伝送経路の受信経路から送られてくる信号を受信する受信能力可変の受信回路と、
前記受信能力可変の受信回路の受信結果の信号の基本波と高調波の実効値をレベル弁別する実効値型のレベル弁別回路と、
前記実効値型のレベル弁別回路の検出結果から基本波と高調波の実効値の各弁別レベルごとの期間を算出する実効値型のレベル別期間算出回路と、
前記実効値型のレベル別期間算出回路による基本波と高調波の実効値の弁別レベルごとの期間の大小比較に基づいて受信結果の信号の基本波と高調波の実効値がそれぞれ正常波形の基本波および高調波の実効値に近づくように前記受信能力可変の受信回路の受信能力を調整する受信能力調整回路とを備えたインターフェイス装置。 - さらに、前記信号伝送経路に対し信号を送信する送信回路と、
前記信号伝送経路の送信経路を終端するインピーダンス値可変の送信用可変インピーダンス素子とを備え、
前記インピーダンス値調整回路は、前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整した後に、そのときの調整結果を反映させることで前記送信用可変インピーダンス素子のインピーダンス値を調整するように構成されている請求項1から請求項8までのいずれか1項に記載のインターフェイス装置。 - さらに、前記信号伝送経路に対し信号を送信する送信回路と、
前記信号伝送経路の送信経路を終端するインピーダンス値可変の送信用可変インピーダンス素子と、
前記送信経路と前記受信経路を短絡する短絡経路とを備え、
前記インピーダンス値調整回路は、前記レベル別期間算出回路による弁別レベルごとの期間の大小比較に基づいて前記受信用可変インピーダンス素子のインピーダンス値を調整した後に、前記短絡経路で前記送信経路と前記受信経路を短絡し、前記送信回路から送信した信号が終端反射の影響に対し最小になるように前記送信用可変インピーダンス素子のインピーダンス値を調整するように構成されている請求項1から請求項8までのいずれか1項に記載のインターフェイス装置。 - さらに、制御コード通信経路を備え、前記制御コード通信経路を介して前記インピーダンス値調整回路の調整結果を伝送する請求項1から請求項14までのいずれか1項に記載のインターフェイス装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010094670A JP2011228826A (ja) | 2010-04-16 | 2010-04-16 | インターフェイス装置 |
PCT/JP2010/007168 WO2011128956A1 (ja) | 2010-04-16 | 2010-12-09 | インターフェイス装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010094670A JP2011228826A (ja) | 2010-04-16 | 2010-04-16 | インターフェイス装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011228826A true JP2011228826A (ja) | 2011-11-10 |
Family
ID=44798350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010094670A Pending JP2011228826A (ja) | 2010-04-16 | 2010-04-16 | インターフェイス装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2011228826A (ja) |
WO (1) | WO2011128956A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015115685A (ja) * | 2013-12-10 | 2015-06-22 | 株式会社メガチップス | 入力電圧レンジモニタ回路 |
JP2015133554A (ja) * | 2014-01-10 | 2015-07-23 | 三菱電機株式会社 | 有線伝送装置及び終端抵抗の抵抗値の調整方法 |
US9263109B2 (en) | 2012-09-11 | 2016-02-16 | Kabushiki Kaisha Toshiba | Output driver to drive semiconductor device and memory system |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101823287B1 (ko) * | 2014-03-20 | 2018-01-29 | 닛본 덴끼 가부시끼가이샤 | 종단 장치, 종단 제어 방법, 및 종단 제어 프로그램이 기억된 기억매체 |
WO2016038848A1 (ja) * | 2014-09-09 | 2016-03-17 | 日本電気株式会社 | 制御回路、制御方法 |
DE102015222334A1 (de) | 2015-11-12 | 2017-05-18 | Robert Bosch Gmbh | Einrichtung und Verfahren zum selektiven Ausblenden von Busschwingungen beim Datenempfang über ein Bussystem |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302143A (ja) * | 1994-05-09 | 1995-11-14 | Hitachi Ltd | 終端制御回路 |
JPH0936920A (ja) * | 1995-07-14 | 1997-02-07 | Nikon Corp | インピーダンス不整合検出装置 |
-
2010
- 2010-04-16 JP JP2010094670A patent/JP2011228826A/ja active Pending
- 2010-12-09 WO PCT/JP2010/007168 patent/WO2011128956A1/ja active Application Filing
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9263109B2 (en) | 2012-09-11 | 2016-02-16 | Kabushiki Kaisha Toshiba | Output driver to drive semiconductor device and memory system |
JP2015115685A (ja) * | 2013-12-10 | 2015-06-22 | 株式会社メガチップス | 入力電圧レンジモニタ回路 |
JP2015133554A (ja) * | 2014-01-10 | 2015-07-23 | 三菱電機株式会社 | 有線伝送装置及び終端抵抗の抵抗値の調整方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2011128956A1 (ja) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011128956A1 (ja) | インターフェイス装置 | |
EP2779550B1 (en) | Digital equalizer adaptation using on-die instrument | |
TWI564725B (zh) | 適用於輸入輸出介面之傳輸電路及其訊號傳輸方法 | |
US7538594B2 (en) | Method for reducing delay difference of differential transmission and system thereof | |
CN103782559A (zh) | 双相位通信解调方法和设备 | |
EP2103063A2 (en) | Equalizing stranamitter and method of operation | |
US20150049795A1 (en) | Receiving data compensation method to improve data receiving rate and receiving modem circuit thereof | |
US11627022B2 (en) | Variable gain amplifier and sampler offset calibration without clock recovery | |
JP2011010053A (ja) | 情報検出装置及び方法 | |
KR20220154681A (ko) | 고주파 송신 라인들을 위한 종단 | |
US11411604B2 (en) | Noise mitigation in an automotive ethernet network | |
JP5202118B2 (ja) | 通信システム、受信器、及び適応等化器 | |
US11838156B2 (en) | Continuous time linear equalization and bandwidth adaptation using asynchronous sampling | |
US9166646B1 (en) | Transceiver circuit and method for operating a transceiver circuit | |
JP7059860B2 (ja) | パラメータ設定送受信システムおよびパラメータ設定方法 | |
US9459648B2 (en) | AC coupled single-ended LVDS receiving circuit comprising low-pass filter and voltage regulator | |
CN110383782B (zh) | 信号传输装置 | |
EP4300835A1 (en) | Signal boosting in serial interfaces | |
US7376531B1 (en) | Method and apparatus for detection of devices on a transmission link | |
US20150333869A1 (en) | Receiving device | |
JP2010283558A (ja) | 空中線整合装置 | |
JP2012156660A (ja) | 受信回路並びにそれを備えた半導体装置及び情報処理システム | |
JP2009182951A (ja) | 出力エンファシス調整方法及びその回路 |