JP7059860B2 - パラメータ設定送受信システムおよびパラメータ設定方法 - Google Patents
パラメータ設定送受信システムおよびパラメータ設定方法 Download PDFInfo
- Publication number
- JP7059860B2 JP7059860B2 JP2018147316A JP2018147316A JP7059860B2 JP 7059860 B2 JP7059860 B2 JP 7059860B2 JP 2018147316 A JP2018147316 A JP 2018147316A JP 2018147316 A JP2018147316 A JP 2018147316A JP 7059860 B2 JP7059860 B2 JP 7059860B2
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- circuit
- transmission
- unit
- adjustment signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
- H04L1/246—Testing correct operation by using the properties of transmission codes two-level transmission codes, e.g. binary
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/203—Details of error rate determination, e.g. BER, FER or WER
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
- H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
Description
前記送信部は、テストパターンの伝送信号を第1のパラメータに基づいて調整した第1調整信号を送信する。
前記受信部は、前記第1調整信号を前記送信器から受信し、受信した前記第1調整信号を第3のパラメータに基づいて調整して第2調整信号を得る。
前記エラーカウント部は、前記第2調整信号と前記テストパターンとの差から前記第2調整信号のエラー数をカウントする。
図1は、実施の形態に係るシステムの構成図である。
尚、図2において、説明を簡単にするため、システム101の一部の構成要素の記載は省略している。
尚、図4において、説明を簡単にするため、システム101の一部の構成要素の記載は省略している。
尚、図6において、説明を簡単にするため、システム101の一部の構成要素の記載は省略している。図6は、送信回路201と受信回路301が接続されているが図1のスイッチ371-iがオフとなっている場合に相当する。
ステップ501において、全体制御回路211は、トランシーバ制御回路291から設定スタートの指示を受信する。全体制御回路211は、パラメータ制御回路251に設定スタートを指示する。パラメータ制御回路251は、ドライバ/補償回路241の信号補償機能のパラメータPDEを0に設定する。尚、実施の形態において、パラメータPDEは0から7までの8通りの設定が可能である。
図9において、パラメータPDE Finalは、6であるとする。パラメータPDE Final=6を2進数で表現すると110bとなる。よって、終端制御回路351は、1回目のRx Detection実施時にスイッチ371-iをオフにし、2回目および3回目のRx Detection実施時にスイッチ371-iをオンにする。
ステップS511において、レシーバ検出回路261は、3回のRx Detectionの判定結果から受信回路301で決定されたパラメータPDE Finalを検出する。実施の形態において、終端抵抗オンは1、終端抵抗オフは0を示す。また、実施の形態において、j回目のRx Detectionの判定結果に対応する値が、2進数表記のパラメータPDE Finalの下位からjビット目の値を示す。例えば、1~3回目のRx Detectionの判定結果がそれぞれ、終端抵抗オフ(=0)、終端抵抗オン(=1)、終端抵抗オン(=1)とする。この場合、レシーバ検出回路261は、パラメータPDE Finalを110b=6と判定する。レシーバ検出回路261は、パラメータPDE Finalをパラメータ制御回路251に通知する。パラメータ制御回路251は、パラメータPDE Finalをドライバ/補償回路241に出力し、ドライバ/補償回路241の伝送信号の調整に用いるパラメータをパラメータPDE Finalに設定する。全体制御回路211は、ドライバ/補償回路241の設定完了をトランシーバ制御回路291に通知する。
(付記1)
送信器と、前記送信器と伝送線路を介して接続する受信器と、を備えるパラメータ設定送受信システムであって、
前記送信器は、
テストパターンの伝送信号を第1のパラメータに基づいて調整した第1調整信号を送信する送信部と、
前記送信器の出力電位に基づいて、前記第1のパラメータのうち前記受信器が決定した第2のパラメータを検出する検出部と、
前記検出部が検出した前記第2のパラメータを前記送信部に設定する設定部と、
を有し、
前記受信器は、
前記伝送線路と接続する前記受信器の入力端子に接続する終端抵抗と、
前記第1調整信号を前記送信器から受信し、受信した前記第1調整信号を第3のパラメータに基づいて調整して第2調整信号を得る受信部と、
前記第3のパラメータを前記受信部に設定する設定部と、
前記第2調整信号と前記テストパターンとの差から前記第2調整信号のエラー数をカウントするエラーカウント部と、
前記エラー数に基づいて、前記送信部に設定する前記第2のパラメータを決定する決定部と、
前記決定部が決定した前記第2のパラメータに基づいて、前記終端抵抗の前記入力端子に対する接続を制御する制御部と、
を有するパラメータ設定送受信システム。
(付記2)
前記制御部は、前記第2のパラメータを2進数で表現した値に基づいて、前記終端抵抗の前記入力端子に対する接続を所定時間ごとにオンまたはオフにする付記1記載のパラメータ設定送受信システム。
(付記3)
前記決定部は、前記第2調整信号のエラー数のうち、最小のエラー数に対応する前記第1のパラメータのうちのいずれかのパラメータを前記第2のパラメータに決定する付記1または2記載のパラメータ設定送受信システム。
(付記4)
前記検出部は、前記所定時間ごとに、前記終端抵抗が前記入力端子に接続されているか判定し、判定結果に基づいて前記第2のパラメータを検出する付記2記載のパラメータ設定送受信システム。
(付記5)
送信器と、前記送信器と伝送線路を介して接続する受信器と、を備えるパラメータ設定送受信システムのパラメータ設定方法であって、
前記送信器が、
テストパターンの伝送信号を第1のパラメータに基づいて調整して送信した第1調整信号を送信し、
前記送信器の出力電位に基づいて、前記第1のパラメータのうち前記受信器が決定した第2のパラメータを検出し、
前記第2のパラメータを前記伝送信号を調整する送信部に設定し、
前記伝送線路と接続する前記受信器の入力端子に接続する終端抵抗を有する前記受信器が、
前記第1信号を前記送信器から受信し、
受信した前記第1調整信号を第3のパラメータに基づいて調整して第2調整信号を得て、
前記第3のパラメータを設定し、
前記第2調整信号と前記テストパターンとの差から前記第2調整信号のエラー数をカウントし、
前記エラー数に基づいて、前記送信部に設定する前記第2のパラメータを決定し、
前記第2のパラメータに基づいて、前記終端抵抗の前記入力端子に対する接続を制御する、
パラメータ設定方法。
(付記6)
前記制御する処理において、前記第2のパラメータを2進数で表現した値に基づいて、前記終端抵抗の前記入力端子に対する接続を所定時間ごとにオンまたはオフにする付記5記載のパラメータ設定方法。
(付記7)
前記決定する処理において、前記第2調整信号のエラー数のうち、最小のエラー数に対応する前記第1のパラメータのうちのいずれかのパラメータを前記第2のパラメータに決定する付記5または6記載のパラメータ設定方法。
(付記8)
前記検出する処理において、前記所定時間ごとに、前記終端抵抗が前記入力端子に接続されているか判定し、判定結果に基づいて前記第2のパラメータを検出する付記6記載のパラメータ設定方法。
111、121 CPU
201 送信回路
211 全体制御回路
221 テストパターン生成回路
231 選択回路
241 ドライバ/補償回路
251 パラメータ制御回路
261 レシーバ検出回路
271 終端抵抗
281 CPUコア
291 トランシーバ制御回路
301 受信回路
311 補償回路
321 0/1判定回路
331 適応等化制御回路
341 エラーカウント/保持回路
351 終端制御回路
361 終端抵抗
371 スイッチ
381 CPUコア
391 トランシーバ制御回路
Claims (5)
- 送信器と、前記送信器と伝送線路を介して接続する受信器と、を備えるパラメータ設定送受信システムであって、
前記送信器は、
テストパターンの伝送信号を第1のパラメータに基づいて調整した第1調整信号を送信する送信部と、
前記送信器の出力電位に基づいて、前記第1のパラメータのうち前記受信器が決定した第2のパラメータを検出する検出部と、
前記検出部が検出した前記第2のパラメータを前記送信部に設定する設定部と、
を有し、
前記受信器は、
前記伝送線路と接続する前記受信器の入力端子に接続する終端抵抗と、
前記第1調整信号を前記送信器から受信し、受信した前記第1調整信号を第3のパラメータに基づいて調整して第2調整信号を得る受信部と、
前記第3のパラメータを前記受信部に設定する設定部と、
前記第2調整信号と前記テストパターンとの差から前記第2調整信号のエラー数をカウントするエラーカウント部と、
前記エラー数に基づいて、前記送信部に設定する前記第2のパラメータを決定する決定部と、
前記決定部が決定した前記第2のパラメータに基づいて、前記終端抵抗の前記入力端子に対する接続を制御する制御部と、
を有するパラメータ設定送受信システム。 - 前記制御部は、前記第2のパラメータを2進数で表現した値に基づいて、前記終端抵抗の前記入力端子に対する接続を所定時間ごとにオンまたはオフにする請求項1記載のパラメータ設定送受信システム。
- 前記決定部は、前記第2調整信号のエラー数のうち、最小のエラー数に対応する前記第1のパラメータのうちのいずれかのパラメータを前記第2のパラメータに決定する請求項1または2記載のパラメータ設定送受信システム。
- 前記検出部は、前記所定時間ごとに、前記終端抵抗が前記入力端子に接続されているか判定し、判定結果に基づいて前記第2のパラメータを検出する請求項2記載のパラメータ設定送受信システム。
- 送信器と、前記送信器と伝送線路を介して接続する受信器と、を備えるパラメータ設定送受信システムのパラメータ設定方法であって、
前記送信器が、
テストパターンの伝送信号を第1のパラメータに基づいて調整した第1調整信号を送信し、
前記送信器の出力電位に基づいて、前記第1のパラメータのうち前記受信器が決定した第2のパラメータを検出し、
前記第2のパラメータを前記伝送信号を調整する送信部に設定し、
前記伝送線路と接続する前記受信器の入力端子に接続する終端抵抗を有する前記受信器が、
前記第1調整信号を前記送信器から受信し、
受信した前記第1調整信号を第3のパラメータに基づいて調整して第2調整信号を得て、
前記第3のパラメータを設定し、
前記第2調整信号と前記テストパターンとの差から前記第2調整信号のエラー数をカウントし、
前記エラー数に基づいて、前記送信部に設定する前記第2のパラメータを決定し、
前記第2のパラメータに基づいて、前記終端抵抗の前記入力端子に対する接続を制御する、
パラメータ設定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018147316A JP7059860B2 (ja) | 2018-08-06 | 2018-08-06 | パラメータ設定送受信システムおよびパラメータ設定方法 |
US16/525,656 US10778382B2 (en) | 2018-08-06 | 2019-07-30 | Parameter setting transmission and reception system and parameter setting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018147316A JP7059860B2 (ja) | 2018-08-06 | 2018-08-06 | パラメータ設定送受信システムおよびパラメータ設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020025153A JP2020025153A (ja) | 2020-02-13 |
JP7059860B2 true JP7059860B2 (ja) | 2022-04-26 |
Family
ID=69229181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018147316A Active JP7059860B2 (ja) | 2018-08-06 | 2018-08-06 | パラメータ設定送受信システムおよびパラメータ設定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10778382B2 (ja) |
JP (1) | JP7059860B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10782902B2 (en) * | 2018-08-27 | 2020-09-22 | Seagate Technology Llc | Device parameter tuning |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356780A (ja) | 2003-05-28 | 2004-12-16 | Nec Corp | 伝送信号等化システムとその方法及び伝送路の最適等化量決定方法 |
US20060034358A1 (en) | 2004-08-16 | 2006-02-16 | Hitoshi Okamura | Methods and transmitters for loop-back adaptive pre-emphasis data transmission |
WO2006100754A1 (ja) | 2005-03-22 | 2006-09-28 | Fujitsu Limited | 情報伝送装置、情報伝送方法 |
JP2007511846A (ja) | 2003-11-18 | 2007-05-10 | アギア システムズ インコーポレーテッド | PCIExpressバス上の受信機検出のための方法および装置 |
JP2013168122A (ja) | 2012-01-16 | 2013-08-29 | Renesas Electronics Corp | Usb3.0デバイス及び制御方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5690655A (en) * | 1979-12-25 | 1981-07-22 | Fuji Electric Co Ltd | Wire transmission system |
JP4259042B2 (ja) | 2002-06-10 | 2009-04-30 | 日本電気株式会社 | 等化装置及び等化方法並びに伝送装置 |
US7916780B2 (en) * | 2007-04-09 | 2011-03-29 | Synerchip Co. Ltd | Adaptive equalizer for use with clock and data recovery circuit of serial communication link |
JP5407524B2 (ja) | 2009-04-27 | 2014-02-05 | 富士通株式会社 | 伝送装置、受信回路及び伝送装置の制御方法 |
-
2018
- 2018-08-06 JP JP2018147316A patent/JP7059860B2/ja active Active
-
2019
- 2019-07-30 US US16/525,656 patent/US10778382B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004356780A (ja) | 2003-05-28 | 2004-12-16 | Nec Corp | 伝送信号等化システムとその方法及び伝送路の最適等化量決定方法 |
JP2007511846A (ja) | 2003-11-18 | 2007-05-10 | アギア システムズ インコーポレーテッド | PCIExpressバス上の受信機検出のための方法および装置 |
US20060034358A1 (en) | 2004-08-16 | 2006-02-16 | Hitoshi Okamura | Methods and transmitters for loop-back adaptive pre-emphasis data transmission |
JP2006060808A (ja) | 2004-08-16 | 2006-03-02 | Samsung Electronics Co Ltd | 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機 |
WO2006100754A1 (ja) | 2005-03-22 | 2006-09-28 | Fujitsu Limited | 情報伝送装置、情報伝送方法 |
JP2013168122A (ja) | 2012-01-16 | 2013-08-29 | Renesas Electronics Corp | Usb3.0デバイス及び制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US10778382B2 (en) | 2020-09-15 |
US20200044795A1 (en) | 2020-02-06 |
JP2020025153A (ja) | 2020-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11489703B2 (en) | Edge based partial response equalization | |
US9325539B2 (en) | Requalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects | |
US20160036604A1 (en) | Signal transmission circuit | |
WO2015179546A1 (en) | Programmable pre-emphasis circuit for mipi c-phy | |
KR20060131883A (ko) | 등화 제어를 위한 보드, 시스템, 방법 및 컴퓨터 판독가능매체 | |
CN107832246B (zh) | 半导体装置 | |
CN111526077A (zh) | 控制器局域网(can)、can装置和其方法 | |
JP2004015622A (ja) | 等化装置及び等化方法並びに伝送装置 | |
US8861621B2 (en) | Receiver circuit | |
TWI564725B (zh) | 適用於輸入輸出介面之傳輸電路及其訊號傳輸方法 | |
KR20140052920A (ko) | 조절 가능한 유한 임펄스 응답 송신기 | |
JP7059860B2 (ja) | パラメータ設定送受信システムおよびパラメータ設定方法 | |
WO2014049752A1 (ja) | データ伝送装置及びデータ伝送方法 | |
CN114365420B (zh) | 双层自适应均衡器 | |
JP2011228826A (ja) | インターフェイス装置 | |
TWI669918B (zh) | 具有自適應發送端等化器調節功能的傳輸電路及利用其之通信裝置 | |
JP6834721B2 (ja) | 通信装置 | |
JP5425705B2 (ja) | 容量性バックプレーンを駆動するためのディエンファシス自動設定 | |
JP2014529221A (ja) | 低電力高速の送受信装置 | |
WO2008118714A2 (en) | Circuits, methods and systems for loss-of-signal detection and equalization | |
US9484967B1 (en) | Method for duty cycle distortion detection through decision feedback equalizer taps | |
JP6299302B2 (ja) | 通信装置および通信システム | |
TW201919350A (zh) | 自適應接收等化器調節電路及利用其之通信裝置 | |
US20240120956A1 (en) | Transmitter circuit | |
WO2024005009A1 (ja) | 信号処理装置及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7059860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |