WO2006100754A1

WO2006100754A1 - 情報伝送装置、情報伝送方法

Info

Publication number: WO2006100754A1
Application number: PCT/JP2005/005131
Authority: WO
Inventors: Michio Hibi
Original assignee: Fujitsu Limited
Priority date: 2005-03-22
Filing date: 2005-03-22
Publication date: 2006-09-28
Also published as: CN101103340A; US20080022022A1; EP1879110A1; JPWO2006100754A1; EP1879110A4; US7895366B2; EP1879110B1; CN100541459C; JP4680255B2; DE602005016976D1

Abstract

　構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、構成要素に備えられ、構成要素間の通信を行う情報伝送装置であって、送信パラメータを記憶する送信制御部と、第１の伝送速度、または第１の伝送速度より低い第２の伝送速度で送信データが入力され、送信データを送信パラメータに従って調整し、送信信号として接続先の情報伝送装置へ送信する送信部と、受信パラメータを記憶する受信制御部と、接続先の情報伝送装置から受信した受信信号を受信パラメータに従って調整し、受信データとして第１の伝送速度、または前記第２の伝送速度で出力する受信部とを備えた。

Description

明細書

情報伝送装置、情報伝送方法

技術分野

[0001] 本発明は、構成要素間で高速な通信を行うと共に、構成要素の制御監視を行うための情報伝送装置、情報伝送方法に関するものである。

背景技術

[0002] サーバ装置やストレージ装置等の情報処理装置では、制御監視ボードが備えられており、この制御監視ボードが情報処理装置の構成要素である各ボードの制御と監視を行っている。このため、制御監視ボードとその他のボードは制御監視用インタフエースを持ち、専用の伝送路で接続され、制御監視のための通信を行う。また、情報処理装置の高性能化、高速化に伴い、情報処理装置内及び情報処理装置間のデータ伝送速度の高速化が進んでおり、上述した情報処理装置では、制御監視のための通信とは別に、 lGbpsを超える高速データ伝送であるマルチギガビット伝送系が用いられている。

[0003] ここで、従来のマルチギガビット伝送系を用いた情報処理装置の構成にっレ、て説明する。図 10は、従来の情報処理装置の構成の一例を示すブロック図である。この情報処理装置は、制御監視伝送路 11、マルチギガビット伝送路 12、制御監視ボード 131、クロスバスイッチボード 132、 CPU (Central Processing Unit)ボード 133、 I〇（ Input/Output)制御ボード 134、 SCSI (Small Computer System Interface)制御ボード 135、 LAN (Local Area Network)制御ボード 136、 USB (Universal Serial Bus)制御ボード 137を備える。

[0004] 制御監視ボード 131は、情報処理装置の他の構成要素のボードであるクロスバスィツチボード 132、 CPUボード 133、 IO制御ボード 134、 SCSI制御ボード 135、 LAN 制御ボード 136、 USB制御ボード 137の制御監視を行う。このため、制御監視ボード 131は制御監視インタフェース 13を備え、各ボードは制御監視インタフェース 13を備え、制御監視インタフェース 13同士は、制御監視伝送路 1 1で接続されている。更に、各ボードは、他のボードとのマルチギガビット伝送を行うための、マルチギガビット伝送インタフェース 138を備える。マルチギガビット伝送インタフェース 138同士は、マルチギガビット伝送路 12で接続されている。

[0005] 次に、従来のマルチギガビット伝送系の構成について説明する。図 11は、従来のマルチギガビット伝送系の構成の一例を示すブロック図である。このマルチギガビット伝送系は、バックプレーン 21、 BP (バックプレーン）コネクタ 22、情報処理装置の構成要素のいずれかであるボード 139a, 139bを備える。ボード 139a, 139bはそれぞれ、マルチギガビット伝送インタフェース 138a, 138bを備える。マルチギガビット伝送インタフェース 138a, 138bは、上述したマルチギガビット伝送インタフェース 138 に対応する。また、バックプレーン 21と BPコネクタ 22は、上述したマルチギガビット伝送路 12の構成要素であり、その配線長は各ボードの搭載スロットにより異なる。

[0006] ボード 139aからの送信データは、マルチギガビット伝送インタフェース 138aで送信され、マルチギガビット伝送路 12を介してマルチギガビット伝送インタフェース 138b で受信され、ボード 139bへ受信データとして出力される。同様に、ボード 139bからの送信データは、マルチギガビット伝送インタフェース 138bで送信され、マルチギガビット伝送路 12を介してマルチギガビット伝送インタフェース 138aで受信され、ボード 139aへ受信データとして出力される。

[0007] 図 12は、従来のマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。このマルチギガビット伝送インタフェース 138は、送信部 41、送信パラメ一タ記憶部 42、送信パラメータ制御部 143、受信部 51、受信パラメータ記憶部 52、受信パラメータ制御部 153を備える。送信パラメータ制御部 143は、送信パラメータ記憶部 42に送信パラメータを設定する。送信部 41は、送信パラメータ記憶部 42の送信パラメータに従って、ボードから入力された送信データの波形を調整し、マルチギガビット伝送路 12へ送信する。受信パラメータ制御部 153は、受信パラメータ記憶部 52に受信パラメータを設定する。受信部 51は、受信パラメータ記憶部 52の受信パラメータに従って、マルチギガビット伝送路 12から受信した波形を調整し、受信データとしてボードへ出力する。

発明の開示

発明が解決しょうとする課題 [0008] 上述したように、制御監視ボード 131による制御監視は、低い伝送速度で良いが、確実に通信を行うために制御監視伝送路 11と各ボードにおける制御監視インタフエース 13が必要となる。また、制御監視伝送路 11には IICや USB等を用いており、制御監視インタフェース 13には専用 LSIが必要であると共に、配線が輻輳する問題があった。

[0009] また、高速伝送を保証するためには、実際の装置において伝送波形を観測して振幅波形及びジッタマージンを確認する必要がある。特に、マルチギガビット伝送系では、 LSI (Large Scale Integrated Circuit)パッケージの配線、 LSIチップの保護回路等の回路や配線が、受信波形に大きく影響する。しかし、 LSIの 1〇ピンを用いて LSI パッケージ外から観測できる波形は、 LSIパッケージ内の受信回路入力点での受信波形とは異なることから、振幅及びジッタマージンを適切に評価し、判定するには、多くの工数が必要になる。また、実際の装置評価において、 LSIパッケージを開封して LSIチップに直接プローブを当てることは困難であり、非現実的である。

[0010] また、情報処理装置に用いられるマルチギガビット伝送系においては、バックプレーンゃケーブルを使用する多様な伝送路に対応するために、送信部/受信部をチユーユングする必要がある。そのためには、伝送路の条件が変わる度に、送信部 41 が用いる送信パラメータである出力振幅、エンファシス強度、駆動インピーダンス、 A C/DC結合の選択、信号スピード等や、受信部 51が用いる受信パラメータであるィコライザ設定、ゲイン等を適切な値に設定しなければならなレ、。更に、バックプレーンにおける各ボードの搭載スロットやケーブルの接続先によつて、各パラメータの適切な設定値が異なる。また、部品の特性のばらつき、温度や電源に依存する特性変化によっても、各パラメータの適切な設定値が異なる。

[0011] そこで、搭載スロットとケーブル長を固定にすることが行われていた。また、予め搭載スロットやケーブル長毎に各パラメータの設定値を決めておき、電源投入時や装置リセット時にファームウェア/ドライバで設定することが行われていた。これらの対策は、装置構成の自由度が低くなると共に、部品の特性のばらつきに対する許容範囲が狭くなることから、設定値を決めるために多大な工数を必要としていた。例えば、同一機能のボードを異なる搭載スロットに搭載する場合、搭載スロットの違いにより伝送路の条件が変わることから、その都度、送信機と受信機のパラメータを最適化するための工数が必要となっていた。

[0012] 本発明は上述した問題点を解決するためになされたものであり、制御監視用伝送系とマルチギガビット伝送系を共通のハードウェアで実現すると共に、マルチギガビット伝送系の最適化を容易にする情報伝送装置、情報伝送方法を提供することを目的とする。

課題を解決するための手段

[0013] 上述した課題を解決するため、本発明は、構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、前記構成要素に備えられ、前記構成要素間の通信を行う情報伝送装置であって、送信パラメータを記憶する送信制御部と、第 1の伝送速度、または前記第 1の伝送速度より低い第 2の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の情報伝送装置へ送信する送信部と、受信パラメータを記憶する受信制御部と、接続先の情報伝送装置力受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第 1の伝送速度、または前記第 2の伝送速度で出力する受信部とを備えたものである。

[0014] また、本発明に係る情報伝送装置において、前記送信部と前記受信部は、前記制御と監視のデータに対して前記第 2の伝送速度を用いることを特徴とするものである

[0015] また、本発明に係る情報伝送装置において、前記情報伝送装置を備える前記構成要素において電源投入、リセット、活性挿入のいずれかが行われた場合、前記送信部と前記受信部は、まず、前記第 2の伝送速度による通信を行い、該通信が終了した後、前記第 1の伝送速度による通信を行うことを特徴とするものである。

[0016] また、本発明に係る情報伝送装置において、前記送信部は、前記第 2の伝送速度の送信データが入力されると、前記第 1の伝送速度のパターンで前記第 2の伝送速度の送信データを変調し、送信信号として送信し、前記受信部は、前記第 1の伝送速度のパターンで変調された前記第 2の伝送速度の受信信号を復調し、前記第 2の伝送速度の受信データを出力することを特徴とするものである。 [0017] また、本発明に係る情報伝送装置において、前記送信パラメータは、出力振幅、ェンフアシス強度、駆動インピーダンス、 AC/DC結合の選択、伝送速度、のいずれかを含み、前記受信パラメータは、イコライザ係数、ゲインのいずれかを含むことを特徴とするものである。

[0018] また、本発明に係る情報伝送装置において、前記送信部は、前記第 1の伝送速度でテストパターンを接続先の情報伝送装置へ送信し、前記受信部は、前記接続先の情報伝送装置により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第 2の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、前記送信制御部は、前記誤り率の測定結果に基づいて送信パラメータを変更することを特徴とするものである。

[0019] また、本発明に係る情報伝送装置において、前記受信部は、接続先の情報伝送装置により前記第 1の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、前記受信制御部は、前記誤り率の測定結果に基づいて受信パラメータを変更し、前記送信部は、前記第 2の伝送速度で前記誤り率の測定結果を前記接続先の情報伝送装置へ送信することを特徴とするものである。

[0020] また、本発明は、構成要素の制御と監視を行う制御監視部を備えた情報処理装置において、情報処理装置の構成要素間の通信を行う情報伝送方法であって、送信パラメータを記憶する送信制御ステップと、第 1の伝送速度、または前記第 1の伝送速度より低い第 2の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の前記構成要素へ送信する送信ステップと、受信パラメータを記憶する受信制御ステップと、接続先の前記構成要素力受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第 1の伝送速度、または前記第 2の伝送速度で出力する受信ステップとを実行するものである。

[0021] また、本発明に係る情報伝送方法にぉレ、て、前記送信ステップと前記受信ステップは、前記制御と監視のデータに対して前記第 2の伝送速度を用いることを特徴とするものである。

[0022] また、本発明に係る情報伝送方法において、前記構成要素において電源投入、リセット、活性挿入のいずれかが行われた場合、前記送信ステップと前記受信ステップは、まず、前記第 2の伝送速度による通信を行い、該通信が終了した後、前記第 1の伝送速度による通信を行うことを特徴とするものである。

[0023] また、本発明に係る情報伝送方法において、前記送信ステップは、前記第 2の伝送速度の送信データが入力されると、前記第 1の伝送速度のパターンで前記第 2の伝送速度の送信データを変調し、送信信号として送信し、前記受信ステップは、前記第 1の伝送速度のパターンで変調された前記第 2の伝送速度の受信信号を復調し、前記第 2の伝送速度の受信データを出力することを特徴とするものである。

[0024] また、本発明に係る情報伝送方法において、前記送信パラメータは、出力振幅、ェンフアシス強度、駆動インピーダンス、 AC/DC結合の選択、伝送速度、のいずれかを含み、前記受信パラメータは、イコライザ係数、ゲインのいずれかを含むことを特徴とするものである。

[0025] また、本発明に係る情報伝送方法において、前記送信ステップは、前記第 1の伝送速度でテストパターンを接続先の前記構成要素へ送信し、前記受信ステップは、前記接続先の構成要素により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第 2の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、前記送信制御ステップは、前記誤り率の測定結果に基づいて送信パラメータを変更することを特徴とするものである。

[0026] また、本発明に係る情報伝送方法にぉレ、て、前記受信ステップは、接続先の前記構成要素により前記第 1の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、前記受信制御ステップは、前記誤り率の測定結果に基づいて受信パラメータを変更し、前記送信ステップは、前記第 2の伝送速度で前記誤り率の測定結果を前記接続先の構成要素へ送信することを特徴とするものである。

図面の簡単な説明

[0027] [図 1]本発明に係る情報処理装置の構成の一例を示すブロック図である。

[図 2]本発明に係るマルチギガビット伝送系の構成の一例を示すブロック図である。

[図 3]本発明に係るマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。

[図 4]本発明に係るマルチギガビット伝送インタフェースの動作の一例を示すフローチャートである。

[図 5]本発明に係る自動チューニングの動作の一例を示すフローチャートである。

[図 6]本発明に係る送信パラメータ最適化の動作の一例を示すフローチャートである

[図 7]本発明に係る受信パラメータ最適化の動作の一例を示すフローチャートである

[図 8]本発明に係る低速伝送モードによる送信の動作の一例を表す波形である。

[図 9]本発明に係る低速伝送モードによる受信の動作の一例を表す波形である。

[図 10]従来の情報処理装置の構成の一例を示すブロック図である。

[図 11]従来のマルチギガビット伝送系の構成の一例を示すブロック図である。

[図 12]従来のマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。

発明を実施するための最良の形態

[0028] 以下、本発明の実施の形態について図面を参照しつつ説明する。

[0029] 本発明に係る情報処理装置は、マルチギガビット伝送インタフェースとマルチギガビット伝送路において、マルチギガビット伝送を用いることにより、送信パラメータと受信パラメータの最適化が必要となる高速伝送モードと、マルチギガビット伝送より低レ、伝送速度を用いることにより、送信パラメータと受信パラメータの最適化が不要となる低速伝送モードとを切り替えて使用するものである。更に、この低速伝送モードで制御監視を行うことにより、制御監視インタフェースと制御監視伝送路を削減するものである。

[0030] まず、本発明に係る情報処理装置の構成にっレ、て説明する。

[0031] 図 1は、本発明に係る情報処理装置の構成の一例を示すブロック図である。図 1において、図 10と同一符号は図 10に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図 10と比較すると図 1は、制御監視ボード 131の代わりに制御監視ボード 31を備え、クロスバスイッチボード 132の代わりにクロスバスイッチボード 32を備え、 CPUボード 133の代わりに CPUボード 33を備え、 IO制御ボード 134の代わりに IO制御ボード 34を備え、 SCSI制御部 135の代わりに SCSI制御部 35を備え、 LAN制御ボード 136の代わりに LAN制御ボード 36を備え、 USB制御ボード 13 7の代わりに USB制御ボード 37を備え、マルチギガビット伝送インタフェース 138の代わりにマルチギガビット伝送インタフェース 38を備える。

[0032] また、本発明に係る情報処理装置において、 CPUボード 33と制御監視ボード 31の間は、従来と同様、制御監視インタフェース 13と制御監視伝送路 11で接続されている。し力し、その他のボードである、クロスバスイッチボード 32、 IO制御ボード 34、 SC SI制御ボード 35、 LAN制御ボード 36、 USB制御ボード 37の各ボードと、制御監視ボード 31の間は、制御監視伝送路 11と制御監視インタフェース 13を必要としなレ、。従って、制御監視伝送路 11と制御監視インタフェース 13を大幅に削減することができる。

[0033] 次に、本発明に係るマルチギガビット伝送系の構成について説明する。

[0034] 図 2は、本発明に係るマルチギガビット伝送系の構成の一例を示すブロック図である。図 2において、図 11と同一符号は図 11に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図 11と比較すると図 2は、ボード 139a, 139bの代わりにボード 39a, 39bを備える。また、ボード 39a, 39bはそれぞれ、マルチギガビット伝送インタフェース 138a, 138bの代わりにマルチギガビット伝送インタフェース 38 a, 38bを備える。マルチギガビット伝送インタフェース 38a, 38bは、上述したマルチギガビット伝送インタフェース 38に対応する。また、マルチギガビット伝送インタフエ一ス 38a, 38bの一方がホスト側、他方力 SIO側となって通信を行う。

[0035] ボード 39aにおいて高速伝送モードの送信データである高速送信データは、マルチギガビット伝送インタフェース 38aで送信され、マルチギガビット伝送路 12を介してマルチギガビット伝送インタフェース 38bで受信され、ボード 39bへ高速伝送モードの受信データである高速受信データとして出力される。同様に、ボード 39bにおいて高速伝送モードの送信データである高速送信データは、マルチギガビット伝送インタフェース 38bで送信され、マルチギガビット伝送路 12を介してマルチギガビット伝送ィンタフエース 38aで受信され、ボード 39aへ高速伝送モードの受信データである高速受信データとして出力される。

[0036] また、ボード 39aにおいて低速伝送モードの送信データである低速送信データは、マルチギガビット伝送インタフェース 38aで送信され、マルチギガビット伝送路 12を介してマルチギガビット伝送インタフェース 38bで受信され、ボード 39bへ低速伝送モードの受信データである低速受信データとして出力される。同様に、ボード 39bにおレ、て低速伝送モードの送信データである低速送信データは、マルチギガビット伝送ィンタフエース 38bで送信され、マルチギガビット伝送路 12を介してマルチギガビット伝送インタフェース 38aで受信され、ボード 39aへ低速伝送モードの受信データである低速受信データとして出力される。

[0037] 図 3は、本発明に係るマルチギガビット伝送インタフェースの構成の一例を示すブロック図である。図 3において、図 12と同一符号は図 12に示された対象と同一又は相当物を示しており、ここでの説明を省略する。マルチギガビット伝送インタフェース 13 8と比較するとマルチギガビット伝送インタフェース 38は、送信パラメータ制御部 143 の代わりに送信パラメータ制御部 43を備え、受信パラメータ制御部 153の代わりに受信パラメータ制御部 53を備え、新たに、テストパターン生成部 44、変調部 45、 SW ( スィッチ） 46、テストパターン生成部 54、復調部 55、 BER (Bit Error Rate)測定部 56 を備える。

[0038] 次に、本発明に係るマルチギガビット伝送インタフェースの動作について説明する

[0039] 図 4は、本発明に係るマルチギガビット伝送インタフェースの動作の一例を示すフロ一チャートである。このフローは、マルチギガビット伝送インタフェース 38aの動作であり、マルチギガビット伝送インタフェース 38aとマルチギガビット伝送インタフェース 38 bにおいて高速伝送モードによる通信を行うための動作を示す。また、このフローは、マルチギガビット伝送インタフェース 38aを備えたボード 39aの電源投入、リセット、活性揷入のいずれかにより開始される。

[0040] まず、マルチギガビット伝送インタフェース 38aの各部は初期設定を行う（Sl l)。ここで、マルチギガビット伝送インタフェース 38aがホスト側、マルチギガビット伝送インタフエース 38bが 1〇側となる。また、送信パラメータと受信パラメータはそれぞれ、送信パラメータ記憶部 42と受信パラメータ記憶部 52に格納された前回の値とする。次に、送信部 41は、受信側であるマルチギガビット伝送インタフェース 38bを検出する（ S12)。次に、マルチギガビット伝送インタフェース 38aは、低速伝送モードでマルチギガビット伝送インタフェース 38bを介して制御監視ボード 31と通信を行うことにより、制御監視ボード 31による制御監視が行われる（S13)。ここで、低速伝送モードで制御監視ボード 31からマルチギガビット伝送インタフェース 38aを備えたボードの初期設定を行っても良い。

[0041] 本実施の形態において、マルチギガビット伝送インタフェース 38aを備えたボードが CPUボード 33以外のボードであれば、マルチギガビット伝送路 12、 CPUボード 33、制御監視伝送路 11を介して制御監視ボード 31と通信を行うことにより、制御監視が行われる。マルチギガビット伝送路 12は低速伝送モードを用いる。一方、マルチギガビット伝送インタフェース 38aを備えたボード 39aが CPUボード 33であれば、従来と同様、制御監視伝送路 11を介して制御監視ボード 31と通信を行うことにより、制御監視が行われる。なお、制御監視ボード 31とクロスバスイッチボード 32またはその他のボードを、マルチギガビット伝送インタフェース 38とマルチギガビット伝送路 12で接続し、制御監視伝送路 11と制御監視インタフェース 13をなくし、全てのボードが低速伝送モードで通信を行う構成としても良い。

[0042] 次に、送信パラメータ制御部 43と受信パラメータ制御部 53は、送信パラメータと受信パラメータの設定を行レ、、それぞれ送信パラメータ記憶部 42と受信パラメータ記憶部 52に格納する（S21)。次に、送信部 41と受信部 51は、それぞれ送信パラメータ記憶部 42と受信パラメータ記憶部 52に従って、高速伝送モードによる通信を行う (S 22)。この状態が通常の高速伝送モードである。次に、 BER測定部 56は、伝送品質が所定の閾値を満たすか否かの判断を行う（S23)。ここで、伝送品質は、 CRC ( Cyclic Redundancy Check)等を用いて行う。伝送品質が所定の閾値を満たさない場合（S23， Y)、処理 S21へ戻り、再び送信パラメータと受信パラメータの設定を行う。

[0043] 一方、伝送品質が所定の閾値を満たす場合（S23， N)、送信部 41と受信部 51は、高速伝送モードによる伝送が行われない状態が所定の時間続いたか否かの判断を行う（S24)。伝送が行われない状態が続いた場合（S24, Y)、送信部 41と受信部 5 1は、低速伝送モードでマルチギガビット伝送インタフェース 38bを介して制御監視ボード 31と通信を行うことにより、制御監視ボード 31による制御監視が行われ（S 25)、処理 S 26へ移行する。

[0044] 一方、伝送が行われない状態が続いていない場合（S 24， N)、送信部 41と受信部

51は、搭載されているボードが他のボードの下位にある場合で、ボードの状態の変更があるか否かの判断を行う（S 26)。状態の変更がある場合（S 26 , Y)、低速伝送モードにより上位のボードに対して状態の変更の通知を行い（S 27)、処理 S 28へ移行する。ここで例えば、上位のボードとは 1〇制御ボード 34であり、下位のボードとは I O制御ボード 34にマルチギガビット伝送路 1 2で接続されている SCSI制御ボード 35 、 LAN制御ボード 36、 USB制御ボード 37である。一方、状態の変更がない場合（S 26 , N)、送信部 41と受信部 51は通信を終了するか否かの判断を行う（S 28)。通信を終了しない場合（S 28， N)、処理 S 22へ戻り、引き続き高速伝送モードによる通信を行う。通信を終了する場合（S 28 , Y)、このフローを終了する。

[0045] 上述した送信パラメータと受信パラメータの設定において、マルチギガビット伝送ィンタフェース 38aとマルチギガビット伝送インタフェース 38bは、送信パラメータと受信パラメータの自動チューニングを行う。

[0046] 次に、本発明に係る自動チューニングの動作について説明する。

[0047] 図 5は、本発明に係る自動チューニングの動作の一例を示すフローチャートである。ここでは、マルチギガビット伝送インタフェース 38aとマルチギガビット伝送インタフエース 38bの動作について示す。まず、マルチギガビット伝送インタフェース 38aにおいて、 SW46は、テストパターン生成部 44から入力される BER測定用のテストパターンを送信部 41へ出力することにより、マルチギガビット伝送インタフェース 38bへテストパターンを送信する（S 31 )。テストパターンを受信したマルチギガビット伝送インタフェース 38bにおいて、 BER測定部 56は BERを測定し、 SW46と送信部 41は、 BE R測定結果をマルチギガビット伝送インタフェース 38aへ送信する。次に、マルチギガビット伝送インタフェース 38aにおいて、受信部 51は BER測定結果を受信し（S 32)、送信パラメータ制御部 43は送信パラメータ最適化を行う（S 33)。受信パラメータ制御部 53は受信パラメータ最適化を行う (S 34)。マルチギガビット伝送インタフェース 38aの送信側パラメータ最適化完了後、マルチギガビット伝送インタフェース 38bの受信パラメータ制御部 53は受信パラメータ最適化を行う（S34)。同様にしてマルチギガビット伝送インタフェース 38bの送信側パラメータ最適化、マルチギガビット伝送インタフェース 38aの受信パラメータ最適化を行う。次に、送信パラメータ制御部 43と受信パラメータ制御部 53は、最適化された送信パラメータと受信パラメータを、低速伝送モードにより制御監視ボード 31へ送信し、制御監視ボード 31は送信パラメータと受信パラメータを格納し (S35)、このフローを終了する。

[0048] 次に、送信パラメータ最適化の動作について説明する。

[0049] 図 6は、本発明に係る送信パラメータ最適化の動作の一例を示すフローチャートである。ここでは、マルチギガビット伝送インタフェース 38aにおける送信パラメータ最適化の動作について示す。また、送信パラメータ i (iは 1から送信パラメータ数までの整数）の変化量として、 1回目の変化量を s— tiステップ、 2回目以降の変化量の絶対値を t— tiステップとする。また、 iの初期値を 1とする。また、上述したようにマルチギガビット伝送インタフェース 38aからマルチギガビット伝送インタフェース 38bへ高速伝送モードでテストパターンが送信されてレ、る。

[0050] まず、マルチギガビット伝送インタフェース 38aの送信パラメータ制御部 43は、送信パラメータ iを s—tiステップ変化させる。（S51)。次に、マルチギガビット伝送インタフエース 38bにおいて、 BER測定部 56は BERを測定し、 BER測定結果は変調部 45、 SW46、送信部 41により低速伝送モードでマルチギガビット伝送インタフェース 38a へ送信される。次に、マルチギガビット伝送インタフェース 38aにおいて、受信部 51 は低速伝送モードにより BER測定結果を受信し（S53)、送信パラメータ制御部 43は前回の BER測定結果と比較することにより、 BER測定結果が減少したか否かの判断を行う（S54)。 BER測定結果が減少した場合（S54, Y)、送信パラメータ制御部 43 は送信パラメータ iを前回と同符号で t_tiステップ変化させ（S55)、処理 S61へ移行する。一方、 BER測定結果が減少しない場合（S54, N)、送信パラメータ制御部 43 は送信パラメータ iを前回と逆符号で t_tiステップ変化させ（S56)、処理 S61へ移行する。 [0051] 次に、送信パラメータ制御部 43は、逆符号の変化が所定の回数だけ連続したか否かの判断を行う（S61)。連続しない場合（S61 , N)、処理 S53へ戻る。一方、連続した場合 (S61， Y)、送信パラメータ制御部 43は、送信パラメータ iの変化前の値と変化後の値の中央値を送信パラメータ iの最適値として決定する（S62)。次に、送信パラメータ制御部 43は、全ての送信パラメータの最適化が終了した力 \即ち iが送信パラメータ数と一致したか否かの判断を行う（S63)。最適化が終了していない場合（S6 3, N)、送信パラメータ制御部 43は、 iを 1増加させ（S64)、処理 S51へ戻る。最適化が終了した場合（S63, Y)、このフローを終了する。

[0052] 次に、受信パラメータの最適化の動作について説明する。

[0053] 図 7は、本発明に係る受信パラメータ最適化の動作の一例を示すフローチャートである。ここでは、マルチギガビット伝送インタフェース 38bにおける受信パラメータ最適化の動作について示す。また、受信パラメータ i (iは 1から受信パラメータ数までの整数）の変化量として、 1回目の変化量を s— riステップ、 2回目以降の変化量の絶対値を t— riステップとする。また、 iの初期値を 1とする。また、上述したようにマルチギガビット伝送インタフェース 38aからマルチギガビット伝送インタフェース 38bへ高速伝送モードでテストパターンが送信されてレ、る。

[0054] まず、マルチギガビット伝送インタフェース 38bにおいて、受信パラメータ制御部 53 は、受信パラメータ iを s—riステップ変化させる。（S71)。次に、 BER測定部 56は、受信したテストパターンにより BERを測定する（S73)。次に、受信パラメータ制御部 5 3は、前回の BER測定結果と比較することにより、 BER測定結果が減少したか否かの判断を行う（S74)。 BER測定結果が減少した場合（S74， Y)、受信パラメータ制御部 53は、受信パラメータ iを前回と同符号で t_riステップ変化させ（S75)、処理 S 81へ移行する。一方、 BER測定結果が減少しない場合（S74， N)、受信パラメータ制御部 53は、受信パラメータ iを前回と逆符号で t_riステップ変化させ（S76)、処理 S81へ移行する。

[0055] 次に、受信パラメータ制御部 53は、逆符号の変化が所定の回数だけ連続したか否かの判断を行う（S81)。連続しない場合（S81 , N)、処理 S73へ戻る。一方、連続した場合（S81， Y)、受信パラメータ制御部 53は、受信パラメータ iの変化前の値と変化後の値の中央値を受信パラメータ iの最適値として決定する（S82)。次に、受信パラメータ制御部 53は、全ての受信パラメータの最適化が終了した力、即ち iが受信パラメータ数と一致したか否かの判断を行う（S83)。最適化が終了していない場合（S8 3, N)、受信パラメータ制御部 53は、 iを 1増加させ（S84)、処理 S71へ戻る。最適化が終了した場合（S83, Y)、このフローを終了する。

[0056] 上述したように送信パラメータと受信パラメータの設定において、自動チューニングを行うことにより、送信パラメータと受信パラメータを、 BERが最小となる値に近づけること力 Sできる。なお、本実施の形態においては、マルチギガビット伝送インタフェース 3 8が自動チューニングを行うとした力外部からルチギガビット伝送インタフェース 38 の送信パラメータと受信パラメータの設定を行っても良レ、。また、送信パラメータ最適化または受信パラメータ最適化において収束しない場合、制御監視ボード 11と低速伝送モードによる通信を行うことにより、制御監視ボード 11が格納している送信パラメータと受信パラメータをマルチギガビット伝送インタフェース 38へ伝送し、送信パラメータ記憶部 42や受信パラメータ記憶部 52に格納するようにしても良い。

[0057] 次に、低速伝送モードと高速伝送モードの送信の動作について説明する。

[0058] 低速伝送モードにおいて、変調部 45は、 "01 "の繰り返しパターンを高速伝送モードの伝送速度で生成し、入力された低速データを繰り返レターンで変調し、 SW46 へ出力する。 SW46は、変調部 45からの入力を送信部 41へ出力する。送信部 41は、 SW46からの入力を送信パラメータに従って調整された状態で送信し、マルチギガビット伝送路 12へ出力する。図 8は、本発明に係る低速伝送モードによる送信の動作の一例を表す波形である。上から、繰り返しパターン波形、低速送信データ波形、変調部出力波形を表す。また、高速伝送モードにおいて、 SW46は、ボード 39から入力される高速送信データを送信部 41へ出力する。送信部 41は、 SW46からの入力を送信パラメータに従って調整された状態で送信し、マルチギガビット伝送路 12へ出力する。

[0059] 次に、低速伝送モードと高速伝送モードの受信の動作について説明する。

[0060] 低速伝送モードにおいて、受信部 51は、マルチギガビット伝送路 12から受信した波形を受信パラメータに従って調整された状態で受信し、復調部 55へ出力する。復調部 55は、 BPF (バンドパスフィルタ）により "01 "の繰り返しの高速データのみを通過させ、コンパレータで BPF通過信号レベルが所定の値を超えたか否かの判定を行レ、、判定結果を低速受信データとしてボード 39と送信パラメータ制御部 43へ出力する。図 9は、本発明に係る低速伝送モードによる受信の動作の一例を表す波形である。上から、受信部出力波形、復調部出力波形を表す。また、高速伝送モードにおいて、受信部 51は、マルチギガビット伝送路 12から受信した波形を受信パラメータに従つて調整された状態で受信し、高速受信データとしてボード 39へ出力する。

[0061] ここでは、 "01 "の繰り返しパターンを用いた力 "0011"の繰り返しパターン、 "000 111"の繰り返しパターン、 "00001111 "の繰り返しパターン、等を用いても良い。

[0062] 上述した低速伝送モードの動作により、マルチギガビット伝送インタフェース 38とマルチギガビット伝送路 12を用いて、送信パラメータと受信パラメータの最適化が不要な低速データを伝送することができ、制御監視やパラメータ設定に用いることができる。

[0063] なお、情報伝送装置は、実施の形態におけるマルチギガビット伝送インタフェースに対応する。また、制御監視部とは、実施の形態における制御監視ボードに対応する。また、送信制御部とは、実施の形態における送信パラメータ制御部と送信パラメータ記憶部に対応する。また、受信制御部とは、実施の形態における受信パラメータ制御部と受信パラメータ記憶部に対応する。また、送信部とは、実施の形態における変調部と SWと送信部とテストパターン生成部に対応する。また、受信部とは、実施の形態における受信部と復調部と BER測定部とテストパターン生成部に対応する。産業上の利用可能性

[0064] 以上説明したように、制御監視インタフェースと制御監視伝送路を削減することにより、情報処理装置における配線スペース、回路部品を大幅に削減することができると共に、伝送路間の輻輳を低減することができる。送信パラメータと受信パラメータの自動チューニングを行うことにより、伝送路条件が変わっても高品質の伝送を実現すること力 Sできる。

Claims

請求の範囲

[1] 構成要素の制御と監視を行う制御監視部を備えた情報処理装置にぉレ、て、前記構成要素に備えられ、前記構成要素間の通信を行う情報伝送装置であって、

送信パラメータを記憶する送信制御部と、

第 1の伝送速度、または前記第 1の伝送速度より低い第 2の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の情報伝送装置へ送信する送信部と、

受信パラメータを記憶する受信制御部と、

接続先の情報伝送装置から受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第 1の伝送速度、または前記第 2の伝送速度で出力する受信部と、

を備えてなる情報伝送装置。

[2] 請求項 1に記載の情報伝送装置にぉレ、て、

前記送信部と前記受信部は、前記制御と監視のデータに対して前記第 2の伝送速度を用いることを特徴とする情報伝送装置。

[3] 請求項 2に記載の情報伝送装置において、

前記情報伝送装置を備える前記構成要素において電源投入、リセット、活性挿入のいずれかが行われた場合、前記送信部と前記受信部は、まず、前記第 2の伝送速度による通信を行い、該通信が終了した後、前記第 1の伝送速度による通信を行うことを特徴とする情報伝送装置。

[4] 請求項 3に記載の情報伝送装置において、

前記送信部は、前記第 2の伝送速度の送信データが入力されると、前記第 1の伝送速度のパターンで前記第 2の伝送速度の送信データを変調し、送信信号として送信し、

前記受信部は、前記第 1の伝送速度のパターンで変調された前記第 2の伝送速度の受信信号を復調し、前記第 2の伝送速度の受信データを出力することを特徴とする情報伝送装置。

[5] 請求項 4に記載の情報伝送装置にぉレ、て、前記送信パラメータは、出力振幅、エンファシス強度、駆動インピーダンス、 AC/ DC結合の選択、伝送速度、のいずれかを含み、

前記受信パラメータは、イコライザ係数、ゲインのいずれ力を含むことを特徴とする情報伝送装置。

[6] 請求項 5に記載の情報伝送装置において、

前記送信部は、前記第 1の伝送速度でテストパターンを接続先の情報伝送装置へ送信し、

前記受信部は、前記接続先の情報伝送装置により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第 2の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、

前記送信制御部は、前記誤り率の測定結果に基づいて送信パラメータを変更することを特徴とする情報伝送装置。

[7] 請求項 5に記載の情報伝送装置において、

前記受信部は、接続先の情報伝送装置により前記第 1の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、

前記受信制御部は、前記誤り率の測定結果に基づいて受信パラメータを変更し、前記送信部は、前記第 2の伝送速度で前記誤り率の測定結果を前記接続先の情報伝送装置へ送信することを特徴とする情報伝送装置。

[8] 構成要素の制御と監視を行う制御監視部を備えた情報処理装置にぉレ、て、情報処理装置の構成要素間の通信を行う情報伝送方法であって、

送信パラメータを記憶する送信制御ステップと、

第 1の伝送速度、または前記第 1の伝送速度より低い第 2の伝送速度で送信データが入力され、前記送信データを前記送信パラメータに従って調整し、送信信号として接続先の前記構成要素へ送信する送信ステップと、

受信パラメータを記憶する受信制御ステップと、

接続先の前記構成要素から受信した受信信号を前記受信パラメータに従って調整し、受信データとして前記第 1の伝送速度、または前記第 2の伝送速度で出力する受信ステップと、を実行する情報伝送方法。

請求項 8に記載の情報伝送方法において、

前記送信ステップと前記受信ステップは、前記制御と監視のデータに対して前記第 2の伝送速度を用いることを特徴とする情報伝送方法。

請求項 9に記載の情報伝送方法において、

前記構成要素において電源投入、リセット、活性挿入のいずれかが行われた場合、前記送信ステップと前記受信ステップは、まず、前記第 2の伝送速度による通信を行い、該通信が終了した後、前記第 1の伝送速度による通信を行うことを特徴とする情報伝送方法。

請求項 10に記載の情報伝送方法において、

前記送信ステップは、前記第 2の伝送速度の送信データが入力されると、前記第 1 の伝送速度のパターンで前記第 2の伝送速度の送信データを変調し、送信信号として送信し、

前記受信ステップは、前記第 1の伝送速度のパターンで変調された前記第 2の伝送速度の受信信号を復調し、前記第 2の伝送速度の受信データを出力することを特徴とする情報伝送方法。

請求項 11に記載の情報伝送方法にぉレ、て、

前記送信パラメータは、出力振幅、エンファシス強度、駆動インピーダンス、 AC/ DC結合の選択、伝送速度、のいずれかを含み、

前記受信パラメータは、イコライザ係数、ゲインのいずれ力を含むことを特徴とする情報伝送方法。

請求項 12に記載の情報伝送方法において、

前記送信ステップは、前記第 1の伝送速度でテストパターンを接続先の前記構成要素へ送信し、

前記受信ステップは、前記接続先の構成要素により、前記テストパターンが受信され、前記テストパターンの誤り率が測定され、前記第 2の伝送速度で前記誤り率の測定結果が送信されると、前記誤り率の測定結果を受信し、

前記送信制御ステップは、前記誤り率の測定結果に基づレ、て送信パラメータを変更することを特徴とする情報伝送方法。

請求項 12に記載の情報伝送方法において、

前記受信ステップは、接続先の前記構成要素により前記第 1の伝送速度で送信されたテストパターンを受信し、受信した前記テストパターンの誤り率を測定し、前記受信制御ステップは、前記誤り率の測定結果に基づレ、て受信パラメータを変更し、

前記送信ステップは、前記第 2の伝送速度で前記誤り率の測定結果を前記接続先の構成要素へ送信することを特徴とする情報伝送方法。