WO2024005009A1 - 信号処理装置及び制御方法 - Google Patents
信号処理装置及び制御方法 Download PDFInfo
- Publication number
- WO2024005009A1 WO2024005009A1 PCT/JP2023/023780 JP2023023780W WO2024005009A1 WO 2024005009 A1 WO2024005009 A1 WO 2024005009A1 JP 2023023780 W JP2023023780 W JP 2023023780W WO 2024005009 A1 WO2024005009 A1 WO 2024005009A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit
- processing device
- signal processing
- threshold voltage
- current
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 50
- 238000001514 detection method Methods 0.000 claims description 33
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 13
- 239000000872 buffer Substances 0.000 description 10
- 230000035945 sensitivity Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
Definitions
- the present disclosure relates to a signal processing device that performs signal processing on a received signal and transmits the signal, and a method of controlling the signal processing device.
- Patent Document 1 in order to suppress power supply noise caused by a data pattern, a second parallel-to-serial conversion circuit and a second driver that are the same as the first parallel-to-serial conversion circuit and first driver are provided. It is disclosed that a noise cancellation circuit is used.
- Patent Document 2 discloses that an equalizer circuit is used to restore an attenuated waveform.
- Patent No. 6837549 US Patent No. 9806915
- the present disclosure provides a signal processing device and the like that can suppress power consumption.
- a signal processing device is a signal processing device, and includes a receiving unit that receives a signal, a transmitting unit that transmits the signal received by the receiving unit, and a control unit, and the receiving unit includes:
- the transmitting section includes an equalizer circuit that compensates for attenuation of the received signal, the transmitting section includes a noise canceling circuit that suppresses noise included in the signal processed by the receiving section, and the control section includes an equalizer circuit that compensates for attenuation of the received signal.
- the noise cancel circuit detects the threshold voltage of the transistor included in the transistor, and if the detected threshold voltage is below a predetermined voltage value, reduces the current of the equalizer circuit to below a predetermined current value, deactivates the noise cancel circuit, and detects the If the determined threshold voltage is larger than the predetermined voltage value, the current of the equalizer circuit is made larger than the predetermined current value, and the noise cancel circuit is activated.
- a control method is a control method for a signal processing device, wherein the signal processing device includes a receiving section that receives a signal, and a transmitting section that transmits the signal received by the receiving section,
- the receiving section includes an equalizer circuit that compensates for attenuation of the received signal
- the transmitting section includes a noise canceling circuit that suppresses noise included in the signal processed by the receiving section
- the control method includes: determining whether a threshold voltage of a transistor included in the signal processing device is less than or equal to a predetermined voltage value; and determining that a threshold voltage of a transistor included in the signal processing device is less than or equal to the predetermined voltage value.
- the steps include reducing the current of the equalizer circuit to a predetermined current value or less and deactivating the noise canceling circuit, and a threshold voltage of a transistor included in the signal processing device being larger than the predetermined voltage value. If it is determined that this is the case, the method includes the step of increasing the current of the equalizer circuit to be larger than a predetermined current value, and activating the noise canceling circuit.
- FIG. 2 is a configuration diagram showing an example of a retimer according to an embodiment.
- FIG. 1 is a configuration diagram showing an example of an equalizer circuit according to an embodiment.
- FIG. 1 is a configuration diagram showing an example of a noise canceling circuit according to an embodiment.
- FIG. 3 is a diagram for explaining the effect of suppressing power consumption.
- FIG. 2 is a configuration diagram showing an example of a control unit according to an embodiment.
- a signal processing device is a signal processing device, and includes a receiving unit that receives a signal, a transmitting unit that transmits a signal received by the receiving unit, and a control unit,
- the section includes an equalizer circuit that compensates for attenuation of the received signal
- the transmitting section includes a noise canceling circuit that suppresses noise included in the signal processed by the receiving section
- the control section includes an equalizer circuit that compensates for attenuation of the received signal.
- a threshold voltage of a transistor included in the signal processing device is detected, and if the detected threshold voltage is below a predetermined voltage value, the current of the equalizer circuit is made below a predetermined current value, and the noise cancellation circuit is inactivated. and when the detected threshold voltage is larger than the predetermined voltage value, the current of the equalizer circuit is made larger than the predetermined current value, and the noise canceling circuit is activated.
- the threshold voltage of the transistor included in the signal processing device When the threshold voltage of the transistor included in the signal processing device is below a predetermined voltage value (in other words, when the threshold voltage of the transistor is low), the power consumption of the signal processing device increases.
- the gain of the equalizer circuit becomes large, the delay sensitivity becomes low, and the jitter becomes small. Therefore, as the gain of the equalizer circuit increases, the current of the equalizer circuit can be reduced to a predetermined current value or less, and the current consumption of the equalizer circuit can be reduced. Furthermore, since the delay sensitivity is lowered and the jitter is reduced, there is no need to operate the noise canceling circuit, and the noise canceling circuit can be inactivated.
- the threshold voltage of the transistor included in the signal processing device is below a predetermined voltage value
- the current of the equalizer circuit is reduced.
- the noise canceling circuit suppresses the power consumption
- control unit includes a detection circuit that detects a threshold voltage of a transistor included in the signal processing device, a determination circuit that determines whether the detected threshold voltage is equal to or lower than the predetermined voltage value, and
- the apparatus may further include a control circuit that controls the equalizer circuit and the noise canceling circuit based on the determination result of the determination circuit.
- control section can be configured by the detection circuit, the determination circuit, and the control circuit.
- control unit includes a detection circuit that detects a threshold voltage of a transistor included in the signal processing device, and a memory circuit, and determines whether the detected threshold voltage is equal to or lower than the predetermined voltage value.
- a detection circuit that detects a threshold voltage of a transistor included in the signal processing device, and a memory circuit, and determines whether the detected threshold voltage is equal to or lower than the predetermined voltage value.
- the control unit may control the equalizer circuit and the noise canceling circuit based on data written in the memory circuit and indicating a determination result by the external tester.
- the sensing circuit includes a resistor that can be switched to a pull-up resistor or a pull-down resistor, a first current source that is connected between the resistor and a power supply, and includes a p-channel MOSFET, and a resistor that is connected between the resistor and ground.
- a second current source connected thereto and including an n-channel MOSFET, and detecting the threshold voltage of the p-channel MOSFET and the threshold voltage of the n-channel MOSFET as threshold voltages of the transistors included in the signal processing device;
- the threshold voltage of the p-channel MOSFET is detected by turning on the first current source, turning off the second current source, and switching the resistor to a pull-down resistor, turning off the first current source, and switching the resistor to a pull-down resistor.
- the threshold voltage of the n-channel MOSFET may be detected by turning on two current sources and switching the resistor to a pull-up resistor.
- the threshold voltages of the p-channel MOSFET and the n-channel MOSFET can be detected.
- the resistor may be a variable resistor.
- the detection accuracy of the threshold voltages of the p-channel MOSFET and the n-channel MOSFET can be improved.
- the predetermined voltage value may be a value that corresponds to a jitter tolerance determined according to a standard.
- a control method is a control method for a signal processing device, wherein the signal processing device includes a receiving section that receives a signal, and a transmitting section that transmits the signal received by the receiving section.
- the receiving unit includes an equalizer circuit that compensates for attenuation of the received signal
- the transmitting unit includes a noise canceling circuit that suppresses noise included in the signal processed by the receiving unit
- the control unit includes an equalizer circuit that compensates for attenuation of the received signal
- the method includes the steps of determining whether a threshold voltage of a transistor included in the signal processing device is below a predetermined voltage value; and a step of determining whether a threshold voltage of a transistor included in the signal processing device is below the predetermined voltage value.
- the threshold voltage of a transistor included in the signal processing device is set to the predetermined voltage value. If it is determined that the current is larger than a predetermined current value, the method includes the step of making the current of the equalizer circuit larger than a predetermined current value, and activating the noise canceling circuit.
- a signal processing device will be described below.
- a retimer will be described as an example of a signal processing device.
- the signal processing device may be a redriver, a repeater, or the like.
- FIG. 1 is a configuration diagram showing an example of a retimer 10 according to an embodiment.
- the waveform is distorted due to the attenuation of the signal amplitude and the influence of noise, but the retimer 10 compensates for the jitter and enables high-speed signal transmission while maintaining the waveform. .
- the retimer 10 includes a control section 100, a reception section 110, and a transmission section 120.
- the receiving section 110 includes an equalizer section 111 and a CDR section 112.
- the receiving section 110 receives a signal, and the equalizer section 111 and CDR section 112 perform signal processing on the received signal.
- the equalizer unit 111 is an equalizer that compensates for attenuation of the received signal, and is, for example, a CTLE (Continuous Time Linear Equalizer).
- the equalizer section 111 can restore the attenuated waveform of the signal.
- the equalizer section 111 includes an equalizer circuit that compensates for attenuation of the received signal. The equalizer circuit will be explained later with reference to FIG.
- the CDR unit 112 has a CDR (Clock Data Recovery) function and shapes the waveform of a signal.
- CDR Lock Data Recovery
- the transmitting section 120 includes a parasitic section 121 and a driver section 122.
- the transmitting section 120 transmits the signal received by the receiving section 110, and the parasitic section 121 and the driver section 122 perform signal processing on the signal transmitted by the transmitting section 120.
- the parallel serial section 121 converts the parallel signal from the receiving section 110 into a serial signal.
- the driver unit 122 receives a serial signal and outputs the input serial signal.
- the parasitic unit 121 and the driver unit 122 have a noise canceling circuit that suppresses noise contained in the signal processed by the receiving unit 110.
- the noise canceling circuit will be explained later with reference to FIG.
- the control unit 100 detects the threshold voltage of the transistor included in the retimer 10, and controls the receiving unit 110 and the transmitting unit 120 (specifically, the equalizer circuit and the noise canceling circuit) according to the detected threshold voltage. Details of the control unit 100 will be described later, but if the detected threshold voltage is below a predetermined voltage value, the control unit 100 reduces the current of the equalizer circuit to below a predetermined current value and deactivates the noise canceling circuit. If the detected threshold voltage is larger than a predetermined voltage value, the current of the equalizer circuit is made larger than the predetermined current value, and the noise canceling circuit is activated.
- FIG. 2 is a configuration diagram showing an example of the equalizer circuit 1100 according to the embodiment.
- the equalizer circuit 1100 includes, for example, resistors R1 and R2, transistors Tr1 and Tr2, and a variable current circuit 1100a.
- the variable current circuit 1100a changes the current of the equalizer circuit 1100 (specifically, the current flowing through the resistor R1 and the transistor Tr1, and the current flowing through the resistor R2 and the transistor Tr2) by being controlled by the control unit 100.
- This is a circuit that can be used to
- FIG. 3 is a configuration diagram showing an example of the noise canceling circuit 1200 according to the embodiment.
- the noise cancellation circuit 1200 includes parallel-serial conversion circuits 121a and 121b, and buffers 122a and 122b.
- the parallel-serial conversion circuits 121a and 121b each convert an input parallel signal into a serial signal.
- the parallel-to-serial conversion circuit 121a and the parallel-to-serial conversion circuit 121b are substantially the same circuit.
- "consisting of substantially the same circuit” means having a circuit configuration in which approximately the same current consumption flows at the same timing, and is typically connected to the same power supply and the same ground. and are configured with the same circuit.
- the buffer 122a receives the serial signal converted by the parallel-serial conversion circuit 121a, and the buffer 122b receives the serial signal converted by the parallel-serial conversion circuit 121b.
- Buffer 122a and buffer 122b are configured with substantially the same circuit.
- noise is suppressed by providing a parallel-to-serial conversion circuit 121b and a buffer 122b, which are configured with substantially the same circuit, in place of the parallel-to-serial conversion circuit 121a and the buffer 122a. can do.
- the noise canceling circuit 1200 can be controlled by the control unit 100 to deactivate the noise canceling circuit 1200. Specifically, under the control of the control unit 100, the noise canceling circuit 1200 can operate the parallel-to-serial conversion circuit 121a and the buffer 122a, and not operate the parallel-to-serial conversion circuit 121b and the buffer 122b. .
- the control unit 100 lowers the current of the equalizer circuit 1100 to below a predetermined current value, and deactivates the noise canceling circuit 1200.
- the threshold voltage is larger than a predetermined voltage value
- the current of equalizer circuit 1100 is made larger than the predetermined current value, and the noise cancel circuit 1200 is activated.
- the threshold voltage of the transistor included in the retimer 10 When the threshold voltage of the transistor included in the retimer 10 is below a predetermined voltage value (in other words, when the threshold voltage of the transistor is low), the power consumption of the retimer 10 increases. On the other hand, in this case, the gain of the equalizer circuit 1100 becomes large, the delay sensitivity becomes low, and the jitter becomes small. Therefore, as the gain of the equalizer circuit 1100 increases, the current of the equalizer circuit 1100 can be reduced to a predetermined current value or less, and the current consumption of the equalizer circuit 1100 can be reduced.
- the predetermined current value is not particularly limited, but is appropriately set depending on the performance of the equalizer circuit 1100 and the like.
- the noise canceling circuit 1200 can be inactivated. Therefore, when the threshold voltage of the transistor included in the retimer 10 is below a predetermined voltage value, the current of the equalizer circuit 1100 is made below the predetermined current value and the noise cancellation circuit 1200 is deactivated, thereby reducing the consumption. Power can be suppressed. The effect of suppressing power consumption will be explained using FIG. 4.
- FIG. 4 is a diagram for explaining the effect of suppressing power consumption.
- the horizontal axis in FIG. 4 indicates the threshold voltage of the transistor included in the retimer 10, with the right side indicating a low threshold voltage and the left side indicating a high threshold voltage.
- the vertical axis in FIG. 4 indicates the power consumption of the retimer 10, with the upper side indicating higher power consumption and the lower side indicating lower power consumption.
- the broken line in FIG. 4 indicates that the control unit 100 does not lower the current of the equalizer circuit 1100 below the predetermined current value and activates the noise canceling circuit 1200 when the detected threshold voltage is below the predetermined voltage value.
- the relationship between the threshold voltage and power consumption in the case of the same condition is shown below.
- control unit 100 lowers the current of the equalizer circuit 1100 to a predetermined current value or less and deactivates the noise canceling circuit 1200 when the detected threshold voltage is below a predetermined voltage value.
- the control unit 100 makes the current of the equalizer circuit 1100 below the predetermined current value, and It can be seen that by deactivating the noise canceling circuit 1200, the power consumption of the retimer 10 can be suppressed even when the threshold voltage of the transistor included in the retimer 10 is below a predetermined voltage value.
- the predetermined voltage value is not particularly limited, but is, for example, a value that corresponds to a jitter tolerance defined in accordance with the standard. By setting such a predetermined voltage value, power consumption can be suppressed while ensuring good characteristics such that jitter is below an allowable value.
- FIG. 5 is a configuration diagram showing an example of the control unit 100 according to the embodiment.
- control unit 100 includes a process detection circuit 101, a determination circuit 102, and a control circuit 103.
- the process detection circuit 101 detects the threshold voltage of the transistor included in the retimer 10.
- the process detection circuit 101 is an example of a detection circuit. Details of the process detection circuit 101 will be described later.
- the determination circuit 102 determines whether the detected threshold voltage is less than or equal to a predetermined voltage value.
- the determination circuit 102 is, for example, a comparator, and can perform the above determination by comparing the threshold voltage detected by the process detection circuit 101 with a predetermined voltage value.
- the control circuit 103 controls the equalizer circuit 1100 and the noise canceling circuit 1200 based on the determination result of the determination circuit 102. Specifically, the control circuit 103 adjusts the current of the equalizer circuit 1100 and activates or deactivates the noise canceling circuit 1200 based on the determination result of the determination circuit 102.
- control section 100 can be configured by the process detection circuit 101, the determination circuit 102, and the control circuit 103.
- FIG. 6 is a circuit diagram showing an example of the process detection circuit 101 according to the embodiment.
- the process detection circuit 101 includes a resistor R11, a first current source 1010, a second current source 1020, and the like.
- the resistor R11 is a resistor that can be switched to a pull-up resistor or a pull-down resistor. Resistor R11 is connected to the power supply and serves as a pull-up resistor when switch SW1 is on and switch SW2 is off, and is connected to ground and serves as a pull-down resistor when switch SW1 is off and switch SW2 is on. Become.
- the first current source 1010 is connected between the resistor R11 and the power supply, and includes a p-channel MOSFET 1011. As shown in FIG. 6, the source of p-channel MOSFET 1011 is connected to a power supply, and the drain is connected to resistor R11. A detailed explanation of the circuit connected to the gate of p-channel MOSFET 1011 will be omitted, but a circuit for controlling on/off of p-channel MOSFET 1011 is connected to the gate.
- the second current source 1020 is connected between the resistor R11 and the ground, and includes an n-channel MOSFET 1021. As shown in FIG. 6, the drain of n-channel MOSFET 1021 is connected to resistor R11, and the source is connected to ground. A detailed explanation of the circuit connected to the gate of n-channel MOSFET 1021 will be omitted, but a circuit for controlling on/off of n-channel MOSFET 1021 is connected to the gate.
- the process detection circuit 101 detects the threshold voltages of the p-channel MOSFET 1011 and the n-channel MOSFET 1021 as the threshold voltages of the transistors included in the retimer 10.
- the transistors included in the retimer 10 are manufactured using the same manufacturing process, and the p-channel MOSFET 1011 and n-channel MOSFET 1021 included in the process detection circuit 101 are manufactured using the same manufacturing process as the transistors included in the receiving section 110, transmitting section 120, etc. Ru. Therefore, the threshold voltages of the p-channel MOSFET 1011 and n-channel MOSFET 1021 included in the process detection circuit 101 and the threshold voltages of the transistors included in the retimer 10 are basically the same.
- the process detection circuit 101 can detect the threshold voltages of the transistors (p-channel MOSFET and n-channel MOSFET) included in the retimer 10.
- the process detection circuit 101 detects the threshold voltage of the p-channel MOSFET 1011 by turning on the first current source 1010, turning off the second current source 1020, and switching the resistor R11 to a pull-down resistor. Specifically, the process detection circuit 101 turns on the p-channel MOSFET 1011 included in the first current source 1010, turns off the n-channel MOSFET 1021 included in the second current source 1020, turns off the switch SW1, and turns on the switch SW2. Turn on. As a result, a voltage corresponding to the threshold voltage of p-channel MOSFET 1011 is generated at the node between first current source 1010 and second current source 1020, and process detection circuit 101 converts the voltage generated at this node into p-channel MOSFET 1011. Output as the threshold voltage.
- the process detection circuit 101 can detect the voltage at the node as the threshold voltage of the p-channel MOSFET 1011.
- the process detection circuit 101 detects the threshold voltage of the n-channel MOSFET 1021 by turning off the first current source 1010, turning on the second current source 1020, and switching the resistor R11 to a pull-up resistor. Specifically, the process detection circuit 101 turns off the p-channel MOSFET 1011 included in the first current source 1010, turns on the n-channel MOSFET 1021 included in the second current source 1020, turns on the switch SW1, and turns on the switch SW2. Turn off.
- a voltage corresponding to the threshold voltage of the n-channel MOSFET 1021 is generated at the node between the first current source 1010 and the second current source 1020, and the process detection circuit 101 converts the voltage generated at this node into the n-channel MOSFET 1021. Output as the threshold voltage.
- the process detection circuit 101 can detect the voltage at the node as the threshold voltage of the n-channel MOSFET 1021.
- the threshold voltages of the p-channel MOSFET 1011 and the n-channel MOSFET 1021 can be detected.
- the resistor R11 is a variable resistor. Therefore, the detection accuracy of the threshold voltages of the p-channel MOSFET 1011 and the n-channel MOSFET 1021 can be improved.
- control unit 100 does not need to include the determination circuit 102. This will be explained using FIG. 7.
- FIG. 7 is a configuration diagram showing another example of the control unit 100 according to the embodiment. Note that FIG. 7 also shows an external tester 200 provided outside the retimer 10.
- control unit 100 includes a process detection circuit 101 that detects the threshold voltage of the transistor included in the retimer 10, and a memory circuit 104.
- An external tester 200 outside the retimer 10 may determine whether or not the voltage is less than or equal to a predetermined voltage value.
- the external tester 200 writes data indicating the determination result by the external tester 200 into the memory circuit 104. For example, the external tester 200 determines whether the threshold voltage of each of the p-channel MOSFET 1011 and the n-channel MOSFET 1021 is equal to or lower than a predetermined voltage value, and writes data indicating the determination result to the memory circuit 104.
- the control unit 100 controls the equalizer circuit 1100 and the noise canceling circuit 1200 based on data written in the memory circuit 104 indicating the determination result by the external tester 200. That is, if a determination result indicating that the threshold voltage of the transistor is equal to or less than a predetermined voltage value is written in the memory circuit 104, the control unit 100 causes the current of the equalizer circuit 1100 to be equal to or less than the predetermined current value, and Noise canceling circuit 1200 is inactivated. Further, if a determination result indicating that the threshold voltage of the transistor is larger than a predetermined voltage value is written in the memory circuit 104, the control unit 100 makes the current of the equalizer circuit 1100 larger than the predetermined current value, Also, the noise canceling circuit 1200 is activated.
- the receiving unit 110 may have a function of adjusting the current of the equalizer circuit 1100 according to a determination result indicating whether the threshold voltage of the transistor is equal to or lower than a predetermined voltage value.
- the control section 100 may simply output the determination result written in the memory circuit 104 to the receiving section 110. In other words, the control section 100 does not need to directly control the equalizer circuit 1100, and may indirectly control the equalizer circuit 1100 by notifying the receiving section 110 of the determination result.
- the transmitter 120 may have a function of activating or deactivating the noise canceling circuit 1200 according to a determination result indicating whether the threshold voltage of the transistor is equal to or lower than a predetermined voltage value.
- the control unit 100 may simply output the determination result written in the memory circuit 104 to the transmitting unit 120. That is, the control section 100 does not need to directly control the noise cancellation circuit 1200, and may indirectly control the noise cancellation circuit 1200 by notifying the transmission section 120 of the determination result.
- the external tester 200 may compare the threshold voltage with a plurality of voltage values. For example, the external tester 200 determines whether the threshold voltage of the transistor is equal to or less than a first voltage value, whether it is greater than the first voltage value and equal to or less than a second voltage value, and whether the threshold voltage of the transistor is equal to or less than a second voltage value. It may be determined whether or not it is larger than . This enables more detailed control of the equalizer circuit 1100 and the noise canceling circuit 1200 according to the threshold voltage of the transistor. In particular, the current of the equalizer circuit 1100 can be finely adjusted.
- the threshold voltage of the transistor included in the retimer 10 when the threshold voltage of the transistor included in the retimer 10 is below a predetermined voltage value (in other words, when the threshold voltage of the transistor is low), the power consumption of the retimer 10 increases.
- the gain of the equalizer circuit 1100 becomes large, the delay sensitivity becomes low, and the jitter becomes small. Therefore, as the gain of the equalizer circuit 1100 increases, the current of the equalizer circuit 1100 can be reduced to a predetermined current value or less, and the current consumption of the equalizer circuit 1100 can be reduced. Furthermore, since the delay sensitivity is lowered and the jitter is reduced, there is no need to operate the noise canceling circuit 1200, and the noise canceling circuit 1200 can be deactivated.
- the threshold voltage of the transistor included in the retimer 10 is below a predetermined voltage value
- the current of the equalizer circuit 1100 is made below the predetermined current value and the noise cancellation circuit 1200 is deactivated, thereby reducing the consumption. Power can be suppressed.
- the signal processing device (retimer 10) according to one or more aspects of the present disclosure has been described above based on the embodiments, but the present disclosure is not limited to these embodiments. Unless departing from the spirit of the present disclosure, various modifications that can be thought of by those skilled in the art may be made to each embodiment, and embodiments constructed by combining components of different embodiments may also include one or more of the present disclosure. may be included within the scope of the embodiments.
- the resistor R11 is a variable resistor, but the resistor R11 does not need to be a variable resistor.
- the present disclosure can be realized not only as a signal processing device, but also as a control method for a signal processing device that includes steps (processing) performed by components that make up the signal processing device.
- FIG. 8 is a flowchart illustrating an example of a control method according to another embodiment.
- the control method is a control method for a signal processing device, and the signal processing device includes a receiving section that receives a signal, and a transmitting section that transmits the signal received by the receiving section, and the receiving section transmits the received signal.
- the transmitting section has an equalizer circuit that compensates for the attenuation of the signal, and the transmitting section has a noise canceling circuit that suppresses noise included in the signal processed by the receiving section.
- the control method is as shown in FIG.
- step S11 a step of determining whether the threshold voltage of the transistor included in the device is less than or equal to a predetermined voltage value (step S11); and determining that the threshold voltage of the transistor included in the signal processing device is less than or equal to the predetermined voltage value; (Yes in step S11), a step of reducing the current of the equalizer circuit to a predetermined current value or less and deactivating the noise canceling circuit (step S12), and a step of setting the threshold voltage of the transistor included in the signal processing device to a predetermined value. If it is determined that the current is larger than the voltage value (No in step S11), the current of the equalizer circuit is made larger than a predetermined current value, and the noise canceling circuit is activated (step S13).
- the present disclosure can be implemented as a program for causing a processor to execute the steps included in the control method. Further, the present disclosure can be implemented as a non-transitory computer-readable recording medium such as a CD-ROM on which the program is recorded.
- each step is executed by executing the program using hardware resources such as a computer's CPU, memory, and input/output circuits.
- hardware resources such as a computer's CPU, memory, and input/output circuits.
- each step is executed by the CPU acquiring data from a memory or input/output circuit, etc., performing calculations, and outputting the calculation results to the memory, input/output circuit, etc.
- each component included in the signal processing device may be configured with dedicated hardware, or may be realized by executing a software program suitable for each component.
- Each component may be realized by a program execution unit such as a CPU or a processor reading and executing a software program recorded on a recording medium such as a hard disk or a semiconductor memory.
- LSI Part or all of the functions of the signal processing device according to the above embodiments are typically realized as an LSI, which is an integrated circuit. These may be integrated into one chip individually, or may be integrated into one chip including some or all of them. Further, circuit integration is not limited to LSI, and may be realized using a dedicated circuit or a general-purpose processor. An FPGA (Field Programmable Gate Array) that can be programmed after the LSI is manufactured, or a reconfigurable processor that can reconfigure the connections and settings of circuit cells inside the LSI may be used.
- FPGA Field Programmable Gate Array
- the present disclosure can be applied to a retimer installed in a cable, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Mobile Radio Communication Systems (AREA)
- Transmitters (AREA)
- Amplifiers (AREA)
Abstract
リタイマ（１０）（信号処理装置）であって、信号を受信する受信部（１１０）と、受信部（１１０）が受信した信号を送信する送信部（１２０）と、制御部（１００）と、を備え、受信部（１１０）は、受信した信号の減衰を補償するイコライザ回路を有し、送信部（１２０）は、受信部（１１０）で処理された信号に含まれるノイズを抑制するノイズキャンセル回路を有し、制御部（１００）は、リタイマ（１０）に含まれるトランジスタの閾値電圧を検知し、検知した閾値電圧が所定の電圧値以下である場合、イコライザ回路の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路を非活性化し、検知した閾値電圧が所定の電圧値よりも大きい場合、イコライザ回路の電流を所定の電流値よりも大きくし、かつ、ノイズキャンセル回路を活性化する。
Description
本開示は、受信した信号の信号処理を行って送信する信号処理装置及び当該信号処理装置の制御方法に関する。
特許文献１には、データパタンに起因する電源ノイズを抑制するために、第一のパラレルシリアル変換回路及び第一のドライバと同一の第二のパラレルシリアル変換回路及び第二のドライバが設けられたノイズキャンセル回路が使用されることが開示されている。
特許文献２には、減衰した波形の復元のために、イコライザ回路が使用されることが開示されている。
リタイマなどの信号処理装置は、ケーブルに搭載される場合に、発熱及び発火抑制のために低消費電力での動作が求められている。しかしながら、特許文献１に開示された技術では、同一回路が使用されるため、その分消費電力も大きくなる。また、特許文献２に開示された技術では、減衰した波形の復元のために固定電流が消費される。
そこで、本開示は、消費電力を抑制することができる信号処理装置などを提供する。
本開示に係る信号処理装置は、信号処理装置であって、信号を受信する受信部と、前記受信部が受信した信号を送信する送信部と、制御部と、を備え、前記受信部は、受信した信号の減衰を補償するイコライザ回路を有し、前記送信部は、前記受信部で処理された信号に含まれるノイズを抑制するノイズキャンセル回路を有し、前記制御部は、前記信号処理装置に含まれるトランジスタの閾値電圧を検知し、検知した閾値電圧が所定の電圧値以下である場合、前記イコライザ回路の電流を所定の電流値以下にし、かつ、前記ノイズキャンセル回路を非活性化し、検知した閾値電圧が前記所定の電圧値よりも大きい場合、前記イコライザ回路の電流を所定の電流値よりも大きくし、かつ、前記ノイズキャンセル回路を活性化する。
本開示に係る制御方法は、信号処理装置の制御方法であって、前記信号処理装置は、信号を受信する受信部と、前記受信部が受信した信号を送信する送信部と、を備え、前記受信部は、受信した信号の減衰を補償するイコライザ回路を有し、前記送信部は、前記受信部で処理された信号に含まれるノイズを抑制するノイズキャンセル回路を有し、前記制御方法は、前記信号処理装置に含まれるトランジスタの閾値電圧が所定の電圧値以下であるか否かを判定するステップと、前記信号処理装置に含まれるトランジスタの閾値電圧が前記所定の電圧値以下であると判定した場合、前記イコライザ回路の電流を所定の電流値以下にし、かつ、前記ノイズキャンセル回路を非活性化するステップと、前記信号処理装置に含まれるトランジスタの閾値電圧が前記所定の電圧値よりも大きいと判定した場合、前記イコライザ回路の電流を所定の電流値よりも大きくし、かつ、前記ノイズキャンセル回路を活性化するステップと、を含む。
なお、これらの包括的又は具体的な態様は、システム、方法、集積回路、コンピュータプログラム又はコンピュータ読み取り可能なＣＤ－ＲＯＭなどの記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラム及び記録媒体の任意な組み合わせで実現されてもよい。
本開示の一態様に係る信号処理装置などによれば、消費電力を抑制することができる。
本開示の一態様に係る信号処理装置は、信号処理装置であって、信号を受信する受信部と、前記受信部が受信した信号を送信する送信部と、制御部と、を備え、前記受信部は、受信した信号の減衰を補償するイコライザ回路を有し、前記送信部は、前記受信部で処理された信号に含まれるノイズを抑制するノイズキャンセル回路を有し、前記制御部は、前記信号処理装置に含まれるトランジスタの閾値電圧を検知し、検知した閾値電圧が所定の電圧値以下である場合、前記イコライザ回路の電流を所定の電流値以下にし、かつ、前記ノイズキャンセル回路を非活性化し、検知した閾値電圧が前記所定の電圧値よりも大きい場合、前記イコライザ回路の電流を所定の電流値よりも大きくし、かつ、前記ノイズキャンセル回路を活性化する。
信号処理装置に含まれるトランジスタの閾値電圧が所定の電圧値以下である場合（言い換えるとトランジスタの閾値電圧が低い場合）、信号処理装置の消費電力が大きくなる。一方で、この場合には、イコライザ回路のゲインが大きくなり、また、遅延感度が低くなりジッタが小さくなる。このため、イコライザ回路のゲインが大きくなる分、イコライザ回路の電流を所定の電流値以下にして、イコライザ回路の消費電流を小さくすることができる。また、遅延感度が低くなりジッタが小さくなるため、ノイズキャンセル回路を動作させる必要がなくなり、ノイズキャンセル回路を非活性化することができる。したがって、信号処理装置に含まれるトランジスタの閾値電圧が所定の電圧値以下である場合に、イコライザ回路の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路を非活性化することで、消費電力を抑制することができる。
例えば、前記制御部は、前記信号処理装置に含まれるトランジスタの閾値電圧を検知する検知回路と、検知された閾値電圧が前記所定の電圧値以下であるか否かを判定する判定回路と、前記判定回路の判定結果に基づいて、前記イコライザ回路及び前記ノイズキャンセル回路を制御する制御回路と、を有していてもよい。
このように、検知回路、判定回路及び制御回路によって制御部を構成することができる。
例えば、前記制御部は、前記信号処理装置に含まれるトランジスタの閾値電圧を検知する検知回路と、メモリ回路と、を有し、検知された閾値電圧が前記所定の電圧値以下であるか否かは、前記信号処理装置外の外部テスタによって判定され、前記外部テスタは、前記外部テスタでの判定結果を示すデータを前記メモリ回路に書き込んでもよい。例えば、前記制御部は、前記メモリ回路に書き込まれた前記外部テスタでの判定結果を示すデータに基づいて、前記イコライザ回路及び前記ノイズキャンセル回路を制御してもよい。
このように、トランジスタの閾値電圧が所定の電圧値以下であるか否かの判定を行う構成要素を、信号処理装置外の高精度な外部テスタとすることで、判定のばらつきを抑制でき、ひいてはイコライザ回路及びノイズキャンセル回路の制御のばらつきを抑制できる。
例えば、前記検知回路は、プルアップ抵抗又はプルダウン抵抗に切替可能な抵抗と、前記抵抗と電源との間に接続され、ｐチャネルＭＯＳＦＥＴを含む第一電流源と、前記抵抗とグランドとの間に接続され、ｎチャネルＭＯＳＦＥＴを含む第二電流源と、を有し、前記信号処理装置に含まれるトランジスタの閾値電圧として、前記ｐチャネルＭＯＳＦＥＴの閾値電圧及び前記ｎチャネルＭＯＳＦＥＴの閾値電圧を検知し、前記第一電流源をオンし、前記第二電流源をオフし、前記抵抗をプルダウン抵抗に切り替えることで、前記ｐチャネルＭＯＳＦＥＴの閾値電圧を検知し、前記第一電流源をオフし、前記第二電流源をオンし、前記抵抗をプルアップ抵抗に切り替えることで、前記ｎチャネルＭＯＳＦＥＴの閾値電圧を検知してもよい。
このような回路構成により、ｐチャネルＭＯＳＦＥＴ及びｎチャネルＭＯＳＦＥＴの閾値電圧を検知することができる。
例えば、前記抵抗は、可変抵抗であってもよい。
これによれば、ｐチャネルＭＯＳＦＥＴ及びｎチャネルＭＯＳＦＥＴの閾値電圧の検知精度を高めることができる。
例えば、前記所定の電圧値は、規格に応じて定められたジッタの許容値に応じた値であってもよい。
これによれば、ジッタが許容値以下となるような良好な特性を確保しつつ、消費電力を抑制することができる。
本開示の一態様に係る制御方法は、信号処理装置の制御方法であって、前記信号処理装置は、信号を受信する受信部と、前記受信部が受信した信号を送信する送信部と、を備え、前記受信部は、受信した信号の減衰を補償するイコライザ回路を有し、前記送信部は、前記受信部で処理された信号に含まれるノイズを抑制するノイズキャンセル回路を有し、前記制御方法は、前記信号処理装置に含まれるトランジスタの閾値電圧が所定の電圧値以下であるか否かを判定するステップと、前記信号処理装置に含まれるトランジスタの閾値電圧が前記所定の電圧値以下であると判定した場合、前記イコライザ回路の電流を所定の電流値以下にし、かつ、前記ノイズキャンセル回路を非活性化するステップと、前記信号処理装置に含まれるトランジスタの閾値電圧が前記所定の電圧値よりも大きいと判定した場合、前記イコライザ回路の電流を所定の電流値よりも大きくし、かつ、前記ノイズキャンセル回路を活性化するステップと、を含む。
これによれば、信号処理装置の消費電力を抑制することができる制御方法を提供できる。
以下、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。
（実施の形態）
以下、実施の形態に係る信号処理装置について説明する。なお、以下では、信号処理装置の一例として、リタイマを例にあげて説明する。なお、信号処理装置は、リドライバ又はリピータなどであってもよい。
以下、実施の形態に係る信号処理装置について説明する。なお、以下では、信号処理装置の一例として、リタイマを例にあげて説明する。なお、信号処理装置は、リドライバ又はリピータなどであってもよい。
図１は、実施の形態に係るリタイマ１０の一例を示す構成図である。
信号の高速伝送が行われる際には、信号の振幅の減衰やノイズの影響により波形が乱れてしまうが、リタイマ１０によって、ジッタが補償され、波形を保ったまま信号の高速伝送が可能となる。
リタイマ１０は、制御部１００、受信部１１０及び送信部１２０を備える。
受信部１１０は、イコライザ部１１１及びＣＤＲ部１１２を備える。受信部１１０は、信号を受信し、イコライザ部１１１及びＣＤＲ部１１２は、受信した信号に対して信号処理を行う。
イコライザ部１１１は、受信した信号の減衰を補償するイコライザであり、例えばＣＴＬＥ（Ｃｏｎｔｉｎｕｏｕｓ Ｔｉｍｅ Ｌｉｎｅａｒ Ｅｑｕａｌｉｚｅｒ）である。イコライザ部１１１によって、減衰した信号の波形を復元することができる。イコライザ部１１１は、受信した信号の減衰を補償するイコライザ回路を有する。イコライザ回路については後述する図２で説明する。
ＣＤＲ部１１２は、ＣＤＲ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）の機能を有し、信号の波形の整形を行う。
送信部１２０は、パラシリ部１２１及びドライバ部１２２を備える。送信部１２０は、受信部１１０が受信した信号を送信し、パラシリ部１２１及びドライバ部１２２は、送信部１２０が送信する信号に対して信号処理を行う。
パラシリ部１２１は、受信部１１０からのパラレル信号をシリアル信号に変換する。
ドライバ部１２２は、シリアル信号が入力され、入力されたシリアル信号を出力する。
パラシリ部１２１及びドライバ部１２２は、受信部１１０で処理された信号に含まれるノイズを抑制するノイズキャンセル回路を有する。ノイズキャンセル回路については後述する図３で説明する。
制御部１００は、リタイマ１０に含まれるトランジスタの閾値電圧を検知し、検知した閾値電圧に応じて受信部１１０及び送信部１２０（具体的にはイコライザ回路及びノイズキャンセル回路）を制御する。制御部１００の詳細については後述するが、制御部１００は、検知した閾値電圧が所定の電圧値以下である場合、イコライザ回路の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路を非活性化し、検知した閾値電圧が所定の電圧値よりも大きい場合、イコライザ回路の電流を所定の電流値よりも大きくし、かつ、ノイズキャンセル回路を活性化する。
ここで、イコライザ回路及びノイズキャンセル回路について図２及び図３を用いて説明する。
図２は、実施の形態に係るイコライザ回路１１００の一例を示す構成図である。
イコライザ回路１１００は、例えば、抵抗Ｒ１及びＲ２、トランジスタＴｒ１及びＴｒ２、並びに、可変電流回路１１００ａを有する。例えば、可変電流回路１１００ａは、制御部１００によって制御されることで、イコライザ回路１１００の電流（具体的には抵抗Ｒ１及びトランジスタＴｒ１を流れる電流、並びに、抵抗Ｒ２及びトランジスタＴｒ２を流れる電流）を変化させることができる回路である。
図３は、実施の形態に係るノイズキャンセル回路１２００の一例を示す構成図である。
ノイズキャンセル回路１２００は、パラレルシリアル変換回路１２１ａ及び１２１ｂ、並びに、バッファ１２２ａ及び１２２ｂを有する。
パラレルシリアル変換回路１２１ａ及び１２１ｂは、それぞれ、入力されるパラレル信号をシリアル信号に変換する。パラレルシリアル変換回路１２１ａとパラレルシリアル変換回路１２１ｂとは、実質的に同一の回路で構成される。ここで、「実質的に同一の回路で構成される」とは、同じタイミングで略同じ消費電流が流れる回路構成を有することを意味し、典型的には、同一の電源及び同一のグランドに接続され、かつ、同一回路で構成される。
バッファ１２２ａは、パラレルシリアル変換回路１２１ａでの変換後のシリアル信号が入力され、バッファ１２２ｂは、パラレルシリアル変換回路１２１ｂでの変換後のシリアル信号が入力される。バッファ１２２ａとバッファ１２２ｂとは、実質的に同一の回路で構成される。
特許文献１に記載されているように、パラレルシリアル変換回路１２１ａ及びバッファ１２２ａに対して、実質的に同一の回路で構成されるパラレルシリアル変換回路１２１ｂ及びバッファ１２２ｂが設けられることで、ノイズを抑制することができる。
例えば、ノイズキャンセル回路１２００は、制御部１００によって制御されることで、ノイズキャンセル回路１２００を非活性化することができる。具体的には、ノイズキャンセル回路１２００は、制御部１００によって制御されることで、パラレルシリアル変換回路１２１ａ及びバッファ１２２ａを動作させ、パラレルシリアル変換回路１２１ｂ及びバッファ１２２ｂを動作させないようにすることができる。
上述したように、制御部１００は、検知した閾値電圧が所定の電圧値以下である場合、イコライザ回路１１００の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路１２００を非活性化し、検知した閾値電圧が所定の電圧値よりも大きい場合、イコライザ回路１１００の電流を所定の電流値よりも大きくし、かつ、ノイズキャンセル回路１２００を活性化する。
リタイマ１０に含まれるトランジスタの閾値電圧が所定の電圧値以下である場合（言い換えるとトランジスタの閾値電圧が低い場合）、リタイマ１０の消費電力が大きくなる。一方で、この場合には、イコライザ回路１１００のゲインが大きくなり、また、遅延感度が低くなりジッタが小さくなる。このため、イコライザ回路１１００のゲインが大きくなる分、イコライザ回路１１００の電流を所定の電流値以下にして、イコライザ回路１１００の消費電流を小さくすることができる。なお、所定の電流値は、特に限定されないが、イコライザ回路１１００の性能などに応じて適宜設定される。また、遅延感度が低くなりジッタが小さくなるため、ノイズキャンセル回路１２００を動作させる必要がなくなり、ノイズキャンセル回路１２００を非活性化することができる。したがって、リタイマ１０に含まれるトランジスタの閾値電圧が所定の電圧値以下である場合に、イコライザ回路１１００の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路１２００を非活性化することで、消費電力を抑制することができる。この消費電力の抑制効果について、図４を用いて説明する。
図４は、消費電力の抑制効果を説明するための図である。図４の横軸は、リタイマ１０に含まれるトランジスタの閾値電圧を示し、右側が閾値電圧が低く、左側が閾値電圧が高いことを示している。図４の縦軸は、リタイマ１０の消費電力を示し、上側が消費電力が大きく、下側が消費電力が小さいことを示している。図４の破線は、制御部１００が、検知した閾値電圧が所定の電圧値以下である場合に、イコライザ回路１１００の電流を所定の電流値以下にせず、かつ、ノイズキャンセル回路１２００を活性化したままの場合の閾値電圧と消費電力との関係を示す。図４の実線は、制御部１００が、検知した閾値電圧が所定の電圧値以下である場合に、イコライザ回路１１００の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路１２００を非活性化した場合の閾値電圧と消費電力との関係を示す。
図４の破線で示されるように、リタイマ１０に含まれるトランジスタの閾値電圧が低いほど、リタイマ１０の消費電力が大きくなることがわかる。これに対して、図４の実線で示されるように、制御部１００が、検知した閾値電圧が所定の電圧値以下である場合に、イコライザ回路１１００の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路１２００を非活性化することで、リタイマ１０に含まれるトランジスタの閾値電圧が所定の電圧値以下である場合であっても、リタイマ１０の消費電力を抑制できていることがわかる。
なお、所定の電圧値は、特に限定されないが、例えば、規格に応じて定められたジッタの許容値に応じた値である。このような所定の電圧値を設定することで、ジッタが許容値以下となるような良好な特性を確保しつつ、消費電力を抑制することができる。
次に、制御部１００の詳細について説明する。
図５は、実施の形態に係る制御部１００の一例を示す構成図である。
例えば、制御部１００は、プロセス検知回路１０１、判定回路１０２及び制御回路１０３を有する。
プロセス検知回路１０１は、リタイマ１０に含まれるトランジスタの閾値電圧を検知する。プロセス検知回路１０１は、検知回路の一例である。プロセス検知回路１０１の詳細については後述する。
判定回路１０２は、検知された閾値電圧が所定の電圧値以下であるか否かを判定する。判定回路１０２は、例えばコンパレータなどであり、プロセス検知回路１０１で検知された閾値電圧と所定の電圧値とを比較することで、上記判定を行うことができる。
制御回路１０３は、判定回路１０２の判定結果に基づいて、イコライザ回路１１００及びノイズキャンセル回路１２００を制御する。具体的には、制御回路１０３は、判定回路１０２の判定結果に基づいて、イコライザ回路１１００の電流を調整し、かつ、ノイズキャンセル回路１２００の活性化又は非活性化を行う。
このように、プロセス検知回路１０１、判定回路１０２及び制御回路１０３によって制御部１００を構成することができる。
次に、プロセス検知回路１０１の回路構成について図６を用いて説明する。
図６は、実施の形態に係るプロセス検知回路１０１の一例を示す回路図である。
プロセス検知回路１０１は、抵抗Ｒ１１、第一電流源１０１０及び第二電流源１０２０などを有する。
抵抗Ｒ１１は、プルアップ抵抗又はプルダウン抵抗に切替可能な抵抗である。抵抗Ｒ１１は、スイッチＳＷ１がオン、かつ、スイッチＳＷ２がオフのときに電源に接続されてプルアップ抵抗となり、スイッチＳＷ１がオフ、かつ、スイッチＳＷ２がオンのときにグランドに接続されてプルダウン抵抗となる。
第一電流源１０１０は、抵抗Ｒ１１と電源との間に接続され、ｐチャネルＭＯＳＦＥＴ１０１１を含む。図６に示されるように、ｐチャネルＭＯＳＦＥＴ１０１１のソースが電源に接続され、ドレインが抵抗Ｒ１１に接続される。ｐチャネルＭＯＳＦＥＴ１０１１のゲートに接続される回路の詳細については説明を省略するが、ｐチャネルＭＯＳＦＥＴ１０１１のオン／オフを制御する回路がゲートに接続されている。
第二電流源１０２０は、抵抗Ｒ１１とグランドとの間に接続され、ｎチャネルＭＯＳＦＥＴ１０２１を含む。図６に示されるように、ｎチャネルＭＯＳＦＥＴ１０２１のドレインが抵抗Ｒ１１に接続され、ソースがグランドに接続される。ｎチャネルＭＯＳＦＥＴ１０２１のゲートに接続される回路の詳細については説明を省略するが、ｎチャネルＭＯＳＦＥＴ１０２１のオン／オフを制御する回路がゲートに接続されている。
プロセス検知回路１０１は、リタイマ１０に含まれるトランジスタの閾値電圧として、ｐチャネルＭＯＳＦＥＴ１０１１の閾値電圧及びｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧を検知する。リタイマ１０に含まれるトランジスタは、それぞれ同じ製造プロセスで製造され、プロセス検知回路１０１が有するｐチャネルＭＯＳＦＥＴ１０１１及びｎチャネルＭＯＳＦＥＴ１０２１は、受信部１１０及び送信部１２０などに含まれるトランジスタと同じ製造プロセスで製造される。このため、プロセス検知回路１０１が有するｐチャネルＭＯＳＦＥＴ１０１１及びｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧と、リタイマ１０に含まれるトランジスタの閾値電圧とは、基本的には同じとなる。したがって、プロセス検知回路１０１がｐチャネルＭＯＳＦＥＴ１０１１及びｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧を検知することで、リタイマ１０に含まれるトランジスタ（ｐチャネルＭＯＳＦＥＴ及びｎチャネルＭＯＳＦＥＴ）の閾値電圧を検知することができる。
プロセス検知回路１０１は、第一電流源１０１０をオンし、第二電流源１０２０をオフし、抵抗Ｒ１１をプルダウン抵抗に切り替えることで、ｐチャネルＭＯＳＦＥＴ１０１１の閾値電圧を検知する。具体的には、プロセス検知回路１０１は、第一電流源１０１０に含まれるｐチャネルＭＯＳＦＥＴ１０１１をオンし、第二電流源１０２０に含まれるｎチャネルＭＯＳＦＥＴ１０２１をオフし、スイッチＳＷ１をオフし、スイッチＳＷ２をオンする。これにより、ｐチャネルＭＯＳＦＥＴ１０１１の閾値電圧に対応する電圧が第一電流源１０１０と第二電流源１０２０との間のノードに発生し、プロセス検知回路１０１は、このノードに発生する電圧をｐチャネルＭＯＳＦＥＴ１０１１の閾値電圧として出力する。
例えば、ｐチャネルＭＯＳＦＥＴ１０１１の閾値電圧が高い場合、ｐチャネルＭＯＳＦＥＴ１０１１及び抵抗Ｒ１１を流れる電流が小さいため、上記ノードの電圧が低くなる。ｐチャネルＭＯＳＦＥＴ１０１１の閾値電圧が低い場合、ｐチャネルＭＯＳＦＥＴ１０１１及び抵抗Ｒ１１を流れる電流が大きいため、上記ノードの電圧が高くなる。このように、上記ノードの電圧とｐチャネルＭＯＳＦＥＴ１０１１の閾値電圧とは相関があるため、プロセス検知回路１０１は、上記ノードの電圧をｐチャネルＭＯＳＦＥＴ１０１１の閾値電圧として検知することができる。
プロセス検知回路１０１は、第一電流源１０１０をオフし、第二電流源１０２０をオンし、抵抗Ｒ１１をプルアップ抵抗に切り替えることで、ｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧を検知する。具体的には、プロセス検知回路１０１は、第一電流源１０１０に含まれるｐチャネルＭＯＳＦＥＴ１０１１をオフし、第二電流源１０２０に含まれるｎチャネルＭＯＳＦＥＴ１０２１をオンし、スイッチＳＷ１をオンし、スイッチＳＷ２をオフする。これにより、ｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧に対応する電圧が第一電流源１０１０と第二電流源１０２０との間のノードに発生し、プロセス検知回路１０１は、このノードに発生する電圧をｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧として出力する。
例えば、ｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧が高い場合、抵抗Ｒ１１及びｎチャネルＭＯＳＦＥＴ１０２１を流れる電流が小さいため、上記ノードの電圧が高くなる。ｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧が低い場合、抵抗Ｒ１１及びｎチャネルＭＯＳＦＥＴ１０２１を流れる電流が大きいため、上記ノードの電圧が低くなる。このように、上記ノードの電圧とｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧とは相関があるため、プロセス検知回路１０１は、上記ノードの電圧をｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧として検知することができる。
このような回路構成により、ｐチャネルＭＯＳＦＥＴ１０１１及びｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧を検知することができる。
例えば、抵抗Ｒ１１は、可変抵抗である。これにより、ｐチャネルＭＯＳＦＥＴ１０１１及びｎチャネルＭＯＳＦＥＴ１０２１の閾値電圧の検知精度を高めることができる。
なお、制御部１００は、判定回路１０２を有していなくてもよい。これについて、図７を用いて説明する。
図７は、実施の形態に係る制御部１００の他の一例を示す構成図である。なお、図７には、リタイマ１０の外部に設けられた外部テスタ２００も示している。
図７に示されるように、制御部１００は、リタイマ１０に含まれるトランジスタの閾値電圧を検知するプロセス検知回路１０１と、メモリ回路１０４と、を有し、プロセス検知回路１０１によって検知された閾値電圧が所定の電圧値以下であるか否かは、リタイマ１０外の外部テスタ２００によって判定されてもよい。
外部テスタ２００は、外部テスタ２００での判定結果を示すデータをメモリ回路１０４に書き込む。例えば、外部テスタ２００は、ｐチャネルＭＯＳＦＥＴ１０１１及びｎチャネルＭＯＳＦＥＴ１０２１のそれぞれについて、閾値電圧が所定の電圧値以下であるか否かを判定し、判定結果を示すデータをメモリ回路１０４に書き込む。
制御部１００は、メモリ回路１０４に書き込まれた外部テスタ２００での判定結果を示すデータに基づいて、イコライザ回路１１００及びノイズキャンセル回路１２００を制御する。つまり、制御部１００は、トランジスタの閾値電圧が所定の電圧値以下であることを示す判定結果がメモリ回路１０４に書き込まれていた場合、イコライザ回路１１００の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路１２００を非活性化する。また、制御部１００は、トランジスタの閾値電圧が所定の電圧値よりも大きいことを示す判定結果がメモリ回路１０４に書き込まれていた場合、イコライザ回路１１００の電流を所定の電流値よりも大きくし、かつ、ノイズキャンセル回路１２００を活性化する。
このように、トランジスタの閾値電圧が所定の電圧値以下であるか否かの判定を行う構成要素を、リタイマ１０外の高精度な外部テスタ２００とすることで、判定のばらつきを抑制でき、ひいてはイコライザ回路１１００及びノイズキャンセル回路１２００の制御のばらつきを抑制できる。
なお、受信部１１０は、トランジスタの閾値電圧が所定の電圧値以下であるか否かを示す判定結果に応じてイコライザ回路１１００の電流を調整する機能を有していてもよい。この場合、制御部１００は、メモリ回路１０４に書き込まれた判定結果を受信部１１０に出力するだけでもよい。つまり、制御部１００がイコライザ回路１１００を直接制御しなくてもよく、判定結果を受信部１１０に通知することで、間接的にイコライザ回路１１００を制御してもよい。
また、送信部１２０は、トランジスタの閾値電圧が所定の電圧値以下であるか否かを示す判定結果に応じてノイズキャンセル回路１２００を活性化又は非活性化を行う機能を有していてもよい。この場合、制御部１００は、メモリ回路１０４に書き込まれた判定結果を送信部１２０に出力するだけでもよい。つまり、制御部１００がノイズキャンセル回路１２００を直接制御しなくてもよく、判定結果を送信部１２０に通知することで、間接的にノイズキャンセル回路１２００を制御してもよい。
例えば、外部テスタ２００は、閾値電圧と複数の電圧値とを比較してもよい。例えば、外部テスタ２００は、トランジスタの閾値電圧が、第１の電圧値以下であるか否か、第１の電圧値よりも大きく第２の電圧値以下であるか否か、第２の電圧値よりも大きいか否か、などを判定してもよい。これにより、トランジスタの閾値電圧に応じて、イコライザ回路１１００及びノイズキャンセル回路１２００のより細かい制御が可能となる。特にイコライザ回路１１００の電流の細かい調整が可能となる。
以上説明したように、リタイマ１０に含まれるトランジスタの閾値電圧が所定の電圧値以下である場合（言い換えるとトランジスタの閾値電圧が低い場合）、リタイマ１０の消費電力が大きくなる。一方で、この場合には、イコライザ回路１１００のゲインが大きくなり、また、遅延感度が低くなりジッタが小さくなる。このため、イコライザ回路１１００のゲインが大きくなる分、イコライザ回路１１００の電流を所定の電流値以下にして、イコライザ回路１１００の消費電流を小さくすることができる。また、遅延感度が低くなりジッタが小さくなるため、ノイズキャンセル回路１２００を動作させる必要がなくなり、ノイズキャンセル回路１２００を非活性化することができる。したがって、リタイマ１０に含まれるトランジスタの閾値電圧が所定の電圧値以下である場合に、イコライザ回路１１００の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路１２００を非活性化することで、消費電力を抑制することができる。
（その他の実施の形態）
以上、本開示の一つ又は複数の態様に係る信号処理装置（リタイマ１０）について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の一つ又は複数の態様の範囲内に含まれてもよい。
以上、本開示の一つ又は複数の態様に係る信号処理装置（リタイマ１０）について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を各実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の一つ又は複数の態様の範囲内に含まれてもよい。
例えば、上記実施の形態では、抵抗Ｒ１１が可変抵抗である例を説明したが、抵抗Ｒ１１は、可変抵抗でなくてもよい。
例えば、本開示は、信号処理装置として実現できるだけでなく、信号処理装置を構成する構成要素が行うステップ（処理）を含む信号処理装置の制御方法として実現できる。
図８は、その他の実施の形態に係る制御方法の一例を示すフローチャートである。
制御方法は、信号処理装置の制御方法であって、信号処理装置は、信号を受信する受信部と、受信部が受信した信号を送信する送信部と、を備え、受信部は、受信した信号の減衰を補償するイコライザ回路を有し、送信部は、受信部で処理された信号に含まれるノイズを抑制するノイズキャンセル回路を有し、制御方法は、図８に示されるように、信号処理装置に含まれるトランジスタの閾値電圧が所定の電圧値以下であるか否かを判定するステップ（ステップＳ１１）と、信号処理装置に含まれるトランジスタの閾値電圧が所定の電圧値以下であると判定した場合（ステップＳ１１でＹｅｓ）、イコライザ回路の電流を所定の電流値以下にし、かつ、ノイズキャンセル回路を非活性化するステップ（ステップＳ１２）と、信号処理装置に含まれるトランジスタの閾値電圧が所定の電圧値よりも大きいと判定した場合（ステップＳ１１でＮｏ）、イコライザ回路の電流を所定の電流値よりも大きくし、かつ、ノイズキャンセル回路を活性化するステップ（ステップＳ１３）と、を含む。
例えば、本開示は、制御方法に含まれるステップを、プロセッサに実行させるためのプログラムとして実現できる。さらに、本開示は、そのプログラムを記録したＣＤ－ＲＯＭ等である非一時的なコンピュータ読み取り可能な記録媒体として実現できる。
例えば、本開示が、プログラム（ソフトウェア）で実現される場合には、コンピュータのＣＰＵ、メモリ及び入出力回路などのハードウェア資源を利用してプログラムが実行されることによって、各ステップが実行される。つまり、ＣＰＵがデータをメモリ又は入出力回路などから取得して演算したり、演算結果をメモリ又は入出力回路などに出力したりすることによって、各ステップが実行される。
なお、上記実施の形態において、信号処理装置に含まれる各構成要素は、専用のハードウェアで構成されるか、各構成要素に適したソフトウェアプログラムを実行することによって実現されてもよい。各構成要素は、ＣＰＵ又はプロセッサなどのプログラム実行部が、ハードディスク又は半導体メモリなどの記録媒体に記録されたソフトウェアプログラムを読み出して実行することによって実現されてもよい。
上記実施の形態に係る信号処理装置の機能の一部又は全ては典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
本開示は、ケーブルに搭載されたリタイマなどに適用できる。
１０ リタイマ
１００ 制御部
１０１ プロセス検知回路
１０２ 判定回路
１０３ 制御回路
１０４ メモリ回路
１１０ 受信部
１１１ イコライザ部
１１２ ＣＤＲ部
１２０ 送信部
１２１ パラシリ部
１２１ａ、１２１ｂ パラレルシリアル変換回路
１２２ ドライバ部
１２２ａ、１２２ｂ バッファ
２００ 外部テスタ
１０１０ 第一電流源
１０１１ ｐチャネルＭＯＳＦＥＴ
１０２０ 第二電流源
１０２１ ｎチャネルＭＯＳＦＥＴ
１１００ イコライザ回路
１１００ａ 可変電流回路
１２００ ノイズキャンセル回路
Ｒ１、Ｒ２、Ｒ１１ 抵抗
ＳＷ１、ＳＷ２ スイッチ
Ｔｒ１、Ｔｒ２ トランジスタ
１００ 制御部
１０１ プロセス検知回路
１０２ 判定回路
１０３ 制御回路
１０４ メモリ回路
１１０ 受信部
１１１ イコライザ部
１１２ ＣＤＲ部
１２０ 送信部
１２１ パラシリ部
１２１ａ、１２１ｂ パラレルシリアル変換回路
１２２ ドライバ部
１２２ａ、１２２ｂ バッファ
２００ 外部テスタ
１０１０ 第一電流源
１０１１ ｐチャネルＭＯＳＦＥＴ
１０２０ 第二電流源
１０２１ ｎチャネルＭＯＳＦＥＴ
１１００ イコライザ回路
１１００ａ 可変電流回路
１２００ ノイズキャンセル回路
Ｒ１、Ｒ２、Ｒ１１ 抵抗
ＳＷ１、ＳＷ２ スイッチ
Ｔｒ１、Ｔｒ２ トランジスタ
Claims (8)
- 信号処理装置であって、
信号を受信する受信部と、
前記受信部が受信した信号を送信する送信部と、
制御部と、を備え、
前記受信部は、受信した信号の減衰を補償するイコライザ回路を有し、
前記送信部は、前記受信部で処理された信号に含まれるノイズを抑制するノイズキャンセル回路を有し、
前記制御部は、
前記信号処理装置に含まれるトランジスタの閾値電圧を検知し、
検知した閾値電圧が所定の電圧値以下である場合、前記イコライザ回路の電流を所定の電流値以下にし、かつ、前記ノイズキャンセル回路を非活性化し、
検知した閾値電圧が前記所定の電圧値よりも大きい場合、前記イコライザ回路の電流を所定の電流値よりも大きくし、かつ、前記ノイズキャンセル回路を活性化する、
信号処理装置。 - 前記制御部は、
前記信号処理装置に含まれるトランジスタの閾値電圧を検知する検知回路と、
検知された閾値電圧が前記所定の電圧値以下であるか否かを判定する判定回路と、
前記判定回路の判定結果に基づいて、前記イコライザ回路及び前記ノイズキャンセル回路を制御する制御回路と、を有する、
請求項１に記載の信号処理装置。 - 前記制御部は、
前記信号処理装置に含まれるトランジスタの閾値電圧を検知する検知回路と、
メモリ回路と、を有し、
検知された閾値電圧が前記所定の電圧値以下であるか否かは、前記信号処理装置外の外部テスタによって判定され、
前記外部テスタは、前記外部テスタでの判定結果を示すデータを前記メモリ回路に書き込む、
請求項１に記載の信号処理装置。 - 前記制御部は、前記メモリ回路に書き込まれた前記外部テスタでの判定結果を示すデータに基づいて、前記イコライザ回路及び前記ノイズキャンセル回路を制御する、
請求項３に記載の信号処理装置。 - 前記検知回路は、
プルアップ抵抗又はプルダウン抵抗に切替可能な抵抗と、
前記抵抗と電源との間に接続され、ｐチャネルＭＯＳＦＥＴを含む第一電流源と、
前記抵抗とグランドとの間に接続され、ｎチャネルＭＯＳＦＥＴを含む第二電流源と、を有し、
前記信号処理装置に含まれるトランジスタの閾値電圧として、前記ｐチャネルＭＯＳＦＥＴの閾値電圧及び前記ｎチャネルＭＯＳＦＥＴの閾値電圧を検知し、
前記第一電流源をオンし、前記第二電流源をオフし、前記抵抗をプルダウン抵抗に切り替えることで、前記ｐチャネルＭＯＳＦＥＴの閾値電圧を検知し、
前記第一電流源をオフし、前記第二電流源をオンし、前記抵抗をプルアップ抵抗に切り替えることで、前記ｎチャネルＭＯＳＦＥＴの閾値電圧を検知する、
請求項２～４のいずれか１項に記載の信号処理装置。 - 前記抵抗は、可変抵抗である、
請求項５に記載の信号処理装置。 - 前記所定の電圧値は、規格に応じて定められたジッタの許容値に応じた値である、
請求項１～６のいずれか１項に記載の信号処理装置。 - 信号処理装置の制御方法であって、
前記信号処理装置は、
信号を受信する受信部と、
前記受信部が受信した信号を送信する送信部と、を備え、
前記受信部は、受信した信号の減衰を補償するイコライザ回路を有し、
前記送信部は、前記受信部で処理された信号に含まれるノイズを抑制するノイズキャンセル回路を有し、
前記制御方法は、
前記信号処理装置に含まれるトランジスタの閾値電圧が所定の電圧値以下であるか否かを判定するステップと、
前記信号処理装置に含まれるトランジスタの閾値電圧が前記所定の電圧値以下であると判定した場合、前記イコライザ回路の電流を所定の電流値以下にし、かつ、前記ノイズキャンセル回路を非活性化するステップと、
前記信号処理装置に含まれるトランジスタの閾値電圧が前記所定の電圧値よりも大きいと判定した場合、前記イコライザ回路の電流を所定の電流値よりも大きくし、かつ、前記ノイズキャンセル回路を活性化するステップと、を含む、
制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022-104533 | 2022-06-29 | ||
| JP2022104533 | 2022-06-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2024005009A1 true WO2024005009A1 (ja) | 2024-01-04 |
Family
ID=89383128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2023/023780 WO2024005009A1 (ja) | 2022-06-29 | 2023-06-27 | 信号処理装置及び制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| TW (1) | TW202401998A (ja) |
| WO (1) | WO2024005009A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110235696A1 (en) * | 2007-02-09 | 2011-09-29 | Broadcom Corporation | Non-Linear Analog Decision Feedback Equalizer |
| US20140210509A1 (en) * | 2008-10-23 | 2014-07-31 | Pericom Semiconductor Corporation | Redriver with output receiver detection that mirrors detected termination on output to input |
| WO2019003588A1 (ja) * | 2017-06-29 | 2019-01-03 | パナソニックＩｐマネジメント株式会社 | ノイズキャンセル回路及びデータ伝送回路 |
-
2023
- 2023-06-27 TW TW112123801A patent/TW202401998A/zh unknown
- 2023-06-27 WO PCT/JP2023/023780 patent/WO2024005009A1/ja unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110235696A1 (en) * | 2007-02-09 | 2011-09-29 | Broadcom Corporation | Non-Linear Analog Decision Feedback Equalizer |
| US20140210509A1 (en) * | 2008-10-23 | 2014-07-31 | Pericom Semiconductor Corporation | Redriver with output receiver detection that mirrors detected termination on output to input |
| WO2019003588A1 (ja) * | 2017-06-29 | 2019-01-03 | パナソニックＩｐマネジメント株式会社 | ノイズキャンセル回路及びデータ伝送回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202401998A (zh) | 2024-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7787536B2 (en) | Adaptive equalizer apparatus with digital eye-opening monitor unit and method thereof | |
| US6556038B2 (en) | Impedance updating apparatus of termination circuit and impedance updating method thereof | |
| JP5039988B2 (ja) | デジタル伝送回路 | |
| JP5101834B2 (ja) | インピーダンス制御回路 | |
| JP4886435B2 (ja) | 差動信号振幅の自動調整回路 | |
| US10666320B2 (en) | Ringing suppression circuit | |
| US20070046332A1 (en) | Output buffer circuit | |
| US7212035B2 (en) | Logic line driver system for providing an optimal driver characteristic | |
| US11335386B1 (en) | Calibration circuit and semiconductor device including the same | |
| US9419616B2 (en) | LVDS driver | |
| US8553754B2 (en) | Method and apparatus for using DFE in a system with non-continuous data | |
| JP3885773B2 (ja) | インピーダンス調整回路及び調整方法、インピーダンス調整回路を備える半導体装置 | |
| WO2024005009A1 (ja) | 信号処理装置及び制御方法 | |
| CN115206364A (zh) | 非对称决策反馈均衡 | |
| CN105099438B (zh) | 半导体器件 | |
| JP6834721B2 (ja) | 通信装置 | |
| JP2006270331A (ja) | インピーダンス調整回路及び集積回路装置 | |
| US20190319621A1 (en) | Termination circuit, semiconductor device and operating method thereof | |
| US7148725B1 (en) | Voltage clamp | |
| US7231306B1 (en) | Method and apparatus for calibrating static timing offsets across multiple outputs | |
| US7433426B2 (en) | Adaptive hysteresis receiver for a high speed digital signal | |
| WO2008118714A2 (en) | Circuits, methods and systems for loss-of-signal detection and equalization | |
| US10128841B2 (en) | Termination circuit, receiver and associated terminating method capable of suppressing crosstalk | |
| KR100920841B1 (ko) | 반도체 집적회로의 리시버 | |
| US8773175B2 (en) | Signal transmission circuit for enhancing signal integrity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 23831449 Country of ref document: EP Kind code of ref document: A1 |