JP4259042B2 - 等化装置及び等化方法並びに伝送装置 - Google Patents

等化装置及び等化方法並びに伝送装置 Download PDF

Info

Publication number
JP4259042B2
JP4259042B2 JP2002168530A JP2002168530A JP4259042B2 JP 4259042 B2 JP4259042 B2 JP 4259042B2 JP 2002168530 A JP2002168530 A JP 2002168530A JP 2002168530 A JP2002168530 A JP 2002168530A JP 4259042 B2 JP4259042 B2 JP 4259042B2
Authority
JP
Japan
Prior art keywords
equalization
parameter
transmission
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002168530A
Other languages
English (en)
Other versions
JP2004015622A (ja
Inventor
成五 ▲高▼橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2002168530A priority Critical patent/JP4259042B2/ja
Priority to US10/457,006 priority patent/US7447260B2/en
Priority to CNB031423639A priority patent/CN100531163C/zh
Publication of JP2004015622A publication Critical patent/JP2004015622A/ja
Application granted granted Critical
Publication of JP4259042B2 publication Critical patent/JP4259042B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03343Arrangements at the transmitter end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • H04B3/14Control of transmission; Equalising characterised by the equalising network used
    • H04B3/143Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers
    • H04B3/145Control of transmission; Equalising characterised by the equalising network used using amplitude-frequency equalisers variable equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は等化装置及び等化方法並びに伝送装置に関し、特に、IPルータやクロスコネクト等の大容量通信装置、スーパーコンピュータ等の大規模な情報処理装置を構成する複数のプリント基板間の高速インタコネクション方式において、伝送路導体の表皮効果、プリント基板材料の誘電損失等による高周波成分の減衰を補償する等化装置及び等化方法並びに伝送装置に関する。
【0002】
【従来の技術】
一例として、図3に、大容量通信装置の異なるプリント基板(以下PKGという。)1aと1bの間を、バックボード(以下、BWBという。)2を経由して、電気信号の送受を行う構成を示す。伝達される電気信号は、送信回路11aから受信回路123bに伝達され、その伝送路20は、PKG1及びBWB2の上に形成されたパタン配線20と、PKG1とBWB2の特定のパタン配線20同士を電気的に接続するBWBコネクタ21からなる。送信回路11aから受信回路123bまでの一続きの、パタン配線20の延長は、数10cmから数m以下である。
【0003】
パタン配線20を伝達される電気信号のビットレートが1Gbpsを越える領域では、パタン配線20を形成する導電体の電気抵抗の他に、導体の表皮効果による伝導損失の増大と、プリント基板1及びBWB2を構成する絶縁体の誘電損失の増大から、電気信号の伝達特性に周波数依存性が発生する。具体的には、伝送後の信号の高周波成分が大きく減衰する、いわゆる波形鈍り、に依る符号間干渉により、受信符号誤りが発生する。図18に、高周波成分が著しく減衰した、受信波形の例を示す。
【0004】
このような問題に対して、従来は、
A. Fiedler et al., " A 1.0625 Gbps Transceiver with 2xOversampling and Transmit Signal Pre-Emphasis, " Proc. IEEE Int. l Solids-State Circuits Conf., Digest of Technical Papers, IEEE Press, Piscataway, N.J., 1997, pp. 238-239.、あるいは、
M.Fukaishi, K.Nakamura, M.Yotsuyanagi, et.al., " A 20-Gb/s CMOS Multi-Channel Transmitter and Receiver Chip Set for Ultra-High Resolution Digital Display", 2000 ISSCC Digest of technical Papers, San Francisco, pp.260-261,Feb,2000.
に記載されたプリエンファシスと呼ばれる送信時に等化を行う技術が知られている。図19に、送信等化を行った信号波形の測定例を示す。
【0005】
この等化方法は、送信回路11aの側に高周波成分の強調を行う等化回路を付加して、送信信号スペクトルの高周波成分を強調送信し、伝送路での高周波成分の減衰を補うことで、受信信号の符号間干渉の影響を軽減し、符号誤りの無い信号受信を行う。
【0006】
以上の送信時等化方式では、個々の送信回路に対して、個別に等化パラメータの設定が必要であった。これは、以下の2つの理由による。すなわち、
(1)個々のパタン配線20に於ける高周波成分の減衰量は、各々異なった値を取る。装置構成上、パタン配線20の距離は一定ではなく、隣接してBWBに接続されるPKGと、BWBの両端で接続されるPKGがある。たとえば、パタン配線長の幅は、最小10cmから最大100cmとなり得る。このため、パタン配線距離はある範囲の幅を持ち、その伝送距離に応じて、高周波成分の減衰割合もある範囲で変化する。
【0007】
(2)ある特定のパタン配線距離に対しては、最適な等化パラメータが唯一存在する。等化による高周波成分の強調が強すぎる場合には、最大振幅は大きいが、アイ開口は狭まり、受信マージンを減らすような、逆効果となるためである。
【0008】
図16に、従来の技術による、等化パラメータの設定回路構成を示す。
従来の技術では、送信回路11a、受信回路12b間を接続するパタン配線の配線長を、自動的に知り得る手段が無いため、装置組み立て後に、各々の送信回路11aに対して、各々に異なる等化パラメータS1301を設定する必要がある。
【0009】
【発明が解決しようとする課題】
上記従来技術では、等化パラメータS1301の設定は、一般には、不揮発メモリなどの記憶手段を利用することで、電源投入毎の繰り返し設定処理は避けられていた。しかし、装置組み立て後に少なくとも1回は手動により行う必要があった。なぜなら、ある送信回路11aが接続されるパタン配線20は、装置組み立て時の、PKG1aと1bがBWB2へ接続された時に初めて決定されるのであって、それ以前には、パタン配線20の配線距離を知り得る手段が無いため、等化パラメータS1301も決め得ない。
【0010】
このように手動設定を行う結果として、設定に要する人的な費用の発生と、調整に要する時間だけの在庫の滞留が発生し、これに伴い装置価格の上昇を引き起こしていた。
【0011】
本発明は、従来技術の課題を解決し、装置コストの低減に資する等化装置及び等化方法並びに伝送装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記の課題を解決するため、本発明の等化装置は、第1の入力信号の第1の特性パラメータを観測する波形検出回路と、第2の入力信号を所定の等化パラメータに基づき変化させる等化送信回路と、前記等化パラメータを、前記第1の特性パラメータに基づき設定する等化パラメータ設定回路とを備え、前記第1及び第2の入力信号が、互いに近似する伝搬特性を有する伝送路を介して入力される。
【0013】
前記等化装置は、さらに、前記等化パラメータを所定の範囲で掃引する初期設定制御回路を備えていてもよい。
【0014】
前記等化装置は、さらに、掃引された前記第1の特性パラメータと前記等化パラメータの関係を格納するメモリを備えていてもよい。
【0015】
前記等化送信回路は、前記第2の入力信号に対し、所定の遮断周波数以上で減衰量が減少するプリエンファシスを施すように構成してもよい。
【0016】
前記等化パラメータとして、前記遮断周波数を用いてもよい。
【0017】
あるいは、前記等化パラメータとして、前記減衰量の変化率を用いてもよい。
【0018】
前記第1の入力信号は2値信号であり、前記第1の特性パラメータとして、アイパターンの開口率を用いてもよい。
【0019】
前記2値信号は、擬似ランダムパターンを含んでいてもよい。
【0020】
あるいは、前記2値信号は、互いに異なる複数の固定パターンを含んでいてもよい。
【0021】
本発明の等化方法は、第1の入力信号の第1の特性パラメータを観測する波形検出工程と、前記第1の特性パラメータに基づき等化パラメータを設定する等化パラメータ設定工程と、前記等化パラメータに基づき第2の入力信号を変化させる等化送信工程とを備え、前記第1及び第2の入力信号が、互いに近似する伝搬特性を有する伝送路を介して入力される。
【0022】
上記等化方法は、さらに、前記等化パラメータを所定の範囲で掃引する初期設定制御工程を備えていてもよい。
【0023】
前記等化方法は、さらに、掃引された前記第1の特性パラメータと前記等化パラメータの関係を格納する記憶工程を備えていてもよい。
【0024】
前記等化送信工程は、前記第2の入力信号に対し、所定の遮断周波数以上で減衰量が減少するプリエンファシスを施すように構成してもよい。
【0025】
前記等化パラメータとして、前記遮断周波数を用いてもよい。
【0026】
あるいは、前記等化パラメータとして、前記減衰量の変化率を用いてもよい。
【0027】
前記第1の入力信号は2値信号であり、前記第1の特性パラメータとして、アイパターンの開口率を用いてもよい。
【0028】
前記2値信号は、擬似ランダムパターンを含んでいてもよい。
【0029】
あるいは、前記2値信号は、互いに異なる複数の固定パターンを含んでいてもよい。
【0030】
前記等化パラメータ設定工程は、前記複数の異なる固定パターンに対する信号振幅の比を前記開口率として用いるように構成してもよい。
【0031】
本発明の伝送装置は、第1及び第2の送受信回路と、前記第1及び第2の送受信回路を接続する第1及び第2の伝送路とを備え、前記第1及び第2の送受信回路は、上記の等化装置を備えている。
【0032】
以上の構成を採用したことにより、本発明の等化装置及び等化方法並びに伝送装置では、等化パラメータを自動的に設定することができ、装置コストの低減が期待できる。
【0033】
【発明の実施の形態】
次に本発明の実施形態について、図面を参照して説明する。
【0034】
具体的な実施例の説明に先立ち、まず、本発明の原理的な動作につき説明する。本発明による等化パラメータの制御方式は、装置の電源投入時に、送受信回路の初期設定ルーチンとして最適な等化パラメータを選定する機構を持つ。具体的には、電源投入後の一連の初期設定の一部として、以下の手順によって、最適な等化パラメータを設定する。
(1)PKG1aと1bの等化パラメータ設定回路130にそれぞれ、同期あるいは同時に処理が進行するカウンタを持ち、送信回路110からランダムな信号パタンS1101を送信しながら、双方で共通に決められた時間で、送信側の等化パラメータS1301を最小から最大まで掃引する。
(2)受信回路123では、例えば特開2000−004260号公報に記載された、受信信号S1201のアイ開口の全振幅に対する割合、あるいは、受信波形の形状の測定手段を利用して、受信信号のアイ開口率が最大となる時点のカウンタ値を記憶する。
(3)上記(2)で得られたカウンタ値に対応する等化パラメータS1301を最適な等化パラメータとして、受信回路123と同じPKGに搭載され、受信回路123と一対となる送信回路の等化パラメータとして設定する。
【0035】
本発明の等化パラメータ制御方式が適用される装置構成では、PKG1a、1bの間の信号の伝達が一方向の送信ではなく、一般に図4に示すような全二重の回路となり、一組のパタン配線20a、20bの両端のPKG1a、1b上には、双方向で一組となった送信回路と受信回路(11aと12a、12bと11b)が搭載されている。
【0036】
この全二重構成の送受信一組となるパタン配線20の配線長は、BWB2とそれに接続されるPKG1の設計時に、等長配線として設計する事が可能であり、その高周波成分の減衰率は、PKG間の伝送方向に関して双方向で等しくなるように設計可能である。
【0037】
このような全二重配線の構成に限定すると、一組のパタン配線の両端で、双方の受信回路では、同一PKG1aの上に搭載された送信回路11aと受信回路12aに於いて、送信回路11aと対向する遠端の受信回路12bが受信する波形と等しい受信波形を得る事が可能である。つまり、パタン配線20aと20bが同一の配線条件である場合には、受信回路12aと、受信回路12bとは等価であると言える。
【0038】
この結果、一組のパタン配線20aと20bの両端の送信回路11、受信回路12で、前述した(1)〜(3)の手順を同時に開始して得られる最適な等化パラメータは、図1に示すように、隣接する一組の送信回路と受信回路でのみ検出することが可能となる。
【0039】
以上の説明による制御方式を用いることで、装置の初期設定ルーチンとして、任意の位置関係のPKG間配線に係る、適切な等化パラメータを自動的に検出し、送信回路に対して設定する事が可能となる。
【0040】
なお、等化は送信側のプリエンファシスで行うことを想定する。すなわち、等化送信回路110にプリエンファシスを施す回路を設ける。この回路では、入力信号の低周波成分に対しては周波数に対して一定の透過率を持つ一方、所定の周波数以上の高周波成分に対しては、周波数に対して増加する透過率を有する。この場合、等化パラメータとしては、透過率が一定から増加に転じる周波数(遮断周波数)、あるいは、高周波域での透過率の増加率を用いることができる。
【0041】
以下、より具体的な実施の形態に即して本発明を詳細に説明する。
(第1の実施の形態)
図1は、本発明による等化送受信回路の実施例の構成を表す図である。
【0042】
設定を行う回路は、等化送信回路110、アイ開口検出回路123、等化パラメータ設定回路130、及び初期設定制御回路30とからなる。
【0043】
なお、以下、(“01”のような)パルス成分を持つ波形の振幅をVs、同符号連続波形の振幅をVcとする。アイ開口率をVc/Vsで定義する。図7に示すように、等化送信を行うと、高周波成分の強調がなされるために、VsはVcよりも大きな値となる。
【0044】
初期設定回路30は、装置全体の一連の初期設定の一つの手順として、等化パラメータの設定処理を起動させる。
【0045】
等化送信回路110は、送信入力信号S1102に対して、等化パラメータ入力S1301に従った強度の送信等化処理を行い、高周波成分を強調した送信信号S1101を、パタン配線20aに送出する。
【0046】
アイ開口検出回路123は、パタン伝送路20bで伝送された受信信号S1201のアイ開口率を測定する。
【0047】
等化パラメータ設定回路130は、最適等化パラメータ設定処理の開始信号S3003を受けると、カウンタを、図5に示すように、所定の時間T毎に、所定のN段階に分割して、最大から最小まで掃引する。等化パラメータS1301は、カウンタ値に従って変化する。
【0048】
等化パラメータ設定回路130の内部のカウンタが零の時、等化送信回路の出力は、図6に示すような、通常のアイパターンの波形となる。パタン配線20の伝送後の受信波形S1201は、高周波成分の減衰により、図8あるいは図18のように変形し、Vs<Vcとなり、十分なアイ開口が得られず、受信特性が劣化する。
【0049】
等化パラメータ設定回路130の内部のカウンタが最大値Nの時、等化送信回路110の出力信号S1101は、図7あるいは図19に示すような波形となる。パタン配線20での伝送後の波形S1201は、高周波成分の減衰により、図9に示すように変形する。この場合には、等化による強調された高周波成分が残るため、Vs>Vcとなり、全振幅に対してアイ開口が若干減少しているため、受信特性が劣化する。
【0050】
そして、カウンタ値が零とNの中間のある特定の値の時、等化送信回路110の出力S1101は、図7と図8の中間的なVs>Vcの波形で送信される。この送信信号の伝送後に受信を行うと、パタン配線で伝送後の波形は、図6に示すような、高周波成分の損失が適切に補正されたVs=Vcの波形となり、最大のアイ開口率となる。このとき最も安定した受信が可能となる。
【0051】
次にこの構成における最適な等化パラメータの設定手順について、図10(a)を用いて説明する。
【0052】
等化パラメータ設定処理の開始すると、まず、カウンタを零にリセットする。次に、等化送信回路に対して、カウンタ値に相当する等化パラメータを設定し、その等化パラメータで等化を行った波形を送信する。送信する信号はランダムパタンを用いる。次に、受信回路では、受信された波形のアイ開口率Vs/Vcを測定する。前記のように、一般に、カウンタが零の場合には、パタン配線の高周波成分の大きな損失によって、アイ開口率Vs/Vcは1より小さい値を取り、カウンタ値が大きくなるに従い、等化率が大きくなり、アイ開口率Vs/Vcは1に近づく。
【0053】
アイ開口率測定回路で測定したアイ開口率が、1より小さい場合には、カウンタの計数値を1増加させ、等化パラメータの送信回路への設定へ戻る。この一連の処理を、所定の時間間隔Tで繰り返す。アイ開口率が1を越えたとき、その時のカウンタの計数値を等化パラメータとして固定して、等化パラメータ設定処理を終了する。カウンタの計数値が0となった時、アイ開口率Vs/Vcが1に満たない場合でも、等化の効果が最も大きいと判断出来るので、Nを等化パラメータとする。この一連の処理の実行は、パタン配線の対向側にも、同様な回路があり、同時に処理を開始し、時間間隔Tで同様の手順で操作をしている。
【0054】
以上の手順をより具体的に説明する。
【0055】
設定開始信号S3003を受け取った等化パラメータ設定回路130は、その内部に持つカウンタを零にリセットする。次に、零の値を等化送信回路110に設定することで、図6のような、アイ開口率(Vs/Vc)=1の非等化波形をパタン配線20aへ送信する。受信回路側のアイ開口検出回路123が、同時に動作している対向する送信回路から、パタン配線20bを経由して送信された信号S1201の、図8のような受信波形のアイ開口率(Vs/Vc)を測定する。高周波成分が減衰するために、Vs/Vcは1より小さい値を取る事が一般的である。このときアイ開口率測定に際して、測定誤差やノイズによる値の揺らぎを軽減するため、多数回のサンプリングを行い、その平均値を求める方法がありうる。例えば、測定繰り返しループの時間を100msec間隔として、サンプリング周波数を1kHzとすると、100回の測定が可能となり、その100サンプルを平均化する事で、十分に安定した測定が可能である。
【0056】
次に、カウンタを1増加させ、その値が最大値N(例えばN=16)より大きくなった場合には、最大値である16が最適な等化パラメータとみなされる。カウンタがN(=16)以下の場合には、次に、測定した等化アイ開口率の値について、それが1以上であるかを比較する。アイ開口率が1以上であるとき、その時のカウンタ値を最適な等化パラメータとして固定する。アイ開口率が1未満の場合は、カウンタ値を1つ増加して、再度、等化パラメータ設定に戻る。
【0057】
以上の繰り返し処理により、最適な等化パラメータの設定が完了する。
(第2の実施の形態)
図2に本発明の第2の実施の形態の構成を、図10(b)にその処理の流れ図を示す。
【0058】
本構成では、先に説明した第1の実施の形態に於いて、等化パラメータ設定回路130に接続された、メモリ131も用いて、最適なアイ開口率の判定処理を厳密に行っている。
【0059】
具体的には、等化パラメータ設定処理開始で、カウンタを零から最大値Nまで全ての値に対して、アイ開口測定回路123でアイ開口率を測定し、それぞれのアイ開口率の測定値を、カウンタ値と対応させたデータ形式としてメモリ131に保管する。測定をN回行い、処理ループを抜け出てから、メモリに格納されたアイ開口率が最も1に近い値を検索し、その時のカウンタ値を、最適な等化パラメータとして固定する。
【0060】
(第3の実施の形態)
図11は、全二重回路の詳しい実施の形態の説明図である。
【0061】
構成は、対向するPKG 1aと1bと、往復一組となるパタン配線20aと20bと、初期設定制御回路30とからなる。
【0062】
初期設定制御回路30は、双方のPKG1aと1bの等化パラメータ設定回路130aと130bが同時に動作開始するために、共通の開始信号S3001を与える。PKG 1の等化送信回路110の上流には、セレクタ121を介してパタン生成回路113を持ち、等化パラメータ設定処理の間は、セレクタ112がパタン生成回路113を選択する。パタン生成回路は、等化パラメータ設定処理中に、マーク率1/2の疑似ランダムパタンあるいは、それに類する、パタンの生成を行う。受信側回路側は、パタン配線20を伝送された信号S1201を、スプリッタ121で二分岐して、アイ開口検出回路120と、受信回路123に分配する。
【0063】
初期設定制御回路30からの開始信号S3001に従って、図11に示す構成においても、前述した最適な等化パラメータの設定処理の手順を同様に開始する。設定完了後に、等化パラメータ設定回路130から、初期設定制御回路30に、設定完了信号を送信することで、等化パラメータ設定処理は完了し、装置全体の初期設定処理を続行する。
【0064】
(第4の実施の形態)
最適な等化パラメータの設定処理は、例えば、カウンタのカウントアップ毎に100msecのサンプリング処理を行い、カウンタが零から最大値N=256までカウントアップする場合を想定すると、約30秒の時間を要する。装置の電源を切断し再投入した場合に、再度同様の設定処理を避けるため、一度設定した等化パラメータをPKG内に持つ不揮発メモリに保管する構成を図12に示す。
【0065】
前述の手順で最適な等化パラメータの設定が完了した後に、等化パラメータ設定回路130に接続された不揮発メモリ132に、設定値を保管する。
【0066】
装置電源投入後の初期設定の等化パラメータ設定処理開始時に、等化パラメータ設定回路130は、まず、不揮発メモリ132の中に等化パラメータが設定されているか否かを確認する。設定されていない場合には、前述の等化パラメータ設定処理を行う。不揮発メモリ132に等化パラメータが保管されている場合には前述の等化パラメータ設定処理は行わずに、初期設定制御回路30に対して、設定完了信号を送信する。
【0067】
装置電源切断中に、PKG 1の交換や、BWB 2上での接続位置の変更など、パタン配線20の伝送条件の変化に対応するために、各々のPKGにIDコードを持ち、不揮発メモリ132の中に、最適等化パラメータと同時に、対向PKG IDコードと、BWB 2への接続位置(スロット番号)情報を保管する。そして、電源再投入時の、不揮発メモリ132の中の等化パラメータ保管の有無確認と同時に、対向PKG IDと、スロット番号の照合も行い、PKG構成、接続条件に矛盾が無い事を確認出来た場合にのみ、等化パラメータ設定処理を省略し、矛盾がある場合には、設定処理を行うこととする。
【0068】
(第5の実施の形態)
図13に示す構成は、図12に示す回路構成を単一のICチップ14に集積したものである。IC14は、Mチャネルの低速パラレル信号を1チャネルの高速信号に時間多重するため、M:1のシリアライザ141、デシリアライザ142を備えている。
【0069】
(第6の実施の形態)
以上に説明した回路構成に於いて、図14に示すように、パタン生成回路113から出力する疑似ランダムパタンの代替として、2種類の固定パタンを出力する固定パタン生成回路114と、アイ開口率検出回路120の代替として、振幅測定回路124とに置換した構成が可能である。
【0070】
本構成は、疑似ランダムパタンからアイ開口率を測定する方式の代替機能を果たす。
【0071】
パタン生成回路114は、等化パラメータ設定回路130からの制御信号S1303に基づき、パタンAとパタンBの2種類の、固定パタンを生成する。パタンA、Bは、それぞれ、マーク率0.5の異なる周期の正矩形波状の連続パタンを取り、パタンAは、最大ビットレートに対応する”010101・・・・”とする。パタンBは、BWBの配線からの高周波成分の減衰を受けず、かつ、信号伝送に関与する素子の同符号連続耐力以下の、十分に長周期なパタンである。
【0072】
受信波形の振幅測定回路124は、整流と平滑回路による、一般に知られる包絡線検波回路などの回路構成で十分である。
【0073】
測定の原理を図17に示す。受信波形の高周波成分、つまり短周期パタンと、低周波成分、つまり長周期パタンの、両方の振幅が等しい時に、最適なアイ開口を得られる。
【0074】
短周期のパタンA、長周期のパタンBを用いた2回の測定で得られた、Va(0)とVb(0)から、高周波成分の減衰率を、Va(0)/Vb(0)と求める事が出来る。つまり、送信波形の高周波成分を、Vb(0)/Va(0)倍に強調すると、伝送後に最適なアイ開口が得られる。
【0075】
測定の手順を図15に示す。等化パラメータを零に設定し、送信等化の無い状態で、パタンAを送信する。そして、受信波形の振幅Va(0)を測定し、メモリ131に保存する。次に、同一の送信設定で、パタンBを送信し、受信波形の振幅Vb(0)の測定と、メモリ131への保存を行う。この結果から、図7に示す送信波形のVs,Vcの関係を、
Vs=Vc×Vb(0)/Va(0)
となるように、等化パラメータを設定することで、最適な等化パラメータの設定が完了する。
【0076】
本実施例の測定方式により、最適な等化パラメータの設定時間の短縮が可能である。例えば、等化パラメータの最大値Nが256の場合、最初の実施例では256回の繰り返し測定を行う必要があった。一回の測定周期Tが100msecとして約30秒を要した。これに対して、本実施例では、繰り返し測定が2回のみとなり、200msecと大幅な時間短縮が可能となる。これは、装置全体の初期設定時間の全体と比較して、十分に短い時間である。
【0077】
【発明の効果】
以上説明したように、本発明は、個々のパタン配線に対する最適な等化パラメータを自動的に検出して、設定する事により、従来必要とされていた、人的な工数が削減され、同時に調整時間の削減が可能である。このため、人手を介してBWBの配線長を意識して、個々のPKGに対して等化パラメータを設定していた従来技術に対して装置の製造コストの削減が可能となり、装置価格の低減が可能となる。
【図面の簡単な説明】
【図1】本発明の基本構成を示すブロック図である。
【図2】本発明の基本構成を示すブロック図である。
【図3】本発明の適用される装置構成を説明する略図である。
【図4】本発明の適用される装置構成を説明する略図である。
【図5】本発明による、等化パラメータの掃引課程の説明図である。
【図6】波形の例を示す模式図である。
【図7】波形の例を示す模式図である。
【図8】波形の例を示す模式図である。
【図9】波形の例を示す模式図である。
【図10】等化パラメータの設定手順の流れ図である。
【図11】本発明の実施の形態を説明する図である。
【図12】本発明の実施の形態を説明する図である。
【図13】本発明の実施の形態を説明する図である。
【図14】本発明の実施の形態を説明する図である。
【図15】等化パラメータの設定手順の流れ図である。
【図16】従来の等化パラメータの設定回路構成を示すブロック図である。
【図17】本発明の実施の形態の原理を説明する図である。
【図18】高周波成分が減衰した信号波形の測定例である。
【図19】等化送信を行った信号波形の測定例である。
【符号の説明】
1 プリント基板(PKG)
11 送信回路
110 等化送信回路
112 セレクタ
113 パタン生成回路
114 固定パタン生成回路
12 受信回路
120 アイ開口検出回路
121 分配回路
123 受信回路
124 振幅検出回路
130 等化パラメータ設定回路
131 メモリ
132 不揮発メモリ
14 トランシーバIC
141 MUX回路
142 DEMUX回路
2 バックボード(BWB)
20 パタン配線
21 バックボードコネクタ
30 初期設定制御回路
S1101 等化送信信号
S1102 送信信号
S1201 受信信号
S1202 アイ開口率測定結果
S1203 再生信号
S1301 等化パラメータ
S1303 パタン制御信号
S3001 初期設定制御信号

Claims (17)

  1. 第1の入力信号の第1の特性パラメータを観測する波形検出回路と、
    第2の入力信号を所定の等化パラメータに基づき変化させた等化送信信号を出力する等化送信回路と、
    前記等化パラメータを、前記第1の特性パラメータに基づき設定する等化パラメータ設定回路とを備え、
    前記第1の入力信号を供給する第1の伝送路、及び前記等化送信信号が出力される第2の伝送路が互いに近似する伝搬特性を有することを特徴とする等化装置であって、
    前記等化装置は、さらに、
    前記第1の伝送路を介して前記第1の入力信号を送信するとともに前記第2の伝送路を介して前記等化送信信号を受信する他の等化装置と共通の時間で、前記等化パラメータを所定の範囲で掃引する初期設定制御回路を備え
    前記等化パラメータ設定回路は、前記初期設定制御回路により前記等化パラメータの掃引が行われている際の前記第1の特性パラメータに基づいて、前記等化パラメータの設定を行うことを特徴とする等化装置。
  2. 請求項1記載の等化装置であって、
    前記等化装置は、さらに、掃引された前記第1の特性パラメータと前記等化パラメータの関係を格納するメモリを備えていることを特徴とする等化装置。
  3. 請求項1または請求項2のいずれかの請求項に記載された等化装置であって、
    前記等化送信回路は、前記第2の入力信号に対し、所定の遮断周波数以上で減衰量が減少するプリエンファシスを施すことを特徴とする等化装置。
  4. 請求項3記載の等化装置であって、
    前記等化パラメータは、前記遮断周波数であることを特徴とする等化装置。
  5. 請求項3記載の等化装置であって、
    前記等化パラメータは、前記減衰量の変化率であることを特徴とする等化装置。
  6. 請求項1乃至請求項5のいずれかの請求項に記載された等化装置であって、
    前記第1の入力信号は2値信号であり、前記第1の特性パラメータは、アイパターンの開口率であることを特徴とする等化装置。
  7. 請求項6記載の等化装置であって、
    前記2値信号は、擬似ランダムパターンを含むことを特徴とする等化装置。
  8. 請求項6記載の等化装置であって、
    前記2値信号は、互いに異なる複数の固定パターンを含むことを特徴とする等化装置。
  9. 第1の入力信号の第1の特性パラメータを観測する波形検出工程と、
    前記第1の特性パラメータに基づき等化パラメータを設定する等化パラメータ設定工程と、
    前記等化パラメータに基づき第2の入力信号を変化させる等化送信工程とを備え、
    前記第1の入力信号を供給する第1の伝送路及び前記等化送信工程により変化させられた第2の入力信号が出力される第2の伝送路が互いに近似する伝搬特性を有することを特徴とする等化方法であって、
    前記等化方法は、さらに、
    前記第1の伝送路を介して前記第1の信号を送信するとともに前記第2の伝送路を介して前記等化送信信号を受信する他の等化装置と共通の時間で、前記等化パラメータを所定の範囲で掃引する初期設定制御工程を備え
    前記等化パラメータ設定工程は、前記初期設定制御工程により前記等化パラメータの掃引が行われている際の前記第1の特性パラメータに基づいて、前記等化パラメータの設定を行うことを特徴とする等化方法。
  10. 請求項9記載の等化方法であって、
    前記等化方法は、さらに、掃引された前記第1の特性パラメータと前記等化パラメータの関係を格納する記憶工程を備えていることを特徴とする等化方法。
  11. 請求項9または請求項10のいずれかの請求項に記載された等化方法であって、
    前記等化送信工程は、前記第2の入力信号に対し、所定の遮断周波数以上で減衰量が減少するプリエンファシスを施すことを特徴とする等化方法。
  12. 請求項11記載の等化方法であって、
    前記等化パラメータは、前記遮断周波数であることを特徴とする等化方法。
  13. 請求項1記載の等化方法であって、
    前記等化パラメータは、前記減衰量の変化率であることを特徴とする等化方法。
  14. 請求項9乃至請求項13のいずれかの請求項に記載された等化方法であって、
    前記第1の入力信号は2値信号であり、前記第1の特性パラメータは、アイパターンの開口率であることを特徴とする等化方法。
  15. 請求項14記載の等化方法であって、
    前記2値信号は、擬似ランダムパターンを含むことを特徴とする等化方法。
  16. 請求項14記載の等化方法であって、
    前記2値信号は、互いに異なる複数の固定パターンを含むことを特徴とする等化方法。
  17. 請求項16記載の等化方法であって、
    前記等化パラメータ設定工程は、前記複数の異なる固定パターンに対する信号振幅の比を前記開口率として用いることを特徴とする等化方法。
JP2002168530A 2002-06-10 2002-06-10 等化装置及び等化方法並びに伝送装置 Expired - Fee Related JP4259042B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002168530A JP4259042B2 (ja) 2002-06-10 2002-06-10 等化装置及び等化方法並びに伝送装置
US10/457,006 US7447260B2 (en) 2002-06-10 2003-06-09 Equalizer, equalization method, and transmitter
CNB031423639A CN100531163C (zh) 2002-06-10 2003-06-10 均衡器、均衡方法和发射机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002168530A JP4259042B2 (ja) 2002-06-10 2002-06-10 等化装置及び等化方法並びに伝送装置

Publications (2)

Publication Number Publication Date
JP2004015622A JP2004015622A (ja) 2004-01-15
JP4259042B2 true JP4259042B2 (ja) 2009-04-30

Family

ID=29996441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002168530A Expired - Fee Related JP4259042B2 (ja) 2002-06-10 2002-06-10 等化装置及び等化方法並びに伝送装置

Country Status (3)

Country Link
US (1) US7447260B2 (ja)
JP (1) JP4259042B2 (ja)
CN (1) CN100531163C (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0227626D0 (en) * 2002-11-27 2003-01-08 Koninkl Philips Electronics Nv Low complexity equalizer for radio receiver
US7295618B2 (en) * 2004-06-16 2007-11-13 International Business Machines Corporation Automatic adaptive equalization method and system for high-speed serial transmission link
KR100643605B1 (ko) * 2004-08-16 2006-11-10 삼성전자주식회사 적응형 프리 엠퍼시스 장치, 데이터 통신용 송신기,데이터 통신용 송수신 장치 및 적응형 프리 엠퍼시스 방법
JP2006090788A (ja) * 2004-09-22 2006-04-06 Fujitsu Ltd 伝送マージンの検証装置、その検証方法及び検証プログラム
JP4845092B2 (ja) * 2005-08-19 2011-12-28 富士通株式会社 通信機能を有する装置、送信器自動調整方法、システム及びプログラム
JP5109278B2 (ja) * 2006-03-30 2012-12-26 日本電気株式会社 プリエンファシス自動調整方法及びデータ伝送システム
US7925860B1 (en) * 2006-05-11 2011-04-12 Nvidia Corporation Maximized memory throughput using cooperative thread arrays
US7801208B2 (en) * 2006-05-30 2010-09-21 Fujitsu Limited System and method for adjusting compensation applied to a signal using filter patterns
US7804894B2 (en) * 2006-05-30 2010-09-28 Fujitsu Limited System and method for the adjustment of compensation applied to a signal using filter patterns
JP4741991B2 (ja) 2006-07-14 2011-08-10 株式会社日立製作所 シリアアライザ/デシリアライザ方式の転送装置
US7782934B2 (en) 2006-09-18 2010-08-24 Silicon Image, Inc. Parameter scanning for signal over-sampling
JP4783709B2 (ja) 2006-10-18 2011-09-28 富士通株式会社 信号補正量設定装置、信号補正量設定方法および信号補正量設定プログラム
US7826522B2 (en) * 2007-03-27 2010-11-02 Intel Corporation Automatic calibration circuit for a continuous-time equalizer
KR101031393B1 (ko) * 2007-07-20 2011-04-25 후지쯔 가부시끼가이샤 신호 전송 장치 및 방법
JP2009159256A (ja) * 2007-12-26 2009-07-16 Fujitsu Ltd 伝送特性調整装置、回路基板、及び伝送特性調整方法
US20140047497A1 (en) * 2008-03-12 2014-02-13 Iberium Communications, Inc. Method and system for symbol-rate-independent adaptive equalizer initialization
US20090323794A1 (en) * 2008-06-30 2009-12-31 Kathy Tian Transmitter Equalization Method and System
US8514925B2 (en) * 2008-07-23 2013-08-20 Agere Systems Llc Methods and apparatus for joint adaptation of transmitter transversal filter in communication devices
JP5151772B2 (ja) 2008-07-28 2013-02-27 富士通株式会社 信号伝送装置、信号伝送装置制御方法
JP5151771B2 (ja) 2008-07-28 2013-02-27 富士通株式会社 信号伝送装置、信号伝送装置制御方法
CN102664837B (zh) * 2012-04-05 2015-01-14 烽火通信科技股份有限公司 一种自动检测完成高速数字信号收发方向设置匹配的方法
CN103470248B (zh) * 2013-09-13 2016-03-02 中国石油大学(北京) 信号遥传电缆传输信道均衡器的配置方法
CN103953334A (zh) * 2014-04-29 2014-07-30 中国石油大学(北京) 测井信号电缆传输系统和测井信号电缆传输方法
CN106155950B (zh) * 2015-03-23 2019-07-05 中兴通讯股份有限公司 参数处理方法及装置
CN108880677A (zh) * 2018-04-26 2018-11-23 卢思雨 一种基于数据加重的长距离智能交通系统
JP7059860B2 (ja) 2018-08-06 2022-04-26 富士通株式会社 パラメータ設定送受信システムおよびパラメータ設定方法
CN111711459B (zh) * 2020-07-06 2021-08-31 中国科学院微电子研究所 一种发射机驱动均衡装置、发射机驱动均衡方法和电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527275A (en) * 1982-02-12 1985-07-02 Arinc Research Corporation Correlation data communications system
JPH02238729A (ja) 1989-03-13 1990-09-21 Fujitsu Ltd 線路等化器
US5237588A (en) 1989-03-13 1993-08-17 Sony Corporation Automatic equalizer
US5274512A (en) * 1989-03-13 1993-12-28 Sony Corporation Coefficient control system for digital equalizer using orthogonal oscillation
US5237415A (en) * 1989-04-27 1993-08-17 Victor Company Of Japan, Ltd. Ghost canceler with adaptive transversal filter
JPH02305033A (ja) 1989-05-18 1990-12-18 Nec Commun Syst Ltd 送信可変等化器の制御方式
JP2938141B2 (ja) 1990-05-23 1999-08-23 津田駒工業株式会社 整経機における織機ビーム仕掛方法
JP2668455B2 (ja) * 1990-12-20 1997-10-27 富士通株式会社 ビタビ復調制御方式
US5268930A (en) * 1991-12-19 1993-12-07 Novatel Communications Ltd. Decision feedback equalizer
JPH07123027A (ja) * 1993-10-26 1995-05-12 Fujitsu Ltd ディジタル加入者線伝送装置
US5444696A (en) * 1993-10-29 1995-08-22 Pacific Communication Sciences, Inc. Frame structure using consecutive slot assignments for mobile communications
US5659581A (en) * 1994-12-13 1997-08-19 Paradyne Corporation Modem receiver pre-emphasis
JPH08316882A (ja) 1995-05-17 1996-11-29 Sony Corp 等化回路
JPH10136028A (ja) 1996-10-31 1998-05-22 Sony Corp 信号送信装置
US6266367B1 (en) * 1998-05-28 2001-07-24 3Com Corporation Combined echo canceller and time domain equalizer
JP2002525917A (ja) * 1998-09-15 2002-08-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 改善した信号調整手段を有する伝送システム
JP4308955B2 (ja) * 1999-01-20 2009-08-05 パナソニック株式会社 フィルタ装置およびそのフィルタ係数取得方法
WO2003019810A2 (en) * 2001-08-28 2003-03-06 Igor Anatolievich Abrosimov Adaptive equaliser for reducing distortion in a communication channel

Also Published As

Publication number Publication date
US7447260B2 (en) 2008-11-04
CN100531163C (zh) 2009-08-19
JP2004015622A (ja) 2004-01-15
CN1469607A (zh) 2004-01-21
US20040041652A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
JP4259042B2 (ja) 等化装置及び等化方法並びに伝送装置
JP4571711B1 (ja) ワイド・ポートを有するストレージ・サブシステム内のケーブル長を検出するための装置及び方法
US6980824B2 (en) Method and system for optimizing transmission and reception power levels in a communication system
CN1965497B (zh) 高速串行传输链路的自动自适应均衡方法和系统
US20050201454A1 (en) System and method for automatically calibrating two-tap and multi-tap equalization for a communications link
US7512177B2 (en) Method and apparatus for generating random jitter
Fan et al. Signal integrity design for high-speed digital circuits: Progress and directions
EP4033666B1 (en) Method and system for calibrating multi-wire skew
US8935125B1 (en) Internal cable calibration and compensation
US20130287083A1 (en) Method and apparatus for generating jitter test patterns on a high performance serial bus
US8891383B2 (en) High-speed ethernet transceiver calibration with echo canceller reuse
AU2015369734A1 (en) Extendable synchronous low power telemetry system for distributed sensors
WO2008085943A2 (en) Equalizing transmitter and method of operation
KR20100116645A (ko) 등화 파라미터 적응 방법, 로컬 송수신기 및 트레이닝 프레임 추출기
US8588328B2 (en) Information transmission system, information transmission device, information transmission method, and computer readable medium storing a program for information transmission
JP2004356780A (ja) 伝送信号等化システムとその方法及び伝送路の最適等化量決定方法
CN102098248A (zh) 具有自适应均衡能力的高速收发器
CN113452455A (zh) 自适应的终端校准的方法
US20150054488A1 (en) Cable length determination using variable-width pulses
US20040124996A1 (en) Data transmission apparatus and method
US20070258478A1 (en) Methods and/or apparatus for link optimization
US9942125B1 (en) High-speed ethernet diagnostic apparatus and method for cross-pair faults
Pandey et al. Signal Integrity and Compliance Test of DSI and CSI2 Serial Interface over MIPI D-PHY
US11005578B1 (en) Diagnosis system and diagnosis method of active transmission cable performance
CN103856263A (zh) 一种测试高速链路的方法及装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050518

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070412

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees