JP4741991B2 - シリアアライザ/デシリアライザ方式の転送装置 - Google Patents
シリアアライザ/デシリアライザ方式の転送装置 Download PDFInfo
- Publication number
- JP4741991B2 JP4741991B2 JP2006193548A JP2006193548A JP4741991B2 JP 4741991 B2 JP4741991 B2 JP 4741991B2 JP 2006193548 A JP2006193548 A JP 2006193548A JP 2006193548 A JP2006193548 A JP 2006193548A JP 4741991 B2 JP4741991 B2 JP 4741991B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amount
- transfer device
- differential amplifier
- output buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0274—Arrangements for ensuring balanced coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
- H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Description
すなわち、ネットワーク装置のようなシリアアライザ/デシリアライザ方式を用いて高速かつ長距離の差動の信号伝送を行うシステムにおいて、受信信号を増幅する差動アンプのオフセットや差動伝送線路の特性に起因するオフセットの補正、および出力プリエンファシス回路のプリエンファシス量(信号の強調度)を、装置立ち上げ時や電源電圧等の環境条件の変動時に通常動作時の伝送データに近いPRBS(Pseudo-Random Bit Sequence 擬似ランダムパターン)を各伝送チャネルに伝送して、各チャネルに差動アンプのオフセット量や出力プリエンファシス回路のプリエンファシス量等のパラメータを振り、PASS/FAILの結果を集計して、チャネル毎の最適条件を選択するトレーニングを含んだ転送方式である。
図1は、本発明を適用したネットワーク装置の一構成例をブロック図で示したものである。システムは基本制御ユニット100、基本スイッチングユニット200、ネットワークインタフェース300の3つの主要ユニットより構成される。図1では、基本制御ユニット100が1+1の冗長構成、基本スイッチングユニット200が2+1の冗長構成されている例を示している。基本制御ユニット100は、装置管理、各ユニット間のインタフェース制御などを行うユニットであり、CPU110、メインメモリ120、バスブリッジ130より構成される。バスブリッジ130は、各ユニットに搭載され、CPU110とのアクセスはバスブリッジ130を介して行われる。基本スイッチングユニット200は、転送機能・検索機能・フィルタリングなどを掌るユニットであり、転送エンジン210、検索エンジン240が実装される。転送エンジン210には、パケットバッファ220、ヘッダバッファ230が接続される。検索エンジン240には、経路・フィルタ・QoSテーブル用CAM250、各種テーブルメモリ260が接続される。ネットワークインタフェース300は、ネットワーク網に接続される入出力ポートであり、入出力モジュール310、PHY320、多重化エンジン330より構成される。図1で示したネットワーク装置では、基本制御ユニット100、基本スイッチングユニット200、ネットワークインタフェース300の3ユニットは、それぞれ独立したプリント回路基板に実装され、バックプレーン基板またはケーブルにて相互接続される。
図2は、本発明の技術を用いた信号伝送方式の一構成例で、転送エンジン210と多重化エンジン330を差動伝送線路430で相互接続したものを示したものである。転送エンジン210は#0〜#iのチャネルにより構成され、各チャネルの出力バッファ410はSerDesシリアライザ401が接続される。このSerDesシリアライザ401にはトレーニング用PRBS発生器からのデータまたは通常のデータがモードセレクト用レジスタ540で選択され、印加される。また、出力バッファ410はプリエンファシス量設定レジスタ500に設定されたプリエンファシス量とプリエンファシス量補正用レジスタに設定された伝送距離毎の補正値が加算されプリエンファシス量が設定される。多重化エンジン330は#0〜#iのチャネルにより構成され、各チャネルの入力バッファ420はSerDesデシリアライザ402が接続される。このSerDesデシリアライザ402の出力はトレーニング用PRBS比較器または通常論理モードセレクト用レジスタ540で選択され出力される。入力バッファ420はオフセット量設定レジスタ510によりオフセット量が、イコライザon/off設定レジスタ450によりイコライザのon/offが設定され、トレーニング用PRBS比較器570に接続される。トレーニング用PRBS比較器570の出力は、タイマ590が接続されたトレーニング制御回路580に接続され、結果集計回路600で結果が集計される。
図3は、図2のプリエンファシス量調整回路を含んだ出力バッファ410のブロック図、図4は図2の出力バッファ410の具体的な回路例である。Dnより入力された信号は930の増幅器によりa1倍に、Dnの1ビット前のデータDn-1は940の増幅器によりa2倍に、Dnの2ビット前のデータDn-2は950の増幅器によりa3倍に増幅され、それぞれ、910、920の加算器により加算され、出力される。a1,a2,a3を外部より制御することでプリエンファシス量を制御することが可能である。プリエンファシスにより、伝送系の伝送損失の周波数特性に応じて出力バッファ410の出力電圧レベルを強調し、入力バッファ420が受信する信号を均一にすることができる。
図2のプリエンファシス量設定レジスタの値とプリエンファシス量補正レジスタの値の加算値は図3、図4のa2,a3に接続され制御される。a2,a3の極性を反転する場合は図4極性切替信号レジスタ1031を切り替えることにより制御する。
図5は、図2の入力バッファ420のブロック図、図6は図2の入力バッファ420の具体的な回路例である。in_p/in_nより入力された差動信号は710の差動アンプによりバッファされ、720の差動アンプに接続される。710の差動出力はオフセット補正値発生回路より生成される補正値を加算器730、740の加算器により加算されオフセットが補正される。図5の具体的な回路例ではMOSFET832〜835に接続されたオフセット補正値制御線(p極側)とMOSFET842〜845に接続されたオフセット補正値制御線(n極側)をON/OFFすることにより入力アンプ420のp1,n1のノードから電流を引き抜くことよりオフセットの補正を行う。これにより、製造ばらつきによる入力バッファ内差動アンプのオフセット特性差を吸収することができる。
図8に、装置内でのトレーニングの流れ図を用いてトレーニングの流れを説明する。装置の立上げ時、プリエンファシス量初期設定レジスタ500/オフセット量設定レジスタ510に初期値を設定する。次に、プリエンファシス量補正用設定レジスタ520に伝送距離毎の補正値(例えば、短距離と長距離との設定差)を加算した値を設定する。その後、モードセレクト用レジスタ540をトレーニングモードに設定し、PRBS発生器用レジスタ550に起動をかけ、トレーニング用PRBS発生器560からPRBSパターンを発生させてトレーニングを開始する。PRBSパターンは、出力バッファ410、差動伝送線路430、入力バッファ420を通り、トレーニング用PRBS比較器570へ送られる。トレーニング制御回路580は、トレーニング用PRBS比較器570のエラーをクリアし、タイマ590に指定した時間だけパターン比較チェックを行う。トレーニング用PRBS発生器560とトレーニング用PRBS比較器570は同一のアルゴリズムによりパターンを発生させる。これにより、トレーニング用PRBS発生器560内で発生され送られてきたパターンと、トレーニング用PRBS比較器570内で発生されたパターンとの一致・不一致を判断することができる。パターン比較チェックによるPASS/FAILの結果は、結果集計回路600によって集計され、バスブリッジ130を介して基本制御ユニット内のCPU110へ送られ、メインメモリ120へ書込まれる。ここまでが一通りのトレーニング動作であり、トレーニング制御回路580がオフセット量設定レジスタ510の値を更新し、パターン比較チェック/結果集計/メモリ書込みを繰返し行う。オフセット量が最大設定値まで振られると、次はCPU110からバスブリッジ130を介してプリエンファシス量補正用設定レジスタ520の値が更新され、パターン比較チェック/結果集計/メモリ書込みを繰返し行い、プリエンファシス量が最大設定値まで振られるとトレーニングが終了する。これらの一連のトレーニング動作により得られたPASS/FAILの結果は、メインメモリ120にPASS/FAIL空間情報として保存されていることになる。この空間情報を元に、CPU110(ソフトウェア)が最適値判定を行う。この一連のトレーニングをチャネル毎に行い全てのチャネルの最適値設定を行う。
110・・・CPU、
120・・・メインメモリ、
130・・・バスブリッジ、
200・・・基本スイッチングユニット、
210・・・転送エンジン、
220・・・パケットバッファ、
230・・・ヘッダバッファ、
240・・・検索エンジン、
250・・・CAM、
260・・・テーブルメモリ、
300・・・ネットワークインタフェース、
310・・・入出力モジュール、
320・・・PHY、
330・・・多重化エンジン、
401・・・SerDes(シリアライザ)、
402・・・SerDes(デシリアライザ)、
410・・・出力バッファ、
420・・・入力バッファ
430・・・差動伝送線路、
500・・・プリエンファシス量設定レジスタ、
510・・・オフセット量設定レジスタ、
520・・・プリエンファシス量補正用設定レジスタ、
530・・・プリエンファシス量セレクト用レジスタ、
540・・・モードセレクト用レジスタ、
550・・・PRBS発生器用レジスタ、
560・・・トレーニング用PRBS発生器、
570・・・トレーニング用PRBS比較器、
580・・・トレーニング制御回路、
590・・・タイマ、
600・・・結果集計回路、
710,720・・・差動アンプ、
730,740・・・加算器、
750,760・・・オフセット補正値発生回路、
801〜808・・・抵抗、
811〜818・・・MOSFET、
821〜824・・・MOSFET、
831〜835・・・MOSFET、
841〜845・・・MOSFET、
910,920・・・加算器、
930,940,950・・・増幅器、
1001,1002・・・抵抗、
1011〜1016・・・MOSFET、
1021〜1023・・・定電流源、
1031,1032・・・極性切替セレクタ、
1041・・・4:16デコーダ、
1042・・・3:8デコーダ、
420B・・・イコライザ内蔵入力バッファ。
Claims (12)
- 第1回路と、
第2回路と、
差動伝送線路とを有し、
前記第1回路は、パラレル信号をシリアル信号へ変換するシリアライザと、第1の選択器を介して前記シリアライザに接続され、所定のアルゴリズムに従い擬似ランダムパターンを発生する擬似乱数発生器と、前記シリアル信号を入力信号として前記差動伝送線路へ選択出力する出力バッファとを有するものであって、
前記第2回路は、シリアル信号をパラレル信号へ変換するデシリアライザと、前記差動伝送線路から入力される信号を第1の差動アンプで増幅し前記デシリアライザへ出力する入力バッファと、第2の選択器を介して前記デシリアライザと接続されている比較器とを有するものであって、
前記比較器は、前記差動伝送線路を介し出力された前記擬似ランダムパターンと、前記アルゴリズムにより発生させたパターンとを比較し比較結果を出力するものであって、
前記出力バッファのプリエンファシス量と前記第1の差動アンプのオフセット量とをスキャンして、前記出力バッファのプリエンファシス量と前記第1の差動アンプのオフセット量との組合せ毎に前記比較器の出力を得て、前記出力に基づいて、前記出力バッファのプリエンファシス量と前記第1の差動アンプのオフセット量とを決定する転送装置。 - 請求項1に記載の転送装置において、
前記出力バッファは、複数の増幅器と、加算器とを有するものであって、
前記増幅器は、前記入力信号を増幅するものであって、
前記増幅器は、増幅率は可変であって、
前記加算器は、前記増幅器からの出力を加算し前記差動伝送線路へ出力するものであって、
前記増幅率を変更することにより、前記プリエンファシス量を調節する転送装置。 - 請求項1に記載の転送装置であって、
前記出力バッファは、複数の第2の差動アンプを有し、
前記第2の差動アンプは、前記入力信号を増幅するものであって、
前記第2の差動アンプの並列数を変更することにより、前記プリエンファシス量を調節する転送装置。 - 第1回路と、
第2回路と、
差動伝送線路とを有し、
前記第1回路は、パラレル信号をシリアル信号へ変換するシリアライザと、第1の選択器を介して前記シリアライザに接続され、所定のアルゴリズムに従い擬似ランダムパターンを発生する擬似乱数発生器と、前記シリアル信号を入力信号として前記差動伝送線路へ選択出力する出力バッファとを有するものであって、
前記第2回路は、シリアル信号をパラレル信号へ変換するデシリアライザと、前記差動伝送線路から入力される信号を増幅し前記デシリアライザへ出力する入力バッファと、第2の選択器を介して前記デシリアライザと接続されている比較器とを有するものであって、
前記入力バッファは、前記差動伝送線路から入力される信号を増幅する差動アンプを有するものであって、
前記比較器は、前記差動伝送線路を介し出力された前記擬似ランダムパターンと、前記アルゴリズムにより発生させたパターンとを比較し比較結果を出力するものであって、
前記出力バッファのプリエンファシス量と前記差動アンプのオフセット量とをスキャンして、前記出力バッファのプリエンファシス量と前記差動アンプのオフセット量との組合せ毎に前記比較器の出力を得て、前記出力に基づいて、前記出力バッファのプリエンファシス量と前記差動アンプのオフセット量とを決定する転送装置。 - 請求項4に記載の転送装置において、
前記入力バッファは、MOSトランジスタに並列接続された複数のMOSFETを有するものであって、
前記複数のMOSFETのオン・オフにより前記差動アンプのオフセットを調節する転送装置。 - 請求項4に記載の転送装置において、
ネットワーク網へ接続される入出力ポートであるネットワークインターフェース内に前記第1回路がある転送装置。 - 請求項4に記載の転送装置において、
転送機能・検索機能・フィルタリングなどを掌る基本スイッチングユニット内に前記第2回路がある転送装置。 - 請求項4に記載の転送装置において、
前記第1回路、前記第2回路はそれぞれ異なるプリント回路基板へ実装されているものである転送装置。 - 請求項1に記載の転送装置において、
前記出力に基づく前記出力バッファのプリエンファシス量と前記第1の差動アンプのオフセット量の決定では、
前記出力から得られる、前記差動伝送線路を介し出力された前記擬似ランダムパターンと、前記アルゴリズムにより発生させたパターンとの一致・不一致の空間に基づいて、前記出力バッファのプリエンファシス量と前記第1の差動アンプのオフセット量とを決定する転送装置。 - 請求項9に記載の転送装置において、
前記空間に基づく前記出力バッファのプリエンファシス量と前記第1の差動アンプのオフセット量の決定では、
前記空間の中央値を、前記出力バッファのプリエンファシス量と前記第1の差動アンプのオフセット量とする転送装置。 - 請求項4に記載の転送装置において、
前記出力に基づく前記出力バッファのプリエンファシス量と前記差動アンプのオフセット量の決定では、
前記出力から得られる、前記差動伝送線路を介し出力された前記擬似ランダムパターンと、前記アルゴリズムにより発生させたパターンとの一致・不一致の空間に基づいて、前記出力バッファのプリエンファシス量と前記差動アンプのオフセット量とを決定する転送装置。 - 請求項11に記載の転送装置において、
前記空間に基づく前記出力バッファのプリエンファシス量と前記差動アンプのオフセット量の決定では、
前記空間の中央値を、前記出力バッファのプリエンファシス量と前記差動アンプのオフセット量とする転送装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006193548A JP4741991B2 (ja) | 2006-07-14 | 2006-07-14 | シリアアライザ/デシリアライザ方式の転送装置 |
US11/777,181 US8050333B2 (en) | 2006-07-14 | 2007-07-12 | Data transfer device of serializer/deserializer system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006193548A JP4741991B2 (ja) | 2006-07-14 | 2006-07-14 | シリアアライザ/デシリアライザ方式の転送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008022392A JP2008022392A (ja) | 2008-01-31 |
JP4741991B2 true JP4741991B2 (ja) | 2011-08-10 |
Family
ID=38949231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006193548A Expired - Fee Related JP4741991B2 (ja) | 2006-07-14 | 2006-07-14 | シリアアライザ/デシリアライザ方式の転送装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8050333B2 (ja) |
JP (1) | JP4741991B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8432954B2 (en) * | 2006-09-01 | 2013-04-30 | Semtech Canada Inc. | Video serializer/deserializer having selectable multi-lane serial interface |
US8159931B2 (en) * | 2007-12-11 | 2012-04-17 | Broadcom Corporation | Orthogonal pilot code construction |
JP5268412B2 (ja) | 2008-04-22 | 2013-08-21 | 株式会社日立製作所 | 出力ドライバ回路装置 |
JP5487762B2 (ja) | 2009-07-02 | 2014-05-07 | 富士ゼロックス株式会社 | 情報伝送システム、情報伝送装置及びプログラム |
JP5381448B2 (ja) | 2009-07-21 | 2014-01-08 | 富士ゼロックス株式会社 | 情報伝送システム、情報伝送装置及びプログラム |
JP2011041109A (ja) * | 2009-08-17 | 2011-02-24 | Hitachi Ltd | 伝送システムおよび伝送方法 |
JP2011071852A (ja) * | 2009-09-28 | 2011-04-07 | Fujitsu Ltd | 伝送システムおよび伝送方法 |
JP5549855B2 (ja) * | 2010-02-12 | 2014-07-16 | 日本電気株式会社 | SerDesプリエンファシス調整自動化システム、その方法及びそのプログラム |
JP5342039B2 (ja) | 2011-06-15 | 2013-11-13 | 株式会社東芝 | 電子機器 |
JP2013162146A (ja) * | 2012-02-01 | 2013-08-19 | Ricoh Co Ltd | 通信装置及び通信方法 |
CN104285408A (zh) * | 2012-05-15 | 2015-01-14 | 丰田自动车株式会社 | 通信装置、通信系统及通信方法 |
JP2014039214A (ja) * | 2012-08-20 | 2014-02-27 | Lapis Semiconductor Co Ltd | データ受信回路及び半導体装置 |
JP5537682B1 (ja) | 2013-01-18 | 2014-07-02 | 株式会社東芝 | 電子機器 |
CN104184617B (zh) * | 2014-08-12 | 2017-12-26 | 福建星网锐捷网络有限公司 | 互联设备预加重配置方法、装置、系统及网络设备 |
JP6466186B2 (ja) * | 2015-02-02 | 2019-02-06 | 株式会社東芝 | 変調信号生成装置及び無線装置 |
JP6496572B2 (ja) * | 2015-03-04 | 2019-04-03 | ザインエレクトロニクス株式会社 | 受信装置および送受信システム |
CN106330357B (zh) | 2015-06-30 | 2019-11-15 | 深圳市中兴微电子技术有限公司 | 一种serdes的传输校验方法、节点与系统 |
KR102189053B1 (ko) * | 2015-07-29 | 2020-12-09 | 주식회사 히타치하이테크 | 동적인 응답 해석 프로버 장치 |
CN105703840A (zh) * | 2016-01-22 | 2016-06-22 | 盛科网络(苏州)有限公司 | 一种快速选取高速serdes预加重参数的方法 |
EP3869697A4 (en) | 2018-10-18 | 2021-12-08 | Sony Semiconductor Solutions Corporation | COMMUNICATION SYSTEM, SENDING DEVICE AND RECEIVING DEVICE |
CN115129636A (zh) * | 2021-05-17 | 2022-09-30 | 广东高云半导体科技股份有限公司 | 接口桥装置及其转换方法 |
CN115794028B (zh) * | 2023-02-13 | 2023-04-25 | 山东大学 | 幅值靶向增强的伪随机信号构建方法、系统、介质及设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009674A (ja) * | 2000-06-23 | 2002-01-11 | Nec Miyagi Ltd | タップ係数トレーニング方法および回路 |
JP2004015622A (ja) * | 2002-06-10 | 2004-01-15 | Nec Corp | 等化装置及び等化方法並びに伝送装置 |
JP2005504446A (ja) * | 2000-11-13 | 2005-02-10 | プリマリオン, インコーポレイテッド | データ通信のためのプリエンファシス |
JP2006060808A (ja) * | 2004-08-16 | 2006-03-02 | Samsung Electronics Co Ltd | 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機 |
JP2006115488A (ja) * | 2004-09-27 | 2006-04-27 | Synthesys Research Inc | 遅延決定信号特性解析のための方法並びに装置 |
JP2006157448A (ja) * | 2004-11-29 | 2006-06-15 | Sumitomo Electric Ind Ltd | 通信方法、通信システム及び通信装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS648750A (en) * | 1987-07-01 | 1989-01-12 | Fujitsu Ltd | Bypass circuit for transversal equalizer |
JPH08116340A (ja) | 1994-10-14 | 1996-05-07 | Matsushita Electric Ind Co Ltd | オフセットキャンセラ |
FR2811571B1 (fr) | 2000-07-11 | 2002-10-11 | Flamel Tech Sa | Composition pharmaceutique orale, permettant la liberation controlee et l'absorption prolongee d'un principe actif |
JP3932260B2 (ja) * | 2002-02-05 | 2007-06-20 | 株式会社日立製作所 | データ伝送システム |
JP3926645B2 (ja) * | 2002-02-22 | 2007-06-06 | 株式会社リコー | シリアルデータ検出回路 |
US20040268190A1 (en) * | 2003-05-19 | 2004-12-30 | International Business Machines Corporation | Adjusting parameters of a serial link |
US7379517B1 (en) * | 2003-05-23 | 2008-05-27 | Xilinx, Inc | Method and apparatus for signaling characteristics of a transmitted signal |
JP2005020119A (ja) | 2003-06-24 | 2005-01-20 | Renesas Technology Corp | 通信用半導体集積回路および無線通信システム並びにゲインおよびオフセットの調整方法 |
US7233164B2 (en) * | 2003-12-17 | 2007-06-19 | Rambus Inc. | Offset cancellation in a multi-level signaling system |
US20050201454A1 (en) * | 2004-03-12 | 2005-09-15 | Intel Corporation | System and method for automatically calibrating two-tap and multi-tap equalization for a communications link |
US7295618B2 (en) * | 2004-06-16 | 2007-11-13 | International Business Machines Corporation | Automatic adaptive equalization method and system for high-speed serial transmission link |
JP4811902B2 (ja) * | 2004-12-24 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置のテスト方法 |
US7215161B2 (en) * | 2005-02-28 | 2007-05-08 | Rambus Inc. | Wave shaping output driver to adjust slew rate and/or pre-emphasis of an output signal |
US7514978B2 (en) * | 2006-05-08 | 2009-04-07 | Mellanox Technologies Ltd. | Terminated input buffer with offset cancellation circuit |
-
2006
- 2006-07-14 JP JP2006193548A patent/JP4741991B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-12 US US11/777,181 patent/US8050333B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002009674A (ja) * | 2000-06-23 | 2002-01-11 | Nec Miyagi Ltd | タップ係数トレーニング方法および回路 |
JP2005504446A (ja) * | 2000-11-13 | 2005-02-10 | プリマリオン, インコーポレイテッド | データ通信のためのプリエンファシス |
JP2004015622A (ja) * | 2002-06-10 | 2004-01-15 | Nec Corp | 等化装置及び等化方法並びに伝送装置 |
JP2006060808A (ja) * | 2004-08-16 | 2006-03-02 | Samsung Electronics Co Ltd | 適応型プリエンファシスデータ伝送をループバックするための方法、及び送信機 |
JP2006115488A (ja) * | 2004-09-27 | 2006-04-27 | Synthesys Research Inc | 遅延決定信号特性解析のための方法並びに装置 |
JP2006157448A (ja) * | 2004-11-29 | 2006-06-15 | Sumitomo Electric Ind Ltd | 通信方法、通信システム及び通信装置 |
Also Published As
Publication number | Publication date |
---|---|
US20080013645A1 (en) | 2008-01-17 |
JP2008022392A (ja) | 2008-01-31 |
US8050333B2 (en) | 2011-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4741991B2 (ja) | シリアアライザ/デシリアライザ方式の転送装置 | |
US9325539B2 (en) | Requalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects | |
US8018358B2 (en) | Balanced data bus inversion | |
US20100142610A1 (en) | Partial response receiver | |
US8010859B2 (en) | Data transmitting and receiving system | |
KR20060131883A (ko) | 등화 제어를 위한 보드, 시스템, 방법 및 컴퓨터 판독가능매체 | |
US20100257293A1 (en) | Route Lookup System, Ternary Content Addressable Memory, and Network Processor | |
JP2013507040A (ja) | 供給ノイズおよび終端ノイズの低減方法およびシステム | |
WO2016134606A1 (en) | Transmitter apparatus and method | |
JP2018046489A (ja) | 半導体装置 | |
US20070147491A1 (en) | Transmitter equalization | |
JP2019220956A (ja) | 信号受信回路及びその動作方法 | |
US7411422B2 (en) | Driver/equalizer with compensation for equalization non-idealities | |
US20090167402A1 (en) | Dual barrel receiver equalization architecture | |
US7426235B1 (en) | Method of adaptive equalization for high-speed NRZ and multi-level signal data communications | |
US7126987B2 (en) | Method and system for a fast serial transmit equalization scheme | |
US11539390B2 (en) | Semiconductor integrated circuit and reception device | |
US7401134B2 (en) | Packet processing architecture | |
JPWO2008114318A1 (ja) | 受信回路 | |
JP3868776B2 (ja) | 双方向データ送受信方法及びシステム | |
KR100605610B1 (ko) | 심볼간 간섭에 의한 타이밍 마진의 감소를 보상하는데이터 수신 장치 및 그 방법 | |
US10581646B1 (en) | Asynchronous data correction filter | |
WO2022227099A1 (zh) | 一种发送设备、接收设备和信号补偿方法 | |
CN117155838A (zh) | 基于SerDes的参数筛选方法、系统、计算机设备及介质 | |
Fang et al. | Transmitter equalizer training based on pilot signal and peak detection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4741991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |