JP6496572B2 - 受信装置および送受信システム - Google Patents

受信装置および送受信システム Download PDF

Info

Publication number
JP6496572B2
JP6496572B2 JP2015042053A JP2015042053A JP6496572B2 JP 6496572 B2 JP6496572 B2 JP 6496572B2 JP 2015042053 A JP2015042053 A JP 2015042053A JP 2015042053 A JP2015042053 A JP 2015042053A JP 6496572 B2 JP6496572 B2 JP 6496572B2
Authority
JP
Japan
Prior art keywords
signal
differential
request
input unit
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015042053A
Other languages
English (en)
Other versions
JP2016163247A (ja
Inventor
賢 三浦
賢 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2015042053A priority Critical patent/JP6496572B2/ja
Priority to PCT/JP2016/054750 priority patent/WO2016140075A1/ja
Priority to CN201680012984.2A priority patent/CN107409105B/zh
Priority to US15/555,287 priority patent/US10020842B2/en
Publication of JP2016163247A publication Critical patent/JP2016163247A/ja
Application granted granted Critical
Publication of JP6496572B2 publication Critical patent/JP6496572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/50—Systems for transmission between fixed stations via two-conductor transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0296—Arrangements to ensure DC-balance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、受信装置および送受信システムに関するものである。
差動信号線を介して互いに接続された送信装置および受信装置を備える送受信システムにおいて、受信装置の信号入力部は、送信装置から送出された差動信号を入力し、クロックが指示するタイミングで差動信号をサンプリングすることでデータを生成する。このような送受信システムにより高速差動伝送をする際に、差動信号が減衰したり反射したりすることにより、受信装置の信号入力部における差動信号サンプリングのマージンが小さくなる。
受信装置の信号入力部における差動信号サンプリングの際のオフセットを調整することにより、差動信号サンプリングのマージンを大きくすることができる。オフセットは、入力された差動信号が論理値１および論理値０の何れであるかを判定（デジタル値判定）する際の閾値のずれである。オフセットは、回路を構成する各デバイスの特性ばらつきによって生じるが、信号入力部の回路の工夫により調整され得る。
特許文献１に開示された発明では、受信装置の入力端において差動信号線を構成する１対の信号線を互いに短絡させた状態として、差動信号サンプリングで得られたデータに基づいてオフセットを検出し、その検出結果に基づいてオフセットを調整する。
特許第５３４９８４２号公報
しかし、特許文献１に開示された発明では、受信装置の入力端において差動信号線を短絡させるためにスイッチが必要であることから、その入力端の負荷容量が大きくなって、高速差動伝送に悪影響が生じる。また、オフセットを検出する回路等が必要であることから、受信装置の回路面積および消費電力が大きい。さらに、受信装置の入力端においてスイッチを閉じて差動信号線を短絡させた状態のときに、送信装置から信号が送出されていると、その信号が受信装置にとってノイズとなる場合がある。
本発明は、上記問題点を解消する為になされたものであり、回路面積および消費電力の増加を抑制することができオフセット調整により高速差動伝送が可能な受信装置、ならびに、このような受信装置を備える送受信システムを提供することを目的とする。
本発明の受信装置は、(1) 差動信号線を介して送信装置と接続され、送信装置から送出された差動信号を入力し、クロックが指示するタイミングで差動信号をサンプリングすることでデータを生成するとともに、その差動信号サンプリングの際に差動信号が論理値１および論理値０の何れであるかを判定する際の閾値のずれであるオフセットが調整可能である信号入力部と、(2) オフセットを調整する為の差動信号の送出を送信装置に対して要求する要求信号を送信装置へ送出する要求出力部と、(3) 要求出力部から送信装置へ送出された要求信号に基づいて送信装置から送られて来た差動０Ｖの差動信号を信号入力部が入力したときに、信号入力部から出力されるデータに基づいてオフセットを調整する調整部と、を備える。
本発明の受信装置において、調整部が、送信装置から送出される差動０Ｖの差動信号を信号入力部が入力したときに、信号入力部における差動信号サンプリングにより論理値１および論理値０の各データが互いに等しい頻度で出力されるようにオフセットを調整するのが好適である。
本発明の送受信システムは、(1) 上記の本発明の受信装置と、(2) 受信装置から送出された要求信号を入力する要求入力部と、要求入力部が入力した要求信号に基づいて差動０Ｖの差動信号を受信装置へ送出する信号出力部と、を含む送信装置と、を備える。
本発明の送受信システムにおいて、受信装置から送信装置へ要求信号を伝送する信号線として、送信装置の側で抵抗器を介して第１基準電位端に接続され受信装置の側でスイッチを介して第２基準電位端に接続された信号線を備え、受信装置においてスイッチの開閉状態に基づいて要求信号を送信するのが好適である。また、受信装置から送信装置へ要求信号を伝送する信号線として、送信装置から受信装置へ差動信号を伝送する差動信号線の間隔を空ける際に生じる余り線を用いるのも好適である。
本発明によれば、受信回路において回路面積および消費電力の増加を抑制することができオフセット調整により高速差動伝送が可能となる。
本実施形態の送受信システム１の構成を示す図である。 オフセット調整可能なサンプラ２１２の回路例を示す図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
図１は、本実施形態の送受信システム１の構成を示す図である。送受信システム１は、差動信号線３０および信号線４０を介して互いに接続された送信装置１０および受信装置２０を備え、送信装置１０から送出された差動信号を受信装置２０により受信する。
送信装置１０は、信号出力部１１、要求入力部１２および抵抗器１３を備える。要求入力部１２は、受信装置２０から信号線４０を介して送られてきた要求信号を入力する。抵抗器１３は、要求入力部１２の入力端（すなわち、信号線４０）と第１基準電位端との間に設けられている。第１基準電位端には電源電位Ｖddが与えられる。信号出力部１１は、差動信号線３０を介して差動信号を受信装置２０へ送出する。また、信号出力部１１は、要求入力部１２が入力した要求信号に基づいて差動０Ｖの差動信号を受信装置２０へ送出する。
受信装置２０は、信号入力部２１、要求出力部２２、スイッチ２３および調整部２４を備える。信号入力部２１は、送信装置１０の信号出力部１１から差動信号線３０を介して送られてきた差動信号を入力し、クロックが指示するタイミングで差動信号をサンプリングすることでデジタルデータを生成する。また、信号入力部２１における差動信号サンプリングの際のオフセットは調整可能である。
信号入力部２１は、差動信号線３０を経て到達した差動信号を増幅して出力するアンプ２１１と、アンプ２１１により増幅された差動信号Ｖsp，Ｖsnをクロックに基づいてサンプリングすることでデータＶsop，Ｖsonを生成するサンプラ２１２とを含む。アンプ２１１およびサンプラ２１２の何れがオフセット調整可能であってもよい。
Ｖsop，Ｖsonは互いに相補的な値をとるデジタルデータであり、一方が論理値１であるとき他方は論理値０である。クロックは、送信装置１０からデータとは別に送られて来たものであってもよいし、送信装置１０から送られて来た信号がデータにクロック情報を埋め込んだ信号である場合に該信号に基づいて受信装置２０において復元したクロックであってもよい。
要求出力部２２は、信号線４０を介して要求信号を送信装置１０へ送る。この要求信号は、信号入力部２１における差動信号サンプリングの際のオフセットを調整する為の差動信号の送出を送信装置１０に対して要求する信号である。スイッチ２３は、信号線４０と第２基準電位端との間に設けられている。第２基準電位端には接地電位Ｖssが与えられる。
スイッチ２３が閉じているときには信号線４０の電位は第２基準電位（接地電位Ｖss）となる。スイッチ２３が開いているときには信号線４０の電位は第１基準電位（電源電位Ｖdd）となる。すなわち、要求出力部２２は、スイッチ２３の開閉状態に基づいて要求信号を送信装置１０へ送ることができる。スイッチ２３は例えばＭＯＳトランジスタにより構成され、その場合、ゲート電圧の大きさによってスイッチ２３の開閉状態が設定される。
このような信号線４０、抵抗器１３およびスイッチ２３を含む構成は、ホットプラグ検出（HotPlug Detect）機能を実現する構成と同等である。すなわち、送信装置１０と受信装置２０との間でケーブル／コネクタが外れているときや、受信装置２０がパワーダウンしているときには、信号線４０の電位が第１基準電位（電源電位Ｖdd）となる。送信装置１０と受信装置２０との間でケーブル／コネクタが接続されていて、受信装置２０が動作可能であるときには、信号線４０の電位が第２基準電位（接地電位Ｖss）となる。送信装置１０は、信号線４０の電位レベルを検知することで、受信装置２０が信号を受信し得る状態であるか否かを把握することができる。送信装置１０は、受信装置２０が受信可能状態であることを確認した上で受信装置２０へ信号を送信することができる。
調整部２４は、要求出力部２２から送信装置１０へ送出された要求信号に基づいて送信装置１０の信号出力部１１から送られて来た差動０Ｖの差動信号を信号入力部２１が入力したときに、信号入力部２１から出力されるデータに基づいて、信号入力部２１における差動信号サンプリングの際のオフセットを調整する。好適には、調整部２４は、信号入力部２１における差動信号サンプリングにより論理値１および論理値０の各データが互いに等しい頻度で出力されるようにオフセットを調整する。
調整部２４は、カウンタ２４１および制御回路２４２を含む。カウンタ２４１は、信号入力部２１から出力されるデータを入力するとともに、クロックをも入力して、一定期間に亘って、その出力データが論理値１である事象を計数し、また、出力データが論理値０である事象を計数する。或いは、カウンタ２４１は、一定期間に亘って、出力データが論理値１である場合に計数値を１増し、出力データが論理値０である場合に計数値を１減することで、出力データが論理値１である事象の数と論理値０である事象の数との差を求める。
制御回路２４２は、カウンタ２４１による計数結果を入力するともに、クロックをも入力して、デジタル値cntlに応じた計数結果に基づいて、信号入力部２１における差動信号サンプリングにより論理値１および論理値０の各データが互いに等しい頻度で出力されるようにデジタル値cntlを決定する。制御回路２４２は、デジタル値cntlを信号入力部２１へ出力する。信号入力部２１は、このデジタル値cntlに応じてオフセットを調整する。
差動信号線３０は、送信装置１０の信号出力部１１から送出された差動信号を、受信装置２０の信号入力部２１へ伝送する。差動信号線３０を構成する１対の信号線の間には抵抗器３３が設けられている。
送信装置１０と受信装置２０との間がＡＣ結合される場合には、差動信号線３０を構成する１対の信号線それぞれにコンデンサ３１，３２が挿入される。ＡＣ結合の場合には、送信装置１０は、差動信号線３０を構成する１対の信号線それぞれに一定電圧値を出力することで、受信装置２０の信号入力部２１へ到達する差動信号を差動０Ｖとすることができる。
送信装置１０と受信装置２０との間がＤＣ結合される場合には、コンデンサ３１，３２は不要である。ＤＣ結合の場合には、送信装置１０は、差動信号線３０を構成する１対の信号線それぞれに互いに同じ電圧値を出力することで、受信装置２０の信号入力部２１へ到達する差動信号を差動０Ｖとすることができる。
信号線４０は、受信装置２０の要求出力部２２から送信装置１０の要求入力部１２へ要求信号を伝送する。この信号線４０が伝送する要求信号は高速でなくてよいので、信号線４０として低速で安価な線を用いることができる。また、送信装置１０と受信装置２０との間でフラットケーブルのような信号間干渉が大きくケーブル品質が悪いものを使用する場合は、差動信号線３０の間隔を空ける際に生じる余り線を信号線４０として用いることもできる。
図２は、オフセット調整可能なサンプラ２１２の回路例を示す図である。サンプラ２１２は、ＮＭＯＳトランジスタ５０〜５９、抵抗器６０，６１、電流源６２〜６５およびＮＡＮＤ回路６６，６７を備える。また、サンプラ２１２は、アンプ２１１から出力される信号Ｖspを入力する第１入力端Ｐ１１、アンプ２１１から出力される信号Ｖsnを入力する第２入力端Ｐ１２、データＶsopを出力する第１出力端Ｐ２１、データＶsonを出力する第２出力端Ｐ２２、クロックを入力するクロック入力端Ｐ３、制御回路２４２から出力されるデジタル値cntlを入力するデジタル値入力端Ｐ４、第１内部ノードＮ１、第２内部ノードＮ２、第３内部ノードＮ３、第４内部ノードＮ４、第５内部ノードＮ５、第６内部ノードＮ６、第７内部ノードＮ７、第８内部ノードＮ８ を有する。
ＮＭＯＳトランジスタ５０のドレインは電源電位Ｖddが与えられ、ＮＭＯＳトランジスタ５０のソースは第８内部ノードＮ８に接続され、ＮＭＯＳトランジスタ５０のゲートは第７内部ノードＮ７に接続されている。ＮＭＯＳトランジスタ５１のドレインは電源電位Ｖddが与えられ、ＮＭＯＳトランジスタ５１のソースは第７内部ノードＮ７に接続され、ＮＭＯＳトランジスタ５１のゲートは第８内部ノードＮ８に接続されている。
ＮＭＯＳトランジスタ５２のドレインは第８内部ノードＮ８に接続され、ＮＭＯＳトランジスタ５２のソースは第１内部ノードＮ１に接続され、ＮＭＯＳトランジスタ５２のゲートは第７内部ノードＮ７に接続されている。ＮＭＯＳトランジスタ５３のドレインは第７内部ノードＮ７に接続され、ＮＭＯＳトランジスタ５３のソースは第２内部ノードＮ２に接続され、ＮＭＯＳトランジスタ５３のゲートは第８内部ノードＮ８に接続されている。
ＮＭＯＳトランジスタ５４のドレインは第１内部ノードＮ１に接続され、ＮＭＯＳトランジスタ５４のソースは第３内部ノードＮ３に接続され、ＮＭＯＳトランジスタ５４のゲートは第１入力端Ｐ１１に接続されている。ＮＭＯＳトランジスタ５５のドレインは第２内部ノードＮ２に接続され、ＮＭＯＳトランジスタ５５のソースは第３内部ノードＮ３に接続され、ＮＭＯＳトランジスタ５５のゲートは第２入力端Ｐ１２に接続されている。
ＮＭＯＳトランジスタ５６のドレインは第１内部ノードＮ１に接続され、ＮＭＯＳトランジスタ５６のソースは第４内部ノードＮ４に接続され、ＮＭＯＳトランジスタ５６のゲートは第５内部ノードＮ５に接続されている。ＮＭＯＳトランジスタ５７のドレインは第２内部ノードＮ２に接続され、ＮＭＯＳトランジスタ５７のソースは第４内部ノードＮ４に接続され、ＮＭＯＳトランジスタ５７のゲートは第６内部ノードＮ６に接続されている。
ＮＭＯＳトランジスタ５８のドレインは第３内部ノードＮ３に接続され、ＮＭＯＳトランジスタ５８のソースは接地電位Ｖssが与えられ、ＮＭＯＳトランジスタ５８のゲートはクロック入力端Ｐ３に接続されている。ＮＭＯＳトランジスタ５９のドレインは第４内部ノードＮ４に接続され、ＮＭＯＳトランジスタ５９のソースは接地電位Ｖssが与えられ、ＮＭＯＳトランジスタ５９のゲートはクロック入力端Ｐ３に接続されている。
抵抗器６０は、電源電位端と第５内部ノードＮ５との間に設けられている。抵抗器６１は、電源電位端と第６内部ノードＮ６との間に設けられている。電流源６２，６３は、第５内部ノードＮ５と接地電位端との間に並列的に設けられている。電流源６４，６５は、第６内部ノードＮ６と接地電位端との間に並列的に設けられている。電流源６３，６４は、一定電流を流す。電流源６２，６５は、デジタル値入力端Ｐ４に入力されるデジタル値cntlに応じた量の電流を流す。
ＮＡＮＤ回路６６の一方の入力端子は第７内部ノードＮ７に接続され、ＮＡＮＤ回路６６の他方の入力端子は第１出力端Ｐ２１に接続され、ＮＡＮＤ回路６６の出力端子は第２出力端Ｐ２２に接続されている。ＮＡＮＤ回路６７の一方の入力端子は第８内部ノードＮ８に接続され、ＮＡＮＤ回路６７の他方の入力端子は第２出力端Ｐ２２に接続され、ＮＡＮＤ回路６７の出力端子は第１出力端Ｐ２１に接続されている。
このように構成されるサンプラ２１２では、デジタル値入力端Ｐ４に入力されるデジタル値cntlに応じた電流を電流源６２，６５が流すことにより、第５内部ノードＮ５の電位Ｖonおよび第６内部ノードＮ６の電位Ｖopそれぞれもデジタル値cntlに応じたものとなる。第５内部ノードＮ５の電位ＶonがＮＭＯＳトランジスタ５６のゲートに与えられる。第６内部ノードＮ６の電位ＶopがＮＭＯＳトランジスタ５７のゲートに与えられる。
クロック入力端Ｐ３に入力されるクロックの立上りエッジのタイミングで、入力端Ｐ１１，Ｐ１２に入力される差動信号Ｖsp，Ｖsnがサンプリングされて、出力端Ｐ２１，Ｐ２２からデータＶsop，Ｖsonが出力される。このサンプリングの際に、Ｖop，Ｖonの電位差によって、Ｖsp，Ｖsnの電位差に偏りが生じる。この偏りの量はオフセットと比例する。したがって、デジタル値cntlによってＶop，Ｖonの電位差を調整することで、オフセットを調整することができる。
本実施形態の送受信システム１の動作例は以下のとおりである。受信装置２０がパワーオンまたはウェイクアップされると、要求出力部２２は、スイッチ２３を開状態として、信号線４０の電位を第１基準電位（電源電位Ｖdd）とすることで、要求信号を送信装置１０へ送る。送信装置１０の要求入力部１２は、信号線４０の電位が第１基準電位（電源電位Ｖdd）となったことを検知して、受信装置２０から要求信号が送られて来たことを把握する。そして、送信装置１０の信号出力部１１は、差動０Ｖの差動信号を受信装置２０へ送出する。
差動０Ｖの差動信号を受信した受信装置２０の信号入力部２１は、クロックが指示するタイミングで差動信号をサンプリングすることでデータＶsop，Ｖsonを生成する。このとき、信号入力部２１がサンプリングする差動信号は、差動０Ｖであるが、ランダムなノイズが重畳されたものとなっている。したがって、オフセットが理想値０であれば、データＶsop，Ｖsonが論理値０および論理値１それぞれになる頻度が互いに等しい。そこで、調整部２４は、信号入力部２１から出力される論理値１および論理値０の各データが互いに等しい頻度で出力されるように、信号入力部２１に与えるデジタル値cntlを設定することで、信号入力部２１におけるオフセットを最適に調整する。
オフセット調整が終了すると、調整部２４は、最適調整時のデジタル値cntlを記憶し、その記憶したデジタル値cntlを以降も信号入力部２１に与える。また、要求出力部２２は、スイッチ２３を閉状態として、信号線４０の電位を第２基準電位（接地電位Ｖss）とすることで、オフセット調整が終了した旨を送信装置１０へ通知する。この通知を受けた送信装置１０の信号出力部１１は、これ以降、通常データを差動信号として受信装置２０へ送出する。
このように、本実施形態では、受信装置２０の要求出力部２２から送信装置１０の要求入力部１２へ要求信号が送られた後、送信装置１０の信号出力部１１から受信装置２０の信号入力部２１へ差動０Ｖの差動信号が送られ、この差動０Ｖの差動信号を入力した信号入力部２１のオフセットが調整部２４により調整される。このとき、アンプ２１１およびサンプラ２１２を含む信号入力部２１の全体のオフセットが調整される。
本実施形態の受信装置２０は、調整部２４をデジタル回路で構成することができるので、特許文献１に開示された発明の構成と比べて回路面積および消費電力を低減することができる。また、特許文献１に開示された発明では受信装置の入力端において差動信号線を短絡させるためのスイッチが必要であるのに対して、本実施形態の受信装置２０は、このようなスイッチが不要であることから、入力端の負荷容量の増加を招くことなく、オフセット調整により高速差動伝送が可能である。
また、本実施形態では、受信装置２０の要求出力部２２から送信装置１０の要求入力部１２へ要求信号を伝送する信号線４０をホットプラグ検出用の信号線と共用するので、送信装置１０と受信装置２０との間で新たな信号線を追加する必要はなく、また、要求信号を送受信するための回路の追加は必要ないか又は僅かな規模で済む。
１…送受信システム、１０…送信装置、１１…信号出力部、１２…要求入力部、１３…抵抗器、２０…受信装置、２１…信号入力部、２２…要求出力部、２３…スイッチ、２４…調整部、３０…差動信号線、３１，３２…コンデンサ、３３…抵抗器、４０…信号線、２１１…アンプ、２１２…サンプラ、２４１…カウンタ、２４２…制御回路。

Claims (5)

  1. 差動信号線を介して送信装置と接続され、前記送信装置から送出された差動信号を入力し、クロックが指示するタイミングで前記差動信号をサンプリングすることでデータを生成するとともに、その差動信号サンプリングの際に前記差動信号が論理値１および論理値０の何れであるかを判定する際の閾値のずれであるオフセットが調整可能である信号入力部と、
    前記オフセットを調整する為の差動信号の送出を前記送信装置に対して要求する要求信号を前記送信装置へ送出する要求出力部と、
    前記要求出力部から前記送信装置へ送出された前記要求信号に基づいて前記送信装置から送られて来た差動０Ｖの差動信号を前記信号入力部が入力したときに、前記信号入力部から出力されるデータに基づいて前記オフセットを調整する調整部と、
    を備える受信装置。
  2. 前記調整部が、前記送信装置から送出される差動０Ｖの差動信号を前記信号入力部が入力したときに、前記信号入力部における差動信号サンプリングにより論理値１および論理値０の各データが互いに等しい頻度で出力されるように前記オフセットを調整する、請求項１に記載の受信装置。
  3. 請求項１または２に記載の受信装置と、
    前記受信装置から送出された前記要求信号を入力する要求入力部と、前記要求入力部が入力した前記要求信号に基づいて差動０Ｖの差動信号を前記受信装置へ送出する信号出力部と、を含む送信装置と、
    を備える送受信システム。
  4. 前記受信装置から前記送信装置へ前記要求信号を伝送する信号線として、前記送信装置の側で抵抗器を介して第１基準電位端に接続され前記受信装置の側でスイッチを介して第２基準電位端に接続された信号線を備え、前記受信装置において前記スイッチの開閉状態に基づいて前記要求信号を送信する、請求項３に記載の送受信システム。
  5. 前記受信装置から前記送信装置へ前記要求信号を伝送する信号線として、前記送信装置から前記受信装置へ前記差動信号を伝送する差動信号線の間隔を空ける際に生じる余り線を用いる、請求項３または４に記載の送受信システム。
JP2015042053A 2015-03-04 2015-03-04 受信装置および送受信システム Active JP6496572B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015042053A JP6496572B2 (ja) 2015-03-04 2015-03-04 受信装置および送受信システム
PCT/JP2016/054750 WO2016140075A1 (ja) 2015-03-04 2016-02-18 受信装置およびそれを含む送受信システム
CN201680012984.2A CN107409105B (zh) 2015-03-04 2016-02-18 接收装置及包含该接收装置的收发系统
US15/555,287 US10020842B2 (en) 2015-03-04 2016-02-18 Reception device and transmission/reception system including same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015042053A JP6496572B2 (ja) 2015-03-04 2015-03-04 受信装置および送受信システム

Publications (2)

Publication Number Publication Date
JP2016163247A JP2016163247A (ja) 2016-09-05
JP6496572B2 true JP6496572B2 (ja) 2019-04-03

Family

ID=56847611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015042053A Active JP6496572B2 (ja) 2015-03-04 2015-03-04 受信装置および送受信システム

Country Status (4)

Country Link
US (1) US10020842B2 (ja)
JP (1) JP6496572B2 (ja)
CN (1) CN107409105B (ja)
WO (1) WO2016140075A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317332B2 (ja) * 2017-10-19 2023-07-31 ザインエレクトロニクス株式会社 送信装置および送受信システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62123853A (ja) * 1985-11-25 1987-06-05 Fujitsu Ltd 自動しきい値制御回路
US7126378B2 (en) * 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
JP4097149B2 (ja) * 2004-01-05 2008-06-11 ザインエレクトロニクス株式会社 差動駆動回路およびそれを内蔵する電子機器
WO2007013356A1 (ja) * 2005-07-26 2007-02-01 Advantest Corporation 信号送信装置、信号受信装置、試験装置、テストモジュール、及び半導体チップ
JP4741991B2 (ja) * 2006-07-14 2011-08-10 株式会社日立製作所 シリアアライザ／デシリアライザ方式の転送装置
JP4803735B2 (ja) * 2006-09-14 2011-10-26 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換器およびそれを使用した受信装置
WO2008099523A1 (ja) * 2007-02-14 2008-08-21 Panasonic Corporation Ａｃ結合インターフェイス回路
JP2008211808A (ja) * 2008-03-07 2008-09-11 Matsushita Electric Ind Co Ltd レファレンス電圧発生回路とそれを用いた電圧増幅器
JP5349842B2 (ja) * 2008-05-30 2013-11-20 株式会社日立製作所 低オフセット入力回路およびそれを含む信号伝送システム
US8026726B2 (en) * 2009-01-23 2011-09-27 Silicon Image, Inc. Fault testing for interconnections
JP2010199987A (ja) * 2009-02-25 2010-09-09 Toshiba Corp クロックリカバリ回路、及びそれを備えるクロックデータリカバリ回路
US9184712B2 (en) * 2011-12-21 2015-11-10 Intel Corporation Low power high-speed digital receiver
JP2013135418A (ja) * 2011-12-27 2013-07-08 Sharp Corp テレビジョン装置及びテレビジョン装置の制御方法

Also Published As

Publication number Publication date
US10020842B2 (en) 2018-07-10
CN107409105A (zh) 2017-11-28
US20180062701A1 (en) 2018-03-01
WO2016140075A1 (ja) 2016-09-09
JP2016163247A (ja) 2016-09-05
CN107409105B (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
US7778374B2 (en) Dual reference input receiver of semiconductor device and method of receiving input data signal
JP4492920B2 (ja) 差動信号伝送システム
JP4818928B2 (ja) ＰＣＩＥｘｐｒｅｓｓバス上の受信機検出のための方法および装置
KR100967481B1 (ko) 데이터 전송 시스템
JP4979344B2 (ja) 信号検知回路
KR100995656B1 (ko) 리시버 회로
JP2007097176A (ja) 信号検出回路
US8884680B2 (en) Signal electric potential conversion circuit
US10191526B2 (en) Apparatus and method for transmitting data signal based on different supply voltages
US11533027B2 (en) Low power receiver circuit for isolated data communications
JP6496572B2 (ja) 受信装置および送受信システム
US8358151B2 (en) Receiver circuitry for receiving reduced swing signals from a channel
US20040081246A1 (en) Deskewing differential repeater
US7102545B2 (en) Simultaneous bidirectional input/output circuit
US7518411B2 (en) Data receiving apparatus using semi-dual reference voltage
JP7317332B2 (ja) 送信装置および送受信システム
US10666466B2 (en) Semiconductor integrated circuit, receiving device, and communication system
JP2003249966A (ja) シリアルデータ検出回路及びシリアルデータ検出回路を使用した受信データ信号処理装置
US8253444B2 (en) Receiving circuit
US9459648B2 (en) AC coupled single-ended LVDS receiving circuit comprising low-pass filter and voltage regulator
US7180325B2 (en) Data input buffer in semiconductor device
KR20000005587A (ko) 반도체장치용입력버퍼
JP2014039214A (ja) データ受信回路及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190311

R150 Certificate of patent or registration of utility model

Ref document number: 6496572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250