JP4818928B2 - ＰＣＩＥｘｐｒｅｓｓバス上の受信機検出のための方法および装置 - Google Patents

Description

関連出願の相互参照
本出願は、２００３年１１月１８日に出願した米国仮出願第６０／５２０，９１７号の利点を主張するものである。
本発明は一般に、受信機検出技法に関し、具体的には、周辺構成要素相互接続イクスプレス（Peripheral Componenｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ）リンク・システム上で受信機を検出する方法および装置に係る。

Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＰＣＩ）仕様（WWW.pci-sig.comからダウンロード可能）は、１つまたは複数の周辺装置が、シリアル入出力バスリンクを介してコンピュータ装置と通信できる方法を定義する。シリアル・リンクは、単一のコンピュータ装置内にあっても、１つまたは複数のコンピュータ装置および周辺装置をリンクしてもよい。当初のＰＣＩ仕様は、毎秒１３２メガバイトのピーク・スループットで３３ＭＨｚで動作する３２ビットＰＣＩバスを定義する。最近まで、当初のＰＣＩ仕様のパフォーマンスは、ほとんどのアプリケーションに十分なものであった。市販のプロセッサの処理速度が増大してきたため、データを処理するプロセッサの処理能力は結果的に、ＰＣＩバスのデータ搬送能力を超えてしまった。したがって、近年のプロセッサは、ＰＣＩバスがデータをプロセッサに搬送できる速度よりも速くデータを処理することができる。
米国仮出願第６０／５２０，９１７号

ＰＣＩ Ｅｘｐｒｅｓｓと呼ばれるＰＣＩ仕様の最新バージョンは、プロセッサと、ネットワーク・カード、プリンタ、およびストレージ・ディスクなどのさまざまな周辺装置との間のデータのフローを増大させることにより、コンピュータのパフォーマンスを向上させることを提案する。最大伝送速度を制限するパラレル・バス上でデータを伝送するのではなく、毎秒２．５ギガビット以上の高速シリアル・レーンを使用してデータを伝送する。複数レーン、たとえば３２レーンが使用される場合、最大速度は毎秒８０ギガビットまで高めることができる。

さらに、ＰＣＩ Ｅｘｐｒｅｓｓは、バスの信頼性、タイミングおよびスケーラビリティを改善すると考えられるいくつかの新機能を含んでいる。たとえば、ＰＣＩ Ｅｘｐｒｅｓｓ規格は、通信リンクのはるか向こう側に受信機があるかどうかを送信機が判別できるようにする「受信機検出」機能をサポートする。したがって、ＰＣＩ Ｅｘｐｒｅｓｓバス経由で通信する送信機で採用することができる受信機検出器が必要とされている。

一般に、ＰＣＩ Ｅｘｐｒｅｓｓバス上の受信機を検出するための方法および装置が提供される。受信機は、１つまたは複数の送信機出力ノードに注入された電流を使用して同相電圧を調整し、電圧変化率に基づいて受信機が存在するかどうかを検出することにより、ＰＣＩ Ｅｘｐｒｅｓｓリンク上で検出される。たとえば、電流は、振幅制御回路の制御下で電荷ポンプによって注入することができる。さまざまな実施形態において、電荷ポンプは、ＣＭＬ送信バッファまたはＨブリッジ型の送信バッファと統合することができる。

振幅制御回路はオプションで、調整された同相電圧を１つまたは複数のあらかじめ定められた電圧と比較して、調整された同相電圧を２つのあらかじめ定められた電圧の間で保持することができる。振幅制御回路は、送信機出力ノードに注入された電流を制御するために電荷ポンプに信号を提供する。振幅制御回路もまた、模範的なタイマーに信号を提供する。タイマーは、同相電圧の変化率を測定して受信機が存在するかどうかを判別し、オプションで受信機が存在するかどうかを示す検出出力フラグを生成する。
本発明と、本発明のさらに多くの特徴および利点は、以下の詳細な説明および図を参照することによってさらに深く理解されるであろう。

本発明は、以下で図２を参照して説明する、ＰＣＩ Ｅｘｐｒｅｓｓリンク１５０経由で通信する送信機１１０に使用するための受信機検出器２５０を提供する。図１Ａは、差動伝送回線１５０を介して通信する送信機１１０および受信機１７０の概略ブロック図である。送信機１１０および受信機１７０のＡＣ結合は、結合コンデンサ１６０を通じて使用される。図１Ａに示すように、送信機１１０は、差動伝送回線１５０と接地の間の抵抗器１１５、１２０のペアを含んでいる。同様に、送信機１７０は、差動伝送回線１５０と接地の間の抵抗器１７５、１８０のペアを含んでいる。抵抗器１１５、１２０、１７５、１８０は、より高速な反射を回避するために差動伝送回線１５０を終端する。抵抗器１１５、１２０、１７５、１８０は通常、５０オーム程度の抵抗値を有している。

本発明は、受信機１７０が存在し、伝送回線１５０に接続されている場合、受信終端抵抗器１７５、１８０を介して接地に接続されている大型ＡＣ結合コンデンサ１６０が送信機への負荷として動作することを認識する。電圧段階的変化がノードＶｘに適用される場合、ｏｕｔ＋およびｏｕｔーにおける電圧はＶｘの変化に従う。しかし、送信機１１０の出力、ｏｕｔ＋およびｏｕｔ−における電圧変化率は、Ｘ＊Ｃ_{ａｃ，ｃｏｕｐｌｉｎｇ}とほぼ等しい時定数によって決まる。ここで、Ｘは送信機１１０の出力インピーダンス（つまり、終端抵抗器１１５、１２０の単位オームの値）であり、Ｃ_{ａｃ，ｃｏｕｐｌｉｎｇ}はＡＣ結合コンデンサ１６０の単位ファラドの値である。

図１Ｂに示すように、受信機が存在しない場合、受信機１７０の終端抵抗器１７５、１８０は存在せず、送信機１１０によって認められる負荷は、ｐａｄキャパシタンス、Ｃ_ＰＡＤ１６５と呼ばれる、ノードｏｕｔ＋およびｏｕｔ−に関連付けられている寄生コンデンサのみになる。送信機１１０の出力、ｏｕｔ＋およびｏｕｔｏーにおける電圧変化率は、時定数Ｘ＊Ｃ_ＰＡＤによって決まる。

ＡＣ結合コンデンサ１６０のキャパシタンスが、ｐａｄコンデンサ１６５のキャパシタンスよりもはるかに大きいので、受信機１７０が存在するかどうかに応じて、大幅で測定可能な電圧変化率の差異が観察される。本発明の１つの態様によれば、電圧変化率と呼ばれる、送信機１１０の出力の期間は、受信機１７０がＰＣＩ Ｅｘｐｒｅｓｓリンク１５０上に存在するかどうかを判別するために使用される。リンク１５０は大型結合コンデンサ１６０にＡＣ結合され、受信機１７０（存在する場合）は５０オームの抵抗器１７５、１８０で終端されているので、本発明による受信機検出器は、送信機１１０の電圧変化率を測定することにより受信機１７０が存在するかどうかを検出する。

図２は、本発明の特徴を組み込む送信機２００を示す概略ブロック図である。図２に示すように、送信機２００は受信機検出器２５０を含んでいる。一般に、受信機検出器２５０は、送信機２００における電圧変化率を測定することにより、受信機（図示せず）が存在するかどうかを検出する。１つの模範的な実施形態において、受信機検出器２５０は、送信機２００の出力共通電圧Ｖｘを変化させ、送信機出力ノードｏｕｔ＋およびｏｕｔ−における電圧変化率を検出する。前述のように、受信機が存在する場合、電圧変化率は、時定数Ｘ＊Ｃ_{ａｃ，ｃｏｕｐｌｉｎｇ}によってほぼ決まる。同様に、受信機が存在しない場合、電圧変化率は、時定数Ｘ＊Ｃ_ＰＡＤによってほぼ決まる。受信機検出器２５０は、測定された電圧変化率をしきい値と比較して、受信機が存在するかどうかを判別する。

図２に示す１つの模範的な実施形態において、受信機検出器２５０は、図３と併せて以下でさらに説明される振幅制御回路２３０に関連付けられている、図４と併せて以下でさらに説明される電荷ポンプ２４０を採用して、送信機２００の出力同相（ＣＭ）電圧を変える。一般に、受信機検出器２５０は、弛張発振器として動作する。負荷ポンプ２４０は、送信機２００の出力ノードｏｕｔ＋およびｏｕｔ−に電流を注入し、これにより送信機２００の同相（ＣＭ）電圧を変化させる。同相検出器２０５は、送信機２００の出力ＣＭ電圧を測定する。図２に示すように、同相検出器２０５は、送信機出力ノードｏｕｔ＋およびｏｕｔ−間に直列に接続されている２つの抵抗器２１０、２２０として実装される。抵抗器２１０、２２０の値は、送信機２００の終端抵抗器１１５、１２０と比べて大きい。

図３と併せて以下でさらに説明される振幅制御回路２３０は、送信機２００の測定されたＣＭ電圧Ｖ_ｃｍを、あらかじめ定められた電圧Ｖｒｅｆ１およびＶｒｅｆ２と比較して、電荷ポンプ２４０によって導入されたＣＭ電圧変化がＶｒｅｆ１とＶｒｅｆ２の間であることを確認する。タイマー２４５は、ＣＭ電圧、Ｖ_ｃｍの変化率を測定して、受信機が存在するかどうかを判別する。タイマー２４５は、受信機が存在するかどうかを示す検出出力フラグを生成する。たとえばタイマー２４５は、１のバイナリ値を有するフラグを生成して受信機が存在することを示すか、またはゼロのバイナリ値を有するフラグを生成して受信機が存在しないことを示すことができる。タイマー２４５は、クロック信号によって駆動される。

図３は、図２の模範的な振幅制御回路２３０をさらに詳細に示す概略ブロック図である。図３に示すように、振幅制御回路２３０は、電圧比較器のペア３１０、３２０、反転出力を有するＮＡＮＤゲートのペア３３０、３４０、およびインバータ３５０を含んでいる。作動中、受信機検出プロセスを開始すると、送信バッファ２７０（図２）はオフにされ、送信機２００は高ＣＭ出力インピーダンス・モードになる。送信機２００の測定されたＣＭ電圧、Ｖ_ｃｍが電圧Ｖｒｅｆ２よりも大きい（Ｖ_ｃｍ＞Ｖｒｅｆ２）場合、下降制御信号ＤＮは使用可能であり、上昇制御信号ＵＰは使用不可である。その結果、負荷ポンプ２４０は、Ｖｒｅｆ１に向けてｏｕｔ＋／ｏｕｔ−の電圧（図２）を変える。

送信機２００の測定されたＣＭ電圧、Ｖ_ｃｍが電圧Ｖｒｅｆ１よりも小さい（Ｖｃｍ＜Ｖｒｅｆ１）場合、下降制御信号ＤＮは使用不可であり、上昇制御信号ＵＰは使用可能である。その結果、負荷ポンプ２４０は、Ｖｒｅｆ２に向けてｏｕｔ＋／ｏｕｔ−の電圧（図２）を変える。

図４は、図２の模範的な電荷ポンプ２４０をさらに詳細に示す概略ブロック図である。図４に示すように、負荷ポンプ２４０は、２つのＰＭＯＳトランジスタ４１０、４３０と、２つのＮＭＯＳトランジスタ４２０、４４０と、２つの電流源４５０、４６０を含んでいる。トランジスタ４１０、４３０、４２０、４４０は、図３の振幅制御回路２３０によって生成されたＵＰおよびＤＮ制御信号にそれぞれ接続されている。上昇電流源４５０は、ＵＰ制御信号が振幅制御回路２３０によって使用可能になる場合（つまりＶｃｍ＜Ｖｒｅｆ１）、アクティブになる。上昇電流源４５０がアクティブの場合、負荷ポンプ２４０は、Ｖｒｅｆ２に向けてｏｕｔ＋／ｏｕｔ−の電圧を変える。同様に、下降電流源４６０は、ＤＮ制御信号が振幅制御回路２３０によって使用可能になる場合（つまりＶｃｍ＞Ｖｒｅｆ２）、アクティブになる。下降電流源４６０がアクティブの場合、負荷ポンプ２４０は、Ｖｒｅｆ１に向けてｏｕｔ＋／ｏｕｔ−の電圧を変える。

図５は、同相電圧Ｖｃｍ、（Ｖｏｕｔ＋／Ｖｏｕｔ−）５１０およびＵＰ制御信号５２０を示している。図５に示すように、同相電圧Ｖｃｍは、前述のような方法でＵＰおよびＤＮ制御信号の選択的な適用によりＶｒｅｆ１およびＶｒｅｆ２の間で保持されている。前述のように、タイマー２４５（図２）は、ＣＭ電圧Ｖ_ｃｍの変化率を測定して、受信機が存在するかどうかを判別する。タイマー２４５は、ＵＰまたはＤＮ制御信号の期間ｔを測定することによりＶｃｍの変化率を測定する。期間ｔは、Ｖｃｍ変化率に反比例する。期間ｔが特定のしきい値を超える場合（しきい値は使用されるＰＡＤコンデンサ、Ｃ_ＰＡＤ１６５およびＡＣ結合コンデンサ１６０の実効値に依存している）、タイマー２４５の出力は、受信機の存在を示す１のバイナリ値に設定される。期間ｔが特定のしきい値よりも小さい場合、タイマー２４５の出力は、受信機が存在しないこと示す０のバイナリ値に設定される。

図６は、電流モード論理（ＣＭＬ）送信バッファ２７０が使用される場合に採用することのできる代替電荷ポンプを示す概略ブロック図である。回路６００は、ＣＭＬバッファに組み込まれている電荷ポンプを含んでいる。ＣＭＬバッファは、高速バッファ設計に使用されることが多い。図６に示す電荷ポンプは、寄生キャパシタンスを最小化するために、ＣＭＬバッファ２７０内の既存トランジスタを共有することを目的としている。図４と併せて前述された電荷ポンプ２４０は、ＣＭＬバッファで簡略化することができる。

図６に示すように、ＣＭＬバッファ６１０は、受信機検出モードで開放位置、データ・モードで閉鎖位置にできる第１のスイッチＳ１によって制御される。さらに、集積回路６００は、上昇電流源、Ｉ_ｕｐ、６２０が回路６００に含まれているかどうかを判別する第２のスイッチＳ２を含んでいる。第２のスイッチＳ２は、データ・モードで開放位置、受信機検出モードで閉鎖位置にある。

トランジスタＭ１およびＭ２のゲート制御信号は、２つのマルチプレクサ６２０、６４０によって制御される。受信機検出モードにある場合、２つのマルチプレクサ６３０、６４０は、出力信号Ａ、Ｂが下降制御信号、ＤＮと同じ値を有するように設定される。データ送信モードにある場合、２つのマルチプレクサ６３０、６４０は、出力信号Ａ、Ｂがそれぞれのデータ信号、Ｄａｔａ＿ＰおよびＤａｔａ＿Ｎと同じ値を有するように設定される。電流源Ｉｓｓは、受信機検出モード、ＩｓｓがＩｕｐと等しくなるようにプログラム可能にすることができる。出力同相電圧、Ｖ_ｃＭは、ノードＶ_ｃＭにおいて直接検知される。

図７は、Ｈブリッジ型の送信バッファ７１０が使用される場合に採用することのできる代替電荷ポンプを示す概略ブロック図である。回路７００は、Ｈブリッジ型のバッファ７１０に組み込まれている電荷ポンプを含んでいる。Ｈブリッジバッファ７１０は、４つのトランジスタＭ１からＭ４を含んでおり、受信機検出モードで電荷ポンプとして設定することができる。図７に示すように、４つのマルチプレクサ７２０、７３０、７４０、７５０は、受信機検出モードにおいてＵＰ／ＤＮ信号を（振幅制御回路２３０から）選択するか、または通常の送信モードにおいて入力としてＤＡＴＡ入力を選択するために使用される。電流源Ｉ_１およびＩ２は、図２の電流源Ｉ_ＵＰおよびＩ_ＤＮと同様の方法で、ＵＰおよびＤＮ制御信号に従って受信機検出モードで異なる値に設定することができる。ＣＭ電圧、Ｖ_ＣＭは、図７に示すように、２つの終端抵抗器Ｒ１およびＲ２の中間点で直接検知することができる。受信機検出制御プロセスは、図２と併せて上記で説明したように実行することができる。

本明細書に述べてきた実施例および変形は、本発明の理念を示したものに過ぎず、当業者により本発明の範囲および精神を逸脱することなくさまざまな変更を加えることができることを理解されたい。

ＰＣＩ Ｅｘｐｒｅｓｓリンクを介して通信する先行技術の送信機および受信機を示す概略ブロック図である。 受信機がＰＣＩ Ｅｘｐｒｅｓｓリンクに接続されていない場合の図１Ａの送信機および受信機を示す概略ブロック図である。 本発明の特徴を組み込む送信機を示す概略ブロック図である。 図２の模範的な振幅制御回路をさらに詳細に示す概略ブロック図である。 図２の模範的な電荷ポンプさらに詳細に示す概略ブロック図である。 図２の受信機検出器の同相電圧およびＵＰ制御信号を示す図である。 電流モード論理（ＣＭＬ）送信バッファが送信機に使用される場合に採用することのできる代替電荷ポンプを示す概略ブロック図である。 Ｈブリッジ型の送信バッファが使用される場合に採用することのできる代替電荷ポンプを示す概略ブロック図である。

Claims (10)

1. 受信機がＰＣＩ Ｅｘｐｒｅｓｓリンク上に存在するかどうかを判別する方法であって、
   １つまたは複数の送信機出力ノードに電流を注入することにより同相電圧を調整するステップと、
   電圧変化率に基づいて受信機が前記ＰＣＩ Ｅｘｐｒｅｓｓリンク上に存在するかどうかを検出するステップとを備える方法。
2. 前記調整された同相電圧を測定し、前記測定された同相電圧を１つまたは複数のあらかじめ定められた電圧と比較するステップをさらに備える請求項１に記載の方法。
3. 前記調整された同相電圧を測定し、前記測定された同相電圧を２つのあらかじめ定められた電圧の間で保持するステップをさらに備える請求項１に記載の方法。
4. 電流を注入する前記ステップは電荷ポンプによって実行される請求項１に記載の方法。
5. ＰＣＩ Ｅｘｐｒｅｓｓリンクに接続された送信機に使用する受信機検出器であって、１つまたは複数の送信機出力ノードへの電流の注入を開始することにより同相電圧を調整する振幅制御回路と、
   電圧変化率に基づいて受信機が前記ＰＣＩ Ｅｘｐｒｅｓｓリンク上に存在するかどうかを検出するためのタイマーとを備える検出器。
6. 前記調整された同相電圧を測定する同相検出器をさらに備える請求項５に記載の受信機検出器。
7. 前記同相検出器は前記調整された同相電圧を測定し、前記測定された同相電圧を１つまたは複数のあらかじめ定められた電圧と比較する請求項６に記載の受信機検出器。
8. 前記同相検出器は前記調整された同相電圧を測定し、前記測定された同相電圧を２つのあらかじめ定められた電圧の間で保持する請求項６に記載の受信機検出器。
9. 前記調整された同相電圧の変化率を測定し、受信機が存在するかどうかを判別するタイマーをさらに備える請求項５に記載の受信機検出器。
10. 電流の前記注入は電荷ポンプによって実行される請求項５に記載の受信機検出器。

Images