JPS6380650A - 符号則違反を有するｃｍｉ符号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、通常のＮＲＺ符号信号と符号則違反信号を
、伝送信号に用いられるＣＭ！符号信号に変換するＣＭ
Ｉ符号化回路に関する。

（ロ）従来の技術 ＣＭＩ符号とは１ビツトのデータ信号を２ビツトのブロ
ックに符号化する１８２Ｂ符号の一種であり、データ“
０”を“０１″のブロックに、デーラダ゛１″を途中の
データ“０″にかかわりな（交互に’　ｏ　ｏ　”と“
１１”のブロックに符号化された符号をいう。またＣＭ
！符号の符号則違反とは、データ゛１０　Ｎを１０”の
ブロックに、データ“１”′を交互ではな（連続して前
に変換した００″又は°°１１′のブロックに符号化さ
れることをいう。

従来のＣＭＩ符号化回路のブロック図を第４図に示す。

第４図において、４・　１〜４・　３は入力端子であり
、４・　１はＮＲＺ符号のデータ信号入力端子、４・　
２はＮＲＺ符号の符号則違反信号（以下、ＣＲＶ信号と
する）の入力端子、４・　３は前記２種の信号と同期し
たクロック信号の入力端子である。

ラッチ・遅延回路４・　４によりデータ信号４・ａをラ
ッチし、データが１”の時出力する信号４・ｂと、半ク
ロツク分遅延してデータが０”の時出力する信号４・Ｃ
と、半クロツク分遅延してデータが“１″の時出力する
信号４・ｄとに分離する。またラッチ回路４・　５によ
り、ＣＲＶ信号４・ｅをラッチしＣＲＶをおこす時出力
する信号４・ｆを出力する。４・　６はデータ“０”用
ＣＭ【符号化回路であり、ラッチ回路４・　５の出力信
号４・ｆとクロック信号４・ｇでＣＲＶをおこさない時
は“０１′°のブロックに、ＣＲＶをおこす時は“１０
”のブロックとなる信号４・ｈを出力する（この信号は
データが１″の時も出力される）。４・　７はデータ“
１″用ＣＩ符号化回路であり、ラッチ・遅延回路４・　
４の出力信号４・ｂと、ラッチ回路４・　５の出力信号
４・ｆとクロック信号４・すで、ＣＲＶをおこさないデ
ータ″１”の時出力レベルを反転する信号４・ｉを出力
する（この信号はデータが０”の時も出力される）。デ
ータ“０１１用ＣＭＩ符号化回路４・　６の出力信号４
・ｈをデータ“０″のゲート回路４・　８に入力し、信
号４・Ｃによりゲートを開き、データが“０′の時だけ
信号４・ｊを出力する。

またデータ“１”用ＣＭＩ符号化回路４・　７の出力信
号４・ｉをデータ″１″のゲート回路４・　９に入力し
、信号４・ｄによりゲートを開き、データが“１”の時
だけ信号４・ｋを出力する。そして合成回路４・１０に
より、ゲート回路４・　８の出力信号４・ｊとゲート回
路４・　９の出力信号４・ｋとを合成し、ＣＭＩ符号信
号４・１を生成し、出力端子４・１１に出力する。

ブロック図第４図の一実施例の回路を第５図に、その各
信号のタイミングチャートを第６図に示す。

第５図において、５・　１はＮＲＺ符号のデータ信号の
入力端子、５・　２はＮＲＺ符号のＣＲＶ信号の入力端
子、５・　３は前記２種の信号と同期したクロック信号
の入力端子、５・　４．５・　５はデータ信号のラッチ
・遅延回路を構成するフリップフロップ、５・　６はＣ
ＲＶ信号のラッチ回路を構成するフリップ７０ツブ、５
・　７と５・　８はデータ“０”用ＣＭＩ符号化回路を
構成するフリップフロップとＥＸ−ＯＲゲート、５・　
９と　５・１０はデータ″１”用ＣＭＩ符号化回路を構
成するＮＯＲゲートとフリップ７０ツブ、５・１１はデ
ータ“Ｏ”のゲート回路を構成するＮＯＲゲート、５・
１２はデータ“１”のゲート回路を構成するＮＯＲゲー
ト、５・１３は合成回路を構成するＯＲゲート、５・１
４はＣＭＩ符号の出力端子である。また第６図の５・ａ
〜５・ｋは第５図の各部の信号を示している。

以上のように従来回路では、データ“ＯＮのゲート回路
とデータ“１”のゲート回路によりデータが°°０″の
時と“１”の時とで別々にＣＩＶＮ符号化し、最終段で
これらを合成し、ＣＭＩ符号として出力している。第５
図において、ＯＲゲート５・１３がその合成回路であり
、データ“０”をＣＭｌ符号化した信号５・ｉとデータ
゛１″をＣＭＩ符号化した信号５・ｊとを入力とし、Ｃ
ＭＩ符号の信号５・ｋを出力する。

（ハ）発明が解決しようとする問題点 しかしながら、このような回路方式では、信号５・ｉと
信号５・ｊとが通過してくるゲート数がそれぞれ異なる
ため、両信号間にゲート遅延の差が生じ、第６図の信号
５・ｋの矢印（右）の示す位置にグリッチが発生する。

また、デーラダ“０″をＣＭＩ符号化する方式として、
ＥＸ−ＯＲゲートにより、ＣＲＶをおこす場合と、おこ
さない場合とでクロック信号の一部を反転させてＣ〜１
１符号化しているが、この方式では、クロック信号とＣ
ＲＶ信号の遅延差によって第６図の信号５・ｔの矢印示
す位置にグリッチが発生し、それがそのまま信号５・ｋ
の矢印（左）の示す位置に現れる。

さらに、信号５・ｉと信号５・ｊとが通過してくるゲー
ト数を等しくしても、各ゲートの温度特性の違いや、高
速化による波形のひずみにより、グリッチが発生する。

従来、このようなグリッチを取り除くために２逓倍した
クロックで波形整形していたが、島速化すると波形がひ
ずみグリッチ幅が拡がるため、信号と２逓倍クロックの
タイミングにより、ピット誤りが生じるという欠点があ
った。

この発明はこのような事情を考慮してなされたもので、
ＮＲＺ符号のデータ信号とＣＲＶ信号をＣＭＩ符号に符
号化するにあたり、回路内の各信号のゲート遅延に関わ
りなく、ＣＭＩ符号の出力信号にグリッチのような波形
欠陥を発生することのない安定した符号則違反を有する
ＣＭＩ符号化回路を提供するものである。

（ニ）問題点を解決するための手段 この発明は、ＮＲＺ符号信号と符号則違反信号から符号
則違反をともなったＣＭＩ符号信号に符号化する符号則
違反を有するＣＭＩ符号化回路において、クロック信号
発生回路と、入力されるＮＲＺ符号信号をクロック信号
によりラッチさせるラッチ・遅延回路と、入力される符
号則違反信号をクロック信号によりラッチさせるラッチ
回路と、反転動作により符号則違反を有するＣＭＩ符号
信号を形成して出力する出力反転回路と、前記ＮＲＺ符
号信号と前記ＣＭＩ符号信号を入力しＮＲＺ符号信号が
「１」のときそれに対応して出力される前記出力反転回
路の出力の信号レベルを記憶しその記憶内容を出力する
記憶回路と、前記ラッチ・遅延回路と前記ラッチ回路と
前記記憶回路の各出力および前記ＮＲＺ符号信号と前記
クロック信号を入力するとともに前記出力反転回路から
現在出力されている出力信号をフィードバックして前記
ＮＲＺ符号信号および前記符号則違反信号と比較し次に
出力すべきＣＭＩ符号信号に対応する反転動作を判定し
て前記出力反転回路に指令する判定回路とを備えたこと
を特徴とする符号則違反を有するＣＭＩ符号化回路であ
る。

（ホ）作　用 前記判定回路は、前記出力反転回路が現在出力している
符号信号をフィードバックし、入力されるＮＲＺ符号信
号と符号則違反信号から次に前記出力反転回路が出力す
べき符号信号に対応する反転動作を判定して、それを前
記出力反転回路に指令する。従って、前記出力反転回路
は出力を反転させることによりＣＭＩ符号信号を形成し
て出力するので、その出力は常に安定したものとなる。

（へ）実施例 以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。

第１図はこの発明の構成を示すブロック図である。第１
図において、１・　１〜１・　３は入力端子であり、１
・　１はＮＲＺ符号のデータ信号の入力端子、１・　２
はＮＲＺ符号のＣＲＶ信号の入力端子、１・　３は前記
２種の信号と同期したクロック信号の入力端子である。

ラッチ・遅延回路１・　４により、データ信号をラッチ
し、データ信号とその反転信号及びそれらの半クロツク
分遅延したデータを出力する。また、ラッチ回路１・　
５により、ＣＲＶ信号をラッチする。判定回路１・　６
ではラッチ・遅延回路１・　４からの入力データ信号と
、ラッチ回路１・　５からの入力ＣＲＶ信号と、データ
“１”のレベル記憶回路１・　７で保持しているレベル
と、現在ＣＭ！符号として出力しているレベルとを比較
し、次のデータ信号とＣＲＶ信号とをＣＭＩ符号化して
出力する際、現在出力しているレベルを反転しなければ
ならない時だけゲート回路１・　８〜１・１０のいずれ
かのゲートを開きクロック信号を出力反転回路１・１１
へ出力する。出力反転回路１・１１は３本の入力信号線
のそれぞれのクロック信号の立上りで出力を反転する回
路であり、出力端子１・１２にＣＭＩ符号の信号として
出力する。次に、判定回路１・　６の動作について説明
する。データ″０”が入力された時、ＣＲＶをおこさな
い場合はＣＭＩ符号として“０１”を、ＣＲＶをおこす
場合は“１０”を出力するため、現在ＣＭＩ符号として
出力しているレベルが“１”で、ＣＲＶをおこさない場
合と、現在ＣＭＩ符号として出力しているレベルが′０
”でＣＲＶをおこす場合には、出力を反転しなければな
らない。

そこでゲート回路１・　８を開きクロック信号を出力反
転回路１・１０に出力し現在の出力を反転する。

また、データ“０″が入力された時ＣＭＩ符号として出
力しているレベルが“１”でＣＲＶをおこす場合と、Ｃ
ＭＩ符号として出力しているレベルが“０″でＣＲＶを
おこさない場合には、出力を反転しなくてもよいので、
ゲート回路１・　８を閉じたままにしておき、出力を反
転しないようにする。そして、前記のどの場合でも半ク
ロツク後にはＣＭＩ符号として出力しているレベルを“
０”から“１”又は“１”から“０″に反転しなければ
ならない。そこでゲート回路１・　９を開き半クロツク
分遅れたクロック信号を出力反転回路１・１１に出力し
現在の出力を反転する。一方データ″１”が入力された
時、ＣＲＶをおこさない場合は、それ以前のデータ″１
″の時にＣＭＩ符号として出力したレベルの反転レベル
を、ＣＲＶをおこす場合はそれ以前のデータ゛１″の時
に出力したレベルをそのまま出力する。データ゛１″の
レベル記憶回路には、それ以前のデータ“１”の時に出
力したレベルが保持されており、判定回路１・　６でこ
れを判定し、次に出力すべきレベルと現在ＣＭＩ符号と
して出力しているレベルとを比較し、その出力を反転し
なければならない時のみ、ゲート回路１・１０を開きク
ロック信号を出力反転回路１・１１に出力し、現在の出
力を反転する。また、この時データ“１”のレベル記憶
回路１・　７でこのＣＭＩ符号の出力レベルを保持して
おき、次にデータ“１”を入力した時の判定用信号とし
て判定回路１・　６に出力する。以上のように判定回路
１・　６は入力されたデータにより、それをＣＭｌ符号
として出力するレベルを判定し、現在ＣＭｌ符号として
出力しているレベルを反転しなければならない時のみ、
ゲート回路１・　８〜１・１０を通してクロック信号を
出力反転回路１・１１に出力するように動作する。第２
図は第１図のブロック図に対応する一実施例の電気回路
図、第３図は第２図の各信号のタイミングチャートであ
る。第２図において２・　１はＮＲＺ符号のデータ信号
の入力端子、２・　２はＮＲＺ符号のＣＲＶ信号の入力
端子、２・　３は前記２種の信号と同期したクロック信
号の入力端子、２・　４．２・　５はデータ信号のラッ
チ・遅延回路を構成するフリップ７０ツブ、２・　６は
ＣＲＶ信号のラッチ回路を構成するフリップ７０ツブ、
２・　７及び２・　８は判定回路の一部を構成するＥＸ
−ＯＲゲートおよびパリティチェック回路、２・　９〜
２・１１は判定回路兼クロック信号のゲート回路を構成
するＡＮＤゲート、２・１２及び２・１３はデーラダ゛
１”のレベル記憶回路を構成するＡＮＤゲートとフリッ
プフロップ、２・１４〜２・１６及び２・１７はそれぞ
れ出力反転回路を構成するフリップフロップおよびパリ
ティチェック回路、２・１８．２・１９はクロック信号
とその反転信号を、それぞれにゲート遅延の差が生じな
いように出力する回路を構成するＥＸ−ＯＲゲート、２
・２０はＣＭＩ符号の出力端子である。パリティチェッ
ク回路２・　８．２・１７とは、入力Ａ。

Ｂ、Ｃのうちレベルが“１”であるものが偶数個（０又
は２）であればレベル“１”を、奇数個（１又は３）で
あればレベル゛０″を出力端子ΣＥＶＥＮから出力する
。いいかえると、入力端子のうちどれか１つの入力レベ
ルが反転すると、出力端子ΣＥＶＥＮからの出力レベル
が反転する回路である。また、第３図の２・ａ〜２・１
は第２図の各部の信号を示している。

次に第２図の動作について説明する。

まず、入力端子２・　３から入力されたクロック信号を
ＥＸ−ＯＲゲート２・１８，２・１９に入力し、ＥＸ−
ＯＲゲート２・１８からクロック信号２・Ｃを、ＥＸ−
ＯＲゲート２・１９からクロック反転信号を出力させる
。フリップ７０ツブ２・　４では入力端子２・　１から
入力されたデータ信号２・ａをクロック信号２・Ｃでラ
ッチし、出力Ｑからデータ信号２・ｄを出力Ｑからその
反転信号を出力する。フリップフロップ２・　５では、
さらにデータ信号２・ｄをクロック反転信号でラッチす
ることにより、出力Ｑから半クロツク分遅延したデータ
信号２・ｅを、出力Ｑからその反転信号を出力する。フ
リップフロップ２・　６では入力端子２・　２から入力
されたＣＲＶ信号２・ｂをクロック信号２・Ｃでラッチ
し、ＣＲＶをおこす時レベルが１”となる信号２−ｆ（
この例では出力Ｑ）を出力する。ＥＸ−ＯＲゲート２・
　７ではＣＭＩ符号の出力信号と、ＣＲＶ信号２・ｆを
入力することにより、現在ＣＭＩ符号として出力してい
るレベルが“０″でＣＲＶをおこす時及びＣＭＩ符号が
１”でＣＲＶをおこさない時にレベル“１″を出力する
。この状態の時にデータ“０”をＣＭ■符号化するには
、ＣＭＩ符号の出力信号を反転しなければならない。Ａ
ＮＤゲート２・　９ではこのＥＸ−ＯＲゲートの出力信
号と、データ信号２・ｄの反転信号とクロック反転信号
を入力することにより、データ“Ｑ″をＣＭＩ符号化す
る際にＣＭＩ符号の出力信号を反転させる時、クロック
反転信号を出力する（信号２・ｉ）。ＡＮＤゲート２・
１０では半クロツク分遅延したデータ信号２・ｅの反転
信号とクロック信号２・Ｃを入力することにより、デー
タがＯ″のときは必ずクロック信号２・Ｃを出力する（
信号２・ｊ）。ＡＮＤゲート２・１２では半クロツク分
遅延したデータ信号２・ｅとクロック信号を入力するこ
とによりデー　タが１”のときは必ずクロック信号を出
力する（信号２・９）。フリップ７０ツブ２・１３では
ＣＭＩ符号の出力信号を信号２・ｅでラッチすることに
より、データが“１”の時出力したＣＭＩ符号のレベル
を保持しておく。パリティチェック−回路２・　８では
フリップフロップ２・１３の出力Ｑ（信号２・ｈ）と、
ＣＭＩ符号の出力信号とＣＲ■信号２・ｆを入力するこ
とにより、以前にデータ“１”で出力したレベルと現在
ＣＭＩ符号として出力しているレベルとが等しくてＣＲ
Ｖをおこさない時、及び以前にデータ“１”で出力した
レベルと現在ＣＭＩ符号として出力しているレベルとが
異なっていて、ＣＲＶをおこす時にレベル″１″を出力
する。この状態の時にデータ“１”をＣＭＩ符号化する
には、ＣＭ［符号の出力信号を反転しなければならない
。ＡＮＤゲート２・１１ではこのパリティチェック回路
２・　８のΣＥＶＥＮ出力信号と、データ信号２・ｄと
、クロック反転信号を入力することによりデータ“１ｎ
をＣＭＩ符号化する際にＣＭＩ符号の出力信号を反転さ
せる時、クロック反転信号を出力する（信号２・ｋ）。

上述した信号２・９．　２・ｈ、　　２・ｉがＣＭｌ符
号の出力信号を反転させるクロック信号となる。フリッ
プフロップ２・１４，２・１５，２・１６では、それぞ
れ信号２・Ｑ、２・ｈ、　　２・ｉで内部のラッチ信号
が反転する。パリティチェック回路２◆１７では、フリ
ップフロップ２・１４〜２・１６のうちいずれか１つの
ラッチ信号が反転すると、ΣＥＶＥＮからの出力が反転
する。以上の動作により、パリティチェック回路２・１
７のΣＥＶＥＮ出力信号２・１は、データ信号２・ａと
ＣＲＶ信号２・ｂから符号則違反材ＣＭＩ符号に符号化
した信号となる。

このようにして、この発明による符号則違反材ＣＭＩ符
号化回路はＣＭＩ符号の出力信号を判定回路に入力し、
次に入力するデータ信号等と比較し、必要な時だけ最終
段の出力反転回路にクロック信号を入力して出力を反転
させる方式を採用したので、ＣＭＩ符号として出力する
レベルを反転させる必要がない時には最終段の出力反転
回路にクロック信号を入力しないため出力反転回路は全
く動作せず、出力するＣＭＩ符号の信号にグリッチが発
生するのを確実におさえることができる。

（ト）発明の効果 この発明は、回路内の各信号のゲート遅延に係わりなく
、グリッチの発生しない安定したＣＭＩ符号を出力する
ことができるので、温度変化によるゲート遅延量の変化
が激しい場所にある伝送装置に利用でき、また、低速か
らある程度高速のデータ伝送速度をもつ伝送装置に利用
することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図はこの発明の一実施例を示す電気回路図、第３図
は第２図における各部の信号を示すタイミングチャート
、第４図は従来例の構成を示すブロック図、第５図は従
来例の回路図、第６図は第５図における各部の信号のタ
イミングチャートである。 ２・　１・・・・・・ＮＲＺ符号信号入力端子、２・　
２・・・・・・符号則違反信号入力端子、２・　３・・
・・・・クロック信号入力端子、２・　４〜２・　６．
２・１３〜２・１６・・・・・・フリップ７０ツブ、 ２・　７．２・１８，２・１９・・・・・・ＥＸ−ＯＲ
ゲート、２・　９〜２・１２・・・・・・ＡＮＤゲート
、２・　８，２・１７・・・・・・パリティチェック回
路、２・２０・・・・・・ＣＭＩ符号信号出力端子。 第３図 °２・ｈ ２・ｋ

Claims (1)

【特許請求の範囲】
1. １、ＮＲＺ符号信号と符号則違反信号から符号則違反を
   ともなつたＣＭＩ符号信号に符号化する符号則違反を有
   するＣＭＩ符号化回路において、クロック信号発生回路
   と、入力されるＮＲＺ符号信号をクロック信号によりラ
   ッチさせるラッチ・遅延回路と、入力される符号則違反
   信号をクロック信号によりラッチさせるラッチ回路と、
   反転動作により符号則違反を有するＣＭＩ符号信号を形
   成して出力する出力反転回路と、前記ＮＲＺ符号信号と
   前記ＣＭＩ符号信号を入力しＮＲＺ符号信号が「１」の
   ときそれに対応して出力される前記出力反転回路の出力
   の信号レベルを記憶しその記憶内容を出力する記憶回路
   と、前記ラッチ・遅延回路と前記ラッチ回路と前記記憶
   回路の各出力および前記ＮＲＺ符号信号と前記クロック
   信号を入力するとともに前記出力反転回路から現在出力
   されている出力信号をフィードバックして前記ＮＲＺ符
   号信号および前記符号則違反信号と比較し次に出力すべ
   きＣＭＩ符号信号に対応する反転動作を判定して前記出
   力反転回路に指令する判定回路とを備えたことを特徴と
   する符号則違反を有するＣＭＩ符号化回路。