JPS6320919A - スプリツトフエ−ズ符号化回路 - Google Patents
スプリツトフエ−ズ符号化回路Info
- Publication number
- JPS6320919A JPS6320919A JP16651386A JP16651386A JPS6320919A JP S6320919 A JPS6320919 A JP S6320919A JP 16651386 A JP16651386 A JP 16651386A JP 16651386 A JP16651386 A JP 16651386A JP S6320919 A JPS6320919 A JP S6320919A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- gate
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- MEFOUWRMVYJCQC-UHFFFAOYSA-N rimsulfuron Chemical compound CCS(=O)(=O)C1=CC=CN=C1S(=O)(=O)NC(=O)NC1=NC(OC)=CC(OC)=N1 MEFOUWRMVYJCQC-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明はＮＲＺＭ号をスプリットフェーズ符号に符号化
する回路に関するものである。
する回路に関するものである。
（ロ）従来の技術
従来、変復調系の構成の容易さ、伝送系の安定性及び局
部発振器の周を飲ドリフト対策等の点から通信分野、例
えば自動車電話ではＮ ＲＺ ４’−号を平衡符号化し
、直流成分のない符ＪＰｊＫ変換するようＫしている。
部発振器の周を飲ドリフト対策等の点から通信分野、例
えば自動車電話ではＮ ＲＺ ４’−号を平衡符号化し
、直流成分のない符ＪＰｊＫ変換するようＫしている。
祈る平衡符Ｊ８止しては種々提案されているが、上述し
た自動車電話では、（１）２龜符号であること、（１）
１ピツト内で直流平衡が保たれていること、（ｌｌｌ）
１ビツトの中に必ず符号の変化点が存在し、従って同期
抽出が容易であること等の優れた特長を有するスプリッ
トフェーズ符号が用いられている。
た自動車電話では、（１）２龜符号であること、（１）
１ピツト内で直流平衡が保たれていること、（ｌｌｌ）
１ビツトの中に必ず符号の変化点が存在し、従って同期
抽出が容易であること等の優れた特長を有するスプリッ
トフェーズ符号が用いられている。
ところで、ＮＲＺ信号をスプリットフェーズ符“号に符
号化するＫは、例えば特開昭６０−２６４１３５号公報
に示されている如＜ＮＲＺ信号と立上りにおいてこのＮ
ＲＺ信最のデータ変化が生じるよう関係づけられたクロ
ック信号との排他的論理和をとれば良い。
号化するＫは、例えば特開昭６０−２６４１３５号公報
に示されている如＜ＮＲＺ信号と立上りにおいてこのＮ
ＲＺ信最のデータ変化が生じるよう関係づけられたクロ
ック信号との排他的論理和をとれば良い。
然し乍ら、祈る方法では回路構成や使用素子のバラツキ
によって、データの変化点にグリッジを発生する惧れが
ある。
によって、データの変化点にグリッジを発生する惧れが
ある。
祈る問題を解決する方法としては、第６図に示す回路を
用いるものが考えられる。
用いるものが考えられる。
第３図において、（１）はＮＲＺ信号入力端子、（２）
は第１タロツク信号入力端子、（３）は第１タロツク信
号より高い周波数で且つ位相関係の一致した第２タロツ
ク信号が印加される第２タロツク信号入力端子、１４１
はＮＲＺ信号及び第１タロツク信号を二人力とする排他
的論理和回路（ＥＸ−ＯＲ回路）、（５）はＥＸ−ＯＲ
回路（４）の出力がＤ端子に、第２タロツク信号がＣＫ
端子に夫々印加されるＤフリップフロップ、（６）はＤ
フリップフロップ（５）のＱ端子出力、即ちスプリット
フェーズ符号が出力される出力端子である。
は第１タロツク信号入力端子、（３）は第１タロツク信
号より高い周波数で且つ位相関係の一致した第２タロツ
ク信号が印加される第２タロツク信号入力端子、１４１
はＮＲＺ信号及び第１タロツク信号を二人力とする排他
的論理和回路（ＥＸ−ＯＲ回路）、（５）はＥＸ−ＯＲ
回路（４）の出力がＤ端子に、第２タロツク信号がＣＫ
端子に夫々印加されるＤフリップフロップ、（６）はＤ
フリップフロップ（５）のＱ端子出力、即ちスプリット
フェーズ符号が出力される出力端子である。
次に、動作について説明する。
ＮＲＺ信号入力端子（１）より印加され九ＮＲＺ信号〔
第４図（ｂ）参照〕及び第１クロツク信号入力端子（１
）より印加された第１タロツク信号〔第４図（−）参照
〕は、ＥＸ−ＯＲ回路１４）にて排他的論理和かとられ
る。所るＥＸ−ＯＲ回路＋４ｊの出力を第２クロツク信
号入力端子（３）より印加された第２クロツク信号〔第
４図（Ｃ）参照〕に基づいてＤフリップ７０ツブ１５）
でラッチし、上述のようなグリッジを発生することなく
スプリットフェーズ符号を得る。
第４図（ｂ）参照〕及び第１クロツク信号入力端子（１
）より印加された第１タロツク信号〔第４図（−）参照
〕は、ＥＸ−ＯＲ回路１４）にて排他的論理和かとられ
る。所るＥＸ−ＯＲ回路＋４ｊの出力を第２クロツク信
号入力端子（３）より印加された第２クロツク信号〔第
４図（Ｃ）参照〕に基づいてＤフリップ７０ツブ１５）
でラッチし、上述のようなグリッジを発生することなく
スプリットフェーズ符号を得る。
（ハ）発明が解決しようとする間鯨点
上記従来の技術に依れば、グリッジの発生を防止すると
共に回路構成を簡素にすることが出来るものの、格別に
Ｄフリップフロップのタロツク入と 力＾して高速の第２タロツク信号を用意する必要があり
、例えば第２クロツク信号をゲート回路による遅延、フ
ンショットマルチバイブレータ等ヲ用いて第１クロツク
信号より作成する回路が必要となる。また、使用伝送レ
ート等よりタロツク信号作成に関するタイミング上の制
約が生じると共に高速クロックを用いる場合には回路構
成上信頼性が低く、調整が煩雑という間型を生じる。
共に回路構成を簡素にすることが出来るものの、格別に
Ｄフリップフロップのタロツク入と 力＾して高速の第２タロツク信号を用意する必要があり
、例えば第２クロツク信号をゲート回路による遅延、フ
ンショットマルチバイブレータ等ヲ用いて第１クロツク
信号より作成する回路が必要となる。また、使用伝送レ
ート等よりタロツク信号作成に関するタイミング上の制
約が生じると共に高速クロックを用いる場合には回路構
成上信頼性が低く、調整が煩雑という間型を生じる。
に）問題点を解決するための手段
上記の問題点に鑑み、本発明はＮＲＺ信号をスプリット
フェーズ符号に符号化する回路であって、ＮＲＺ信号と
クロック信号とに基づきＮＲＺ信号の変化点を検出する
検出回路と、この検出回路の出力に基づきゲート信号を
出力するゲート信号発生回路と、スプリットフェーズ符
号を出力する出力回路と、前記ゲート信号発生回路から
のゲート信号・前記クロック信号及び前記出力回路の出
力信号に基づき前記出力回路へ第１及び！２２制御信を
大々出力する第１及び第２制御回路とを設けた。
フェーズ符号に符号化する回路であって、ＮＲＺ信号と
クロック信号とに基づきＮＲＺ信号の変化点を検出する
検出回路と、この検出回路の出力に基づきゲート信号を
出力するゲート信号発生回路と、スプリットフェーズ符
号を出力する出力回路と、前記ゲート信号発生回路から
のゲート信号・前記クロック信号及び前記出力回路の出
力信号に基づき前記出力回路へ第１及び！２２制御信を
大々出力する第１及び第２制御回路とを設けた。
（ホ）作 用
上記の構成において、検出回路にてＮＲＺ信号の変化点
が検出されると、祈る検出結果に基づいてゲート信号発
生回路からゲート信号を出力する。
が検出されると、祈る検出結果に基づいてゲート信号発
生回路からゲート信号を出力する。
このゲート信号・クロック信号及びスプリットフェーズ
符号を出力する出力回路の出力信号に基づいて第１制御
回路は前記出力回路に第１制御信号、例えばセット信号
を出力し、また第２制御回路は前記出力回路に集２制御
信号、例えばリセット信号を出力し、以って出力回路か
らグリッジ等のない良好なスプリットフェーズ符号を出
力するよう作用する。
符号を出力する出力回路の出力信号に基づいて第１制御
回路は前記出力回路に第１制御信号、例えばセット信号
を出力し、また第２制御回路は前記出力回路に集２制御
信号、例えばリセット信号を出力し、以って出力回路か
らグリッジ等のない良好なスプリットフェーズ符号を出
力するよう作用する。
（へ）実施例
第１図は本発明の一実施例を示す図である。第１図にお
いて、（ｌｏはＮＲＺ信号が印加されるＮＲ２信号入力
端子、（社）はクロック信号が印加されるクロック信号
入力端子、■はＮＲＺ信号がＤ端子に、クロック信号が
ＣＫ端子に夫々印加されるＤフリップフロップ、ａ罎は
ＤフリップフロップＵのＱ端子出力とＮＲＺ信号とを二
人力とするＥＸ−ＮＯＲ回路で、Ｄフリップフロップ（
１２１と共ＫＮＲ２Ｏ！ｉ号の変化点を検出する検出回
路α滲を構成している。（至）はＥＸ−ＮＯＲ回路（１
３の出力がＤ端子に、インバータαｅで反転された２０
７２４８号がＣＫ端子に夫々印加されるＤフリップ７０
ツブで、ゲート信号発生回路として作用する。αηはＱ
端子がＤ端子に、インバータｆ１６）で反転されたタロ
ツク信号がＣＫ端子に夫々印加されるＤフリップ７０ツ
ブで、出力回路として作用する。（１８）はＤフリップ
フロップＵでのＱ端子に接続されたスプリントフェーズ
符号出力端子、ＯＩはＤフリップフロップα９のＱ端子
出力・タロツク信号・インバータ■で反転されたＤフリ
ップフロップ（１ｚのＱ端子出力及びインパークｆ２１
）で反転されたＤフリップフロップα刀のＱ端子出力を
四入力とするＡＮＤゲートで、Ｄフリップフロップｕり
へセット信号を出力する＠１制御回路として作用する。
いて、（ｌｏはＮＲＺ信号が印加されるＮＲ２信号入力
端子、（社）はクロック信号が印加されるクロック信号
入力端子、■はＮＲＺ信号がＤ端子に、クロック信号が
ＣＫ端子に夫々印加されるＤフリップフロップ、ａ罎は
ＤフリップフロップＵのＱ端子出力とＮＲＺ信号とを二
人力とするＥＸ−ＮＯＲ回路で、Ｄフリップフロップ（
１２１と共ＫＮＲ２Ｏ！ｉ号の変化点を検出する検出回
路α滲を構成している。（至）はＥＸ−ＮＯＲ回路（１
３の出力がＤ端子に、インバータαｅで反転された２０
７２４８号がＣＫ端子に夫々印加されるＤフリップ７０
ツブで、ゲート信号発生回路として作用する。αηはＱ
端子がＤ端子に、インバータｆ１６）で反転されたタロ
ツク信号がＣＫ端子に夫々印加されるＤフリップ７０ツ
ブで、出力回路として作用する。（１８）はＤフリップ
フロップＵでのＱ端子に接続されたスプリントフェーズ
符号出力端子、ＯＩはＤフリップフロップα９のＱ端子
出力・タロツク信号・インバータ■で反転されたＤフリ
ップフロップ（１ｚのＱ端子出力及びインパークｆ２１
）で反転されたＤフリップフロップα刀のＱ端子出力を
四入力とするＡＮＤゲートで、Ｄフリップフロップｕり
へセット信号を出力する＠１制御回路として作用する。
Ｉ２２１はＤフリップフロップ（至）のＱ端子出力・タ
ロツク信号・Ｄフリップフロップ＋１３のＱ端子出力及
びＤフリップフロップＵηのＱ端子出力を四入力とする
ＡＮＤゲートで、Ｄフリップフロップ（１１へリセット
信号を出力する第２制御回路として作用する。
ロツク信号・Ｄフリップフロップ＋１３のＱ端子出力及
びＤフリップフロップＵηのＱ端子出力を四入力とする
ＡＮＤゲートで、Ｄフリップフロップ（１１へリセット
信号を出力する第２制御回路として作用する。
次、第２図に示すタイミングチャートを参照して動作に
ついて説明する。尚、第２図（−）〜（ｉ）は、第１図
におけるａ−ｉ点の波形を夫々示している。。
ついて説明する。尚、第２図（−）〜（ｉ）は、第１図
におけるａ−ｉ点の波形を夫々示している。。
第１図において、ＤフリップフロップＵ及びＥＸ−ＮＯ
Ｒ回路（１３より構成される検出回路（鏝は、ＮＲＺ信
号入力端子１１Ｇより印加されるＮＲＺ信号〔第２図（
Ｃ）参照〕をタロツク信号入力端子Ｉより印加されるタ
ロツク信号〔第２図（−）参照〕に基づいてＤフリップ
フロップＵてラッチし、更にとのＤフリップフロップ叩
のＱ端子出力とＮＲＺ信号とをＥＸ−ＮＯＲ回路（１３
にて論理演算することによりＮＲＺ信号が変化したか否
かを検出している。
Ｒ回路（１３より構成される検出回路（鏝は、ＮＲＺ信
号入力端子１１Ｇより印加されるＮＲＺ信号〔第２図（
Ｃ）参照〕をタロツク信号入力端子Ｉより印加されるタ
ロツク信号〔第２図（−）参照〕に基づいてＤフリップ
フロップＵてラッチし、更にとのＤフリップフロップ叩
のＱ端子出力とＮＲＺ信号とをＥＸ−ＮＯＲ回路（１３
にて論理演算することによりＮＲＺ信号が変化したか否
かを検出している。
即ち、現在のＮＲＺ信号と１ピツト前のＮ ＲＺ信号の
極性が同じであれば、ＥＸ−ＮＯＲ回路（１３の出力は
Ｈレベルとなり、極性が相違しておれば、ＥＸ−ＮＯｆ
ｌｌ路（１３の出力はＬＬ／ベルとなる〔第２図（Ｃ）
（ｄ）（ｅ）参照〕。
極性が同じであれば、ＥＸ−ＮＯＲ回路（１３の出力は
Ｈレベルとなり、極性が相違しておれば、ＥＸ−ＮＯｆ
ｌｌ路（１３の出力はＬＬ／ベルとなる〔第２図（Ｃ）
（ｄ）（ｅ）参照〕。
Ｄフリップフロップ（至）では、所るＥＸ−ＮＯＲ回路
（１３の出力〔第２図（ｅ）参照〕をインバータＱ６）
にて反転されたクロック信号〔第２図（ｂ）参照〕に基
づきラッチし、第２図（ｆ）に示す如きゲート信号を出
力する。
（１３の出力〔第２図（ｅ）参照〕をインバータＱ６）
にて反転されたクロック信号〔第２図（ｂ）参照〕に基
づきラッチし、第２図（ｆ）に示す如きゲート信号を出
力する。
折るゲート信号は、第１制御回路を構成するＡＮＤゲー
ト（１！Ｊ及び第２制御回路を構成するＡＮＤゲート■
に供給される。
ト（１！Ｊ及び第２制御回路を構成するＡＮＤゲート■
に供給される。
ところで、ＡＮＤゲートｌでは、ＤフリップフロップＵ
のＱ端子出力（ゲート信号）・タロツク信号・インバー
タ■にて反転されたＤフリップフロップ■のＱ端子出力
（１ピツト前のＮＲＺ信号）及びインバータ（社）にて
反転されたＤフリップフローツブａ９のＱ端子出力（１
ピツト前のスプリットフェーズ符号）の四入力を論理演
算し、１ピツト前のＮＲＺ信号及びスプリントフェーズ
符号が共にＬレベルであり、且つゲート信号及びクロッ
ク信号が共にＨレベルにあるとき、Ｄフリップフロップ
Ｑ′７）へセット信号〔第２図（ｇ）参照〕を出力する
。
のＱ端子出力（ゲート信号）・タロツク信号・インバー
タ■にて反転されたＤフリップフロップ■のＱ端子出力
（１ピツト前のＮＲＺ信号）及びインバータ（社）にて
反転されたＤフリップフローツブａ９のＱ端子出力（１
ピツト前のスプリットフェーズ符号）の四入力を論理演
算し、１ピツト前のＮＲＺ信号及びスプリントフェーズ
符号が共にＬレベルであり、且つゲート信号及びクロッ
ク信号が共にＨレベルにあるとき、Ｄフリップフロップ
Ｑ′７）へセット信号〔第２図（ｇ）参照〕を出力する
。
祈るセット信号に基づいてＤフリップ７０ツブαでのＱ
端子出力はＨレベルに設定される。
端子出力はＨレベルに設定される。
また、ＡＮＤゲートのでは、Ｄフリップフロップ（１５
１のＱ端子出力（ゲート信号）・タロツク信号・Ｄフリ
ップフロップ（２）のＱ端子出力（１ピツト前のＮＲＺ
信号）及びＤフリップ７０ツブαりのＱ端子出力（１ピ
ツト前のスプリットフェーズ符号）の四入力を論理演算
し、１ピツト前のＮＲＺ信号・１ピツト前のスプリット
フェーズ符号・クロック信号及びゲート信号が全てＨレ
ベルのとき、Ｄフリップフロップ面ヘリセット信号〔第
２図（ｈ）参照〕を出力する。
１のＱ端子出力（ゲート信号）・タロツク信号・Ｄフリ
ップフロップ（２）のＱ端子出力（１ピツト前のＮＲＺ
信号）及びＤフリップ７０ツブαりのＱ端子出力（１ピ
ツト前のスプリットフェーズ符号）の四入力を論理演算
し、１ピツト前のＮＲＺ信号・１ピツト前のスプリット
フェーズ符号・クロック信号及びゲート信号が全てＨレ
ベルのとき、Ｄフリップフロップ面ヘリセット信号〔第
２図（ｈ）参照〕を出力する。
祈るリセット信号に基づいてＤフリップフロップＱ７１
のＱ端子出力はＬレベルに設定される。
のＱ端子出力はＬレベルに設定される。
祈るセット信号・リセット信号及びインバータＣ１６）
で反転されたクロック信号にてＤフリップフロップαの
を制御することにより、Ｑ端子より第２図（ｉ）に示す
如きスプリットフェーズ符号が得られる。
で反転されたクロック信号にてＤフリップフロップαの
を制御することにより、Ｑ端子より第２図（ｉ）に示す
如きスプリットフェーズ符号が得られる。
（ト）発明の効果
本発明に依れば、ＮＲＺ信号をスプリットフェーズ符号
に符号化する回路であって、ＮＲＺ信号とクロック信号
とに基づきＮＲＺ信号の変化点を検出する検出回路と、
この検出回路の出力に基づきゲート信号を出力するゲー
ト信号発生回路と、スプリットフェーズ符号を出力する
出力回路と、前記ゲート信号発生回路からのゲート信号
・前記クロック信号及び前記出力回路の出力信号に基づ
き前記出力回路へ第１及び第２制御信号を夫々出力する
第１及び第２制御回路とを設けたので、簡単な構成にて
グリッジ等を生じることなくＮＲＺ信号をスプリットフ
ェーズ符号に符号化することが出来る。
に符号化する回路であって、ＮＲＺ信号とクロック信号
とに基づきＮＲＺ信号の変化点を検出する検出回路と、
この検出回路の出力に基づきゲート信号を出力するゲー
ト信号発生回路と、スプリットフェーズ符号を出力する
出力回路と、前記ゲート信号発生回路からのゲート信号
・前記クロック信号及び前記出力回路の出力信号に基づ
き前記出力回路へ第１及び第２制御信号を夫々出力する
第１及び第２制御回路とを設けたので、簡単な構成にて
グリッジ等を生じることなくＮＲＺ信号をスプリットフ
ェーズ符号に符号化することが出来る。
％１図は本発明の一実施例を示す図、第２図は第１図番
部の波形を示すタイミングチャート図、第３図は従来例
を示す図、第４図は第３図番部の波形を示すタイミング
チャート図である。 １１２１＜１３・・・検出回路ｕ七を構成するＤフリッ
プ７０ツブ及びＥＸ−ＮＯＲ回路、α９・・・Ｄフリッ
プフロップ（ゲート信号発生回路）、α９・・・Ｄフリ
ップフロップ（出力回路）、（１９・・・ＡＮＤゲート
（第１制御回路）、■・・・ＡＮＤゲート（第２制御回
路）。
部の波形を示すタイミングチャート図、第３図は従来例
を示す図、第４図は第３図番部の波形を示すタイミング
チャート図である。 １１２１＜１３・・・検出回路ｕ七を構成するＤフリッ
プ７０ツブ及びＥＸ−ＮＯＲ回路、α９・・・Ｄフリッ
プフロップ（ゲート信号発生回路）、α９・・・Ｄフリ
ップフロップ（出力回路）、（１９・・・ＡＮＤゲート
（第１制御回路）、■・・・ＡＮＤゲート（第２制御回
路）。
Claims (1)
- （１）ＮＲＺ信号をスプリットフェーズ符号に符号化す
る回路であつて、ＮＲＺ信号とクロック信号とに基づき
ＮＲＺ信号の変化点を検出する検出回路と、この検出回
路の出力に基づきゲート信号を出力するゲート信号発生
回路と、スプリットフェーズ符号を出力する出力回路と
、前記ゲート信号発生回路からのゲート信号・前記クロ
ック信号及び前記出力回路の出力信号に基づき前記出力
回路へ第１及び第２制御信号を夫々出力する第１及び第
２制御回路とを具備することを特徴とするスプリットフ
ェーズ符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166513A JP2572969B2 (ja) | 1986-07-15 | 1986-07-15 | スプリツトフエ−ズ符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61166513A JP2572969B2 (ja) | 1986-07-15 | 1986-07-15 | スプリツトフエ−ズ符号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6320919A true JPS6320919A (ja) | 1988-01-28 |
| JP2572969B2 JP2572969B2 (ja) | 1997-01-16 |
Family
ID=15832722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61166513A Expired - Lifetime JP2572969B2 (ja) | 1986-07-15 | 1986-07-15 | スプリツトフエ−ズ符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2572969B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1139601A2 (en) * | 2000-03-27 | 2001-10-04 | Nec Corporation | Receiving circuit of DSRC radio |
| KR20210066881A (ko) | 2018-11-07 | 2021-06-07 | 미츠비시 파워 가부시키가이샤 | 드레인 배출 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5263655A (en) * | 1975-11-20 | 1977-05-26 | Canon Inc | Data converting device |
-
1986
- 1986-07-15 JP JP61166513A patent/JP2572969B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5263655A (en) * | 1975-11-20 | 1977-05-26 | Canon Inc | Data converting device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1139601A2 (en) * | 2000-03-27 | 2001-10-04 | Nec Corporation | Receiving circuit of DSRC radio |
| EP1139601A3 (en) * | 2000-03-27 | 2005-09-21 | Nec Corporation | Receiving circuit of DSRC radio |
| KR20210066881A (ko) | 2018-11-07 | 2021-06-07 | 미츠비시 파워 가부시키가이샤 | 드레인 배출 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2572969B2 (ja) | 1997-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008412B1 (ko) | 주파수 검파기 | |
| JPS60149247A (ja) | ２進デ−タ伝送方法 | |
| US3560856A (en) | Multilevel signal transmission system | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| JPH07131448A (ja) | 位相比較回路 | |
| US4556868A (en) | CMI Decoder | |
| JPS6320919A (ja) | スプリツトフエ−ズ符号化回路 | |
| JPS58131850A (ja) | デイジタル通信伝送装置 | |
| US4264973A (en) | Circuitry for transmitting clock information with pulse signals and for recovering such clock information | |
| US4461011A (en) | Method and apparatus for converting binary information into a high density single-sideband signal | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| US5703645A (en) | Video signal transmitting apparatus | |
| JPH0338115A (ja) | データ送信装置 | |
| KR950008462B1 (ko) | 디지틀 비트 동기 장치 | |
| JPS60165853A (ja) | デ−タ受信回路における信号復元回路 | |
| JPS58151154A (ja) | 装置間伝送方式 | |
| JPS62230242A (ja) | ノンリタ−ンゼロデ−タ受信回路 | |
| KR910009093B1 (ko) | 부호화 마크 반전 코딩회로 | |
| JPH0514153A (ja) | 二相クロツク信号発生回路 | |
| JPH0462624B2 (ja) | ||
| JPS62242445A (ja) | Ｃｍｉ符号復号化回路 | |
| JPS62231534A (ja) | Ｃｍｉ符号化回路 | |
| JPH03229520A (ja) | 符号変換回路 | |
| JPS63310222A (ja) | 符号化誤り自己監視型ｎｒｚ／ｃｍｉ符号変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |