JPS6380628A - Ｃｍｉ符号化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、通常のＮＲＺ符号信号を伝送信号用のＣＭ
Ｉ符号信号に変換するＣＭＩ符号化回路に関する。

（ロ）従来の技術 ＣＭＩ符号とは１ビツトのデータ信号を２ビツトのブロ
ックに符号化するＩＢ２Ｂ符号の一種であり、データ”
０”を“０１”のブロックに、データ“１°を途中のデ
ーダ０°にかかわりなく交互に°００゛と°１１”のブ
ロックに符号化された符号をいう。

従来のＣＭＩ符号化回路のブロック図を第４図に示す。

第４図において、４・１．４・２は入力端子であり、４
・ｌはＮＲＺ符号のデータ信号の入力端子、４・２はＮ
ＲＺ符号のデータ信号と同期したクロック信号の入力端
子である。ラッチ回路４・３によりデータ信号４・ａを
ラッチし、データが“０°の時出力する信号４・ｂとデ
ータが°ｌ”の時出力する信号４・Ｃとに分離する。入
力端子４−２から入力されたクロック信号４・ｄをデー
ダ０°のゲート回路４−４に入力し、信号４−すにより
ゲートを開きデータが°０”の時だけクロック信号４・
ｄを出力する。また、デーダｌ゛の入力毎にレベル“θ
′と１”を交互に出力するデータ“１°のレベル記憶回
路４・５の出力信号４・ｅをデータ゛１”のゲート回路
４・６に入力し、信号４・Ｃによりゲートを開き、デー
タが“ｌ”の時だけ信号４・ｅを出力する。そして合成
回路４・７によりゲート回路４・４の出力信号４・ｆと
ゲート回路４・６の出力信号４・ｇとを合成し、ＣＭＩ
符号信号４・ｈを生成し、出力端子４・８に出力する。

第４図の具体的な回路を第５図に、その各信号のタイミ
ングチャートを第６図に示す。第５図において５・ｌは
ＮＲＺ符号のデータ信号の入力端子、５・２はＮＲＺ符
号のデータ信号と同期したクロック信号の入力端子、５
・３はデータ信号のラッチ回路を構成するフリップフロ
ップ、５・４はデータ“０°のゲート回路を構成するＮ
ＯＲゲートである。さらに５・５はＮＯＴゲート、５・
６はＮＯＲゲート、５・７はフリップフロップであり、
これらはデータ“１°のレベル記憶回路を構成する。ま
た、５・８はデーダ１°のゲート回路を構成するＮＯＲ
ゲート、５・９は合成回路を構成するＥＸ−ＯＲゲート
、５・１０はＣＭＩ符号の出力端子である。なお、第６
図の５・ａ〜５−ｈは第５図の各部の信号を示している
。

以上のように従来回路では、デーダ０°のゲート回路と
、デーダ１”のゲート回路によりデータを“０°の時と
１”の時とで別々にＣＭＩ符号化し、最終段でこれらを
合成し、ＣＭＩ符号として出力している。第５図におい
て、ＥＸ−ＯＲゲート５・９がその合成回路であり、デ
ータ“０°をＣＭＩ符号化した信号５・ｆとデータ“１
”をＣＭＩ符号化した信号５・ｇとを入力とし、ＣＭＩ
符号の信号５・ｈを出力する。

（ハ）発明が解決しようとする問題点 しかしながらこのような回路方式では信号５−ｆと信号
５・ｇとが通過してくるゲート数がそれぞれ異なるため
、両信号間にゲート遅延の差が生じ、第６図の信号５・
ｈの矢印の示す位置にグリッチが発生する。また、通過
してくるゲート数を等しくしても、各ゲートの温度特性
の違いや、高速化による波形のひずみにより、グリッチ
が発生する。従来、このグリッチを取り除くために、２
逓倍したクロックで波形整形しているが、高速化すると
波形がひずみグリッチ幅が拡がるため、信号と２逓倍ク
ロックのタイミングにより、ビット誤りが生じるという
欠点があった。

この発明はこのような事情を考慮してなされたもので、
ＮＲＺ符号のデータ信号をＣＭＩ符号に符号化するにあ
たり、回路内の各信号のゲート遅延にかかわりなく、Ｃ
Ｍ！符号の出力信号にグリッチのような波形欠陥を発生
することのない安定したＣＭ！符号化回路を提供するも
のである。

（ニ）問題点を解決するための手段 この発明は、ＮＲＺ符号信号をＣＭＩ符号信号に符号化
するＣＭＩ符号化回路において、クロック信号発生回路
と、入力されるＮＲＺ符号信号をクロック信号によりラ
ッチさせるラッチ−遅延回路と、反転動作によりＣＭＩ
符号信号を形成して出力する出力反転回路と、前記ＮＲ
Ｚ符号信号と前記ＣＭＩ符号信号を入力しＮＲＺ符号信
号が「１」のときそれに対応して出力されるＣＭＩ符号
信号の信号レベルを記憶してその記憶内容を出力する記
憶回路と、前記ラッチ−遅延回路と前記記憶回路の各出
力およびＮＲＺ符号信号とクロック信号を入力すると共
に前記出力反転回路から現在出力されているＣＭＩ符号
信号をフィードバックして前に２ＮＲＺ符号信号と比較
し次に出力すべきＣＭＩ符号信号に対応する反転動作を
判定して前記出力反転回路に指令する判定回路とを備え
たことを特徴とするＣＭＩ符号化回路である。

（ホ）作　用 判定回路は、ＮＲＺ符号信号として、たとえば、「０」
が入力されたとき、前記出力反転回路がＣＭｌ符号信号
として「１」を出力している場合にはその出力を反転さ
せ、［０」を出力している場合にはその出力を持続させ
ていずれも半クロツク後にその出力を反転させる。また
、ＮＲＺ符号信号として、たとえば、「Ｉ」が入力され
たとき、前記記憶回路と前記出力反転回路とが共に同レ
ベルの信号を出力としているときのみ前記出力反転回路
の出力を反転させ、ＣＭＩ符号化が行われる。

つまり、前記判定回路は前記出力反転回路のＣＭＩ符号
化された出力をフィードバックし、入力されるＮＲＺ符
号信号と比較して次に出力すべき信号レベルを判定し、
その信号レベルになるように前記出力反転回路の出力を
反転させる。反転動作によりＣＭＩ符号信号が形成され
るので、常に安定した出力が得られる。

（へ）実施例 以下、図面に示す実施例に基づいてこの発明を詳述する
。なお、これによってこの発明が限定されるものではな
い。

第１図はこの発明の構成を示すブロック図である。第１
図において、１−１，１・２は入力端子であり、１・１
はＮＲＺ符号のデータ信号の入力端子、！・２はＮＲＺ
符号のデータ信号と同期したクロック信号の入力端子で
ある。ラッチ・遅延回路！・３により、データ信号をラ
ッチし、データ信号と反転信号及びそれらの半クロツク
分遅延したデータを出力する。判定回路ｌ・４ではラッ
チ・遅延回路ｌ・３からの入力データ信号と、デーラダ
１１のレベル記憶回路ｌ・５で保持しているレベルと、
現在ＣＭＩ符号として出力しているレベルとを比較し、
次のデータ信号をＣＭＩ符号化して出力する際、現在出
力しているレベルを反転しなければならない時だけ、ゲ
ート回路１・６〜ｌ・８のいずれかのゲートを開きクロ
ック信号を出力反転回路ｌ・９へ出力する。出力反転回
路Ｉ・９は３本の入力信号線のそれぞれのクロック信号
の立上りで出力を反転する回路であり、出力端子１・１
０にＣＭＩ符号の信号として出力する。

次に、判定回路１・４の動作について説明する。

データ“０°が入力された時は、ＣＭＩ符号として“０
１°を出力するため、現在ＣＭＩ符号として出力してい
るレベルが°１°の時は出力を反転してまずレベルを°
０”にしなければならない。

そこでゲート回路１・６を開き、クロック信号を出力反
転回路ｌ・９に出力し現在の出力を反転してレベルを°
０”にする。またデータ“０”が入力されたとき、ＣＭ
Ｉ符号として出力しているレベルが“０°の時は、出力
を反転しなくてもよいのでゲート回路１−６を閉じたま
まにしておき出力を反転しないようにする。そして、前
記のどちらの場合でも半クロツク後にはＣＭＩ符号とし
て出力しているレベルを°０°から“ｌ”に反転しなけ
ればならない。そこで、ゲート回路１・７を開き、半ク
ロツク９遅れたクロック信号を出力反転回路ｌ・９に出
力し、現在の出力を反転してレベルを“ｌｏにする。一
方デーダｌ”が入力された時は、それ以前のデータ“１
”の時にＣＭＩ符号として“１１”を出力していたら“
００”を、逆に“００”を出力していたら°１１−を出
力する。デーラダ１°のレベル記憶回路には、それ以前
のデータ゛ｌ”の時に出力したレベルが保持されており
、判定回路１・４で、これを判定し、次に出力すべきレ
ベルと現在ＣＭＩ符号として出力しているレベルとを比
較し、その出力を反転しなければならない時のみ、ゲー
ト回路ｌ・８を開きクロック信号を出力反転回路１−９
に出力し、現在の出力を反転する。またこの時データ“
１”のレベル記憶回路１・５でこのＣＭＩ符号の出力レ
ベルを保持しておき、次にデーラダｌ°を入力した時の
判定用信号として判定回路ｌ・４に出力する。以上のよ
うに判定回路１・４は、入力されたデータによ−リ、そ
れをＣＭＩ符号として出力するレベルを判定し、現在Ｃ
ＭＩ符号として出力しているレベルを反転しなければな
らない時のみ、ゲート回路１・６〜ｌ・８を通してクロ
ック信号を出力反転回路ｌ・９に出力するように動作す
る。

第２図は第１図のブロック図に対応する一実施例の電気
回路図、第３図は第２図の各信号のタイミングチャート
である。第２図において２・１はＮＲＺ符号のデータ信
号の入力端子、２・２はＮＲＺ符号のデータ信号と同期
したクロック信号の入力端子、２・３．２−４はそれぞ
れデータ信号のラッチ・遅延回路を構成するフリップフ
ロップ、２・５は判定回路の一部を構成するＥＸ−ＯＲ
ゲート、２・６〜２・８は判定回路兼クロック信号のゲ
ート回路を構成するＡＮＤゲート、２・９および２・ｌ
Ｏはそれぞれデーラダｌ”のレベル記憶回路を構成する
ＡＮＤゲートおよびフリップフロップ、２・１１〜２・
１３および２・１４〜２・１８はそれぞれ出力反転回路
を構成するフリップフロップおよびＮＡＮＤゲート、２
・１９および２・２０はクロック信号とその反転信号を
それぞれにゲート遅延の差が生じないように出力する回
路を構成するＥＸ−ＯＲゲート、２・２１はＣＭＩ符号
の出力端子である。また第３図の２・λ〜２・コは第２
図の各部の信号を示している。

次に、第２図の動作について説明する。

まず、入力端子２・２から入力されたクロック信号をＥ
Ｘ−ＯＲゲート２−１９．２−２０　＋：大入力、ＥＸ
−ＯＲゲート２・１９からクロック信号２・ｂを、ＥＸ
−ＯＲゲート２・２０からクロック反転信号を出力させ
る。フリップ７０ツブ２・３は入力端子２・１から入力
されたデータ信号２・ａをクロック信号２・ｂでラッチ
し、出力Ｑからデータ信号２・Ｃを、出力Ｑからその反
転信号をそれぞれ出力する。フリップフロップ２・４は
、さらにデータ信号２・Ｃをクロック反転信号でラッチ
することにより、出力Ｑから半クロツク分遅延したデー
タ信号２・ｄを、出力Ｑからその反転信号を出力する。

ＡＮＤゲート２・６はデータ信号２・Ｃの反転信号とＣ
ＭＩ符号の出力信号とクロック反転信号を入力すること
により、データ信号２・ａが°０”で現在ＣＭＩ符号と
して出力しているレベルが“ｌ゛のときクロック反転信
号を出力する（信号２・ｇ）。ＡＮＤゲート２・７は半
クロツク分遅延したデータ信号２・ｄの反転信号とクロ
ック信号２・ｂを入力することによりデータ信号２・ｄ
が０”のときは必ずクロック信号２・ｂを出力する（信
号２・ｈ）。ＡＮＤゲート２・９は半クロツク分遅延し
たデータ信号２・ｄとクロック信号２・ｂを入力するこ
と１ζよりデータ信号２゜ｄが°１°のときは必ずクロ
ック信号を出力する（信号２・ｅ）。フリップフロップ
２・１０ではＣＭＩ符号の出力信号を信号２・ｅでラッ
チすることにより、データ信号２・ｄが“１“のとき出
力したＣＭＩ符号のレベルを保持しておく。ＥＸ−ＯＲ
ゲート２・５はフリップフロップ２・１０の出力Ｑ（信
号２・ｆ）とＣＭＩ符号の出力信号を入力することによ
り、以前にデーラダ１”で出力したレベルと現在ＣＭＩ
符号として出力しているレベルが等しい時レベル“ｌ”
を出力する。ＡＮＤゲート２・８はデータ信号２・Ｃと
、ＥＸ−ＯＲゲート２・５の出力と、クロック反転信号
を入力することにより、データ信号２・Ｃが“ｌ”テ、
カつ、以前にデーラダｌ”で出力したレベルと現在ＣＭ
Ｉ符号として出力しているレベルが等しい時クロック反
転信号を出力する（信号２・ｉ）。上述した信号２−ｇ
、２−ｈ、２・ｉがＣＭＩ符号の出力信号を反転させる
クロック信号となる。

フリップフロップ２・１１．２・１２．２・１３では、
それぞれ信号２・ｇ、２・）１．２・ｉで内部のラッチ
信号が反転する。ＮＡＮＤゲート２・１４〜２・１８は
フリップフロップ２・ｌ】〜２・１３のうち出力Ｑのレ
ベルが°１゛であるものが偶数個（Ｏ又は２）であれば
レベル“０”を、奇数個（ｌ又は３）であればレベル゛
ｌ”をＮＡＮＤゲート２・１８から出力する。これによ
り、フリップフロップ２・１１〜２・１３のうちいずれ
か１つのラッチ信号が反転すると、ＮＡＮＤゲート２−
１８の出力が反転する。以上の動作によりＮＡＮＤゲー
ト２・１８の出力信号２・ｊはデータ信号２・ａをＣＭ
ｌ、符号に符号化した信号となる。

前述の実施例ではクロック信号及びクロック反転信号が
５０％デユーティであるため第３図の信号２・ｇ〜２・
ｉの各信号の立上りと立下りがほぼ一致して起こる危険
性があるため、出力反転回路の規模を大きくせざるを得
ないが、第７図に示すようにクロック信号及びクロック
反転信号を遅延回路７・１６．７・１７とＡＮＤゲート
７・１８．７・１９により、レベルが°ｌ°である期間
を短くすると第８図に示すように信号７・ｈ〜７・ｊの
各信号の立上りと立下りが同時に起こることが全くなく
なるため、第７図のようにＯＲゲート７・１１とフリッ
プフロップ７・１２だけで出力反転回路が構成でき、回
路規模を小さくできる。

このようにして、この発明によるＣＭＩ符号化回路は、
ＣＭＩ符号の出力信号を判定回路に入力し、次に入力す
るデータ信号等と比較し、必要な時だけ最終段の出力反
転回路にクロック信号を入力して出力を反転させる方式
を採用したので、ＣＭＩ符号として出力するレベルを反
転させる必要がない時には、最終段の出力反転回路にク
ロック信号を入力しないため出力反転回路は全く動作せ
ず、出力するＣＭＩ符号の信号にグリッチが発生するの
を確実におさえることができる。

（ト）発明の効果 この発明によれば、回路内の各信号のゲート遅延にかか
わりなく、グリッチの発生しない安定したＣＭＩ符号を
出力することができるので、温度変化によるゲート遅延
暑の変化が激しい場所にある伝送装置に利用でき、また
、低速からある程度高速のデータ伝送速度をもつ伝送装
置に利用することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図はこの発明の一実施例を示す電気回路図、第３図
は第２図における各部の信号を示すタイミングチャート
、第４図は従来例の構成を示すブロック図、第５図は従
来例の回路図、第６図は第５図における各部の信号のタ
イミングチャート、第７図は他の実施例を示す第２図対
応図、第８図は第７図の各部の信号のタイミングチャー
トである。 ２・ｌ・・・・・・ＮＲＺ符号信号入力端子、２・２・
・・・・・クロック信号入力端子、２・３．２・４．２
・ｌＯ〜２・１３・・・・・・フリップフロップ、 ２・５．２・１９．２・２０・・・・・・ＥＸ−ＯＲゲ
ート、 ２・　６〜２・　９．２・　１４〜２・　ｌ　７　・・
・・ＡＮＤゲート、 ２−１８・・−・・・ＮＡＮＤゲート、２・２１・・・
・・・ＣＭＩ符号信号出力端子。 第３図 ２・ａ　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　テ″−タｔｏ１１１０１０１１１１１
０１１１０１第６図 第８図

Claims (1)

【特許請求の範囲】
1. １、ＮＲＺ符号信号をＣＭＩ符号信号に符号化するＣＭ
   Ｉ符号化回路において、クロック信号発生回路と、入力
   されるＮＲＺ符号信号をクロック信号によりラッチさせ
   るラッチ・遅延回路と、反転動作によりＣＭＩ符号信号
   を形成して出力する出力反転回路と、前記ＮＲＺ符号信
   号と前記ＣＭＩ符号信号を入力しＮＲＺ符号信号が「１
   」のときそれに対応して出力されるＣＭＩ符号信号の信
   号レベルを記憶してその記憶内容を出力する記憶回路と
   、前記ラッチ・遅延回路と前記記憶回路の各出力および
   ＮＲＺ符号信号とクロック信号を入力すると共に前記出
   力反転回路から現在出力されているＣＭＩ符号信号をフ
   ィードバックして前記ＮＲＺ符号信号と比較し次に出力
   すべきＣＭＩ符号信号に対応する反転動作を判定して前
   記出力反転回路に指令する判定回路とを備えたことを特
   徴とするＣＭＩ符号化回路。