JPH0578104B2 - - Google Patents
Info
- Publication number
- JPH0578104B2 JPH0578104B2 JP61253678A JP25367886A JPH0578104B2 JP H0578104 B2 JPH0578104 B2 JP H0578104B2 JP 61253678 A JP61253678 A JP 61253678A JP 25367886 A JP25367886 A JP 25367886A JP H0578104 B2 JPH0578104 B2 JP H0578104B2
- Authority
- JP
- Japan
- Prior art keywords
- audio data
- digital audio
- output
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005236 sound signal Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/08—Pulse-modulation recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/002—Control of digital or coded signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデイジタルミユーテイング回路に係
り、特にパルス符号変調（PCM）された音声デ
ータに対してミユーテイングをかけたり、ミユー
テイングを解除するデイジタルミユーテイング回
路に関する。
り、特にパルス符号変調（PCM）された音声デ
ータに対してミユーテイングをかけたり、ミユー
テイングを解除するデイジタルミユーテイング回
路に関する。
従来の技術
アナログ音声信号をパルス符号変調して得られ
たオーデイオデータ（PCM音声データ）に同期
信号、誤り検査符号、誤り訂正符号等を付加し
て、所定の信号フオーマツトのブロツク信号を生
成し、このブロツク単位で時系列的に合成された
デイジタルオーデイオ信号を更に記録再生に適し
た変調方式で変調し、これにより得られた被変調
デイジタルオーデイオ信号を記録媒体に記録し、
これを再生するデイジタルオーデイオ信号記録再
生システムが従来より各種知られている。
たオーデイオデータ（PCM音声データ）に同期
信号、誤り検査符号、誤り訂正符号等を付加し
て、所定の信号フオーマツトのブロツク信号を生
成し、このブロツク単位で時系列的に合成された
デイジタルオーデイオ信号を更に記録再生に適し
た変調方式で変調し、これにより得られた被変調
デイジタルオーデイオ信号を記録媒体に記録し、
これを再生するデイジタルオーデイオ信号記録再
生システムが従来より各種知られている。
このようなデイジタルオーデイオ信号記録再生
システムにおいて、再生時に使用者の意図に応じ
てミユーテイングしたり（これを「オン・ミユー
ト」ともいうものとする）、あるいはミューテイ
ング状態を解除してもとの音声出力状態に復帰し
たりする（これを「オフ・ミユート」ともいうも
のとする）ことが必要となる。
システムにおいて、再生時に使用者の意図に応じ
てミユーテイングしたり（これを「オン・ミユー
ト」ともいうものとする）、あるいはミューテイ
ング状態を解除してもとの音声出力状態に復帰し
たりする（これを「オフ・ミユート」ともいうも
のとする）ことが必要となる。
発明が解決しようとする問題点
従来のデイジタルオーデイオ信号記録再生シス
テムにおけるミユーテイング回路は、再生及び復
調されたPCM音声データをＤ／Ａ変換器により
デイジタル−アナログ変換して得られた再生アナ
ログ音声信号に対してオン・ミユートやオフ・ミ
ユートを行なつていた。
テムにおけるミユーテイング回路は、再生及び復
調されたPCM音声データをＤ／Ａ変換器により
デイジタル−アナログ変換して得られた再生アナ
ログ音声信号に対してオン・ミユートやオフ・ミ
ユートを行なつていた。
一方、IC（集積回路）は大量生産による大幅な
低価格化が可能で、またデイジタルICは電源電
圧変動、雑音、温度変化、経時変化等に対して強
く、高信頼性で安定な動作が可能である等の数々
の特長がある。このため、ミユーテイング回路も
デイジタル化し、デイジタルIC内に組込めるよ
うにした方が、有利であり、また無調整化も図る
ことができる。
低価格化が可能で、またデイジタルICは電源電
圧変動、雑音、温度変化、経時変化等に対して強
く、高信頼性で安定な動作が可能である等の数々
の特長がある。このため、ミユーテイング回路も
デイジタル化し、デイジタルIC内に組込めるよ
うにした方が、有利であり、また無調整化も図る
ことができる。
本発明は上記の点に鑑みて創作されたもので、
PCM音声データに対してオン・ミユート及びオ
フ・ミユートを行なうことができるデイジタルミ
ユーテイング回路を提供することを目的とする。
PCM音声データに対してオン・ミユート及びオ
フ・ミユートを行なうことができるデイジタルミ
ユーテイング回路を提供することを目的とする。
問題点を解決するための手段
本発明のデイジタルミユーテイング回路は、Ｎ
ビツト（ただし、Ｎは２以上の整数）のデイジタ
ル音声データのレベル制御を行なうデータセレク
タによるレベル制御手段と、レジスタと、デイジ
タル音声データの上位ビツトを極性反転して１サ
ンプルクロツク毎に下位ビツト方向へシフトする
シフト動作を行なうシフト回路と、レベル制御手
段よりのデイジタル音声データ又は入力デイジタ
ル音声データとシフト回路の出力デイジタル音声
データの一方をレジスタへ選択出力する選択手段
とよりなる。
ビツト（ただし、Ｎは２以上の整数）のデイジタ
ル音声データのレベル制御を行なうデータセレク
タによるレベル制御手段と、レジスタと、デイジ
タル音声データの上位ビツトを極性反転して１サ
ンプルクロツク毎に下位ビツト方向へシフトする
シフト動作を行なうシフト回路と、レベル制御手
段よりのデイジタル音声データ又は入力デイジタ
ル音声データとシフト回路の出力デイジタル音声
データの一方をレジスタへ選択出力する選択手段
とよりなる。
作 用
レベル制御手段はオフ・ミユート時は第１のデ
イジタル音声データをそのまま通過させ、オン・
ミユート状態からオフ・ミユート状態へ切換わつ
た時点直後より一定期間は第１のデイジタル音声
データのビツトシフト及び極性反転を行なつて１
サンプルクロツク毎に徐々にレベルをグラウンド
電位レベルから第１のデイジタル音声データが示
すレベルにまで変化せしめ、オン・ミユート制御
信号入来期間中はグラウンド電位レベルの第２の
デイジタル音声データを出力する。
イジタル音声データをそのまま通過させ、オン・
ミユート状態からオフ・ミユート状態へ切換わつ
た時点直後より一定期間は第１のデイジタル音声
データのビツトシフト及び極性反転を行なつて１
サンプルクロツク毎に徐々にレベルをグラウンド
電位レベルから第１のデイジタル音声データが示
すレベルにまで変化せしめ、オン・ミユート制御
信号入来期間中はグラウンド電位レベルの第２の
デイジタル音声データを出力する。
シフト回路はレジスタの出力デイジタル音声デ
ータの上位ビツトを極性反転して１サンプルクロ
ツク毎に下位ビツト方向へシフトするシフト動作
を行なうことにより、１サンプルクロツク毎に漸
次レベルが低下するデイジタル音声データを出力
する。
ータの上位ビツトを極性反転して１サンプルクロ
ツク毎に下位ビツト方向へシフトするシフト動作
を行なうことにより、１サンプルクロツク毎に漸
次レベルが低下するデイジタル音声データを出力
する。
レベル制御手段及びシフト回路から夫々取り出
されたデイジタル音声データは選択手段に供給さ
れ、ここでオン・ミユート制御信号入来時点より
一定期間のみシフト回路の出力デイジタル音声デ
ータがレジスタへ選択出力され、それ以外の期間
はレベル制御手段よりのデイジタル音声データが
選択出力され、レジスタを経て出力端子へ出力さ
れる。
されたデイジタル音声データは選択手段に供給さ
れ、ここでオン・ミユート制御信号入来時点より
一定期間のみシフト回路の出力デイジタル音声デ
ータがレジスタへ選択出力され、それ以外の期間
はレベル制御手段よりのデイジタル音声データが
選択出力され、レジスタを経て出力端子へ出力さ
れる。
なお、選択手段は入力デイジタル音声データと
シフト回路の出力デイジタル音声データのいずれ
か一方を選択出力することもでき、この場合は、
レジスタの出力デイジタル音声データがレベル制
御手段を経て出力端子へ出力される。
シフト回路の出力デイジタル音声データのいずれ
か一方を選択出力することもでき、この場合は、
レジスタの出力デイジタル音声データがレベル制
御手段を経て出力端子へ出力される。
実施例
第１図は本発明になるデイジタルミユーテイン
グ回路の一実施例の回路図を示す。同図中、入力
端子１に第２図Ａに模式的に示すタイミングで入
来したサンプルクロツクａはＤ型フリツプフロツ
プ４，５及び直並列変換器９の各クロツク端子に
夫々供給される一方、後述のＮ進カウンタ１０の
クロツク端子及びＮビツトレジスタ１６のクロツ
ク端子に夫々供給される。このサンプルクロツク
ａは、後述の入力端子１２より入来する第２図Ｉ
に示す、量子化ビツト数Ｎビツト（ただし、Ｎは
２以上の整数で、例えば16）のPCM音声データ
ｉの各ワードの伝送周期に等しい周期で入来す
る。
グ回路の一実施例の回路図を示す。同図中、入力
端子１に第２図Ａに模式的に示すタイミングで入
来したサンプルクロツクａはＤ型フリツプフロツ
プ４，５及び直並列変換器９の各クロツク端子に
夫々供給される一方、後述のＮ進カウンタ１０の
クロツク端子及びＮビツトレジスタ１６のクロツ
ク端子に夫々供給される。このサンプルクロツク
ａは、後述の入力端子１２より入来する第２図Ｉ
に示す、量子化ビツト数Ｎビツト（ただし、Ｎは
２以上の整数で、例えば16）のPCM音声データ
ｉの各ワードの伝送周期に等しい周期で入来す
る。
また、入力端子２には外部制御回路（図示せ
ず）よりの第２図Ｂに示すミユート制御信号ｂが
入来し、Ｄ型フリツプフロツプ４のデータ入力端
子に印加される。このミユート制御信号ｂは、オ
ン・ミユート時ローレベル、オフ・ミユート時は
ハイレベルとなる２値信号である。更に、入力端
子３には上記外部制御回路より第２図Ｃに示す如
く、ミユート復帰時にのみローレベルとなるミユ
ート復帰信号ｃが入来する。
ず）よりの第２図Ｂに示すミユート制御信号ｂが
入来し、Ｄ型フリツプフロツプ４のデータ入力端
子に印加される。このミユート制御信号ｂは、オ
ン・ミユート時ローレベル、オフ・ミユート時は
ハイレベルとなる２値信号である。更に、入力端
子３には上記外部制御回路より第２図Ｃに示す如
く、ミユート復帰時にのみローレベルとなるミユ
ート復帰信号ｃが入来する。
Ｄ型フリツプフロツプ４及び５は２段縦続接続
されており、Ｄ型フリツプフロツプ５のＱ出力端
子からは第２図Ｅに示す如く、ミユート制御信号
ｂがローレベルとなつた時点より２サンプルクロ
ツク後の時点でローレベルとなり、ミユート制御
信号ｂがハイレベルとなつた時点より２サンプル
クロツク後の時点でハイレベルとなるパルスｅが
取り出される。NAND回路６はＤ型フリツプフ
ロツプ４の出力パルスとＤ型フリツプフロツプ
５のＱ出力パルスｅとを夫々入力信号として受
け、第２図Ｄに示す如きパルスｄを発生出力す
る。
されており、Ｄ型フリツプフロツプ５のＱ出力端
子からは第２図Ｅに示す如く、ミユート制御信号
ｂがローレベルとなつた時点より２サンプルクロ
ツク後の時点でローレベルとなり、ミユート制御
信号ｂがハイレベルとなつた時点より２サンプル
クロツク後の時点でハイレベルとなるパルスｅが
取り出される。NAND回路６はＤ型フリツプフ
ロツプ４の出力パルスとＤ型フリツプフロツプ
５のＱ出力パルスｅとを夫々入力信号として受
け、第２図Ｄに示す如きパルスｄを発生出力す
る。
すなわち、Ｄ型フリツプフロツプ４，５及び
NAND回路６は、オフ・ミユート制御信号発生
回路７を構成しており、NAND回路６より、ミ
ユート制御信号ｂがローレベルとなつた時点直後
に、サンプルクロツクａに位相同期した、１サン
プルクロツク幅（すなわち入力PCM音声データ
ｉの１ワード伝送周期）の負極性パルスｄを発生
出力し、これをＮ進カウンタ１０のクリア端子に
印加してこれをクリアする。Ｎ進カウンタ１０は
そのキヤリイ出力がインバータ１１を介してその
イネーブル端子に印加される構成とされており、
上記負極性のオン・ミユート制御信号ｄによりク
リアされた時点からローレベルとなり、入力サン
プルクロツクａを（Ｎ−１）個計数した時点でハ
イレベルに復帰するパルスｆ（第２図Ｆに示す）
を、そのキヤリイ出力端子より出力する。パルス
ｆがハイレベルとなつた後は、次にクリアパルス
がくるまで、カウンタ１０はその計数動作を停止
する。
NAND回路６は、オフ・ミユート制御信号発生
回路７を構成しており、NAND回路６より、ミ
ユート制御信号ｂがローレベルとなつた時点直後
に、サンプルクロツクａに位相同期した、１サン
プルクロツク幅（すなわち入力PCM音声データ
ｉの１ワード伝送周期）の負極性パルスｄを発生
出力し、これをＮ進カウンタ１０のクリア端子に
印加してこれをクリアする。Ｎ進カウンタ１０は
そのキヤリイ出力がインバータ１１を介してその
イネーブル端子に印加される構成とされており、
上記負極性のオン・ミユート制御信号ｄによりク
リアされた時点からローレベルとなり、入力サン
プルクロツクａを（Ｎ−１）個計数した時点でハ
イレベルに復帰するパルスｆ（第２図Ｆに示す）
を、そのキヤリイ出力端子より出力する。パルス
ｆがハイレベルとなつた後は、次にクリアパルス
がくるまで、カウンタ１０はその計数動作を停止
する。
また、Ｄ型フリツプフロツプ８は前記負極性の
ミユート復帰信号ｃによりプリセツトされ、か
つ、前記パルスｅがローレベルの期間クリアされ
る構成とされており、第２図Ｇに示す如く、パル
スｅがローレベルとなつた時点でローレベルとな
り、パルスｅがハイレベルとなつた後にミユート
復帰信号ｃが入来した時点でハイレベルとなるパ
ルスｇを発生して直並列変換器９のクリア端子に
印加する。
ミユート復帰信号ｃによりプリセツトされ、か
つ、前記パルスｅがローレベルの期間クリアされ
る構成とされており、第２図Ｇに示す如く、パル
スｅがローレベルとなつた時点でローレベルとな
り、パルスｅがハイレベルとなつた後にミユート
復帰信号ｃが入来した時点でハイレベルとなるパ
ルスｇを発生して直並列変換器９のクリア端子に
印加する。
直並列変換器９は上記パルスｇがローレベルで
ある期間はクリア状態とされているため、そのＮ
ビツトの出力端子の各出力信号は夫々すべてロー
レベルとなつており、パルスｇがハイレベルとな
つた時点直後の最初のサンプルクロツクａの入力
時点で第２図Ｈに示す如く、その出力端子“１”
よりハイレベルの信号を発生してデータセレクタ
１３Nのセレクト端子に出力し、２番目のサンプ
ルクロツクａの入来時点でその出力端子“２”よ
りハイレベルの信号を発生して第２図Ｈに示す如
くデータセレクタ１３1のセレクト端子へ出力し、
以下、サンプルクロツクａが１個入来する毎に、
その３番目の出力端子よりＮ番目の出力端子ま
で、同図Ｈに示す如く順番にハイレベルの信号を
発生してデータセレクタ１３2〜１３N-1のセレク
ト端子へ出力する。
ある期間はクリア状態とされているため、そのＮ
ビツトの出力端子の各出力信号は夫々すべてロー
レベルとなつており、パルスｇがハイレベルとな
つた時点直後の最初のサンプルクロツクａの入力
時点で第２図Ｈに示す如く、その出力端子“１”
よりハイレベルの信号を発生してデータセレクタ
１３Nのセレクト端子に出力し、２番目のサンプ
ルクロツクａの入来時点でその出力端子“２”よ
りハイレベルの信号を発生して第２図Ｈに示す如
くデータセレクタ１３1のセレクト端子へ出力し、
以下、サンプルクロツクａが１個入来する毎に、
その３番目の出力端子よりＮ番目の出力端子ま
で、同図Ｈに示す如く順番にハイレベルの信号を
発生してデータセレクタ１３2〜１３N-1のセレク
ト端子へ出力する。
データセレクタ１３1〜１３Nは２入力１出力タ
イプの回路で、そのセレクト端子の入力レベルが
ローレベルのとき入力端子Ａの入力データを選択
出力し、セレクト端子の入力レベルがハイレベル
のときは入力端子Ｂの入力データを選択出力する
構成とされている。また、データセレクタ１３1
〜１３Nの各入力端子Ｂには、例えば記録媒体か
ら再生され、その後にデ・インターリーブ、時間
軸圧縮、ジツタ吸収、誤り検出訂正等がすべて行
なわれた後の再生PCM音声データｉが対応する
ビツト毎に入力される。
イプの回路で、そのセレクト端子の入力レベルが
ローレベルのとき入力端子Ａの入力データを選択
出力し、セレクト端子の入力レベルがハイレベル
のときは入力端子Ｂの入力データを選択出力する
構成とされている。また、データセレクタ１３1
〜１３Nの各入力端子Ｂには、例えば記録媒体か
ら再生され、その後にデ・インターリーブ、時間
軸圧縮、ジツタ吸収、誤り検出訂正等がすべて行
なわれた後の再生PCM音声データｉが対応する
ビツト毎に入力される。
すなわち、データセレクタ１３Nの入力端子Ｂ
にはPCM音声データのMSBが入力され、データ
セレクタ１３1の入力端子ＢにはPCM音声データ
のLSBが入力される。このPCM音声データｉは
量子化ビツト数Ｎビツトで、第２図Ｉに模式的に
示す如く、Ｍ−３番目の１ワードのデータ（Ｍ
-3DＮ〜Ｍ-3D1）、Ｍ−２番目の１ワードのデー
タ（Ｍ-2DＮ〜Ｍ-2D1）、Ｍ−１番目の１ワード
のデータ（Ｍ-1DＮ〜Ｍ-1D1）、Ｍ番目の１ワー
ドのデータ（ＭＤＮ〜ＭD1）、…のように、もと
の順番で入力される。すなわち、第２図Ｉ及び後
述の第３図Ａ〜Ｃ中、ＡＤＢはＡ番目のワードの
下位Ｂビツト目のPCM音声データを示す。なお、
本実施例では、PCM音声データの符号形式はオ
フセツト・バイナリであるものとして説明する。
にはPCM音声データのMSBが入力され、データ
セレクタ１３1の入力端子ＢにはPCM音声データ
のLSBが入力される。このPCM音声データｉは
量子化ビツト数Ｎビツトで、第２図Ｉに模式的に
示す如く、Ｍ−３番目の１ワードのデータ（Ｍ
-3DＮ〜Ｍ-3D1）、Ｍ−２番目の１ワードのデー
タ（Ｍ-2DＮ〜Ｍ-2D1）、Ｍ−１番目の１ワード
のデータ（Ｍ-1DＮ〜Ｍ-1D1）、Ｍ番目の１ワー
ドのデータ（ＭＤＮ〜ＭD1）、…のように、もと
の順番で入力される。すなわち、第２図Ｉ及び後
述の第３図Ａ〜Ｃ中、ＡＤＢはＡ番目のワードの
下位Ｂビツト目のPCM音声データを示す。なお、
本実施例では、PCM音声データの符号形式はオ
フセツト・バイナリであるものとして説明する。
更に、データセレクタ１３1〜１３Nの各入力端
子Ａのうち、データセレクタ１３Nの入力端子Ａ
には常時ハイレベルの信号が入力され、それ以外
のデータセレクタ１３1〜１３N-1の各入力端子Ａ
にはデータセレクタ１３Nの出力データをインバ
ータ１４により極性反転して得たデータが夫々供
給される構成とされてある。
子Ａのうち、データセレクタ１３Nの入力端子Ａ
には常時ハイレベルの信号が入力され、それ以外
のデータセレクタ１３1〜１３N-1の各入力端子Ａ
にはデータセレクタ１３Nの出力データをインバ
ータ１４により極性反転して得たデータが夫々供
給される構成とされてある。
これにより、データセレクタ１３N，１３N-1，
…，１３1の各出力データは第３図Ａに模式的に
示す如く、前記パルスｇがローレベルになるまで
のオフ・ミユート時には、入力PCM音声データ
ｉのMSB，Ｎ−１ビツト目、…、LSBの各デー
タがそのまま選択出力されるが、前記パルスｇが
ローレベルになると（この時点を第３図Ａの上部
にGLで示す）、直並列変換器９のＮビツトの出力
がすべてローレベルになるので、データセレクタ
１３Nの出力データはその入力端子Ａに入来して
いるハイレベル（論理“１”）となり、データセ
レクタ１３N-1〜１３1の各出力データは夫々その
入力端子Ａに入来する、インバータ１４によりデ
ータセレクタ１３Nの出力ハイレベルを極性反転
して得たローレベル（論理“０”）となる。
…，１３1の各出力データは第３図Ａに模式的に
示す如く、前記パルスｇがローレベルになるまで
のオフ・ミユート時には、入力PCM音声データ
ｉのMSB，Ｎ−１ビツト目、…、LSBの各デー
タがそのまま選択出力されるが、前記パルスｇが
ローレベルになると（この時点を第３図Ａの上部
にGLで示す）、直並列変換器９のＮビツトの出力
がすべてローレベルになるので、データセレクタ
１３Nの出力データはその入力端子Ａに入来して
いるハイレベル（論理“１”）となり、データセ
レクタ１３N-1〜１３1の各出力データは夫々その
入力端子Ａに入来する、インバータ１４によりデ
ータセレクタ１３Nの出力ハイレベルを極性反転
して得たローレベル（論理“０”）となる。
従つて、オン・ミユート時にはデータセレクタ
１３N〜１３1より取り出された全部でＮビツトの
PCM音声データｊの値は第３図Ａ示す如く、
「1000…０」で示され、極性ビツトであるMSBの
値のみ「１」で、それ以外のＮ−１ビツトの値は
すべて「０」となり、かつ、オン・ミユート期間
中はこの値に保持される。この値は、オフセツト
バイナリでは周知の如く「０」、すなわちグラウ
ンド電位を表わす。
１３N〜１３1より取り出された全部でＮビツトの
PCM音声データｊの値は第３図Ａ示す如く、
「1000…０」で示され、極性ビツトであるMSBの
値のみ「１」で、それ以外のＮ−１ビツトの値は
すべて「０」となり、かつ、オン・ミユート期間
中はこの値に保持される。この値は、オフセツト
バイナリでは周知の如く「０」、すなわちグラウ
ンド電位を表わす。
次に、前記パルスｇがローレベルからハイレベ
ルになると（この時点を第３図Ａの上部にGHで
示す）、前記したようにサンプルクロツクａが１
個入来する毎に直並列変換器９の出力が第２図Ｈ
に示す如く順次ハイレベルに変化するから、デー
タセレクタ１３N〜１３1はサンプルロツクａに同
期してまず最初にデータセレクタ１３Nが入力端
子Ｂの入力PCM音声データｉを選択出力するよ
うに切換わり、以下サンプルクロツクａの入来毎
に、データセレクタ１３1，１３2，…，１３N-1
の順で入力PCM音声データｉを選択出力するよ
うに切換わる。これにより、データセレクタ１３
Ｎ〜１３1より並列に取り出された全部でＮビツト
のPCM音声データｊの値は第３図Ａに示す如く
変化する。
ルになると（この時点を第３図Ａの上部にGHで
示す）、前記したようにサンプルクロツクａが１
個入来する毎に直並列変換器９の出力が第２図Ｈ
に示す如く順次ハイレベルに変化するから、デー
タセレクタ１３N〜１３1はサンプルロツクａに同
期してまず最初にデータセレクタ１３Nが入力端
子Ｂの入力PCM音声データｉを選択出力するよ
うに切換わり、以下サンプルクロツクａの入来毎
に、データセレクタ１３1，１３2，…，１３N-1
の順で入力PCM音声データｉを選択出力するよ
うに切換わる。これにより、データセレクタ１３
Ｎ〜１３1より並列に取り出された全部でＮビツト
のPCM音声データｊの値は第３図Ａに示す如く
変化する。
すなわち、オフ・ミユート後、PCM音声デー
タｊの値は「1000…０」の次に入力PCM音声デ
ータｉのMSBの値ＰＤＮと同一の値のMSBと、
そのMSBの反転出力の値Ｐ Ｎを残りのＮ−１
ビツトの値とする全部でＮビツトの値（これはグ
ラウンド電位又はグラウンド電位よりLSB1ビツ
ト分のレベルだけ負側の極めて小なる電位を示
す）となり、次にMSBとLSBが入力PCM音声デ
ータｉのMSBの値Ｐ+1DＮとLSBの値Ｐ+1D1で、
他のＮ−２ビツトはMSBの反転出力の値Ｐ+1
Ｎを示す。これはグラウンド電位よりLSB1ビツ
ト分のレベルだけ正側の極めて小なる電位か、グ
ラウンド電位より下位２ビツト分のレベルだけ負
側の極めて小なる電位を示す。
タｊの値は「1000…０」の次に入力PCM音声デ
ータｉのMSBの値ＰＤＮと同一の値のMSBと、
そのMSBの反転出力の値Ｐ Ｎを残りのＮ−１
ビツトの値とする全部でＮビツトの値（これはグ
ラウンド電位又はグラウンド電位よりLSB1ビツ
ト分のレベルだけ負側の極めて小なる電位を示
す）となり、次にMSBとLSBが入力PCM音声デ
ータｉのMSBの値Ｐ+1DＮとLSBの値Ｐ+1D1で、
他のＮ−２ビツトはMSBの反転出力の値Ｐ+1
Ｎを示す。これはグラウンド電位よりLSB1ビツ
ト分のレベルだけ正側の極めて小なる電位か、グ
ラウンド電位より下位２ビツト分のレベルだけ負
側の極めて小なる電位を示す。
以下、上記と同様にして、PCM音声データｊ
の値はMSBの値は入力PCM音声データｉの
MSBと同一で、LSBから上位ビツト方向へ１ビ
ツトずつ入力PCM音声データｉの対応するビツ
トと同じ値となるデータが取り出される。すなわ
ち、オフ・ミユート時点より徐々にレベルが最小
レベルから入力PCM音声データｉが示すレベル
にまで復帰するようなPCM音声データｊが取り
出され、Ｎビツトセレクタ１５の入力端子Ｂに印
加される。
の値はMSBの値は入力PCM音声データｉの
MSBと同一で、LSBから上位ビツト方向へ１ビ
ツトずつ入力PCM音声データｉの対応するビツ
トと同じ値となるデータが取り出される。すなわ
ち、オフ・ミユート時点より徐々にレベルが最小
レベルから入力PCM音声データｉが示すレベル
にまで復帰するようなPCM音声データｊが取り
出され、Ｎビツトセレクタ１５の入力端子Ｂに印
加される。
Ｎビツトセレクタ１５は前記パルスｆがローレ
ベルの期間は入力端子Ａの入力データを選択出力
し、パルスｆがハイレベルの期間は入力端子Ｂの
入力データを選択出力する構成とされている。Ｎ
ビツトレジスタ１６はＮビツトレジスタ１５より
のＮビツトの並列出力PCM音声データをサンプ
ルクロツクａの入来毎に記憶保持すると共に、１
サンプルクロツク入力前の記憶ＮビツトPCM音
声データをシフト回路１７及び出力端子１８へ
夫々出力する。シフト回路１７は、入力Ｎビツト
データのMSBのみそのままMSBとして出力し、
また入力ＮビツトデータのMSBのデータをイン
バータにより極性反転したデータを上位２ビツト
目のデータとして出力し、かつ、入力Ｎビツトデ
ータの上位２ビツト目から下位２ビツト目までの
全部でＮ−２ビツトのデータは１ビツトずつ下位
へシフトしてＮビツトセレクタ１５の入力端子Ａ
へ出力する。
ベルの期間は入力端子Ａの入力データを選択出力
し、パルスｆがハイレベルの期間は入力端子Ｂの
入力データを選択出力する構成とされている。Ｎ
ビツトレジスタ１６はＮビツトレジスタ１５より
のＮビツトの並列出力PCM音声データをサンプ
ルクロツクａの入来毎に記憶保持すると共に、１
サンプルクロツク入力前の記憶ＮビツトPCM音
声データをシフト回路１７及び出力端子１８へ
夫々出力する。シフト回路１７は、入力Ｎビツト
データのMSBのみそのままMSBとして出力し、
また入力ＮビツトデータのMSBのデータをイン
バータにより極性反転したデータを上位２ビツト
目のデータとして出力し、かつ、入力Ｎビツトデ
ータの上位２ビツト目から下位２ビツト目までの
全部でＮ−２ビツトのデータは１ビツトずつ下位
へシフトしてＮビツトセレクタ１５の入力端子Ａ
へ出力する。
これにより、前記パルスｆがハイレベルである
オフ・ミユート期間中はＮビツトレジスタ１６の
出力信号は第３図Ｃに模式的に示す如く、入力
PCM音声データｉを１サンプルクロツク遅延し
たPCM音声データｌとなる。また、前記パルス
ｆがオン・ミユートによりローレベルになると
（このパルスｆがローレベルとなつた時点を第３
図Ａの上部にFLで示す）、ローレベルとなつた時
点直後の１サンプルクロツク期間は、Ｎビツトレ
ジスタ１６よりその直前の１サンプルクロツクの
PCM音声データｉ（第３図ＣにＭ-1DＮ，Ｍ-1D
Ｎ-1，…，Ｍ-1D1で示す）が出力され、パルスｆ
がローレベルとなつた時点より２サンプルクロツ
ク後よりＮビツトセレクタ１５の入力端子Ａの入
力PCM音声データＫが出力され始める。
オフ・ミユート期間中はＮビツトレジスタ１６の
出力信号は第３図Ｃに模式的に示す如く、入力
PCM音声データｉを１サンプルクロツク遅延し
たPCM音声データｌとなる。また、前記パルス
ｆがオン・ミユートによりローレベルになると
（このパルスｆがローレベルとなつた時点を第３
図Ａの上部にFLで示す）、ローレベルとなつた時
点直後の１サンプルクロツク期間は、Ｎビツトレ
ジスタ１６よりその直前の１サンプルクロツクの
PCM音声データｉ（第３図ＣにＭ-1DＮ，Ｍ-1D
Ｎ-1，…，Ｍ-1D1で示す）が出力され、パルスｆ
がローレベルとなつた時点より２サンプルクロツ
ク後よりＮビツトセレクタ１５の入力端子Ａの入
力PCM音声データＫが出力され始める。
すなわち、パルスｆがローレベルとなつた時点
より２サンプルクロツク後のパルスｆのローレベ
ル期間（第３図Ｃの下にTONで示す）中は、第３
図Ｂに示す如く、シフト回路１７の出力PCM音
声データＫは、MSBの値はＭ-1DＮに固定され
るが、MSBの値Ｍ-1 Ｎと逆極性の値Ｍ-1DＮが
１ビツトずつ下位ビツト方向へサンプルクロツク
ａに同期してシフトしていき、Ｎ−１サンプルク
ロツク後にMSBの値のみがＭ-1DＮで、残りの
Ｎ−１ビツトが値がすべてＭ-1 Ｎとなる（すな
わち「1000…０」又は「0111…１」）。
より２サンプルクロツク後のパルスｆのローレベ
ル期間（第３図Ｃの下にTONで示す）中は、第３
図Ｂに示す如く、シフト回路１７の出力PCM音
声データＫは、MSBの値はＭ-1DＮに固定され
るが、MSBの値Ｍ-1 Ｎと逆極性の値Ｍ-1DＮが
１ビツトずつ下位ビツト方向へサンプルクロツク
ａに同期してシフトしていき、Ｎ−１サンプルク
ロツク後にMSBの値のみがＭ-1DＮで、残りの
Ｎ−１ビツトが値がすべてＭ-1 Ｎとなる（すな
わち「1000…０」又は「0111…１」）。
すなわち、PSM音声データＫは上記の期間TON
中は、１サンプルクロツク毎に−6dBずつ徐々に
減衰する値のデータとしてシフト回路１７より取
り出されてＮビツトセレクタ１５の入力端子Ａに
供給され、更にＮビツトセレクタ１５を通過して
Ｎビツトレジスタ１６に供給される。従つて、Ｎ
ビツトレジスタ１６の出力PCM音声データｌは
第３図Ｃに模式的に示す如く、上記期間TON中は
PCM音声データＫを１サンプルクロツク遅延し
たデータとなり、出力端子１８を介してＤ／Ａ変
換器（図示せず）へ供給される。これにより、オ
ン・ミユート時は出力PCM音声データｌは直ち
に最小レベルにミユーテイングされるのではな
く、１サンプルクロツク毎に−6dBずつ徐々に減
衰されて最小レベルに到るので、急激にミユーテ
イングした場合に生ずるノイズの発生が防止され
る。
中は、１サンプルクロツク毎に−6dBずつ徐々に
減衰する値のデータとしてシフト回路１７より取
り出されてＮビツトセレクタ１５の入力端子Ａに
供給され、更にＮビツトセレクタ１５を通過して
Ｎビツトレジスタ１６に供給される。従つて、Ｎ
ビツトレジスタ１６の出力PCM音声データｌは
第３図Ｃに模式的に示す如く、上記期間TON中は
PCM音声データＫを１サンプルクロツク遅延し
たデータとなり、出力端子１８を介してＤ／Ａ変
換器（図示せず）へ供給される。これにより、オ
ン・ミユート時は出力PCM音声データｌは直ち
に最小レベルにミユーテイングされるのではな
く、１サンプルクロツク毎に−6dBずつ徐々に減
衰されて最小レベルに到るので、急激にミユーテ
イングした場合に生ずるノイズの発生が防止され
る。
次に、前記パルスｆがＮ−１サンプルクロツク
の計数によりローレベルからハイレベルになると
（この時点を第３図Ａの上部にFHで示す）、Ｎビ
ツトセレクタ１５が入力端子Ｂの入力データを出
力するよう切換わるので、この時点より１サンプ
ルクロツク後よりPCM音声データｊの値「1000
…０」がＮビツトレジスタ１６より取り出され
る。すなわち、Ｎビツトレジスタ１６は第３図Ｃ
に模式的に示す如く、パルスｆがハイレベルにな
つた時点の１サンプルクロツク後よりグラウンド
電位を示す値「1000…０」を出力し始め、オフ・
ミユートによりパルスｇがハイレベルとなつた直
後の１サンプルクロツク期間まで継続してこのグ
ラウンド電位を示す値を出力し続ける。
の計数によりローレベルからハイレベルになると
（この時点を第３図Ａの上部にFHで示す）、Ｎビ
ツトセレクタ１５が入力端子Ｂの入力データを出
力するよう切換わるので、この時点より１サンプ
ルクロツク後よりPCM音声データｊの値「1000
…０」がＮビツトレジスタ１６より取り出され
る。すなわち、Ｎビツトレジスタ１６は第３図Ｃ
に模式的に示す如く、パルスｆがハイレベルにな
つた時点の１サンプルクロツク後よりグラウンド
電位を示す値「1000…０」を出力し始め、オフ・
ミユートによりパルスｇがハイレベルとなつた直
後の１サンプルクロツク期間まで継続してこのグ
ラウンド電位を示す値を出力し続ける。
パルスｇがハイレベルとなつた直後の２サンプ
ルクロツク目からＮ−１サンプルクロツク期間
（第３図Ｃの下側にTOFFで示す）は、前記したよ
うに直並列変換器９の出力が所定順序でハイレベ
ルとなり、第３図Ｃに模式的に示す如くこのとき
のPCM音声データｊがＮビツトレジスタ１６よ
り出力PCM音声データｌとして出力され始める。
前記したように、この期間TOFFのPCM音声デー
タｌはレベルが最小レベルから入力PCM音声デ
ータｉのレベルまで徐々に復帰するように変化す
る。従つて、オフ・ミユート時も直ちにミユーテ
イングを解除するのではなく徐々に復帰するので
ノイズの発生を防止することができる。
ルクロツク目からＮ−１サンプルクロツク期間
（第３図Ｃの下側にTOFFで示す）は、前記したよ
うに直並列変換器９の出力が所定順序でハイレベ
ルとなり、第３図Ｃに模式的に示す如くこのとき
のPCM音声データｊがＮビツトレジスタ１６よ
り出力PCM音声データｌとして出力され始める。
前記したように、この期間TOFFのPCM音声デー
タｌはレベルが最小レベルから入力PCM音声デ
ータｉのレベルまで徐々に復帰するように変化す
る。従つて、オフ・ミユート時も直ちにミユーテ
イングを解除するのではなく徐々に復帰するので
ノイズの発生を防止することができる。
上記期間TOFF経過後はオン・ミユート制御信号
ｄが発生されるまで、直並列変換器９のＮビツト
出力信号はすべてハイレベルの状態を保持してい
るから、入力PCM音声データｉがデータセレク
タ１３1〜１３Nをそのまま通過し、更にＮビツト
セレクタ１５及びＮビツトレジスタ１６を夫々通
して出力端子１８へそのまま出力される。
ｄが発生されるまで、直並列変換器９のＮビツト
出力信号はすべてハイレベルの状態を保持してい
るから、入力PCM音声データｉがデータセレク
タ１３1〜１３Nをそのまま通過し、更にＮビツト
セレクタ１５及びＮビツトレジスタ１６を夫々通
して出力端子１８へそのまま出力される。
次に本発明回路の他の実施例について第４図及
び第５図と共に説明する。第４図中、第１図と同
一構成部分には同一符号を付し、その説明を省略
する。また、第５図中、第２図と同一信号には同
一符号を付し、その説明を省略する。
び第５図と共に説明する。第４図中、第１図と同
一構成部分には同一符号を付し、その説明を省略
する。また、第５図中、第２図と同一信号には同
一符号を付し、その説明を省略する。
第４図において、カウンタ１０の出力パルスｆ
は２段縦続接続されたＤ型フリツプフロツプ２０
及び２１のうちＤ型フリツプフロツプ２０のデー
タ入力端子に印加される。NAND回路２２はＤ
型フリツプフロツプ２０のＱ出力とＤ型フリツプ
フロツプ２１の出力との否定論理積をとつて第
５図Ｅに示す如く、パルスｆの立上り時点より１
サンプルクロツク遅れて立下る、１サンプルクロ
ツク幅の負極性パルスｍを発生し、このパルスｍ
をＤ型フリツプフロツプ８のクリア端子に印加す
る。
は２段縦続接続されたＤ型フリツプフロツプ２０
及び２１のうちＤ型フリツプフロツプ２０のデー
タ入力端子に印加される。NAND回路２２はＤ
型フリツプフロツプ２０のＱ出力とＤ型フリツプ
フロツプ２１の出力との否定論理積をとつて第
５図Ｅに示す如く、パルスｆの立上り時点より１
サンプルクロツク遅れて立下る、１サンプルクロ
ツク幅の負極性パルスｍを発生し、このパルスｍ
をＤ型フリツプフロツプ８のクリア端子に印加す
る。
これにより、Ｄ型フリツプフロツプ８はそのＱ
出力端子より第５図Ｇに示す如く、上記パルスｍ
の入来時点で立下り、ミユート復帰信号ｃの入来
時点で立上るパルスｎを発生し、このパルスｎを
直並列変換器９のクリア端子に印加する。直並列
変換器９は前記したように、パルスｎがハイレベ
ルとなつた時点よりＮサンプルクロツク期間、順
次にハイレベルとなるパルスをそのＮビツト出力
端子より出力する。
出力端子より第５図Ｇに示す如く、上記パルスｍ
の入来時点で立下り、ミユート復帰信号ｃの入来
時点で立上るパルスｎを発生し、このパルスｎを
直並列変換器９のクリア端子に印加する。直並列
変換器９は前記したように、パルスｎがハイレベ
ルとなつた時点よりＮサンプルクロツク期間、順
次にハイレベルとなるパルスをそのＮビツト出力
端子より出力する。
本実施例は、第１図の入力部と出力部とを、Ｄ
型フリツプフロツプ２０及び２１とNAND回路
２２とを追加することで入れ替えた構成としたも
のであり、本実施例も第１図と同様のミユート処
理の施されたPCM音声データを出力端子１８へ
出力することができる。
型フリツプフロツプ２０及び２１とNAND回路
２２とを追加することで入れ替えた構成としたも
のであり、本実施例も第１図と同様のミユート処
理の施されたPCM音声データを出力端子１８へ
出力することができる。
なお、本発明は上記の実施例に限定されるもの
ではなく、PCM音声データの符号形式は２の補
数表示等他の符号形式でもよい。
ではなく、PCM音声データの符号形式は２の補
数表示等他の符号形式でもよい。
発明の効果
上述の如く、本発明によれば、デイジタルフイ
ルタを用いていないため、回路の構成がシンプル
であり、また、回路の構成がシンプルであるにも
かかわらず、ビツトシフト、曲線反転でミユーテ
イング処理しているので、違和感がない自然なミ
ユーテイング出力を得ることができ、またPCM
音声データに対してデイジタル回路構成でミユー
テイングのオン、オフを行なうことができるの
で、ICに組込むことができ、IC化した場合はア
ナログ回路に比し、電源電圧変動、雑音、温度変
化、経時変化等に対して強く、信頼性が高く、ま
た無調整化が可能であり、更に外付部品を少なく
でき、安価、かつ、小型に構成することもでき、
オン・ミユート直後及びオフ・ミユート直後はレ
ベルが漸次変化するようにしたので、急激にレベ
ルを変化させる場合に発生するノイズの発生を防
止でき、聴感上自然なミユーテイングのオン、オ
フ動作を行なうことができる等の特長を有するも
のである。
ルタを用いていないため、回路の構成がシンプル
であり、また、回路の構成がシンプルであるにも
かかわらず、ビツトシフト、曲線反転でミユーテ
イング処理しているので、違和感がない自然なミ
ユーテイング出力を得ることができ、またPCM
音声データに対してデイジタル回路構成でミユー
テイングのオン、オフを行なうことができるの
で、ICに組込むことができ、IC化した場合はア
ナログ回路に比し、電源電圧変動、雑音、温度変
化、経時変化等に対して強く、信頼性が高く、ま
た無調整化が可能であり、更に外付部品を少なく
でき、安価、かつ、小型に構成することもでき、
オン・ミユート直後及びオフ・ミユート直後はレ
ベルが漸次変化するようにしたので、急激にレベ
ルを変化させる場合に発生するノイズの発生を防
止でき、聴感上自然なミユーテイングのオン、オ
フ動作を行なうことができる等の特長を有するも
のである。
第１図は本発明の一実施例を示す回路図、第２
図及び第３図は夫々第１図図示回路の動作説明用
タイミングチヤート、第４図は本発明の他の実施
例を示す回路図、第５図は第４図図示回路の動作
説明用タイミングチヤートである。 １……サンプルクロツク入力端子、２……ミユ
ート制御信号入力端子、３……ミユート復帰信号
入力端子、７……オン・ミユート制御信号発生回
路、９……直並列変換器、１０……Ｎ進カウン
タ、１２……PCM音声データ入力端子、１３−
１〜１３−Ｎ……データセレクタ、１５……Ｎビ
ツトセレクタ、１６……Ｎビツトレジスタ。
図及び第３図は夫々第１図図示回路の動作説明用
タイミングチヤート、第４図は本発明の他の実施
例を示す回路図、第５図は第４図図示回路の動作
説明用タイミングチヤートである。 １……サンプルクロツク入力端子、２……ミユ
ート制御信号入力端子、３……ミユート復帰信号
入力端子、７……オン・ミユート制御信号発生回
路、９……直並列変換器、１０……Ｎ進カウン
タ、１２……PCM音声データ入力端子、１３−
１〜１３−Ｎ……データセレクタ、１５……Ｎビ
ツトセレクタ、１６……Ｎビツトレジスタ。
Claims (1)
- 【特許請求の範囲】 １ オフ・ミユート時はＮビツト（ただし、Ｎは
２以上の整数）の第１のデイジタル音声データを
そのまま通過し、オン・ミユート状態からオフ・
ミユート状態へ切換わつた時点直後より一定期間
は該第１のデイジタル音声データのビツトシフト
及び極性反転を行なつて１サンプルクロツク毎に
徐々にレベルをグラウンド電位レベルから該第１
のデイジタル音声データが示すレベルにまで変化
せしめ、オン・ミユート制御信号入来期間中はグ
ラウンド電位レベルの第２のデイジタル音声デー
タを出力する、データセレクタによるレベル制御
手段と、 Ｎビツトのデイジタル音声データを保持した後
該サンプルクロツクに同期して出力するレジスタ
と、 該レジスタの出力デイジタル音声データの上位
ビツトを極性反転して１サンプルクロツク毎に下
位ビツト方向へシフトするシフト動作を行なうシ
フト回路と、 該シフト回路の出力デイジタル音声データが供
給されると共に、該レベル制御手段よりのデイジ
タル音声データ又は入力端子よりのＮビツトのデ
イジタル音声データが入力信号として供給され、
オン・ミユート制御信号入来時点より一定期間の
み該シフト回路の出力デイジタル音声信号を該レ
ジスタへ選択出力し、それ以外の期間は該レベル
制御手段又は該入力端子よりのデイジタル音声デ
ータを選択出力して該レジスタへ供給する選択手
段とよりなり、 該レジスタより又は該レジスタの出力デイジタ
ル音声データが供給される該レベル制御手段より
デイジタル音声データを出力端子へ出力すること
を特徴とするデイジタルミユーテイング回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253678A JPS63108566A (ja) | 1986-10-27 | 1986-10-27 | デイジタルミユ−テイング回路 |
| DE8787309445T DE3784212T2 (de) | 1986-10-27 | 1987-10-26 | Digitale stummschaltung. |
| KR1019870011862A KR910006154B1 (ko) | 1986-10-27 | 1987-10-26 | 디지탈 뮤팅 회로 |
| US07/112,489 US4811370A (en) | 1986-10-27 | 1987-10-26 | Digital muting circuit |
| EP87309445A EP0266159B1 (en) | 1986-10-27 | 1987-10-26 | Digital muting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61253678A JPS63108566A (ja) | 1986-10-27 | 1986-10-27 | デイジタルミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63108566A JPS63108566A (ja) | 1988-05-13 |
| JPH0578104B2 true JPH0578104B2 (ja) | 1993-10-28 |
Family
ID=17254641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61253678A Granted JPS63108566A (ja) | 1986-10-27 | 1986-10-27 | デイジタルミユ−テイング回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4811370A (ja) |
| EP (1) | EP0266159B1 (ja) |
| JP (1) | JPS63108566A (ja) |
| KR (1) | KR910006154B1 (ja) |
| DE (1) | DE3784212T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910006360B1 (ko) * | 1988-08-23 | 1991-08-21 | 삼성전자 주식회사 | 디지탈 오디오기기의 뮤트회로 |
| GB2255693A (en) * | 1991-05-02 | 1992-11-11 | Texas Instruments Ltd | A digital data decoder |
| JPH08321132A (ja) * | 1995-05-26 | 1996-12-03 | Canon Inc | 記録再生装置 |
| US5920833A (en) * | 1996-01-30 | 1999-07-06 | Lsi Logic Corporation | Audio decoder employing method and apparatus for soft-muting a compressed audio signal |
| US5918205A (en) * | 1996-01-30 | 1999-06-29 | Lsi Logic Corporation | Audio decoder employing error concealment technique |
| US6405092B1 (en) * | 1997-09-29 | 2002-06-11 | William Vincent Oxford | Method and apparatus for amplifying and attenuating digital audio |
| KR100499481B1 (ko) * | 2002-11-09 | 2005-07-07 | 엘지전자 주식회사 | 디지털 오디오의 음량 자동 조절 장치 및 방법 |
| US7337026B2 (en) * | 2004-03-19 | 2008-02-26 | Via Technologies Inc. | Digital audio volume control |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345909A (ja) * | 1986-08-12 | 1988-02-26 | Sony Corp | デジタルオ−デイオ信号の減衰装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5542384A (en) * | 1978-09-21 | 1980-03-25 | Mitsubishi Electric Corp | Pcm sound reproducer |
| US4291405A (en) * | 1979-09-07 | 1981-09-22 | Bell Telephone Laboratories, Incorporated | Error reduction speech communication system |
| GB2059203B (en) * | 1979-09-18 | 1984-02-29 | Victor Company Of Japan | Digital gain control |
| US4430742A (en) * | 1981-11-20 | 1984-02-07 | Motorola, Inc. | Data muting method and apparatus for radio communications systems |
| JPH0619904B2 (ja) * | 1983-05-20 | 1994-03-16 | 日本ビクター株式会社 | デジタル信号の波形処理方式 |
| JPH0770177B2 (ja) * | 1984-01-25 | 1995-07-31 | 株式会社日立製作所 | ディジタル信号再生装置 |
-
1986
- 1986-10-27 JP JP61253678A patent/JPS63108566A/ja active Granted
-
1987
- 1987-10-26 EP EP87309445A patent/EP0266159B1/en not_active Expired - Lifetime
- 1987-10-26 US US07/112,489 patent/US4811370A/en not_active Expired - Fee Related
- 1987-10-26 KR KR1019870011862A patent/KR910006154B1/ko not_active IP Right Cessation
- 1987-10-26 DE DE8787309445T patent/DE3784212T2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345909A (ja) * | 1986-08-12 | 1988-02-26 | Sony Corp | デジタルオ−デイオ信号の減衰装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63108566A (ja) | 1988-05-13 |
| EP0266159A3 (en) | 1989-11-08 |
| EP0266159A2 (en) | 1988-05-04 |
| KR910006154B1 (ko) | 1991-08-16 |
| EP0266159B1 (en) | 1993-02-17 |
| US4811370A (en) | 1989-03-07 |
| DE3784212D1 (de) | 1993-03-25 |
| KR880005603A (ko) | 1988-06-29 |
| DE3784212T2 (de) | 1993-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4623846A (en) | Constant duty cycle, frequency programmable clock generator | |
| JPH0631989B2 (ja) | 電子楽器の波形発生装置 | |
| JPH0124385B2 (ja) | ||
| JPH0578104B2 (ja) | ||
| KR950010213B1 (ko) | 디지탈 코드 변환 장치 및 방법 | |
| JP2766133B2 (ja) | パラレル・シリアル・データ変換回路 | |
| US5724277A (en) | Background noise generating apparatus | |
| JPS6142895B2 (ja) | ||
| JP2615588B2 (ja) | デイジタルパルス復調回路 | |
| SU1035795A1 (ru) | Параллельный аналого-цифровой преобразователь | |
| JPS6028171B2 (ja) | Ｒｏｍを用いた符号復号回路 | |
| KR880002411Y1 (ko) | 디지탈-오디오 테이프 레코더의 인터폴레이션회로 | |
| JP2940759B2 (ja) | Ｄ／ａ変換器 | |
| KR950002303B1 (ko) | 듀얼코딩 모드를 갖는 부호기 | |
| SU843218A1 (ru) | Преобразователь цифровой код-временнойиНТЕРВАл | |
| JP2689539B2 (ja) | 分周器 | |
| JPH02206292A (ja) | 可変長符号の符号変換回路 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH0664665B2 (ja) | 警報の待ち受け回路 | |
| JPH0621820A (ja) | サインマグニチュード出力装置 | |
| JPS6221427B2 (ja) | ||
| JPH0828661B2 (ja) | Ｄ／ａ変換器 | |
| JPH07120964B2 (ja) | 伸張回路 | |
| JPS6350719B2 (ja) | ||
| JPH0271641A (ja) | ブロック同期検出回路 |