JP4170630B2 - ターミネーション回路のインピーダンスアップデート装置及び方法 - Google Patents
ターミネーション回路のインピーダンスアップデート装置及び方法 Download PDFInfo
- Publication number
- JP4170630B2 JP4170630B2 JP2002023516A JP2002023516A JP4170630B2 JP 4170630 B2 JP4170630 B2 JP 4170630B2 JP 2002023516 A JP2002023516 A JP 2002023516A JP 2002023516 A JP2002023516 A JP 2002023516A JP 4170630 B2 JP4170630 B2 JP 4170630B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- update
- terminator
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/40—Impedance converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Dram (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術の分野】
本発明は、ターミネーション回路に関連し、特にターミネーション回路においてインピーダンスアップデートの際に発生しうるシステムノイズを最少化することができるターミネーション回路のインピーダンスアップデート装置に関する。
【０００２】
【従来の技術】
最近、高速データ伝送において周波数が高くなるに従いオンチップターミネーションに対する要求が強まっている。高速データ伝送のための従来のターミネーション回路が図１０に図示されている。図１０に示したように、前記オンチップターミネーションは、伝送ラインを通じてデータを伝送する際に出力ドライバ1がソースターミネーションを担当し、受信側のターミネーション回路３が並列ターミネーションを担当することにより、信号のスイングレベル自体は低下するものの、信号の完結性の側面で優れたフルスイングでの伝達を可能にする。しかし、メモリを例に挙げれば、クロック、アドレス、制御信号については信号を単方向に伝送するので、前記ターミネーション回路３はチップが動作している間継続してオンされていなければならない。
【０００３】
前記ターミネーション回路の構成においては、トランジスタを組み合せた並列合成インピーダンスを用いる。しかし、チップの動作環境及び内部的工程要因変化（PVT Variation: Process, Voltage, Temperature：以下、これを‘PVT’変化と称する）に起因してインピーダンスが変わるので、これをトラッキングして所定のインピーダンスを継続して維持しなければならない。このように従来の高速データ伝送のためのターミネーション回路は、チップの動作環境及び内部的PVT変化に起因するインピーダンスの変化に対応して継続的にターミネーション回路をアップデートするためのトラッキング動作により、継続動作している回路中のトランジスタの組み合せにおけるオン/オフによりシステムノイズが誘発されるという問題点がある。
【０００４】
【発明が解決しようとする課題】
このように従来の高速データ伝送のためのターミネーション回路は、チップの動作環境及び内部的PVT変化に起因するインピーダンスの変化に対応して継続的にインピーダンスをアップデートするためのトラッキング動作を行うことにより、継続動作している回路中のトランジスタの組み合せにおけるオン/オフによりシステムノイズが誘発されるという問題点がある。
【０００５】
本発明の目的は、ターミネーション回路のインピーダンスアップデートの際に発生しうるシステムノイズを最少化することができるターミネーション回路のインピーダンスアップデート装置を提供することにある。
【０００６】
本発明の他の目的は、ターミネーション回路のインピーダンスアップデートをアップターミネーターとダウンターミネーターに分離したターミネーション回路のインピーダンスアップデート装置を提供するにある。
【０００７】
【課題を解決するための手段】
このような目的を達成するため本発明によるターミネーション回路のインピーダンスアップデート装置は、アップタミネーターとダウンターミネーターとを有するターミネーター回路、及び外部入力信号のレベルを判断して前記アップまたはダウンターミネーターのインピーダンスアップデートをそれぞれ個別制御するアップデート個別制御部を具備することを特徴とする。
【０００８】
そして、前記ターミネーション回路のインピーダンスアップデート装置に適用されるアップデート個別制御部は、第１例として、プログラム可能なインピーダンス制御器のインピーダンスコードをラッチしている間に、前記外部入力信号のレベルに従い継続して、該インピーダンスコードに応じたアップまたはダウンアップデートをそれぞれ行うことを特徴とする。
【０００９】
また、第２例として、周期的に発生されるアップ‐アップデートイネーブル信号またはダウンアップデートイネーブル信号と前記外部の入力信号のレベルが所定条件に一致する場合にのみにアップターミネーターのインピーダンスアップデートまたはダウンターミネーターのインピーダンスアップデートを行うことを特徴とする。
【００１０】
また、第３例として、セットアップ及びホールドタイムにおいてのみ、前記外部入力信号のレベルに従いアップターミネーターまたはダウンターミネーターのインピーダンスアップデートを行うことを特徴とする。
【００１１】
また、外部入力信号のレベルを判断して最少電流の流れるターミネーターを検出するアップデート個別制御部とアップ/ダウン分離されたターミネーターを備えたターミネーション回路のインピーダンスアップデート方法は、外部入力信号のレベルを判断して前記アップまたはダウンターミネーターのうち最少電流の流れるターミネーター部分を検出する第１段階と、前記第１段階で検出された最少電流が流れるターミネーター部分のみのインピーダンスアップデートを制御する第２段階とを含むことを特徴とする。
【００１２】
そして、前記第１段階は、セットアップタイム及びホールドタイムにおいてのみ行うか、または周期的に発生されるアップデートイネーブル信号がある場合にのみ行うことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施の形態のターミネーション回路を図１乃至図３を用いて説明する。
【００１４】
図１は、本発明の好適な実施の形態としてのターミネーションのための回路を示した図である。この回路は、アップターミネーター31とダウンターミネーター33とが分離してそれぞれ駆動されるターミネーション回路である。本発明に適用されうるターミネーションのための回路を説明するため、図１にはトランスミッター(transmitter)回路10とレシーバー(receiver)回路20とターミネーター回路30が示されている。ここで、ターミネーター回路30はアップターミネーター31とダウンターミネーター33に区分されている。ターミネーター回路30はターミネーションのための回路であり、レシーバー回路20は入力バッファである。ターミネーター回路30は、特定コードで全てのトランジスタがオンまたはオフにトランジションしうる。この場合、回路を如何にデザインしても、図2aに示すように、トランジスタが全てオン（論理符号‘11111’）されるグリッチ(glitch)状態と、図2bに示すようにトランジスタの全てがオフ（論理符号‘00000’）されるグリッチ状態が存在する。
【００１５】
図2aは、ターミネーター回路が全てオントランジション(on transition)状態となるタイミングを含む動作図である。論理符号‘11111’の‘a’または‘b’区間において、‘ア’または‘イ’のようにトランジスタが全てオンされる状態では前記ターミネーター回路がオープンされたように見えるので、伝送される‘ハイ’信号が瞬間的に上方に飛ぶ現象（‘ロー’信号は下方に飛ぶ。即ち、信号の正常なスイング範囲の外側に信号が飛ぶ現象）が発生する。この信号は再びトランスミッター10回路に反射されて信号の歪曲を誘発させる。
【００１６】
図2bは、ターミネーター回路が全てオフトランジション(off transition)状態となるタイミングを含む動作図である。論理符号‘00000’の‘c’または‘d’区間において、‘ウ’または‘エ’のようにトランジスタが全てオフされる状態では前記ターミネーター回路が瞬間的に相当に低いインピーダンスとなるので、伝送される‘ハイ’信号が瞬間的に下方に飛ぶ現象（‘ロー’信号は上方に飛ぶ。即ち、信号の正常なスイングレベルの内側に信号が飛ぶ現象）が発生する。この信号もやはり再びトランスミッター回路10に反射されて信号の歪曲を誘発させる。
【００１７】
図3aは図2aのようにターミネーター回路が全てオントランジション状態となったときのグリッチ信号波形を示した図であり、図3bは図2bのようにターミネーター回路が全てオフトランジション状態になったときのグリッチ信号波形を示した図である。
【００１８】
以上説明したように、図１によるターミネーション回路でインピーダンスのアップデートの際に発生する信号歪曲を最少化するインピーダンスアップデート装置を以下に説明する。
【００１９】
ターミネーション回路のインピーダンスアップデートの際のシステムノイズの発生は、インピーダンスアップデートを図１に示した本発明の好適な実施の形態のターミネーション回路のようにアップターミネーターとダウンターミネーターに分離することにより、ある程度解決することができる。なお、この場合においてもアップ/ダウン信号に従いノイズが発生しうる。しかし、このような問題も、ターミネーション回路のインピーダンスがトランスミッター回路のインピーダンスよりも大きいことを利用し、外部入力信号のレベルに従ってアップ/ダウンターミネーター回路のインピーダンスアップデートを別々に行うことにより最少化することができる。
【００２０】
以下、本発明のより改善された好ましい実施の形態を図面を用いて詳しく説明する。なお、関連する図面において、同一の構成要素には同一の符号を付した。
図4a、図4bは、本発明の好適な実施の形態において、アップターミネーター回路とダウンターミネーター回路とでインピーダンスアップデートを分離して行うための概念図である。より詳しくは、図4aはアップターミネーター回路のインピーダンスアップデートの概念を示した回路構成図であり、図4bはダウンターミネーター回路のインピーダンスアップデートの概念を示した回路構成図である。
【００２１】
図4aに示すように、トランスミッター回路10が‘ハイ’信号を送るとき、トランスミッター回路10とターミネーター回路30に流れる電流を見ると、ターミネーター回路30のダウンドライバ側（抵抗NR2）に流れる電流I3が最も大きく、トランスミッター回路10の抵抗R1に流れる電流I1が二番目に大きく、ターミネーター回路30のアップドライブ側（抵抗NR1）に流れる電流I2が最も小さい。このとき、最少電流が流れる前記アップドライブ側のターミネーションインピーダンスをアップデートさせると、信号の歪曲を最少化することができる。ここで、記号‘N’は１よりも大きい実数を意味する。
【００２２】
反対に、図4bに示すように、トランスミッター回路10が‘ロー’信号を送るとき、トランスミッター回路10とターミネーター回路30に流れる電流を見ると、ターミネーター回路30のアップドライブ側（抵抗NR11）に流れる電流I21が最も大きく、前記トランスミッター回路10の抵抗R11に流れる電流I11が二番目に大きく、前記ターミネーター回路30のダウンドライブ側（抵抗NR21）に流れる電流I31が最も小さい。このときにも最少電流が流れる前記ダウンドライブ側のターミネーションインピーダンスをアップデートさせると、信号の歪曲を最少化することができる。ここで、記号‘N’は１よりも大きい実数を意味する。
【００２３】
即ち、本発明の好適な実施の形態では、アップドライブ側とダウンドライブ側のそれぞれに対するインピーダンスアップデートを実行する。そして、この際に、外部信号を用いてアップドライブまたはダウンドライブのうち最少電流が流れるドライブを検出した後、その検出結果に従って、最少電流が流れるドライブ側のインピーダンスを制御して信号の歪曲を最少化する。言い換えれば、本発明の好適な実施の形態では、アップドライブ及びダウンドライブのインピーダンスアップデートを個別的に実行する。そして、その際に、入力信号のレベルに従って最少電流の流れるドライブ側を判断して、最少電流が流れるドライブ側のインピーダンスアップデートを実行することにより、信号の歪曲を最少化する。
【００２４】
本発明に係るターミネーション回路のインピーダンスアップデート装置は、アップまたはダウンアップデートの個別制御を以下の三つの方法のいずれかにより実現することが好ましい。
【００２５】
第１の方法は、プログラム可能なインピーダンス制御器(PIC; Programmable Impedance Controller)で生成されたインピーダンスコードをホールドしながら、セットアップタイムにおいて前記外部入力信号のレベルに従い継続してアップまたはダウンアップデート制御信号を発生する方法である。
【００２６】
第２の方法は、ホールドタイム毎に外部入力信号のレベルに従い継続してアップまたはダウンアップデート制御信号を発生する方法である。
【００２７】
第３の方法は、周期的に発生されるアップ−アップデートイネーブル信号またはダウン‐アップデートイネーブル信号と外部の入力信号のレベルが所定条件に一致する場合のみにアップ‐アップデートまたはダウン‐アップデートを制御する制御信号を発生する方法である。
【００２８】
まず、第１の方法、すなわちセットアップタイムにおいてアップデートする方法を適用した装置を本発明の第１実施例として図５及び図６を参照して説明する。図５は本発明の第１実施例の入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成図であり、図６は図５に示す回路に備えられたインバーターの特性を示した図である。
【００２９】
図４に示した入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成は以下の通りである。図中のパッドは図１に示したトランスミッター回路10の出力上に存在するものであり、前記パッドの出力にアップ‐ターミネーター31、ダウン‐ターミネーター33及びレシーバー20が連結されている。アップ‐ターミネーター31は静電圧源のVDDQと連結されている。アップ‐ターミネーター31は、プログラム可能なインピーダンスのアップ制御器(PIUC; Programmable Impedance Up Controller)からのインピーダンス情報を保持するラッチ41に連結されている。そして、ダウン‐ターミネーター33も、プログラム可能なインピーダンスのダウン制御器(PIDC; Programmable Impedance Down Controller)からのインピーダンス情報を保持するラッチ43に連結されている。
【００３０】
前記パッドは、アップ‐ターミネーター31と連結されたラッチ41に連結されているインバーターIAとダウン‐ターミネーター33と連結されたラッチ43に連結されているインバーターIBとも連結されている。
【００３１】
レシーバー20は比較器で構成され、基準電圧Vrefを用いる。
【００３２】
インバーターIAとラッチ41はアップ‐アップデート制御部50を構成し、インバーターIBとラッチ43はダウン‐アップデート制御部60を構成する。アップ‐アップデート制御部50とダウン‐アップデート制御部60をアップデート個別制御部と総称することにする。
【００３３】
以下、図５に示した本発明の第１実施例としての入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の動作を説明する。一定サイクルでアップデートされるインピーダンス情報をプログラム可能なインピーダンス制御器PIUCまたはPIDCから受けて、前記パッド側の外部入力信号レベルに従って、それぞれラッチ41またはラッチ43で保持しながら、アップ側のラッチ41とダウン側のラッチ43によりアップ‐ターミネーター31またはダウン‐ターミネーター33のインピーダンスがアップデートされる。
【００３４】
ここで、前記パッドに連結されたインバーターIA、IBの特性は図６に示す通りである。即ち、外部入力信号が充分に‘ハイ’となるとき、インバーターIAが遷移して、最少電流が流れるアップ‐ターミネーター31に対してアップデートされたインピーダンス情報を渡す。反対に、外部入力信号が充分に‘ロー’となるとき、インバーターIBが遷移して最少電流が流れるダウン‐ターミネーター33に対してアップデートされたインピーダンス情報を渡す。
【００３５】
よって、外部入力信号のレベルに従ってインピーダンスのアップまたはダウンアップデートを個別的に継続して制御することができる。言い換えれば、アップデート個別制御部50,60は、外部入力信号のレベルを判断し、それに従って最少電流が流れるターミネーターへのアップまたはダウンインピーダンスアップデートをそれぞれ制御する制御信号（インピーダンス情報）を発生し、アップ‐ターミネーター31またはダウン‐ターミネーター33に伝達する。
【００３６】
アップ‐ターミネーター31は、アップ‐アップデート制御部50からアップインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。ダウン‐ターミネーター33は、ダウンアップデート制御部60からダウンインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。
【００３７】
次に、第２の方法、すなわちホールドタイム毎に外部入力信号のレベルに従って最少電流が流れるターミネーター回路のアップまたはダウンアップデート制御信号を継続して発生する方法を適用した装置を本発明の第２実施例として図７を参照して説明する。図７は、本発明の第２実施例としての入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成図である。図７に示した入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成は以下の通りである。
【００３８】
図中のパッドは図１に示したトランスミッター回路10の出力上に存在するパッドであり、前記パッドの出力にアップ‐ターミネーター31、ダウン‐ターミネーター33及びレシーバー20が連結されている。アップ‐ターミネーター31は、プログラム可能なインピーダンスのアップ制御器PIUCからのインピーダンス情報を保持するラッチ61に連結され、ダウン‐ターミネーター33はプログラム可能なインピーダンスのダウン制御器PIDCからのインピーダンス情報を保持するラッチ63に連結されている。
【００３９】
レシーバー20は比較器で構成され、基準電圧Vrefを用いる。レシーバー20の出力は入力バッファ70に連結されている。入力バッファ70の出力はラッチ61に連結され、入力バッファ70の出力の反転信号はラッチ63に連結される。入力バッファ70は比較器で構成され、内部クロック信号Klatchによって制御される。ここで、ラッチ61,63及び入力バッファ70はアップデート個別制御部80を構成する。
【００４０】
図７に示した本発明の第２実施例の入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の動作を説明すると、一定サイクルでアップデートされたインピーダンス情報をプログラム可能なインピーダンス制御器PIUCまたはPIDCで受けて、それぞれラッチ61またはラッチ63で保持する。
【００４１】
前記パッドを通して入力される外部入力信号は、レシーバー20を経て入力バッファ70に入力される。入力バッファ70がその入力信号を内部クロック信号Klatchに従ってCMOSレベルでホールドしている間に、入力信号レベル（アップまたはダウン）に従って、すなわち、（入力信号レベルに従って）最少電流が流れるターミネーターがアップ側であるかダウン側であるかに応じて、PIUCまたはPIDCで受けてラッチ61または63に保持されたインピーダンス情報をアップ‐ターミネーター31またはダウン‐ターミネーター33に対してインピーダンス情報を伝達することによりインピーダンスのアップデートを実現する。
【００４２】
よって、内部クロック信号によって定められうるホールドタイム毎に外部入力信号のレベルに従って継続してアップまたはダウンアップデート制御信号を発生させて、インピーダンスのアップまたはダウンアップデートを個別的に制御し、これにより信号歪曲を防止することができる。
【００４３】
言い換えれば、アップデート個別制御部80は外部入力信号のレベルを判断して最小電流の流れるターミネーター回路のアップまたはダウンインピーダンスアップデートをそれぞれ制御する制御信号を発生してアップ‐ターミネーター31またはダウン‐ターミネーター33に伝達する。アップ‐ターミネーター31は、アップデート個別制御部80から前記アップインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。ダウン‐ターミネーター33は、アップデート個別制御部80から前記ダウンインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。
【００４４】
最後に、第３の方法、すなわち周期的に発生されるアップ‐アップデートイネーブル信号またはダウン‐アップデートイネーブル信号と外部の入力信号のレベルが所定条件に一致する場合にのみアップ‐アップデートまたはダウン‐アップデートを制御する制御信号を発生する方法を適用した装置を図８及び図９を参照して本発明の第３実施例及び第４実施例として説明する。
【００４５】
まず、図８は、本発明の第３実施例としての外部信号によるターミネーション回路のインピーダンスアップデート装置、より詳しくは、セットアップタイムごとに周期的に発生されるイネーブル信号と外部入力信号によるターミネーション回路のインピーダンスアップデート装置の回路構成図である。図８に示したターミネーション回路のインピーダンスアップデート装置の回路構成は以下の通りである。
【００４６】
図中のパッドは図１に示したトランスミッター回路10の出力上に存在するパッドであり、前記パッドの出力にアップ‐ターミネーター31、ダウン‐ターミネーター33及びレシーバー20が連結されている。アップ‐ターミネーター31は静電圧源VDDQと連結されている。アップ‐ターミネーター31はプログラム可能なインピーダンスのアップ制御器PIUCからのインピーダンス情報を保持するラッチ91に連結され、ダウン‐ターミネーター33はプログラム可能なインピーダンスのダウン制御器PIDCからのインピーダンス情報を保持するラッチ93に連結されている。
【００４７】
前記パッドは、インバーターIAとインバーターIBとにそれぞれ連結され、インバーターIAはNANDゲートNAND1の入力に連結され、インバーターIBはNANDゲートNAND2の入力に連結されている。NANDゲートNAND1の他の入力にはアップ‐アップデートイネーブル信号が連結され、出力がラッチ91に連結されている。そして、NANDゲートNAND2の他の入力にはダウン‐アップデートイネーブル信号が連結され、出力がラッチ93に連結されている。
【００４８】
レシーバー20は比較器で構成され、基準電圧Vrefを用いる。
【００４９】
インバーターIA、NAND1及びラッチ91は、アップ‐アップデート制御部90を構成し、インバーターIB、NAND2及びラッチ93は、ダウン‐アップデート制御部100を構成する。アップ‐アップデート制御部90とダウン‐アップデート制御部100をアップデート個別制御部と総称することにする。
【００５０】
図８に示した本発明の第３実施例の外部入力信号とアップ‐アップデートイネーブル信号とダウン‐アップデートイネーブル信号によるターミネーション回路のインピーダンスアップデート装置は、図５に示したターミネーション回路のインピーダンスアップデート装置が外部入力信号に従い継続してアップデートされなければならないという点を補完した装置である。
【００５１】
すなわち、この装置は、チップ内で一定した間隔のアップ‐アップデートイネーブル信号とダウン‐アップデートイネーブル信号を発生させて、この信号がアクティブレベルで外部信号が所定レベルであるときのみにアップデートを実行することにより、継続してアップデートを実行する。これにより、システムに与える負荷を減少させることができる。
【００５２】
さらに言い換えれば、アップデート個別制御部90,100は外部入力信号のレベルを判断してアップまたはダウンインピーダンスアップデートをそれぞれ制御する制御信号を発生してアップ‐ターミネーター31またはダウン‐ターミネーター33に伝達する。アップ‐ターミネーター31は、アップ‐アップデート制御部90からアップインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。ダウン‐ターミネーター33は、ダウンアップデート制御部100からダウンインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。
【００５３】
最後に、図９は、本発明の第４実施例の外部信号によるターミネーション回路のインピーダンスアップデート装置、より詳しくは、ホールドタイムごとに周期的に発生されるイネーブル信号と外部入力信号によるターミネーション回路のインピーダンスアップデート装置の回路構成図である。この装置の回路構成は以下の通りである。
【００５４】
パッドは図１に示したトランスミッター回路10の出力上に存在するパッドであり、前記パッドの出力にアップ‐ターミネーター31、ダウン‐ターミネーター33及びレシーバー20が連結されている。アップ‐ターミネーター31はプログラム可能なインピーダンスのアップ制御器PIUCからのインピーダンス情報を保持するラッチ111に連結され、ダウン‐ターミネーター33はプログラム可能なインピーダンスのダウン制御器PIDCからのインピーダンス情報を保持するラッチ113に連結されている。
【００５５】
レシーバー20は比較器で構成され、基準電圧Vrefを用いる。レシーバー20の出力は入力バッファ120に連結され、入力バッファ120の出力はNANDゲートNAND11の入力及びANDゲートAND21の入力に連結されている。NANDゲートNAND11の他の入力にはアップ‐アップデートイネーブル信号が連結され、出力がラッチ111に連結されている。そして、ANDゲートAND21の他の入力にはダウン‐アップデートイネーブル信号が連結され、出力がラッチ113に連結されている。入力バッファ120は比較器で構成され、クロック入力端子が内部クロック信号Klatchに連結されている。ここで、ラッチ111、ラッチ113、NAND11、AND21及び入力バッファ120は、アップデート個別制御部130を構成する。
【００５６】
図９に示した本発明の第４実施例の外部信号によるターミネーション回路のインピーダンスアップデート装置の動作も図８に示したターミネーション回路のインピーダンスアップデート装置と類似した動作をする。具体的には、チップ内で一定した間隔のアップ‐アップデートイネーブル信号とダウン‐アップデートイネーブル信号を発生させて、この信号がアクティブレベルで外部信号が所定レベルであるときにのみインピーダンスアップデートをアップ/ダウン個別的に制御し、システムに与える負荷を減少させる。
【００５７】
言い換えれば、アップデート個別制御部130は外部入力信号のレベルを判断してアップまたはダウンインピーダンスアップデートをそれぞれ制御する制御信号を発生してアップ‐ターミネーター31またはダウン‐ターミネーター33に伝達する。アップ‐ターミネーター31は、アップデート個別制御部130から前記アップ‐インピダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。ダウン‐ターミネーター33は、アップデート個別制御部130から前記ダウンインピダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。
【００５８】
このような本発明の好ましい実施例は、ターミネーター回路20をアップターミネーター31とダウンターミネーター33に区分し、トランスミッター回路10から入力される外部入力信号のレベルに従い前記アップまたはダウンターミネーターのうち電流が一番少なく流れるターミネーター側のインピーダンスをアップデートするアップデート方法を適用したものである。
【００５９】
従って、本発明の好ましい実施例では、ターミネーション回路のインピーダンスアップデートの制御において、アップまたはダウンターミネーターのうち外部入力信号を用いて最少電流の流れるターミネーターを検出し、最少電流が流れるターミネーターのインピーダンスアップデートを行うことにより、アップ/ダウンターミネーターのインピーダンスアップデートを個別的に制御する。
【００６０】
本発明は、上記の実施例以外の装置によっても実施することができる。例えば、アップ/ダウンターミネーターにそれぞれ電流比較器を連結して、両ターミネーターのうち小さい電流が流れるターミネーターを感知して、これに従ってアップまたはダウンターミネーターのそれぞれに対してインピーダンスアップデートを実行することもできる。なお、ここではその具体的な回路は省略する。
【００６１】
一方、本発明の詳細な説明では具体的な実施例を例示的に挙げて説明したが、本発明の技術的思想を逸脱しない範囲で様々な変形が可能であることは勿論である。従って、本発明の技術的範囲は、上記の実施例によって限定解釈されるべきものではなく、特許請求の範囲に基づいて解釈されるべきであり、また、特許請求の範囲に記載された発明と均等な範囲にも保護範囲が及ぶものと解釈されるべきである。
【００６２】
【発明の効果】
以上説明したように本発明によれば、例えば、ターミネーション回路のインピーダンスアップデートをアップまたはダウン別に個別的に制御することによりシステムノイズの発生を減少させることができるという効果がある。
【００６３】
また、本発明によれば、例えば、ターミネーション回路のインピーダンスアップデートをアップ及びダウンに分離して制御し、セットアップタイム及びホールドタイムのように、特定時間にのみ又は周期的にのみインピーダンスアップデートを行うことにより、システムノイズの発生を最少にしながらシステム負荷を減少させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態のターミネーションのための回路を示した図である。
【図２ａ】ターミネーター回路が全てオントランジション状態の動作図である。
【図２ｂ】ターミネーター回路が全てオフトランジション状態の動作図である。
【図３ａ】図2aのようにターミネーター回路が全てオントランジション状態におけるグリッチ信号波形を示した図である。
【図３ｂ】図2bのようにターミネーター回路が全てオフトランジション状態におけるグリッチ信号波形を示した図である。
【図４ａ】アップ/ダウンターミネーター回路のインピーダンスアップデートを分離して行う発明を適用したアップ‐ターミネーター回路のインピーダンスアップデート概念を示した回路構成図である。
【図４ｂ】アップ/ダウンターミネーター回路のインピーダンスアップデートを分離して行う発明を適用したダウン‐ターミネーター回路のインピーダンスアップデート概念を示した回路構成図である。
【図５】本発明の第１実施例としての入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成図である。
【図６】図５に具備されるインバーター特性を示した図である。
【図７】本発明の第２実施例としての入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成図である。
【図８】本発明の第３実施例としての外部信号によるターミネーション回路のインピーダンスアップデート装置の回路構成図である。
【図９】本発明の第４実施例としての外部信号によるターミネーション回路のインピーダンスアップデート装置の回路構成図である。
【符号の説明】
10：トランスミッター回路
20：レシーバー回路
30：ターミネーター回路
31：アップ‐ターミネーター
33：ダウン‐ターミネーター
50,90：アップ‐アップデート制御部
60,100：ダウン‐アップデート制御部
70,120：入力バッファ
80,130：アップデート個別制御部
【発明の属する技術の分野】
本発明は、ターミネーション回路に関連し、特にターミネーション回路においてインピーダンスアップデートの際に発生しうるシステムノイズを最少化することができるターミネーション回路のインピーダンスアップデート装置に関する。
【０００２】
【従来の技術】
最近、高速データ伝送において周波数が高くなるに従いオンチップターミネーションに対する要求が強まっている。高速データ伝送のための従来のターミネーション回路が図１０に図示されている。図１０に示したように、前記オンチップターミネーションは、伝送ラインを通じてデータを伝送する際に出力ドライバ1がソースターミネーションを担当し、受信側のターミネーション回路３が並列ターミネーションを担当することにより、信号のスイングレベル自体は低下するものの、信号の完結性の側面で優れたフルスイングでの伝達を可能にする。しかし、メモリを例に挙げれば、クロック、アドレス、制御信号については信号を単方向に伝送するので、前記ターミネーション回路３はチップが動作している間継続してオンされていなければならない。
【０００３】
前記ターミネーション回路の構成においては、トランジスタを組み合せた並列合成インピーダンスを用いる。しかし、チップの動作環境及び内部的工程要因変化（PVT Variation: Process, Voltage, Temperature：以下、これを‘PVT’変化と称する）に起因してインピーダンスが変わるので、これをトラッキングして所定のインピーダンスを継続して維持しなければならない。このように従来の高速データ伝送のためのターミネーション回路は、チップの動作環境及び内部的PVT変化に起因するインピーダンスの変化に対応して継続的にターミネーション回路をアップデートするためのトラッキング動作により、継続動作している回路中のトランジスタの組み合せにおけるオン/オフによりシステムノイズが誘発されるという問題点がある。
【０００４】
【発明が解決しようとする課題】
このように従来の高速データ伝送のためのターミネーション回路は、チップの動作環境及び内部的PVT変化に起因するインピーダンスの変化に対応して継続的にインピーダンスをアップデートするためのトラッキング動作を行うことにより、継続動作している回路中のトランジスタの組み合せにおけるオン/オフによりシステムノイズが誘発されるという問題点がある。
【０００５】
本発明の目的は、ターミネーション回路のインピーダンスアップデートの際に発生しうるシステムノイズを最少化することができるターミネーション回路のインピーダンスアップデート装置を提供することにある。
【０００６】
本発明の他の目的は、ターミネーション回路のインピーダンスアップデートをアップターミネーターとダウンターミネーターに分離したターミネーション回路のインピーダンスアップデート装置を提供するにある。
【０００７】
【課題を解決するための手段】
このような目的を達成するため本発明によるターミネーション回路のインピーダンスアップデート装置は、アップタミネーターとダウンターミネーターとを有するターミネーター回路、及び外部入力信号のレベルを判断して前記アップまたはダウンターミネーターのインピーダンスアップデートをそれぞれ個別制御するアップデート個別制御部を具備することを特徴とする。
【０００８】
そして、前記ターミネーション回路のインピーダンスアップデート装置に適用されるアップデート個別制御部は、第１例として、プログラム可能なインピーダンス制御器のインピーダンスコードをラッチしている間に、前記外部入力信号のレベルに従い継続して、該インピーダンスコードに応じたアップまたはダウンアップデートをそれぞれ行うことを特徴とする。
【０００９】
また、第２例として、周期的に発生されるアップ‐アップデートイネーブル信号またはダウンアップデートイネーブル信号と前記外部の入力信号のレベルが所定条件に一致する場合にのみにアップターミネーターのインピーダンスアップデートまたはダウンターミネーターのインピーダンスアップデートを行うことを特徴とする。
【００１０】
また、第３例として、セットアップ及びホールドタイムにおいてのみ、前記外部入力信号のレベルに従いアップターミネーターまたはダウンターミネーターのインピーダンスアップデートを行うことを特徴とする。
【００１１】
また、外部入力信号のレベルを判断して最少電流の流れるターミネーターを検出するアップデート個別制御部とアップ/ダウン分離されたターミネーターを備えたターミネーション回路のインピーダンスアップデート方法は、外部入力信号のレベルを判断して前記アップまたはダウンターミネーターのうち最少電流の流れるターミネーター部分を検出する第１段階と、前記第１段階で検出された最少電流が流れるターミネーター部分のみのインピーダンスアップデートを制御する第２段階とを含むことを特徴とする。
【００１２】
そして、前記第１段階は、セットアップタイム及びホールドタイムにおいてのみ行うか、または周期的に発生されるアップデートイネーブル信号がある場合にのみ行うことを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の好適な実施の形態のターミネーション回路を図１乃至図３を用いて説明する。
【００１４】
図１は、本発明の好適な実施の形態としてのターミネーションのための回路を示した図である。この回路は、アップターミネーター31とダウンターミネーター33とが分離してそれぞれ駆動されるターミネーション回路である。本発明に適用されうるターミネーションのための回路を説明するため、図１にはトランスミッター(transmitter)回路10とレシーバー(receiver)回路20とターミネーター回路30が示されている。ここで、ターミネーター回路30はアップターミネーター31とダウンターミネーター33に区分されている。ターミネーター回路30はターミネーションのための回路であり、レシーバー回路20は入力バッファである。ターミネーター回路30は、特定コードで全てのトランジスタがオンまたはオフにトランジションしうる。この場合、回路を如何にデザインしても、図2aに示すように、トランジスタが全てオン（論理符号‘11111’）されるグリッチ(glitch)状態と、図2bに示すようにトランジスタの全てがオフ（論理符号‘00000’）されるグリッチ状態が存在する。
【００１５】
図2aは、ターミネーター回路が全てオントランジション(on transition)状態となるタイミングを含む動作図である。論理符号‘11111’の‘a’または‘b’区間において、‘ア’または‘イ’のようにトランジスタが全てオンされる状態では前記ターミネーター回路がオープンされたように見えるので、伝送される‘ハイ’信号が瞬間的に上方に飛ぶ現象（‘ロー’信号は下方に飛ぶ。即ち、信号の正常なスイング範囲の外側に信号が飛ぶ現象）が発生する。この信号は再びトランスミッター10回路に反射されて信号の歪曲を誘発させる。
【００１６】
図2bは、ターミネーター回路が全てオフトランジション(off transition)状態となるタイミングを含む動作図である。論理符号‘00000’の‘c’または‘d’区間において、‘ウ’または‘エ’のようにトランジスタが全てオフされる状態では前記ターミネーター回路が瞬間的に相当に低いインピーダンスとなるので、伝送される‘ハイ’信号が瞬間的に下方に飛ぶ現象（‘ロー’信号は上方に飛ぶ。即ち、信号の正常なスイングレベルの内側に信号が飛ぶ現象）が発生する。この信号もやはり再びトランスミッター回路10に反射されて信号の歪曲を誘発させる。
【００１７】
図3aは図2aのようにターミネーター回路が全てオントランジション状態となったときのグリッチ信号波形を示した図であり、図3bは図2bのようにターミネーター回路が全てオフトランジション状態になったときのグリッチ信号波形を示した図である。
【００１８】
以上説明したように、図１によるターミネーション回路でインピーダンスのアップデートの際に発生する信号歪曲を最少化するインピーダンスアップデート装置を以下に説明する。
【００１９】
ターミネーション回路のインピーダンスアップデートの際のシステムノイズの発生は、インピーダンスアップデートを図１に示した本発明の好適な実施の形態のターミネーション回路のようにアップターミネーターとダウンターミネーターに分離することにより、ある程度解決することができる。なお、この場合においてもアップ/ダウン信号に従いノイズが発生しうる。しかし、このような問題も、ターミネーション回路のインピーダンスがトランスミッター回路のインピーダンスよりも大きいことを利用し、外部入力信号のレベルに従ってアップ/ダウンターミネーター回路のインピーダンスアップデートを別々に行うことにより最少化することができる。
【００２０】
以下、本発明のより改善された好ましい実施の形態を図面を用いて詳しく説明する。なお、関連する図面において、同一の構成要素には同一の符号を付した。
図4a、図4bは、本発明の好適な実施の形態において、アップターミネーター回路とダウンターミネーター回路とでインピーダンスアップデートを分離して行うための概念図である。より詳しくは、図4aはアップターミネーター回路のインピーダンスアップデートの概念を示した回路構成図であり、図4bはダウンターミネーター回路のインピーダンスアップデートの概念を示した回路構成図である。
【００２１】
図4aに示すように、トランスミッター回路10が‘ハイ’信号を送るとき、トランスミッター回路10とターミネーター回路30に流れる電流を見ると、ターミネーター回路30のダウンドライバ側（抵抗NR2）に流れる電流I3が最も大きく、トランスミッター回路10の抵抗R1に流れる電流I1が二番目に大きく、ターミネーター回路30のアップドライブ側（抵抗NR1）に流れる電流I2が最も小さい。このとき、最少電流が流れる前記アップドライブ側のターミネーションインピーダンスをアップデートさせると、信号の歪曲を最少化することができる。ここで、記号‘N’は１よりも大きい実数を意味する。
【００２２】
反対に、図4bに示すように、トランスミッター回路10が‘ロー’信号を送るとき、トランスミッター回路10とターミネーター回路30に流れる電流を見ると、ターミネーター回路30のアップドライブ側（抵抗NR11）に流れる電流I21が最も大きく、前記トランスミッター回路10の抵抗R11に流れる電流I11が二番目に大きく、前記ターミネーター回路30のダウンドライブ側（抵抗NR21）に流れる電流I31が最も小さい。このときにも最少電流が流れる前記ダウンドライブ側のターミネーションインピーダンスをアップデートさせると、信号の歪曲を最少化することができる。ここで、記号‘N’は１よりも大きい実数を意味する。
【００２３】
即ち、本発明の好適な実施の形態では、アップドライブ側とダウンドライブ側のそれぞれに対するインピーダンスアップデートを実行する。そして、この際に、外部信号を用いてアップドライブまたはダウンドライブのうち最少電流が流れるドライブを検出した後、その検出結果に従って、最少電流が流れるドライブ側のインピーダンスを制御して信号の歪曲を最少化する。言い換えれば、本発明の好適な実施の形態では、アップドライブ及びダウンドライブのインピーダンスアップデートを個別的に実行する。そして、その際に、入力信号のレベルに従って最少電流の流れるドライブ側を判断して、最少電流が流れるドライブ側のインピーダンスアップデートを実行することにより、信号の歪曲を最少化する。
【００２４】
本発明に係るターミネーション回路のインピーダンスアップデート装置は、アップまたはダウンアップデートの個別制御を以下の三つの方法のいずれかにより実現することが好ましい。
【００２５】
第１の方法は、プログラム可能なインピーダンス制御器(PIC; Programmable Impedance Controller)で生成されたインピーダンスコードをホールドしながら、セットアップタイムにおいて前記外部入力信号のレベルに従い継続してアップまたはダウンアップデート制御信号を発生する方法である。
【００２６】
第２の方法は、ホールドタイム毎に外部入力信号のレベルに従い継続してアップまたはダウンアップデート制御信号を発生する方法である。
【００２７】
第３の方法は、周期的に発生されるアップ−アップデートイネーブル信号またはダウン‐アップデートイネーブル信号と外部の入力信号のレベルが所定条件に一致する場合のみにアップ‐アップデートまたはダウン‐アップデートを制御する制御信号を発生する方法である。
【００２８】
まず、第１の方法、すなわちセットアップタイムにおいてアップデートする方法を適用した装置を本発明の第１実施例として図５及び図６を参照して説明する。図５は本発明の第１実施例の入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成図であり、図６は図５に示す回路に備えられたインバーターの特性を示した図である。
【００２９】
図４に示した入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成は以下の通りである。図中のパッドは図１に示したトランスミッター回路10の出力上に存在するものであり、前記パッドの出力にアップ‐ターミネーター31、ダウン‐ターミネーター33及びレシーバー20が連結されている。アップ‐ターミネーター31は静電圧源のVDDQと連結されている。アップ‐ターミネーター31は、プログラム可能なインピーダンスのアップ制御器(PIUC; Programmable Impedance Up Controller)からのインピーダンス情報を保持するラッチ41に連結されている。そして、ダウン‐ターミネーター33も、プログラム可能なインピーダンスのダウン制御器(PIDC; Programmable Impedance Down Controller)からのインピーダンス情報を保持するラッチ43に連結されている。
【００３０】
前記パッドは、アップ‐ターミネーター31と連結されたラッチ41に連結されているインバーターIAとダウン‐ターミネーター33と連結されたラッチ43に連結されているインバーターIBとも連結されている。
【００３１】
レシーバー20は比較器で構成され、基準電圧Vrefを用いる。
【００３２】
インバーターIAとラッチ41はアップ‐アップデート制御部50を構成し、インバーターIBとラッチ43はダウン‐アップデート制御部60を構成する。アップ‐アップデート制御部50とダウン‐アップデート制御部60をアップデート個別制御部と総称することにする。
【００３３】
以下、図５に示した本発明の第１実施例としての入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の動作を説明する。一定サイクルでアップデートされるインピーダンス情報をプログラム可能なインピーダンス制御器PIUCまたはPIDCから受けて、前記パッド側の外部入力信号レベルに従って、それぞれラッチ41またはラッチ43で保持しながら、アップ側のラッチ41とダウン側のラッチ43によりアップ‐ターミネーター31またはダウン‐ターミネーター33のインピーダンスがアップデートされる。
【００３４】
ここで、前記パッドに連結されたインバーターIA、IBの特性は図６に示す通りである。即ち、外部入力信号が充分に‘ハイ’となるとき、インバーターIAが遷移して、最少電流が流れるアップ‐ターミネーター31に対してアップデートされたインピーダンス情報を渡す。反対に、外部入力信号が充分に‘ロー’となるとき、インバーターIBが遷移して最少電流が流れるダウン‐ターミネーター33に対してアップデートされたインピーダンス情報を渡す。
【００３５】
よって、外部入力信号のレベルに従ってインピーダンスのアップまたはダウンアップデートを個別的に継続して制御することができる。言い換えれば、アップデート個別制御部50,60は、外部入力信号のレベルを判断し、それに従って最少電流が流れるターミネーターへのアップまたはダウンインピーダンスアップデートをそれぞれ制御する制御信号（インピーダンス情報）を発生し、アップ‐ターミネーター31またはダウン‐ターミネーター33に伝達する。
【００３６】
アップ‐ターミネーター31は、アップ‐アップデート制御部50からアップインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。ダウン‐ターミネーター33は、ダウンアップデート制御部60からダウンインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。
【００３７】
次に、第２の方法、すなわちホールドタイム毎に外部入力信号のレベルに従って最少電流が流れるターミネーター回路のアップまたはダウンアップデート制御信号を継続して発生する方法を適用した装置を本発明の第２実施例として図７を参照して説明する。図７は、本発明の第２実施例としての入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成図である。図７に示した入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成は以下の通りである。
【００３８】
図中のパッドは図１に示したトランスミッター回路10の出力上に存在するパッドであり、前記パッドの出力にアップ‐ターミネーター31、ダウン‐ターミネーター33及びレシーバー20が連結されている。アップ‐ターミネーター31は、プログラム可能なインピーダンスのアップ制御器PIUCからのインピーダンス情報を保持するラッチ61に連結され、ダウン‐ターミネーター33はプログラム可能なインピーダンスのダウン制御器PIDCからのインピーダンス情報を保持するラッチ63に連結されている。
【００３９】
レシーバー20は比較器で構成され、基準電圧Vrefを用いる。レシーバー20の出力は入力バッファ70に連結されている。入力バッファ70の出力はラッチ61に連結され、入力バッファ70の出力の反転信号はラッチ63に連結される。入力バッファ70は比較器で構成され、内部クロック信号Klatchによって制御される。ここで、ラッチ61,63及び入力バッファ70はアップデート個別制御部80を構成する。
【００４０】
図７に示した本発明の第２実施例の入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の動作を説明すると、一定サイクルでアップデートされたインピーダンス情報をプログラム可能なインピーダンス制御器PIUCまたはPIDCで受けて、それぞれラッチ61またはラッチ63で保持する。
【００４１】
前記パッドを通して入力される外部入力信号は、レシーバー20を経て入力バッファ70に入力される。入力バッファ70がその入力信号を内部クロック信号Klatchに従ってCMOSレベルでホールドしている間に、入力信号レベル（アップまたはダウン）に従って、すなわち、（入力信号レベルに従って）最少電流が流れるターミネーターがアップ側であるかダウン側であるかに応じて、PIUCまたはPIDCで受けてラッチ61または63に保持されたインピーダンス情報をアップ‐ターミネーター31またはダウン‐ターミネーター33に対してインピーダンス情報を伝達することによりインピーダンスのアップデートを実現する。
【００４２】
よって、内部クロック信号によって定められうるホールドタイム毎に外部入力信号のレベルに従って継続してアップまたはダウンアップデート制御信号を発生させて、インピーダンスのアップまたはダウンアップデートを個別的に制御し、これにより信号歪曲を防止することができる。
【００４３】
言い換えれば、アップデート個別制御部80は外部入力信号のレベルを判断して最小電流の流れるターミネーター回路のアップまたはダウンインピーダンスアップデートをそれぞれ制御する制御信号を発生してアップ‐ターミネーター31またはダウン‐ターミネーター33に伝達する。アップ‐ターミネーター31は、アップデート個別制御部80から前記アップインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。ダウン‐ターミネーター33は、アップデート個別制御部80から前記ダウンインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。
【００４４】
最後に、第３の方法、すなわち周期的に発生されるアップ‐アップデートイネーブル信号またはダウン‐アップデートイネーブル信号と外部の入力信号のレベルが所定条件に一致する場合にのみアップ‐アップデートまたはダウン‐アップデートを制御する制御信号を発生する方法を適用した装置を図８及び図９を参照して本発明の第３実施例及び第４実施例として説明する。
【００４５】
まず、図８は、本発明の第３実施例としての外部信号によるターミネーション回路のインピーダンスアップデート装置、より詳しくは、セットアップタイムごとに周期的に発生されるイネーブル信号と外部入力信号によるターミネーション回路のインピーダンスアップデート装置の回路構成図である。図８に示したターミネーション回路のインピーダンスアップデート装置の回路構成は以下の通りである。
【００４６】
図中のパッドは図１に示したトランスミッター回路10の出力上に存在するパッドであり、前記パッドの出力にアップ‐ターミネーター31、ダウン‐ターミネーター33及びレシーバー20が連結されている。アップ‐ターミネーター31は静電圧源VDDQと連結されている。アップ‐ターミネーター31はプログラム可能なインピーダンスのアップ制御器PIUCからのインピーダンス情報を保持するラッチ91に連結され、ダウン‐ターミネーター33はプログラム可能なインピーダンスのダウン制御器PIDCからのインピーダンス情報を保持するラッチ93に連結されている。
【００４７】
前記パッドは、インバーターIAとインバーターIBとにそれぞれ連結され、インバーターIAはNANDゲートNAND1の入力に連結され、インバーターIBはNANDゲートNAND2の入力に連結されている。NANDゲートNAND1の他の入力にはアップ‐アップデートイネーブル信号が連結され、出力がラッチ91に連結されている。そして、NANDゲートNAND2の他の入力にはダウン‐アップデートイネーブル信号が連結され、出力がラッチ93に連結されている。
【００４８】
レシーバー20は比較器で構成され、基準電圧Vrefを用いる。
【００４９】
インバーターIA、NAND1及びラッチ91は、アップ‐アップデート制御部90を構成し、インバーターIB、NAND2及びラッチ93は、ダウン‐アップデート制御部100を構成する。アップ‐アップデート制御部90とダウン‐アップデート制御部100をアップデート個別制御部と総称することにする。
【００５０】
図８に示した本発明の第３実施例の外部入力信号とアップ‐アップデートイネーブル信号とダウン‐アップデートイネーブル信号によるターミネーション回路のインピーダンスアップデート装置は、図５に示したターミネーション回路のインピーダンスアップデート装置が外部入力信号に従い継続してアップデートされなければならないという点を補完した装置である。
【００５１】
すなわち、この装置は、チップ内で一定した間隔のアップ‐アップデートイネーブル信号とダウン‐アップデートイネーブル信号を発生させて、この信号がアクティブレベルで外部信号が所定レベルであるときのみにアップデートを実行することにより、継続してアップデートを実行する。これにより、システムに与える負荷を減少させることができる。
【００５２】
さらに言い換えれば、アップデート個別制御部90,100は外部入力信号のレベルを判断してアップまたはダウンインピーダンスアップデートをそれぞれ制御する制御信号を発生してアップ‐ターミネーター31またはダウン‐ターミネーター33に伝達する。アップ‐ターミネーター31は、アップ‐アップデート制御部90からアップインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。ダウン‐ターミネーター33は、ダウンアップデート制御部100からダウンインピーダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。
【００５３】
最後に、図９は、本発明の第４実施例の外部信号によるターミネーション回路のインピーダンスアップデート装置、より詳しくは、ホールドタイムごとに周期的に発生されるイネーブル信号と外部入力信号によるターミネーション回路のインピーダンスアップデート装置の回路構成図である。この装置の回路構成は以下の通りである。
【００５４】
パッドは図１に示したトランスミッター回路10の出力上に存在するパッドであり、前記パッドの出力にアップ‐ターミネーター31、ダウン‐ターミネーター33及びレシーバー20が連結されている。アップ‐ターミネーター31はプログラム可能なインピーダンスのアップ制御器PIUCからのインピーダンス情報を保持するラッチ111に連結され、ダウン‐ターミネーター33はプログラム可能なインピーダンスのダウン制御器PIDCからのインピーダンス情報を保持するラッチ113に連結されている。
【００５５】
レシーバー20は比較器で構成され、基準電圧Vrefを用いる。レシーバー20の出力は入力バッファ120に連結され、入力バッファ120の出力はNANDゲートNAND11の入力及びANDゲートAND21の入力に連結されている。NANDゲートNAND11の他の入力にはアップ‐アップデートイネーブル信号が連結され、出力がラッチ111に連結されている。そして、ANDゲートAND21の他の入力にはダウン‐アップデートイネーブル信号が連結され、出力がラッチ113に連結されている。入力バッファ120は比較器で構成され、クロック入力端子が内部クロック信号Klatchに連結されている。ここで、ラッチ111、ラッチ113、NAND11、AND21及び入力バッファ120は、アップデート個別制御部130を構成する。
【００５６】
図９に示した本発明の第４実施例の外部信号によるターミネーション回路のインピーダンスアップデート装置の動作も図８に示したターミネーション回路のインピーダンスアップデート装置と類似した動作をする。具体的には、チップ内で一定した間隔のアップ‐アップデートイネーブル信号とダウン‐アップデートイネーブル信号を発生させて、この信号がアクティブレベルで外部信号が所定レベルであるときにのみインピーダンスアップデートをアップ/ダウン個別的に制御し、システムに与える負荷を減少させる。
【００５７】
言い換えれば、アップデート個別制御部130は外部入力信号のレベルを判断してアップまたはダウンインピーダンスアップデートをそれぞれ制御する制御信号を発生してアップ‐ターミネーター31またはダウン‐ターミネーター33に伝達する。アップ‐ターミネーター31は、アップデート個別制御部130から前記アップ‐インピダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。ダウン‐ターミネーター33は、アップデート個別制御部130から前記ダウンインピダンスアップデートを制御する制御信号としてのインピーダンス情報が印加されると、そのインピーダンス情報に従ってインピーダンスをアップデートする。
【００５８】
このような本発明の好ましい実施例は、ターミネーター回路20をアップターミネーター31とダウンターミネーター33に区分し、トランスミッター回路10から入力される外部入力信号のレベルに従い前記アップまたはダウンターミネーターのうち電流が一番少なく流れるターミネーター側のインピーダンスをアップデートするアップデート方法を適用したものである。
【００５９】
従って、本発明の好ましい実施例では、ターミネーション回路のインピーダンスアップデートの制御において、アップまたはダウンターミネーターのうち外部入力信号を用いて最少電流の流れるターミネーターを検出し、最少電流が流れるターミネーターのインピーダンスアップデートを行うことにより、アップ/ダウンターミネーターのインピーダンスアップデートを個別的に制御する。
【００６０】
本発明は、上記の実施例以外の装置によっても実施することができる。例えば、アップ/ダウンターミネーターにそれぞれ電流比較器を連結して、両ターミネーターのうち小さい電流が流れるターミネーターを感知して、これに従ってアップまたはダウンターミネーターのそれぞれに対してインピーダンスアップデートを実行することもできる。なお、ここではその具体的な回路は省略する。
【００６１】
一方、本発明の詳細な説明では具体的な実施例を例示的に挙げて説明したが、本発明の技術的思想を逸脱しない範囲で様々な変形が可能であることは勿論である。従って、本発明の技術的範囲は、上記の実施例によって限定解釈されるべきものではなく、特許請求の範囲に基づいて解釈されるべきであり、また、特許請求の範囲に記載された発明と均等な範囲にも保護範囲が及ぶものと解釈されるべきである。
【００６２】
【発明の効果】
以上説明したように本発明によれば、例えば、ターミネーション回路のインピーダンスアップデートをアップまたはダウン別に個別的に制御することによりシステムノイズの発生を減少させることができるという効果がある。
【００６３】
また、本発明によれば、例えば、ターミネーション回路のインピーダンスアップデートをアップ及びダウンに分離して制御し、セットアップタイム及びホールドタイムのように、特定時間にのみ又は周期的にのみインピーダンスアップデートを行うことにより、システムノイズの発生を最少にしながらシステム負荷を減少させることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態のターミネーションのための回路を示した図である。
【図２ａ】ターミネーター回路が全てオントランジション状態の動作図である。
【図２ｂ】ターミネーター回路が全てオフトランジション状態の動作図である。
【図３ａ】図2aのようにターミネーター回路が全てオントランジション状態におけるグリッチ信号波形を示した図である。
【図３ｂ】図2bのようにターミネーター回路が全てオフトランジション状態におけるグリッチ信号波形を示した図である。
【図４ａ】アップ/ダウンターミネーター回路のインピーダンスアップデートを分離して行う発明を適用したアップ‐ターミネーター回路のインピーダンスアップデート概念を示した回路構成図である。
【図４ｂ】アップ/ダウンターミネーター回路のインピーダンスアップデートを分離して行う発明を適用したダウン‐ターミネーター回路のインピーダンスアップデート概念を示した回路構成図である。
【図５】本発明の第１実施例としての入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成図である。
【図６】図５に具備されるインバーター特性を示した図である。
【図７】本発明の第２実施例としての入力信号レベルによるターミネーション回路のインピーダンスアップデート装置の回路構成図である。
【図８】本発明の第３実施例としての外部信号によるターミネーション回路のインピーダンスアップデート装置の回路構成図である。
【図９】本発明の第４実施例としての外部信号によるターミネーション回路のインピーダンスアップデート装置の回路構成図である。
【符号の説明】
10：トランスミッター回路
20：レシーバー回路
30：ターミネーター回路
31：アップ‐ターミネーター
33：ダウン‐ターミネーター
50,90：アップ‐アップデート制御部
60,100：ダウン‐アップデート制御部
70,120：入力バッファ
80,130：アップデート個別制御部
Claims (9)
- ターミネーション回路のインピーダンスアップデート装置において、
パッドにそれぞれ連結されたアップターミネーターとダウンターミネーターとを有するターミネーター回路と、
前記パッドに連結されたレシーバーと、
前記パッドに与えられる外部入力信号のレベルを判断して前記アップターミネーターまたは前記ダウンターミネーターのインピーダンスアップデートをそれぞれ個別制御するアップデート個別制御部と、
を備え、
前記外部入力信号のレベルを判断して前記アップまたはダウンターミネーターのうち最少電流の流れるターミネーター部分を検出し、
検出された前記最少電流の流れるターミネーター部分のみのインピーダンスアップデートを制御することを特徴とするターミネーション回路のインピーダンスアップデート装置。 - 前記アップデート個別制御部は、前記外部入力信号のレベルに従って、プログラム可能なインピーダンス制御器のインピーダンスコードをラッチしながら、該インピーダンスコードに応じた前記アップターミネーターまたは前記ダウンターミネーターのアップデートを継続してそれぞれ行うことを特徴とする請求項１に記載のターミネーション回路のインピーダンスアップデート装置。
- 前記アップデート個別制御部は、周期的に発生されるアップ‐アップデートイネーブル信号またはダウン‐アップデートイネーブル信号と前記外部の入力信号のレベルが所定条件に一致する場合にのみ、前記アップターミネーターのインピーダンスアップデートまたは前記ダウンターミネーターのインピーダンスアップデートを行うことを特徴とする請求項１に記載のターミネーション回路のインピーダンスアップデート装置。
- ターミネーション回路のインピーダンスアップデート装置において、
トランスミッター回路からの外部入力信号にそれぞれ入力が連結された第１インバーター及び第２インバーター、前記第１インバーターの出力に連結されてプログラム可能なインピーダンスアップ制御器からのインピーダンス情報を保持する第１ラッチ、及び、前記第２インバーターの出力に連結されてプログラム可能なインピーダンスダウン制御器からのインピーダンス情報を保持する第２ラッチを有し、前記外部入力信号が論理ハイに維持されているときに前記第１インバーターが遷移してアップ‐ターミネーターのインピーダンスアップデート制御信号を発生し、前記外部入力信号が論理ローに維持されているときに前記第２インバーターが遷移してダウン‐ターミネーターのインピーダンスアップデート制御信号を発生するアップデート個別制御部と、
前記トランスミッター回路からの外部入力信号に共通に連結されたアップ‐ターミネーターとダウン‐ターミネーターを有し、前記アップデート個別制御部から前記アップ‐ターミネーターのインピーダンスアップデートを制御する制御信号が印加されると、前記第１ラッチからインピーダンス情報の提供を受けて前記アップ‐ターミネーターのインピーダンスをアップ‐デートし、前記アップデート個別制御部から前記ダウン‐ターミネーターのインピーダンスアップデートを制御する制御信号が印加されると、前記第２ラッチからインピーダンス情報の提供を受けて前記ダウン‐ターミネーターのインピーダンスをアップデートするターミネーター回路と、
を備えることを特徴とするターミネーション回路のインピーダンスアップデート装置。 - 前記アップデート個別制御部は、前記第１インバーターの出力を一つの入力とし、周期的に発生されるアップ‐アップデートイネーブル信号を他の入力とし、
出力が前記第１ラッチに連結された第１NANDゲート、及び、第２インバーターの出力を一つの入力とし、周期的に発生されるダウン‐アップデートイネーブル信号を他の入力とし、出力が前記第２ラッチに連結された第２NANDゲートをさらに具備することを特徴とする
請求項４に記載のターミネーション回路のインピーダンスアップデート装置。 - ターミネーション回路のインピーダンスアップデート装置において、
トランスミッター回路と、
前記トランスミッター回路と連結されて外部入力信号を受けるレシーバー回路と、
入力が前記レシーバー回路の出力に連結され、クロック端子が内部クロック信号に連結され、出力が第１ラッチに連結され、反転出力が第２ラッチに連結された入力バッファ、
プログラム可能なインピーダンスアップ制御器からのインピーダンス情報を保持する前記第１ラッチ、及び、プログラム可能なインピーダンスダウン制御器からのインピーダンス情報を保持する前記第２ラッチを有し、前記レシーバー回路を経た外部入力信号のアップまたはダウンレベルに従ってアップまたはダウンアップデート制御信号を発生してインピーダンスのアップまたはダウンアップデートを個別的に制御するアップデート個別制御部と、
前記トランスミッター回路からの外部入力信号に共通に連結されたアップ‐ターミネーターとダウン‐ターミネーターを有し、前記アップデート個別制御部から前記アップ‐ターミネーターのインピーダンスアップデートを制御する制御信号が印加されると、前記第１ラッチからインピーダンス情報の提供を受けて前記アップ‐ターミネーターのインピーダンスをアップ‐デートし、前記アップデート個別制御部から前記ダウン‐ターミネーターのインピーダンスアップデートを制御する制御信号が印加されると、前記第２ラッチからインピーダンス情報の提供を受けて前記ダウン‐ターミネーターのインピーダンスをアップデートするターミネーター回路と、
を備えることを特徴とするターミネーション回路のインピーダンスアップデート装置。 - 前記アップデート個別制御部は、前記入力バッファの出力を一つの入
力とし、周期的に発生されるアップ‐アップデートイネーブル信号を他の入力とし、出力が前記第１ラッチに連結されたNANDゲート、及び、前記入力バッファの出力を一つの入力とし、周期的に発生されるダウン‐アップデートイネーブル信号を他の入力とし、出力が前記第２ラッチに連結されたANDゲートをさらに具備することを特徴とする請求項６に記載のターミネーション回路のインピーダンスアップデート装置。 - 外部入力信号のレベルを判断して最少電流の流れるターミネーターを検出するアップデート個別制御部とアップ／ダウン分離されたターミネーターを具備するターミネーション回路のインピーダンスアップデート方法において、
外部入力信号のレベルを判断して前記アップまたはダウンターミネーターのうち最少電流の流れるターミネーター部分を検出する第１段階と、
前記第１段階から検出された最少電流の流れるターミネーター部分のみのインピーダンスアップデートを制御する第２段階と、
を含むことを特徴とするターミネーション回路のインピーダンスアップデート方法。 - 前記第１段階は、周期的に発生されるアップデートイネーブル信号がイネーブルである場合にのみ実行されることを特徴とする請求項８に記載のターミネーション回路のインピーダンスアップデート方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0005340A KR100410536B1 (ko) | 2001-02-05 | 2001-02-05 | 터미네이션 회로의 임피던스 업데이트 장치 및 방법 |
| KR2001-005340 | 2001-02-05 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002330182A JP2002330182A (ja) | 2002-11-15 |
| JP2002330182A5 JP2002330182A5 (ja) | 2005-07-28 |
| JP4170630B2 true JP4170630B2 (ja) | 2008-10-22 |
Family
ID=19705327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002023516A Expired - Fee Related JP4170630B2 (ja) | 2001-02-05 | 2002-01-31 | ターミネーション回路のインピーダンスアップデート装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6556038B2 (ja) |
| JP (1) | JP4170630B2 (ja) |
| KR (1) | KR100410536B1 (ja) |
| DE (1) | DE10151745B4 (ja) |
| TW (1) | TWI278182B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864706B1 (en) | 2000-07-20 | 2005-03-08 | Silicon Graphics, Inc. | GTL+Driver |
| US7356555B2 (en) * | 2002-03-29 | 2008-04-08 | Intel Corporation | In-protocol impedance compensation control |
| US6968413B2 (en) * | 2002-10-07 | 2005-11-22 | International Business Machines Corporation | Method and system for configuring terminators in a serial communication system |
| US7239170B2 (en) * | 2003-07-08 | 2007-07-03 | Lsi Corporation | Apparatus and methods for improved input/output cells |
| US6930507B2 (en) * | 2003-07-10 | 2005-08-16 | International Business Machines Corporation | Thevenins receiver |
| US6912165B2 (en) * | 2003-08-22 | 2005-06-28 | International Business Machines Corporation | Method for transparent updates of output driver impedance |
| US7057415B2 (en) * | 2003-12-10 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Output buffer compensation control |
| TWI304529B (en) * | 2004-01-30 | 2008-12-21 | Realtek Semiconductor Corp | Impedance control circuit and method thereof |
| KR100604851B1 (ko) * | 2004-04-06 | 2006-07-31 | 삼성전자주식회사 | 선택적으로 입출력 신호의 스윙 폭을 변경시키는 고속출력 회로, 고속 입력 회로, 및 입출력 신호의 스윙 폭변경방법 |
| US7102381B2 (en) * | 2004-06-29 | 2006-09-05 | Intel Corporation | Adaptive termination for optimum signal detection |
| JP4143615B2 (ja) | 2005-03-03 | 2008-09-03 | エルピーダメモリ株式会社 | オンダイターミネーション回路 |
| US7327167B2 (en) * | 2005-04-28 | 2008-02-05 | Silicon Graphics, Inc. | Anticipatory programmable interface pre-driver |
| KR100702838B1 (ko) * | 2005-05-09 | 2007-04-03 | 삼성전자주식회사 | 반도체 장치에서의 임피던스 콘트롤러블 출력 구동회로 및그에 따른 임피던스 콘트롤 방법 |
| KR100684904B1 (ko) * | 2005-08-05 | 2007-02-20 | 삼성전자주식회사 | 온 다이 종단 회로를 포함한 반도체 메모리 장치 및 그것의온 다이 종단 방법 |
| KR100681879B1 (ko) * | 2006-01-16 | 2007-02-15 | 주식회사 하이닉스반도체 | 온-다이 터미네이션 제어 장치 |
| KR100780657B1 (ko) * | 2006-09-27 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체메모리소자 및 그의 구동 방법 |
| JP4876987B2 (ja) * | 2007-03-12 | 2012-02-15 | 住友電気工業株式会社 | 受信回路 |
| US10608634B2 (en) * | 2007-06-08 | 2020-03-31 | Conversant Intellectual Property Management Inc. | Dynamic impedance control for input/output buffers |
| TW200921595A (en) * | 2007-11-14 | 2009-05-16 | Darfon Electronics Corp | Multi-lamp backlight apparatus |
| US7915912B2 (en) * | 2008-09-24 | 2011-03-29 | Rambus Inc. | Signal lines with internal and external termination |
| KR101086884B1 (ko) * | 2010-09-30 | 2011-11-25 | 주식회사 하이닉스반도체 | 임피던스 제어신호 발생 회로 및 반도체 회로의 임피던스 제어 방법 |
| KR101004285B1 (ko) * | 2010-10-05 | 2011-01-03 | (주)한동알앤씨 | 버스 승강장에 설치된 태양광 조명 시스템 |
| JP5757888B2 (ja) * | 2012-01-17 | 2015-08-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10884961B2 (en) * | 2016-12-26 | 2021-01-05 | SK Hynix Inc. | Dynamic termination circuit, semiconductor apparatus and system including the same |
| JP6859945B2 (ja) * | 2017-12-25 | 2021-04-14 | 株式会社デンソー | リンギング抑制回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5134311A (en) * | 1990-06-07 | 1992-07-28 | International Business Machines Corporation | Self-adjusting impedance matching driver |
| JPH06125261A (ja) * | 1992-10-13 | 1994-05-06 | Mitsubishi Electric Corp | 入力回路 |
| JPH06291639A (ja) * | 1993-03-19 | 1994-10-18 | Hewlett Packard Co <Hp> | 集積回路における信号線終端装置 |
| JPH07245543A (ja) * | 1994-03-02 | 1995-09-19 | Nec Corp | バスシステム |
| JP2897672B2 (ja) * | 1995-01-13 | 1999-05-31 | 日本電気株式会社 | 信号伝送回路 |
| DE19639230C1 (de) * | 1996-09-24 | 1998-07-16 | Ericsson Telefon Ab L M | Ausgangspufferschaltkreis zur Ansteuerung einer Übertragungsleitung |
| US5955894A (en) * | 1997-06-25 | 1999-09-21 | Sun Microsystems, Inc. | Method for controlling the impedance of a driver circuit |
| JPH1127132A (ja) * | 1997-07-01 | 1999-01-29 | Hitachi Ltd | インピーダンスマッチング回路および半導体記憶装置 |
| US6127840A (en) * | 1998-03-17 | 2000-10-03 | International Business Machines Corporation | Dynamic line termination clamping circuit |
| US6118310A (en) * | 1998-11-04 | 2000-09-12 | Agilent Technologies | Digitally controlled output driver and method for impedance matching |
| JP2001024497A (ja) * | 1999-07-06 | 2001-01-26 | Hitachi Ltd | 自己整合式ディジタルドライバ回路 |
-
2001
- 2001-02-05 KR KR10-2001-0005340A patent/KR100410536B1/ko active IP Right Grant
- 2001-08-20 US US09/933,068 patent/US6556038B2/en not_active Expired - Lifetime
- 2001-08-22 TW TW090120622A patent/TWI278182B/zh not_active IP Right Cessation
- 2001-10-19 DE DE10151745A patent/DE10151745B4/de not_active Expired - Lifetime
-
2002
- 2002-01-31 JP JP2002023516A patent/JP4170630B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100410536B1 (ko) | 2003-12-18 |
| JP2002330182A (ja) | 2002-11-15 |
| DE10151745B4 (de) | 2006-02-09 |
| DE10151745A1 (de) | 2002-08-29 |
| US20020118037A1 (en) | 2002-08-29 |
| TWI278182B (en) | 2007-04-01 |
| KR20020065021A (ko) | 2002-08-13 |
| US6556038B2 (en) | 2003-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4170630B2 (ja) | ターミネーション回路のインピーダンスアップデート装置及び方法 | |
| US6175928B1 (en) | Reducing timing variance of signals from an electronic device | |
| US20080303558A1 (en) | Data output driver circuit | |
| US7268602B2 (en) | Method and apparatus for accommodating delay variations among multiple signals | |
| JP3795685B2 (ja) | トライステート感知回路とこれを備える信号発生回路 | |
| CN1681207B (zh) | 在测试模式操作期间具有可调整摆动宽度的输出驱动器 | |
| EP1332593B1 (en) | Pre-emphasis scheme | |
| US5751161A (en) | Update scheme for impedance controlled I/O buffers | |
| JPH11203869A (ja) | 半導体装置のモードレジスターセット回路及び動作モードの設定方法 | |
| EP1760889A2 (en) | High speed input circuit | |
| US20040205447A1 (en) | Integrated circuit devices having data inversion circuits therein with multi-bit prefetch structures and methods of operating same | |
| US20020133650A1 (en) | Boundary scannable one bit precompensated cmos driver with compensating pulse width control | |
| US6801054B2 (en) | Output buffer circuit | |
| US6781428B2 (en) | Input circuit with switched reference signals | |
| US20040080336A1 (en) | Output buffer apparatus capable of adjusting output impedance in synchronization with data signal | |
| US5942918A (en) | Method for resolving differential signals | |
| US20120112813A1 (en) | Latch Circuits with Synchronous Data Loading and Self-Timed Asynchronous Data Capture | |
| US8248129B2 (en) | Signal delay circuit, clock transfer control circuit and semiconductor device having the same | |
| US8248103B2 (en) | Output circuit of semiconductor device | |
| KR100455736B1 (ko) | 프리세트기능을 갖는 출력버퍼회로_ | |
| JP4086193B2 (ja) | オープンドレイン出力バッファ | |
| JP3206737B2 (ja) | ラッチ回路 | |
| KR100508722B1 (ko) | 펄스폭 고정 장치 | |
| KR100327344B1 (ko) | 반도체 메모리 장치의 출력 데이터의 슬루 레이트를제어하는 데이터 출력회로 | |
| JP2009284427A (ja) | 半導体装置及び半導体装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061222 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070319 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071130 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080129 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4170630 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |