KR20020065021A

KR20020065021A - 터미네이션 회로의 임피던스 업데이트 장치 및 방법

Info

Publication number: KR20020065021A
Application number: KR1020010005340A
Authority: KR
Inventors: 김남석; 조욱래
Original assignee: 삼성전자 주식회사
Priority date: 2001-02-05
Filing date: 2001-02-05
Publication date: 2002-08-13
Also published as: DE10151745A1; US20020118037A1; JP2002330182A; DE10151745B4; JP4170630B2; TWI278182B; KR100410536B1; US6556038B2

Abstract

여기에 개시되는 본 발명은 터미네이션 회로에 관한 것으로, 특히 반도체 장치에 적용되는 터미네이션 회로의 구현에 있어 임피던스 업데이트시 발생할 수 있는 시스템 노이즈를 최소화할 수 있는 터미네이션 회로의 임피던스 업데이트 장치에 관한 것이다. 이를 해결하기 위하여 본 발명에 따른 터미네이션 회로의 임피던스 업데이트 장치는: 업 터미네이터와 다운 터미네이터로 이루어진 터미네이터 회로; 및 외부 입력신호의 레벨을 판단하여 상기 업 또는 다운 터미네이터의 임피던스 업데이트를 각각 개별 제어하는 업데이트 개별 제어부;를 구비함을 특징으로 한다.

Description

터미네이션 회로의 임피던스 업데이트 장치 및 방법{IMPEDANCE UPDATE APPARATUS AND METHOD OF TERMINATION CIRCUIT}

본 발명은 터미네이션 회로에 관한 것으로, 특히 터미네이션 회로의 구현에 있어 임피던스 업데이트시 발생할 수 있는 시스템 노이즈를 최소화할 수 있는 터미네이션 회로의 임피던스 업데이트 장치에 관한 것이다.

최근 고속 데이터 전송에 있어서 주파수가 점차로 높아짐에 따라 온 칩 터미네이션(On Chip Termination)에 대한 요구가 나타나고 있다. 고속 데이터 전송을 위한 종래의 터미네이션 회로가 도 1에 도시되어 있다. 상기 도 1에 도시된 바와 같이 상기 온 칩 터미네이션은 데이터를 전송 라인을 통해 전송하는데 있어서 출력 드라이버(Output Driver)(1)가 소오스 터미네이션(Source Termination)을 해주고 수신측인 터미네이션 회로(3)에서 병렬 터미네이션을 해주면 비록 신호의 스윙 레벨(swing level) 자체는 줄어들지만 신호의 완결성 측면에서 풀 스윙(full swing)으로 전달할 수 있도록 하는 것이다. 그러나 메모리를 예로 들면 클럭, 어드레스, 제어신호에 대해서는 단방향 전송을 행하고 있으므로 상기 터미네이션 회로(3)는 칩이 동작하는 한 계속해서 온 되어 있어야 한다. 상기 터미네이션 회로의 구현은 트랜지스터를 사용하여 트랜지스터 조합의 병렬합 임피던스를 이용한다. 그러나, 칩의 동작환경이나 내부적 공정요인 변화(PVT Variation: Process, Voltage, Temperature; 이하, 이를 'PVT 변화'라 칭한다)로 인하여 임피던스가 변하게 되므로 이를 트래킹(tracking)하여 임피던스를 계속 유지하여야 한다. 이와 같이 종래 고속 데이터 전송을 위한 터미네이션 회로는 칩의 동작환경이나 내부적 PVT 변화로 인한 임피던스의 변화에 대응하여 지속적으로 임피던스를 업데이트해야 하는 트래킹 동작을 수행하므로써 계속 동작하고 있는 회로의 트랜지스터 조합의 온/오프에의해 시스템 노이즈를 유발할 수 있다.

따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 터미네이션 회로의 임피던스 업데이트시 일어날 수 있는 시스템 노이즈를 최소화 할 수 있는 터미네이션 회로의 임피던스 업데이트 장치를 제공함에 있다.

본 발명의 다른 목적은 터미네이션 회로의 임피던스 업데이트를 업-터미네이터와 다운-터미네이터 각각으로 분리하여 달리하는 터미네이션 회로의 임피던스 업데이트 장치를 제공함에 있다.

상기의 목적을 해결하기 위하여 본 발명의 제1견지에 따른 터미네이션 회로의 임피던스 업데이트 장치는: 업 터미네이터와 다운 터미네이터로 이루어진 터미네이터 회로; 및 외부 입력신호의 레벨을 판단하여 상기 업 또는 다운 터미네이터의 임피던스 업데이트를 각각 개별 제어하는 업데이트 개별 제어부;를 구비함을 특징으로 한다.

그리고, 상기 터미네이션 회로의 임피던스 업데이트 장치에 적용되는 업데이트 개별 제어부는:

제1예로서, 프로그래머블 임피던스 제어기의 임피던스 코드를 래치하고 있다가 상기 외부 입력신호의 레벨에 따라 계속해서 업 또는 다운 업데이트를 각각 수행함을 특징으로 하며,

제2예로서, 주기적으로 발생되는 업-업데이트 인에이블 신호 또는 다운-업데이트 인에이블 신호와 상기 외부의 입력신호의 레벨이 소정 조건에 일치하는 경우에만 업 터미네이터의 임피던스 업데이트 또는 다운 터미네이터의 임피던스 업데이트를 수행함을 특징으로 하며,

제3예로서, 셋업이나 홀드 타임에만 상기 외부 입력신호의 레벨에 따라 업 터미네이터 또는 다운 터미네이터의 임피던스 업데이트를 수행함을 특징으로 한다.

또한, 외부 입력신호의 레벨을 판단하여 최소 전류가 흐르는 터미네이터를 검출하는 업데이트 개별 제어부와 업/다운 분리된 터미네이터를 구비하는 터미네이션 회로의 임피던스 업데이트 방법은: 외부 입력신호의 레벨을 판단하여 상기 업 또는 다운 터미네이터 중 최소 전류가 흐르는 터미네이터 부분을 검출하는 제1단계; 및 상기 제1단계로부터 검출된 최소 전류가 흐르는 터미네이터 부분만 임피던스 업데이트를 제어하는 제2단계;로 이루어짐을 특징으로 한다.

그리고, 상기 제1단계는 셋업 타임이나 홀드타임이 있는 경우에만 수행하거나, 주기적으로 발생되는 업데이트 인에이블 신호가 있는 경우에만 수행함을 특징으로 한다.

도 1은 종래 고속 데이터 전송을 위한 터미네이션 회로를 도시한 도면

도 2는 본 발명에 따른 터미네이션을 위한 회로를 도시한 도면

도 3a는 터미네이터 회로가 모두 on transition 상태의 동작도

도 3b는 터미네이터 회로가 모두 off transition 상태의 동작도

도 4a는 도 2a에서와 같이 터미네이터 회로가 모두 on transition 상태에서의 글리치 신호 파형을 도시한 도면

도 4b는 도 2b에서와 같이 터미네이터 회로가 모두 off transition 상태에서의 글리치 신호 파형을 도시한 도면

도 5a, 5b는 본 발명에 따른 업/다운 터미네이터 회로의 임피던스 업데이트를 분리하여 행하기 위한 개념도

도 5a는 본 발명에 따른 업-터미네이터 회로의 임피던스 업데이트 개념을 도시한 회로구성도

도 5b는 본 발명에 따른 다운-터미네이터 회로의 임피던스 업데이트 개념을 도시한 회로구성도

도 6은 본 발명의 제1실시 예에 따른 입력신호 레벨에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로구성도

도 7은 도 6에 구비되는 인버터 특성을 도시한 도면

도 8은 본 발명의 제2실시 예에 따른 입력신호 레벨에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로구성도

도 9는 본 발명의 제3실시 예에 따른 외부 신호에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로구성도

도 10은 본 발명의 제4실시 예에 따른 외부 신호에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로구성도

* 도면의 주요 부분에 대한 부호의 설명 *

10: 트랜스미터 회로20: 리시버 회로

30: 터미네이터 회로31: 업-터미네이터

33: 다운-터미네이터50, 90: 업-업데이트 제어부

60, 100: 다운-업데이트 제어부70, 120: 입력 버퍼

80, 130: 업데이트 개별 제어부

먼저, 본 발명에 따른 터미네이션 회로를 도 2 내지 도 4를 참조하여 설명하고, 또한 터미네이션 회로에서 임피던스 업데이트시 시스템 노이즈가 발생할 수 있는 원인을 찾아내고 이 문제를 극복할 수 있는 본 발명을 후술하기로 한다.

도 2는 본 발명에 따른 터미네이션을 위한 회로를 도시한 도면으로, 업 터미네이터(31)와 다운 터미네이터(33)가 각각 분리되어 운용되는 터미네이션 회로이다. 본 발명에 적용되는 터미네이션을 위한 회로를 설명하기 위해 상기 도 2에서는 트랜스미터(transmitter) 회로(10)와 리시버(receiver) 회로(20)와 터미네이터 회로(30)가 도시되어 있다. 여기서, 상기 터미네이터 회로(30)는 업-터미네이터(31)와 다운-터미네이터(33)로 구분된다. 상기 터미네이터 회로(30)는 터미네이션을 위한 회로이고, 상기 리시버 회로(20)는 입력버퍼(Input Buffer)이다. 상기 터미네이터 회로(30)는 특정 코드에서 모두 온(on) 또는 오프(off) 트랜지션하는 경우가 발생한다. 이 경우에는 회로를 아무리 잘 디자인한다 하더라도 도 3a와 같이 트랜지스터들이 모두 온(논리부호 '11111')되는 글리치(glitch) 상태와 도 3b와 같이 트랜지스터들이 모두 오프(논리부호 '00000')되는 글리치 상태가 존재한다. 상기 도 3a는 터미네이터 회로가 모두 on transition 상태의 동작도로서, 논리부호 '11111'인 'a' 또는 'b' 구간에서 '가' 또는 '나'와 같이 트랜지스터들이 모두 온 되는 상태에서는 상기 터미네이터 회로가 오픈 된 것처럼 보이므로 전송되는 '하이' 신호가 순간적으로 위로 튀는 현상('로우' 신호는 아래로 튐. 즉, 신호의 바깥쪽으로 신호가 튀게 되는 현상)이 발생한다. 이 신호는 다시 상기 트랜스미터(10) 회로로 반사되어 신호의 왜곡을 유발시킨다. 다음으로, 상기 도 3b는 터미네이터 회로가 모두 off transition 상태의 동작도로서, 논리부호 '00000'인 'c' 또는 'd' 구간에서 '다' 또는 '라'와 같이 트랜지스터들이 모두 오프 되는 상태에서는 상기 터미네이터 회로가 순간적으로 아주 낮은 임피던스가 되므로 전송되는 '하이' 신호가 순간적으로 아래로 튀는 현상('로우' 신호는 위로 튐. 즉, 신호의 안쪽으로 신호가튀게 되는 현상)이 발생한다. 이 신호 역시 다시 상기 트랜스미터 회로(10)로 반사되어 신호의 왜곡을 유발시킨다. 도 4a는 도 3a에서와 같이 터미네이터 회로가 모두 on transition(온 천이) 상태에서의 글리치 신호 파형을 도시한 도면이고, 도 4b는 도 3b에서와 같이 터미네이터 회로가 모두 off transition(오프 천이) 상태에서의 글리치 신호 파형을 도시한 도면이다.

이상에서 살펴본 바와 같이, 도 2에 따른 터미네이션 회로에서 임피던스의 업데이트시 발생할 수 있는 신호 왜곡을 최소화하는 임피던스 업데이트 장치를 이하에서 개시하고자 한다. 상기 터미네이션 회로의 임피던스 업데이트시 시스템 노이즈의 발생은 임피던스 업데이트를 상기 도 2에 도시된 본 발명에 따른 터미네이션 회로와 같이 업-터미네이터와 다운-터미네이터 각각으로 분리하면 어느 정도 해결할 수 있다. 하지만 이 경우에도 업/다운 신호에 따라 노이즈가 다른 현상이 나타날 수 있는데, 이 또한 터미네이션 회로에서의 임피던스가 트랜스미터 회로에서의 임피던스보다 크다는 점을 이용하여 외부 입력신호의 레벨에 따라 업/다운 터미네이터 회로의 임피던스 업데이트를 달리하면 노이즈 문제를 최소화 할 수 있을 것이다.

이하 본 발명의 보다 개선된 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 5a, 5b는 본 발명에 따른 업/다운 터미네이터 회로의 임피던스 업데이트를 분리하여 행하기 위한 개념도로서, 도 5a는 본 발명에 따른 업 터미네이터 회로의 임피던스 업데이트 개념을 도시한 회로 구성도이고, 도 5b는 본 발명에 따른 다운 터미네이터 회로의 임피던스 업데이트 개념을 도시한 회로 구성도이다. 상기 도 5a에서와 같이, 트랜스미터 회로(10)가 '하이' 신호를 보낼 때 상기 트랜스미터 회로(10)와 터미네이터 회로(30)에 흐르는 전류를 보면 상기 터미네이션 회로(30)의 다운 드라이브쪽(저항 NR2)에 흐르는 전류 I3이 가장 크고, 그 다음으로 상기 트랜스미터 회로(10)의 저항 R1에 흐르는 전류 I1이고, 제일 작은 쪽이 상기 터미네이션 회로(30)의 업 드라이브쪽(저항 NR1)에 흐르는 전류 I2가 된다. 이때, 최소 전류가 흐르는 상기 업 드라이브쪽의 터미네이션 임피던스를 업데이트시키면 신호의 왜곡은 최소화 될 수 있다. 여기서, 기호 'N'은 1보다 큰 실수를 의미한다.

반대로, 도 5b에서와 같이, 트랜스미터 회로(10)가 '로우' 신호를 보낼 때 상기 트랜스미터 회로(10)와 터미네이터 회로(30)에 흐르는 전류를 보면 상기 터미네이션 회로(30)의 업 드라이브쪽(저항 NR11)에 흐르는 전류 I21이 가장 크고, 그 다음으로 상기 트랜스미터 회로(10)의 저항 R11에 흐르는 전류 I11이고, 제일 작은 쪽이 상기 터미네이션 회로(30)의 다운 드라이브쪽(저항 NR21)에 흐르는 전류 I31이 된다. 이때도 최소 전류가 흐르는 상기 다운 드라이브쪽의 터미네이션 임피던스를 업데이트시키면 신호의 왜곡은 최소화 될 수 있다. 여기서, 기호 'N'은 1보다 큰 실수를 의미한다.

즉, 본 발명에서는 업 드라이브쪽과 다운 드라이브쪽 각각에 대한 임피던스업데이트를 진행하되, 외부 신호를 이용하여 업 또는 다운 드라이브 중 최소 전류가 흐르는 드라이브를 검출한 후, 최소 전류가 흐르는 드라이브쪽의 임피던스를 제어하여 신호의 왜곡을 최소화 할 수 있도록 한 것이다. 다시 말해서, 본 발명에서는 업/다운 드라이브의 임피던스 업데이트를 개별적으로 진행하되 입력신호의 레벨에 따라 최소 전류가 흐르는 쪽을 판단하여 최소 전류가 흐르는 드라이브쪽의 임피던스 업데이트를 진행하므로써 신호의 왜곡을 최소화하는 것이다.

본 발명에서는 터미네이션 회로의 임피던스 업데이트 장치를 개시함에 있어 업 또는 다운 업데이트의 개별 제어를 이하의 3가지의 방법으로 구현한 예를 보여줄 것이다.

첫째, 프로그래머블 임피던스 제어기(PIC: Programmable Impedance Controller)에서 생성된 임피던스 코드를 홀드하고 있다가 셋업 타임(Setup Time)에 상기 외부 입력신호의 레벨에 따라 계속해서 업 또는 다운 업데이트 제어신호를 발생하는 방법을 적용한 장치이고,

둘째, 홀드(Hold) 타임마다 외부 입력신호의 레벨에 따라 계속해서 업 또는 다운 업데이트 제어신호를 발생하는 방법을 적용한 장치이고,

셋째, 주기적으로 발생되는 업-업데이트 인에이블 신호 또는 다운-업데이트 인에이블 신호와 외부의 입력신호의 레벨이 소정 조건에 일치하는 경우에만 업-업데이트 또는 다운-업데이트를 제어하는 제어신호를 발생하는 방법을 적용한 장치이다.

먼저, 첫째의 방법인 셋업 타임에 업데이트를 적용한 장치로서, 본 발명의제1실시 예를 도 6과 도 7을 참조하여 설명한다. 상기 도 6은 본 발명의 제1실시 예에 따른 입력신호 레벨에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로 구성도이고, 상기 도 7은 도 6에 구비되는 인버터 특성을 도시한 도면이다. 상기 도 5에 도시된 입력신호 레벨에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로 구성은 다음과 같다. 패드는 상기 도 2에 도시된 트랜스미터 회로(10)의 출력 상에 존재하는 패드이며, 상기 패드의 출력에 업-터미네이터(31), 다운-터미네이터(33) 및 리시버(20)가 연결된다. 상기 업-터미네이터(31)는 정전압원인 VDDQ와 연결된다. 상기 업-터미네이터(31)는 프로그래머블 임피던스의 업 제어기(PIUC: Programmable Impedance Up Controller)로부터의 임피던스 정보를 저장하는 래치(41)에 연결된다. 그리고, 상기 다운-터미네이터(33) 또한 프로그래머블 임피던스의 다운 제어기(PIDC: Programmable Impedance Down Controller)로부터의 임피던스 정보를 저장하는 래치(43)에 연결된다. 상기 패드는 상기 업-터미네이터(31)와 연결된 래치(41)에 연결되는 인버터 IA와 상기 다운-터미네이터(33)와 연결된 래치(43)에 연결되는 인버터 IB와 또한 연결된다. 상기 리시버(20)는 비교기로 구현될 수 있으며, 기준전압 Vref를 이용한다. 여기서 상기 인버터 IA와 래치(41)는 업-업데이트 제어부(50)를 의미하고, 상기 인버터 IB와 래치(43)는 다운-업데이트 제어부(60)를 의미하는 것으로 상기 업-업데이트 제어부(50)와 다운-업데이트 제어부(60)를 업데이트 개별 제어부라고 통칭한다.

상기 도 6에 도시된 본 발명의 제1실시 예에 따른 입력신호 레벨에 따른 터미네이션 회로의 임피던스 업데이트 장치의 동작을 설명하면; 일정 사이클에 업데이트된 임피던스 정보를 상기 프로그래머블 임피던스 제어기 PIUC 또는 PIDC에서 받아서 각각 상기 래치(41) 또는 상기 래치(43)에 저장하면 상기 패드 쪽의 외부 입력신호 레벨에 따라 상기 업 쪽의 래치(41)와 상기 다운 쪽의 래치(43)에 의해 상기 업-터미네이터(31) 또는 다운-터미네이터(33)에 임피던스가 업데이트 된다. 이때, 상기 패드에 연결된 인버터의 특성은 도 7과 같다. 즉, 외부 입력신호가 충분히 '하이'가 될 때 상기 인버터 IA가 천이 하여 최소 전류가 흐르는 상기 업-터미네이터(31)에 임피던스 정보를 넘긴다. 반대로 외부 입력신호가 충분히 '로우'가 될 때 상기 인버터 IB가 천이 하여 최소 전류가 흐르는 상기 다운-터미네이터(33)에 임피던스 정보를 넘긴다. 이로써 외부 입력신호의 레벨에 따라 지속적으로 임피던스의 업 또는 다운 업데이트를 개별적으로 제어할 수 있다. 다시 말해서, 상기 업데이트 개별 제어부(50, 60)는 외부 입력신호의 레벨을 판단하여 그에 따라 최소 전류가 흐르는 터미네이터로의 업 또는 다운 임피던스 업데이트를 각각 제어하는 제어신호를 발생하여 상기 업-터미네이터(31) 또는 다운-터미네이터(33)에 전달하며, 상기 업-터미네이터(31)는 상기 업-업데이트 제어부(50)로부터 상기 업 임피던스 업데이트를 제어하는 제어신호가 인입되면 임피던스 정보를 제공받아 임피던스를 업-데이트하며, 상기 다운-터미네이터(33)는 상기 다운 업데이트 제어부(60)로부터 상기 다운 임피던스 업데이트를 제어하는 제어신호가 인입되면 임피던스 정보를 제공받아 임피던스를 업데이트한다.

다음으로, 둘째의 방법을 적용한 장치로서 홀드 타임마다 외부 입력신호의 레벨에 따라 계속해서 최소 전류가 흐르는 터미네이터 회로의 업 또는 다운 업데이트 제어신호를 발생하는 방법을 적용한 장치를 도 8을 참조하여 설명한다. 상기 도 8은 본 발명의 제2실시 예에 따른 입력신호 레벨에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로 구성도이다. 상기 도 8에 도시된 입력신호 레벨에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로 구성은 다음과 같다.

패드는 상기 도 2에 도시된 트랜스미터 회로(10)의 출력 상에 존재하는 패드이며, 상기 패드의 출력에 업-터미네이터(31), 다운-터미네이터(33) 및 리시버(20)가 연결된다. 상기 업-터미네이터(31)는 프로그래머블 임피던스의 업 제어기(PIUC: Programmable Impedance Up Controller)로부터의 임피던스 정보를 저장하는 래치(61)에 연결되며, 상기 다운-터미네이터(33)는 프로그래머블 임피던스의 다운 제어기(PIDC: Programmable Impedance Down Controller)로부터의 임피던스 정보를 저장하는 래치(63)에 연결된다. 상기 리시버(20)는 비교기로 구현될 수 있으며, 기준전압 Vref를 이용한다. 상기 리시버(20)의 출력은 입력 버퍼(70)에 연결되며, 상기 입력 버퍼(70)의 출력은 상기 래치(61)에 연결되고, 상기 입력 버퍼(70) 출력의 반전된 신호가 상기 래치(63)에 연결된다. 상기 입력 버퍼(70)는 비교기로 구현될 수 있으며, 내부 클럭신호 Klatch에 연결 제어된다. 여기서, 상기 래치(61), 래치(63) 및 입력 버퍼(70)는 업데이트 개별 제어부(80)를 의미한다.

상기 도 8에 도시된 본 발명의 제2실시 예에 따른 입력신호 레벨에 따른 터미네이션 회로의 임피던스 업데이트 장치의 동작을 설명하면; 일정 사이클에 업데이트된 임피던스 정보를 상기 프로그래머블 임피던스 제어기 PIUC 또는 PIDC에서 받아서 각각 상기 래치(61) 또는 상기 래치(63)에 저장한다. 상기 패드를 통해 입력되는 외부 입력신호는 상기 리시버(20)를 거치고 상기 입력 버퍼의 내부 클럭신호 Klatch에 따라 CMOS 레벨로 입력신호를 홀드 하고 있다가 입력신호 레벨(업 또는 다운)에 따라(여기서는, '입력신호 레벨에 따라 최소 전류가 흐르는 업 또는 다운쪽의'의 의미임) 상기 PIUC 또는 PIDC에서 받아서 상기 래치(61) 또는 래치(63)에 저장된 임피던스 정보를 상기 업-터미네이터(31) 또는 다운-터미네이터(33)에 입력 패턴에 따라 각각 임피던스를 전달함으로써 임피던스의 업데이트를 구현한다. 이로써 내부 클럭신호로 구현할 수 있는 홀드 타임마다 외부 입력신호의 레벨에 따라 계속해서 업 또는 다운 업데이트 제어신호를 발생할 수 있어 임피던스의 업 또는 다운 업데이트를 개별적으로 제어함으로써 추가의 신호 왜곡을 방지할 수 있다. 다시 말해서, 상기 업데이트 개별 제어부(80)는 외부 입력신호의 레벨을 판단하여 최소 전류가 흐르는 터미네이터 회로의 업 또는 다운 임피던스 업데이트를 각각 제어하는 제어신호를 발생하여 상기 업-터미네이터(31) 또는 다운-터미네이터(33)에 전달하며, 상기 업-터미네이터(31)는 상기 업데이트 개별 제어부(80)로부터 상기 업 임피던스 업데이트를 제어하는 제어신호가 인입되면 임피던스 정보를 제공받아 임피던스를 업-데이트하며, 상기 다운-터미네이터(33)는 상기 업데이트 개별 제어부(80)로부터 상기 다운 임피던스 업데이트를 제어하는 제어신호가 인입되면 임피던스 정보를 제공받아 임피던스를 업데이트한다.

마지막으로 셋째의 방법을 적용한 장치로서, 주기적으로 발생되는 업-업데이트 인에이블 신호 또는 다운-업데이트 인에이블 신호와 외부의 입력신호의 레벨이 소정 조건에 일치하는 경우에만 업-업데이트 또는 다운-업데이트를 제어하는 제어신호를 발생하는 방법을 적용한 장치를 도 9 및 도 10을 참조하여 제3실시예 및 제4실시예로 설명한다.

먼저, 상기 도 9는 본 발명의 제3실시 예에 따른 외부 신호에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로 구성도로서, 셋업 타임에 주기적으로 발생되는 인에이블 신호와 외부 입력신호에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로 구성도이다. 상기 도 9에 도시된 터미네이션 회로의 임피던스 업데이트 장치의 회로 구성은 다음과 같다. 패드는 상기 도 2에 도시된 트랜스미터 회로(10)의 출력 상에 존재하는 패드이며, 상기 패드의 출력에 업-터미네이터(31), 다운-터미네이터(33) 및 리시버(20)가 연결된다. 상기 업-터미네이터(31)는 정전압원인 VDDQ와 연결된다. 상기 업-터미네이터(31)는 프로그래머블 임피던스의 업 제어기(PIUC: Programmable Impedance Up Controller)로부터의 임피던스 정보를 저장하는 래치(91)에 연결되며, 상기 다운-터미네이터(33)는 프로그래머블 임피던스의 다운 제어기(PIDC: Programmable Impedance Down Controller)로부터의 임피던스 정보를 저장하는 래치(93)에 연결된다. 상기 패드는 인버터 IA와 인버터 IB에 각각 연결되는데, 상기 인버터 IA는 낸드 게이트 NAND1의 입력에 연결되며, 상기 인버터 IB는 낸드 게이트 NAND2의 입력에 연결된다. 상기 낸드 게이트 NAND1의 다른 입력에는 업-업데이트 인에이블 신호가 연결되며, 출력이 상기 래치(91)에 연결된다. 그리고, 상기 낸드 게이트 NAND2의 다른 입력에는 다운-업데이트 인에이블 신호가 연결되며, 출력이 상기 래치(93)에 연결된다. 상기 리시버(20)는 비교기로 구현될 수 있으며, 기준전압 Vref를 이용한다. 여기서 상기 인버터 IA와 NAND1, 그리고 상기 래치(91)는 업-업데이트 제어부(90)를 의미하고, 상기 인버터 IB와 NAND2, 그리고 상기 래치(93)는 다운-업데이트 제어부(100)를 의미하는 것으로 상기 업-업데이트 제어부(90)와 다운-업데이트 제어부(100)를 업데이트 개별 제어부라고 통칭한다.

상기 도 9에 도시된 본 발명의 제3실시 예에 따른 외부 입력신호와 업-업데이트 인에이블 신호와 다운-업데이트 인에이블 신호에 따른 터미네이션 회로의 임피던스 업데이트 장치는 상기 도 6에 도시된 터미네이션 회로의 임피던스 업데이트 장치가 외부 입력신호에 따라 계속해서 업데이트되어야 하는 점을 보완할 수 있는 장치로서, 칩 내에서 일정한 간격의 업-업데이트 인에이블 신호와 다운-업데이트 인에이블 신호를 발생시켜 이 신호가 외부 신호의 레벨과 NAND될 때만 업데이트 되도록 하여 계속해서 업데이트됨으로써 시스템에 줄 수 있는 부하를 감소시킬 수 있도록 한 것이다. 다시 말해서, 상기 업데이트 개별 제어부(90, 100)는 외부 입력신호의 레벨을 판단하여 업 또는 다운 임피던스 업데이트를 각각 제어하는 제어신호를 발생하여 상기 업-터미네이터(31) 또는 다운-터미네이터(33)에 전달하며, 상기 업-터미네이터(31)는 상기 업-업데이트 제어부(90)로부터 상기 업 임피던스 업데이트를 제어하는 제어신호가 인입되면 임피던스 정보를 제공받아 임피던스를 업-데이트하며, 상기 다운-터미네이터(33)는 상기 다운 업데이트 제어부(100)로부터 상기 다운 임피던스 업데이트를 제어하는 제어신호가 인입되면 임피던스 정보를 제공받아 임피던스를 업데이트한다.

마지막으로, 상기 도 10은 본 발명의 제4실시 예에 따른 외부 신호에 따른터미네이션 회로의 임피던스 업데이트 장치의 회로 구성도로서, 홀드 타임에 주기적으로 발생되는 인에이블 신호와 외부 입력신호에 따른 터미네이션 회로의 임피던스 업데이트 장치의 회로 구성도이다. 회로 구성은 다음과 같다.

패드는 상기 도 2에 도시된 트랜스미터 회로(10)의 출력 상에 존재하는 패드이며, 상기 패드의 출력에 업-터미네이터(31), 다운-터미네이터(33) 및 리시버(20)가 연결된다. 상기 업-터미네이터(31)는 프로그래머블 임피던스의 업 제어기(PIUC: Programmable Impedance Up Controller)로부터의 임피던스 정보를 저장하는 래치(111)에 연결되며, 상기 다운-터미네이터(33)는 프로그래머블 임피던스의 다운 제어기(PIDC: Programmable Impedance Down Controller)로부터의 임피던스 정보를 저장하는 래치(113)에 연결된다. 상기 리시버(20)는 비교기로 구현될 수 있으며, 기준전압 Vref를 이용한다. 상기 리시버(20)의 출력은 입력 버퍼(120)에 연결되며, 상기 입력 버퍼(120)의 출력은 낸드 게이트 NAND11의 입력에 연결되고, 이와 동시에 앤드 게이트 AND21의 입력에 연결된다. 상기 낸드 게이트 NAND11의 다른 입력에는 업-업데이트 인에이블 신호가 연결되며, 출력이 상기 래치(111)에 연결된다. 그리고, 상기 앤드 게이트 AND21의 다른 입력에는 다운-업데이트 인에이블 신호가 연결되며, 출력이 상기 래치(113)에 연결된다. 상기 입력 버퍼(120)는 비교기로 구현될 수 있으며, 내부 클럭신호 Klatch에 연결된다. 여기서 상기 래치(111), 래치(113), NAND11, AND21 및 입력 버퍼(120)는 업데이트 개별 제어부(130)를 의미한다.

상기 도 10에 도시된 본 발명의 제4실시 예에 따른 외부 신호에 따른 터미네이션 회로의 임피던스 업데이트 장치의 동작 또한, 상기 도 9에 도시된 터미네이션 회로의 임피던스 업데이트 장치와 유사하게 동작하는데; 칩 내에서 일정한 간격의 업-업데이트 인에이블 신호와 다운-업데이트 인에이블 신호를 발생시켜 이 신호가 외부 신호의 레벨과 NAND 또는 AND될 때만 업데이트 되도록 하여 임피던스 업데이트를 업/다운 개별적으로 제어하되 시스템에 줄 수 있는 부하를 감소시킬 수 있도록 한 것이다. 다시 말해서, 상기 업데이트 개별 제어부(130)는 외부 입력신호의 레벨을 판단하여 업 또는 다운 임피던스 업데이트를 각각 제어하는 제어신호를 발생하여 상기 업-터미네이터(31) 또는 다운-터미네이터(33)에 전달하며, 상기 업-터미네이터(31)는 상기 업데이트 개별 제어부(130)로부터 상기 업 임피던스 업데이트를 제어하는 제어신호가 인입되면 임피던스 정보를 제공받아 임피던스를 업-데이트하며, 상기 다운-터미네이터(33)는 상기 업데이트 개별 제어부(130)로부터 상기 다운 임피던스 업데이트를 제어하는 제어신호가 인입되면 임피던스 정보를 제공받아 임피던스를 업데이트한다.

상술한 본 발명의 바람직한 실시예들은 터미네이터 회로(20)를 업 터미네이터(31)와 다운 터미네이터(33)로 구분하고, 트랜스미터 회로(10)로부터 입력되는 외부 입력신호의 레벨에 따라 상기 업 또는 다운 터미네이터 중 전류가 가장 작게 흐르는 터미네이터 쪽의 임피던스를 업데이트하는 업데이트 방법을 적용한 것이다. 따라서, 본 발명의 바람직한 실시예에서는 터미네이션 회로의 임피던스 업데이트를 제어함에 있어서, 업 또는 다운 터미네이터 중 외부 입력신호를 이용하여 최소 전류가 흐르는 터미네이터를 검출하고, 최소 전류가 흐르는 터미네이터의 임피던스업데이트를 수행함으로써 업/다운 터미네이터의 임피던스 업데이트를 개별적으로 제어하는 것이다. 상술한 본 발명의 실시예들 외에도 이와 같은 본 발명을 이루기 위해 업/다운 터미네이터에 각각 전류 비교기를 연결하여 두 부분 중 전류가 작게 흐르는 부분을 감지하여 업 또는 다운 터미네이터 각각에 대한 임피던스 업데이트를 진행할 수도 있을 것이다. 여기서는 그 구체적 회로는 생략하기로 한다.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

상술한 바와 같이 본 발명은 터미네이션 회로의 임피던스 업데이트를 업 또는 다운별로 개별적으로 제어함으로써 시스템 노이즈 발생을 감소시키는 이점이 있다.

본 발명의 다른 효과는 터미네이션 회로의 임피던스 업데이트를 업/다운 분리시키도록 제어하되, 셋업 타임이나 홀드 타임과 같이 특정 시간 또는 주기적으로만 임피던스 업데이트를 수행함으로써 시스템 노이즈 발생을 최소로 하면서 시스템 부하를 감소시킬 수 있는 이점이 있다.

Claims

터미네이션 회로의 임피던스 업데이트 장치에 있어서,

업 터미네이터와 다운 터미네이터로 이루어진 터미네이터 회로; 및

외부 입력신호의 레벨을 판단하여 상기 업 또는 다운 터미네이터의 임피던스 업데이트를 각각 개별 제어하는 업데이트 개별 제어부;를 구비함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 장치.
제 1항에 있어서,

상기 업데이트 개별 제어부는 프로그래머블 임피던스 제어기의 임피던스 코드를 래치하고 있다가 상기 외부 입력신호의 레벨에 따라 계속해서 업 또는 다운 업데이트를 각각 수행함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 장치.
제 1항에 있어서,

상기 업데이트 개별 제어부는 주기적으로 발생되는 업-업데이트 인에이블 신호 또는 다운-업데이트 인에이블 신호와 상기 외부의 입력신호의 레벨이 소정 조건에 일치하는 경우에만 업 터미네이터의 임피던스 업데이트 또는 다운 터미네이터의임피던스 업데이트를 수행함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 장치.
제 1항에 있어서,

상기 업데이트 개별 제어부는 셋업이나 홀드 타임에만 상기 외부 입력신호의 레벨에 따라 업 터미네이터 또는 다운 터미네이터의 임피던스 업데이트를 수행함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 장치.
터미네이션 회로의 임피던스 업데이트 장치에 있어서,

트랜스미터로부터의 외부 입력신호에 각각 입력이 연결되는 제1인버터 및 제2인버터와, 상기 제1인버터의 출력에 연결되어 프로그래머블 임피던스 업 제어기로부터의 임피던스 정보를 저장하는 제1래치 및 상기 제2인버터의 출력에 연결되어 프로그래머블 임피던스 다운 제어기로부터의 임피던스 정보를 저장하는 제2래치로 구성되며, 상기 외부 입력신호가 일정 기간동안 논리 하이가 유지될 때 상기 제1인버터가 천이하여 업-터미네이터의 임피던스 업데이트 제어신호를 발생하고, 상기 외부 입력신호가 일정 기간동안 논리 로우가 유지될 때 상기 제2인버터가 천이하여 다운-터미네이터의 임피던스 업데이트 제어신호를 발생하는 업데이트 개별 제어부;

상기 트랜스미터 회로로부터의 외부 입력신호에 공통으로 연결되는 업-터미네이터와 다운-터미네이터로 이루어지며, 상기 업데이트 개별 제어부로부터 상기 업-터미네이터의 임피던스 업데이트를 제어하는 제어신호가 인입되면 상기 제1래치로부터 임피던스 정보를 제공받아 상기 업-터미네이터의 임피던스를 업-데이트하고, 상기 업데이트 개별 제어부로부터 상기 다운-터미네이터의 임피던스 업데이트를 제어하는 제어신호가 인입되면 상기 제2래치로부터 임피던스 정보를 제공받아 상기 다운-터미네이터의 임피던스를 업데이트하는 터미네이터 회로;를 구비함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 장치.
제 5항에 있어서, 상기 업데이트 개별 제어부는:

상기 제1인버터의 출력을 하나의 입력으로 하고, 주기적으로 발생되는 업-업데이트 인에이블 신호를 다른 입력으로 하며, 출력이 상기 제1래치에 연결되는 제1낸드 게이트, 및 상기 제2인버터의 출력을 하나의 입력으로 하고, 주기적으로 발생되는 다운-업데이트 인에이블 신호를 다른 입력으로 하며, 출력이 상기 제2래치에 연결되는 제2낸드 게이트를 더 구비하여 상기 주기적으로 발생되는 업-업데이트 인에이블 신호 또는 다운-업데이트 인에이블 신호와 상기 외부의 입력신호의 레벨이 낸드 되는 경우에만 업-업데이트 또는 다운-업데이트를 제어하는 제어신호를 발생함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 장치.
터미네이션 회로의 임피던스 업데이트 장치에 있어서,

트랜스미터 회로;

상기 트랜스미터 회로와 연결되어 외부 입력신호를 입력받는 리시버 회로;

입력이 상기 리시버 회로의 출력에 연결되고 셋업이나 홀드 타임을 지정하는 내부 클럭신호에 연결되며, 출력이 제1래치에 반전된 출력이 제2래치에 연결되는 입력 버퍼와, 프로그래머블 임피던스 업 제어기로부터의 임피던스 정보를 저장하는 제1래치 및 프로그래머블 임피던스 다운 제어기로부터의 임피던스 정보를 저장하는 제2래치로 구성되어 상기 셋업이나 홀드 타임시에만 상기 리시버 회로를 거친 외부 입력신호의 업 또는 다운 레벨에 따라 업 또는 다운 업데이트 제어신호를 발생하여 임피던스의 업 또는 다운 업데이트를 개별적으로 제어하는 업데이트 개별 제어부;

상기 트랜스미터 회로로부터의 외부 입력신호에 공통으로 연결되는 업-터미네이터와 다운-터미네이터로 이루어지며, 상기 업데이트 개별 제어부로부터 상기 업-터미네이터의 임피던스 업데이트를 제어하는 제어신호가 인입되면 상기 제1래치로부터 임피던스 정보를 제공받아 상기 업-터미네이터의 임피던스를 업-데이트하고, 상기 업데이트 개별 제어부로부터 상기 다운-터미네이터의 임피던스 업데이트를 제어하는 제어신호가 인입되면 상기 제2래치로부터 임피던스 정보를 제공받아 상기 다운-터미네이터의 임피던스를 업데이트하는 터미네이터 회로;를 구비함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 장치.
제 7항에 있어서, 상기 업데이트 개별 제어부는:

상기 입력 버퍼의 출력을 하나의 입력으로 하고, 주기적으로 발생되는 업-업데이트 인에이블 신호를 다른 입력으로 하며, 출력이 상기 제1래치에 연결되는 낸드 게이트, 및 상기 입력 버퍼의 출력을 하나의 입력으로 하고, 주기적으로 발생되는 다운-업데이트 인에이블 신호를 다른 입력으로 하며, 출력이 상기 제2래치에 연결되는 앤드 게이트를 더 구비하여 상기 주기적으로 발생되는 업-업데이트 인에이블 신호 또는 다운-업데이트 인에이블 신호와 상기 외부의 입력신호의 레벨이 낸드 또는 앤드 되는 경우에만 업-업데이트 또는 다운-업데이트를 제어하는 제어신호를 발생함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 장치.
외부 입력신호의 레벨을 판단하여 최소 전류가 흐르는 터미네이터를 검출하는 업데이트 개별 제어부와 업/다운 분리된 터미네이터를 구비하는 터미네이션 회로의 임피던스 업데이트 방법에 있어서,

외부 입력신호의 레벨을 판단하여 상기 업 또는 다운 터미네이터 중 최소 전류가 흐르는 터미네이터 부분을 검출하는 제1단계; 및

상기 제1단계로부터 검출된 최소 전류가 흐르는 터미네이터 부분만 임피던스 업데이트를 제어하는 제2단계;로 이루어짐을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 방법.
제 9항에 있어서,

상기 제1단계는 셋업 타임이나 홀드타임이 있는 경우에만 수행함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 방법.
제 9항에 있어서,

상기 제1단계는 주기적으로 발생되는 업데이트 인에이블 신호가 있는 경우에만 수행함을 특징으로 하는 터미네이션 회로의 임피던스 업데이트 방법.