KR20180075083A - 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템 - Google Patents

동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템 Download PDF

Info

Publication number
KR20180075083A
KR20180075083A KR1020160179012A KR20160179012A KR20180075083A KR 20180075083 A KR20180075083 A KR 20180075083A KR 1020160179012 A KR1020160179012 A KR 1020160179012A KR 20160179012 A KR20160179012 A KR 20160179012A KR 20180075083 A KR20180075083 A KR 20180075083A
Authority
KR
South Korea
Prior art keywords
termination
signal
receiving node
circuit
receiving
Prior art date
Application number
KR1020160179012A
Other languages
English (en)
Inventor
정해강
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160179012A priority Critical patent/KR20180075083A/ko
Priority to US15/642,639 priority patent/US10884961B2/en
Priority to CN201710779492.2A priority patent/CN108242936B/zh
Publication of KR20180075083A publication Critical patent/KR20180075083A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1638—Special circuits to enhance selectivity of receivers not otherwise provided for
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

반도체 장치는 수신 회로 및 터미네이션 회로를 포함할 수 있다. 상기 수신 회로는 수신 노드와 연결되고, 신호 전송 라인을 통해 전송된 신호를 수신할 수 있다. 상기 터미네이션 회로는 상기 신호의 천이 구간에서 턴온되어 상기 수신 노드의 저항 값을 설정할 수 있다.

Description

동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템 {DYNAMIC TERMINATION CIRCUIT, SEMICONDUCTOR APPARATUS AND SYSTEM INCLUDING THE SAME}
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 컴퓨터 시스템 구성하는 반도체 장치들은 클럭에 동기하여 데이터를 전송할 수 있고, 직렬 통신을 수행할 수 있다. 반도체 장치의 동작 속도가 향상되고, 소모 전력이 감소되면서 외부 노이즈의 영향 및 서로 통신하는 반도체 장치들 사이의 임피던스 미스매칭으로 인해 전송되는 신호가 왜곡될 수 있다. 따라서, 반도체 장치는 일반적으로 정확한 신호 전송을 위해 임피던스 매칭을 수행하는 온 다이 터미네이션 회로를 구비하고 있다.
본 발명의 실시예는 신호의 전송 및 수신 구간에서 동적으로 동작할 수 있는 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 반도체 장치는 수신 노드와 연결되고, 신호 전송 라인을 통해 전송된 신호를 수신하는 수신 회로; 및 상기 신호의 천이 구간에서 턴온되어 상기 수신 노드의 저항 값을 설정하고, 상기 신호의 안정화 구간에서 턴오프되는 터미네이션 회로를 포함할 수 있다.
본 발명이 실시예에 따른 반도체 장치는 수신 노드와 연결되고, 신호 전송 라인을 통해 전송되는 신호를 수신하는 수신 회로; 클럭 신호에 기초하여 순차적으로 인에이블되는 복수의 터미네이션 클럭 신호를 생성하는 터미네이션 클럭 생성기; 및 인에이블 신호 및 상기 복수의 터미네이션 클럭 신호에 기초하여 상기 수신 노드의 저항 값을 설정하는 터미네이션 회로를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 장치는 데이터 버스와 연결되어 데이터를 수신하고, 데이터 스트로브 신호에 동기하여 상기 데이터를 수신하는 데이터 수신 회로; 스트로브 버스와 연결되어 상기 데이터 스트로브 신호를 수신하는 스트로브 수신 회로; 상기 데이터 스트로브 신호에 기초하여 터미네이션 클럭 신호를 생성하는 터미네이션 클럭 신호 생성기; 및 인에이블 신호 및 상기 터미네이션 클럭 신호에 기초하여 상기 수신 노드의 저항 값을 설정하는 터미네이션 회로를 포함할 수 있다.
본 발명의 실시예는 반도체 장치의 전력 소모를 감소시킬 수 있어 저전력 어플리케이션에 적합할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 4는 본 발명의 실시예에 따른 반도체 시스템의 동작을 보여주는 타이밍도,
도 5는 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 7은 본 발명의 실시예에 따른 반도체 시스템의 동작을 보여주는 타이밍도,
도 8은 본 발명의 실시예에 따른 반도체 시스템의 구성을 보여주는 도면,
도 9는 본 발명의 실시예에 따른 반도체 시스템의 동작을 보여주는 타이밍도이다.
도 1은 본 발명의 실시예에 따른 반도체 시스템(1)의 구성을 보여주는 도면이다. 도 1에서, 본 발명의 실시예에 따른 시스템(1)은 제 1 반도체 장치(110) 및 제 2 반도체 장치(120)를 포함할 수 있다. 상기 제 1 반도체 장치(110) 및 제 2 반도체 장치(120)는 서로 통신하는 전자 구성요소일 수 있다. 일 실시예에서, 상기 제 1 반도체 장치(110)는 마스터 장치일 수 있고, 상기 제 2 반도체 장치(120)는 상기 제 1 반도체 장치(110)에 의해 제어되어 동작하는 슬레이브 장치일 수 있다. 예를 들어, 상기 제 1 반도체 장치(110)는 프로세서 또는 컨트롤러와 같은 호스트 장치일 수 있고, 중앙처리장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor), 메모리 컨트롤러를 포함할 수 있다. 또한 어플리케이션 프로세서(AP)와 같이 다양한 기능을 가진 프로세서 칩들을 조합하여 시스템 온 칩(System On Chip)의 형태로 구현될 수 있다. 상기 제 2 반도체 장치(120)는 메모리 장치일 수 있고, 상기 메모리 장치는 휘발성 메모리와 비휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM)을 포함할 수 있고, 상기 비휘발성 메모리는 ROM (Read Only Memory), PROM (Programmable ROM), EEPROM (Electrically Erase and Programmable ROM), EPROM (Electrically Programmable ROM), 플래시 메모리, PRAM (Phase change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM) 및 FRAM (Ferroelectric RAM) 등을 포함할 수 있다.
상기 제 1 및 제 2 반도체 장치(110, 120)는 신호 전송 라인(130)을 통해 서로 연결될 수 있다. 상기 제 1 반도체 장치(110)는 패드(111)를 포함하고, 상기 패드(111)가 상기 신호 전송 라인(130)과 연결될 수 있다. 상기 제 2 반도체 장치(120)는 패드(121)를 포함하고 상기 패드(121)가 상기 신호 전송 라인(130)과 연결될 수 있다. 상기 신호 전송 라인(130)은 채널, 링크 또는 버스일 수 있다. 상기 제 1 반도체 장치(110)는 전송 회로(TX, 112) 및 수신 회로(RX, 113)를 포함할 수 있다. 상기 전송 회로(112)는 상기 신호 전송 라인(130)을 통해 상기 제 2 반도체 장치(120)로 신호를 전송할 수 있다. 상기 수신 회로(113)는 상기 신호 전송 라인(130)을 통해 상기 제 2 반도체 장치(120)로부터 전송된 신호를 수신할 수 있다. 마찬가지로, 상기 제 2 반도체 장치(120)는 전송 회로(TX, 122) 및 수신 회로(RX, 123)를 포함할 수 있다. 상기 전송 회로(122)는 상기 신호 전송 라인(130)을 통해 상기 제 1 반도체 장치(110)로 신호를 전송할 수 있다. 상기 수신 회로(123)는 상기 신호 전송 라인(130)을 통해 상기 제 1 반도체 장치(110)로부터 전송된 신호를 수신할 수 있다.
상기 제 1 및 제 2 반도체 장치(110, 120)는 각각 터미네이션 회로(114, 124)를 더 포함할 수 있다. 상기 터미네이션 회로(114, 124)는 상기 수신 회로(113, 123)와 연결되는 수신 노드(RN1, RN2)의 저항 값을 설정할 수 있다. 상기 터미네이션 회로(114)는 상기 전송기(122)와 상기 수신기(113)의 임피던스를 매칭시키기 위해 상기 수신 노드(RN1)의 저항 값을 설정하고, 상기 수신 노드(RN1)를 터미네이션 전압으로 구동할 수 있다. 상기 터미네이션 회로(124)는 상기 전송기(112)와 상기 수신기(123)의 임피던스를 매칭시키기 위해 상기 수신 노드(RN2)의 저항 값을 설정하고, 상기 수신 노드(RN2)를 터미네이션 전압의 레벨로 구동할 수 있다. 본 발명의 실시예에서, 상기 터미네이션 회로(114, 124)는 동적으로 터미네이션 동작을 수행할 수 있다. 상기 터미네이션 회로(114, 124)는 상기 신호 전송 라인(130)을 통해 전송되는 신호의 천이 구간에서 턴온되어 상기 수신 노드(RN1, RN2)와 연결될 수 있고, 신호의 안정화 구간에서 턴오프되어 상기 수신 노드(RN1, RN2)와 연결되지 않을 수 있다.
도 2는 본 발명의 실시예에 따른 반도체 시스템(2)의 구성을 보여주는 도면이다. 도 2에서, 상기 반도체 시스템(2)은 제 1 반도체 장치(210) 및 제 2 반도체 장치(220)를 포함할 수 있다. 상기 제 1 반도체 장치(210)는 전송 회로(212)를 구비하고, 패드(211)를 통해 상기 신호 전송 라인(230)과 연결될 수 있다. 상기 전송 회로(212)는 상기 신호 전송 라인(230)을 통해 상기 제 2 반도체 장치(220)로 신호를 전송할 수 있다. 상기 제 2 반도체 장치(220)는 수신 회로(223) 및 터미네이션 회로(224)를 포함할 수 있다. 상기 수신 회로(223)는 패드(221)를 통해 신호 전송 라인(230)과 연결되어 상기 제 1 반도체 장치(210)로부터 전송되는 신호를 수신할 수 있다.
상기 터미네이션 회로(224)는 수신 노드(RN)와 연결될 수 있다. 상기 수신 노드(RN)는 상기 패드(221) 및 상기 수신 회로(223)와 연결될 수 있다. 상기 터미네이션 회로(224)는 상기 수신 노드(RN)의 저항 값을 설정할 수 있다. 상기 터미네이션 회로(224)는 상기 신호 전송 라인(230) 및 상기 패드(221)를 통해 수신된 신호의 천이 구간에서 턴온되어 상기 수신 노드(RN)의 저항 값을 설정할 수 있다. 상기 터미네이션 회로(224)는 상기 신호의 안정화 구간에서 턴오프될 수 있고, 상기 터미네이션 회로(224) 및 상기 수신 노드(RN)의 연결이 차단될 수 있다. 상기 터미네이션 회로(224)는 인에이블 신호(ODTEN) 및 터미네이션 클럭 신호(TCLK)를 수신할 수 있다. 상기 터미네이션 회로(224)의 저항 값은 상기 인에이블 신호(ODTEN)에 기초하여 설정될 수 있다. 상기 인에이블 신호(ODTEN)는 예를 들어, 상기 신호가 상기 제 1 반도체 장치(210)로부터 전송되기 전에 인에이블되고, 상기 신호의 전송이 완료된 이후에 디스에이블될 수 있다. 상기 터미네이션 회로(224)는 상기 터미네이션 클럭 신호(TCLK)에 기초하여 상기 수신 노드(RN)와 연결될 수 있다. 상기 터미네이션 클럭 신호(TCLK)는 상기 신호가 천이하는 구간마다 인에이블될 수 있다. 예를 들어, 상기 신호가 특정 클럭 신호에 동기하여 천이된다면, 상기 터미네이션 클럭 신호(TCLK)는 상기 특정 클럭 신호에 기초하여 생성될 수 있다. 상기 터미네이션 회로(224)는 상기 터미네이션 클럭 신호(TCLK)의 하이 레벨 구간에서 상기 수신 노드(RN)와 연결될 수 있고, 상기 터미네이션 클럭 신호(TCLK)의 로우 레벨 구간에서 상기 수신 노드(RN)와 연결되지 않을 수 있다. 상기 터미네이션 회로(224)는 터미네이션 전압(VT)과 연결되고, 턴온되었을 때 상기 수신 노드(RN)를 상기 터미네이션 전압(VT)으로 구동할 수 있다. 상기 터미네이션 전압(VT)은 터미네이션 방식에 따라 다양한 레벨을 가질 수 있다. 예를 들어, 상기 반도체 시스템(2)이 하이 터미네이션 방식을 사용하는 경우, 상기 터미네이션 전압(VT)은 상기 수신 회로(223)의 전원전압에 대응하는 레벨을 가질 수 있다. 상기 반도체 시스템(2)이 로우 터미네이션 방식을 사용하는 경우, 상기 터미네이션 전압(VT)은 접지전압에 대응하는 레벨을 가질 수 있다.
도 3은 본 발명의 실시예에 따른 반도체 시스템(3)의 구성을 보여주는 도면이다. 도 3에서, 상기 반도체 시스템(3)은 제 1 반도체 장치(310) 및 제 2 반도체 장치(320)를 포함할 수 있다. 상기 제 1 반도체 장치(310)는 패드(311)를 통해 신호 전송 라인(330)과 연결되고, 상기 패드(311) 및 신호 전송 라인(330)을 통해 신호를 전송하는 전송 회로(312)를 포함할 수 있다. 상기 제 2 반도체 장치(320)는 패드(321)를 통해 상기 신호 전송 라인(330)과 연결되고, 상기 신호 전송 라인(330)을 통해 전송된 신호를 수신하는 수신 회로(323)를 포함할 수 있다. 상기 제 2 반도체 장치(320)는 터미네이션 회로(324)를 포함할 수 있다. 상기 터미네이션 회로(324)는 수신 노드(RN)와 연결되고, 상기 수신 노드(RN)는 상기 패드(321) 및 상기 수신 회로(323)와 연결될 수 있다. 상기 제 2 반도체 장치(320)는 도 2의 반도체 장치(220)로 적용될 수 있다.
상기 터미네이션 회로(324)는 인에이블 신호(ODTEN<0:5>) 및 터미네이션 클럭 신호(TCLK)에 기초하여 상기 수신 노드(RN)의 저항 값을 설정할 수 있다. 상기 터미네이션 회로(324)는 터미네이션 저항부(341) 및 스위칭부(342)를 포함할 수 있다. 상기 터미네이션 저항부(341)는 상기 인에이블 신호(ODTEN<0:5>)를 수신하고, 상기 터미네이션 저항부(341)의 저항 값은 상기 인에이블 신호(ODTEN(<0:5>)에 기초하여 설정될 수 있다. 상기 터미네이션 저항부(341)는 복수의 저항 레그(RL)를 포함할 수 있다. 상기 복수의 저항 레그(RL)는 상기 수신 노드(RN)와 터미네이션 전압(VT) 단 사이에 병렬로 연결될 수 있다. 상기 인에이블 신호(ODTEN(0:5>)는 예를 들어, 복수의 비트를 갖는 코드 신호일 수 있다. 상기 인에이블 신호(ODTEN<0:5>)에 따라 턴온되는 저항 레그(RL)의 개수가 변화됨으로써, 상기 터미네이션 저항부(341)의 저항 값이 변화될 수 있다. 예를 들어, 상기 각각의 저항 레그(RL)는 240옴의 턴온 저항 값을 가질 수 있다. 따라서, 상기 인에이블 신호(ODTEN<0:5>)에 따라 6개의 저항 레그(RL)가 턴온되면 상기 터미네이션 저항부(341)의 저항 값은 40옴으로 설정될 수 있고, 상기 인에이블 신호(ODTEN<0:3>)에 따라 3개의 저항 레그(RL)가 턴온되면 상기 터미네이션 저항부(341)의 저항 값은 80옴으로 설정될 수 있다. 도 3에서, 상기 터미네이션 저항부(341)의 저항 레그(RL)의 개수는 6개인 것을 도시하였으나, 예시적인 것일 뿐 저항 레그의 개수는 다양하게 변화될 수 있을 것이다.
상기 스위칭부(342)는 상기 터미네이션 클럭 신호(TCLK)에 기초하여 상기 터미네이션 저항부(341)를 상기 수신 노드(RN)와 연결할 수 있다. 예를 들어, 상기 스위칭부(342)는 상기 터미네이션 클럭 신호(TCLK)의 하이 레벨 구간에서 턴온될 수 있고, 상기 터미네이션 저항부(341)의 저항 레그(RL)를 각각 상기 수신 노드(RN)와 연결할 수 있다. 상기 스위칭부(342)는 상기 터미네이션 클럭 신호(TCLK)의 로우 레벨 구간에서 턴오프될 수 있고, 상기 터미네이션 저항부(341)와 상기 수신 노드(RN)의 연결을 차단할 수 있다. 상기 터미네이션 저항부(341)는 상기 스위칭부(342)를 통해 상기 수신 노드(RN)와 연결되었을 때 상기 수신 노드(RN)를 상기 터미네이션 전압(VT)으로 구동하고, 상기 수신 노드(RN)의 저항 값을 상기 터미네이션 저항부(341)의 저항 값으로 설정할 수 있다.
도 4 본 발명의 실시예에 따른 반도체 시스템의 동작을 보여주는 도면이다. 도 3 및 도 4를 참조하여, 본 발명의 실시예에 따른 반도체 시스템(3)의 동작을 설명하면 다음과 같다. 상기 제 1 반도체 장치(310)의 전송 회로(312)는 상기 신호 전송 라인(330)을 통해 신호(SIG)를 전송할 수 있다. 상기 신호(SIG)는 예를 들어, 데이터와 같이 클럭 신호에 동기하여 천이되는 신호일 수 있다. 상기 신호(SIG)가 전송되기 전에 상기 인에이블 신호(ODTEN<0:5>)가 인에이블될 수 있다. 상기 인에이블 신호(ODTEN<0:5>)에 따라 상기 터미네이션 저항부(341)의 저항 값이 설정될 수 있다. 상기 터미네이션 클럭 신호(TCLK)는 예를 들어, 상기 신호(SIG)가 동기되는 클럭 신호에 기초하여 생성될 수 있다. 따라서, 상기 터미네이션 클럭 신호(TCLK)는 상기 신호(SIG)가 천이할 때마다 인에이블될 수 있다. 도 4에 도시된 바와 같이, 상기 신호(SIG)의 레벨이 변화되는 구간을 천이 구간(A)으로 정의할 수 있고, 상기 신호(SIG)의 레벨이 유지되는 구간을 안정화 구간(B)으로 정의할 수 있다. 상기 터미네이션 클럭 신호(TCLK)는 상기 신호(SIG)의 천이 구간(A)에서 하이 레벨이 될 수 있고, 상기 신호(SIG)의 안정화 구간(B)에서 로우 레벨이 될 수 있다. 상기 스위칭부(342)는 상기 터미네이션 클럭 신호(TCLK)에 기초하여 상기 신호(SIG)의 천이 구간(A)마다 상기 터미네이션 저항부(341)를 상기 수신 노드(RN)와 연결하고, 상기 신호(SIG)의 안정화 구간(B)마다 상기 터미네이션 저항부(341)와 상기 수신 노드(RN)의 연결을 차단할 수 있다.
상기 신호(SIG)의 천이 구간(A)에서, 상기 제 2 반도체 장치(320)의 동작 신뢰성을 향상시키기 위해 상기 수신 회로(323)는 상기 신호(SIG)의 레벨 변화를 정확하게 감지하여야 한다. 이를 위해, 상기 터미네이션 회로(341)는 상기 수신 노드(RN)의 저항 값을 설정하고, 상기 수신 노드(RN)를 터미네이션 전압(VT)으로 구동하여야 한다. 상기 신호(SIG)의 안정화 구간(B)에서, 상기 신호(SIG)의 레벨이 변화되지 않으므로 상기 수신 노드(RN)를 계속하여 터미네이션 전압(VT)으로 구동하는 경우 불필요한 전류가 소모될 수 있다. 본 발명의 실시예에서, 상기 터미네이션 회로(324)는 터미네이션 클럭 신호(TCLK)에 기초하여 상기 신호(SIG)의 천이 구간(A)에서만 상기 터미네이션 저항부(341)를 상기 수신 노드(RN)와 연결시킴으로써, 불필요한 전류 소모를 감소시킬 수 있다.
도 5는 본 발명의 실시예에 따른 반도체 시스템(5)의 구성을 보여주는 도면이다. 도 5에서, 상기 반도체 시스템(5)은 제 1 반도체 장치(510) 및 제 2 반도체 장치(520)를 포함할 수 있다. 상기 제 1 반도체 장치(510)는 패드(511)를 통해 신호 전송 라인(530)과 연결되고, 상기 패드(511) 및 신호 전송 라인(530)을 통해 신호를 전송하는 전송 회로(512)를 포함할 수 있다. 상기 제 2 반도체 장치(520)는 패드(521)를 통해 상기 신호 전송 라인(530)과 연결되고, 상기 신호 전송 라인(530)을 통해 전송된 신호를 수신하는 수신 회로(523)를 포함할 수 있다. 상기 제 2 반도체 장치(520)는 터미네이션 회로(524)를 포함할 수 있다. 상기 터미네이션 회로(524)는 수신 노드(RN)와 연결될 수 있고, 상기 수신 노드(RN)는 상기 패드(521) 및 상기 수신 회로(523)와 연결될 수 있다. 상기 제 2 반도체 장치(520)는 도 2의 반도체 장치(220)로 적용될 수 있다.
상기 터미네이션 회로(524)는 인에이블 신호(ODTEN<0:5>) 및 터미네이션 클럭 신호(TCLK)에 기초하여 상기 수신 노드(RN)의 저항 값을 설정하고, 상기 수신 노드(RN)를 터미네이션 전압(VT)으로 구동할 수 있다. 상기 터미네이션 회로(524)는 터미네이션 저항부(541) 및 스위칭 제어부(542)를 포함할 수 있다. 상기 터미네이션 저항부(541)는 스위칭 제어신호(SCLK<0:5>)에 기초하여 상기 수신 노드(RN)와 연결될 수 있고, 상기 터미네이션 저항부(541)의 저항 값은 상기 스위칭 제어신호(SCLK<0:5>)에 기초하여 설정될 수 있다. 상기 터미네이션 저항부(541)는 복수의 저항 레그(RL)를 포함할 수 있다. 상기 복수의 저항 레그(RL)는 상기 수신 노드(RN)와 상기 터미네이션 전압(VT) 단 사이에 병렬로 연결될 수 있다. 상기 인에이블 신호(ODTEN<0:5>)는 복수의 비트를 갖는 코드 신호일 수 있다. 상기 스위칭 제어신호(SCLK<0:5>)에 따라 턴온되는 저항 레그(RL)의 개수가 변화됨으로써 상기 터미네이션 저항부(541)의 저항 값이 변화될 수 있다.
상기 스위칭 제어부(542)는 상기 인에이블 신호(ODTEN<0:5>) 및 상기 터미네이션 클럭 신호(TCLK)를 수신할 수 있다. 상기 스위칭 제어부(542)는 상기 인에이블 신호(ODTEN<0:5>) 및 상기 터미네이션 클럭 신호(TCLK)를 조합하여 상기 스위칭 제어신호(SCLK<0:5>)를 생성할 수 있다. 예를 들어, 상기 스위칭 제어부(542)는 상기 인에이블 신호(ODTEN<0:5>)가 인에이블되었을 때 상기 터미네이션 클럭 신호(TCLK)를 상기 스위칭 제어신호(SCLK<0:5>)로 제공할 수 있다. 상기 스위칭 제어부(542)는 앤드 게이트를 포함할 수 있다. 상기 앤드 게이트는 상기 인에이블 신호(ODTEN<0:5>)와 상기 터미네이션 클럭 신호(TCLK)를 앤드 연산하여 상기 스위칭 제어신호(SCLK<0:5>)를 생성할 수 있다.
도 6은 본 발명의 실시예에 따른 반도체 시스템(6)의 구성을 보여주는 도면이다. 도 6에서, 상기 반도체 시스템(6)은 제 1 반도체 장치(610) 및 제 2 반도체 장치(620)를 포함할 수 있다. 상기 제 1 반도체 장치(610)는 패드(611)를 통해 신호 전송 라인(630)과 연결되고, 상기 패드(611) 및 신호 전송 라인(630)을 통해 신호를 전송하는 전송 회로(612)를 포함할 수 있다. 상기 제 2 반도체 장치(620)는 패드(621)를 통해 상기 신호 전송 라인(630)과 연결되고, 상기 신호 전송 라인(630)을 통해 전송된 신호를 수신하는 수신 회로(623)를 포함할 수 있다. 상기 제 2 반도체 장치(620)는 터미네이션 회로(624)를 포함할 수 있다. 상기 터미네이션 회로(624)는 수신 노드(RN)와 연결될 수 있고, 상기 수신 노드(RN)는 상기 패드(621) 및 상기 수신 회로(623)와 연결될 수 있다. 상기 제 2 반도체 장치(620)는 도 2의 반도체 장치(220)로 적용될 수 있다.
상기 터미네이션 회로(624)는 인에이블 신호(ODTEN<0:5>) 및 복수의 터미네이션 클럭 신호(TCLK<0:5>)에 기초하여 상기 수신 노드(RN)의 저항 값을 설정하고, 상기 수신 노드(RN)를 터미네이션 전압(VT)으로 구동할 수 있다. 상기 터미네이션 클럭 신호(TCLK<0:5>)는 도 3 및 도 5의 터미네이션 클럭 신호(TCLK)와 다르게 복수개로 구성될 수 있다. 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)는 상기 신호의 천이 구간에서 인에이블될 수 있고, 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)는 순차적으로 인에이블되고, 인에이블된 순서에 따라 순차적으로 디스에이블될 수 있다. 예를 들어, 상기 신호의 천이 구간에서, 상기 제 1 터미네이션 클럭 신호(TCLK<0>)가 가장 먼저 인에이블되고, 제 2 내지 제 6 터미네이션 클럭 신호(TCLK<1:5>)가 순차적으로 인에이블될 수 있다. 또한, 상기 제 1 터미네이션 클럭 신호(TCLK<0>)가 가장 먼저 디스에이블되고, 상기 제 2 내지 제 6 터미네이션 클럭 신호(TCLK<1:5>)가 순차적으로 디스에이블될 수 있다.
상기 터미네이션 회로(624)는 터미네이션 저항부(641) 및 스위칭부(642)를 포함할 수 있다. 상기 터미네이션 저항부(641)는 수신 노드(RN)와 터미네이션 전압(VT) 단 사이에서 병렬로 연결되는 복수의 저항 레그(RL)를 포함할 수 있다. 상기 인에이블 신호(ODTEN<0:5>)에 기초하여 턴온되는 저항 레그의 개수가 변화됨으로써, 상기 터미네이션 저항부(641)의 저항 값이 설정될 수 있다. 상기 스위칭부(642)는 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)에 기초하여 상기 터미네이션 저항부(641)를 상기 수신 노드(RN)와 연결할 수 있다. 상기 스위칭부(642)는 상기 신호의 천이 구간에서 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)에 기초하여 상기 복수의 저항 레그(RL)를 순차적으로 상기 수신 노드(RN)와 연결하고, 상기 복수의 저항 레그(RL)와 상기 수신 노드(RN)의 연결을 순차적으로 차단시킬 수 있다.
도 7은 본 발명의 실시예에 따른 반도체 시스템의 동작을 보여주는 도면이다. 도 6 및 도 7을 참조하여 본 발명의 실시예에 따른 반도체 시스템(6)의 동작을 설명하면 다음과 같다. 신호 전송 라인(630)을 통해 제 1 반도체 장치(610)로부터 신호(SIG)가 전송되기 전에 상기 인에이블 신호(ODTEN<0:5>)가 인에이블될 수 있다. 상기 신호(SIG)는 예를 들어, 클럭 신호에 동기하여 전송될 수 있고, 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)는 클럭 신호에 기초하여 생성될 수 있다. 상기 신호(SIG)의 천이 구간(A)에서, 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)는 순차적으로 인에이블되었다가 순차적으로 디스에이블될 수 있다. 상기 복수의 저항 레그(RL)의 턴온 저항 값이 240옴이라고 가정하자. 제 1 터미네이션 클럭 신호(TCLK<0>)가 인에이블되면, 상기 터미네이션 저항부(641)의 저항 값은 240옴이 되고, 제 2 내지 제 6 터미네이션 클럭 신호(TCLK<1:5>)가 순차적으로 인에이블되면서, 상기 터미네이션 저항부(641)의 저항 값은 순차적으로 120옴, 80옴, 60옴 및 40옴으로 변화될 수 있다. 마찬가지로, 상기 제 1 내지 제 6 터미네이션 클럭 신호(TCLK<0:5>)가 순차적으로 디스에이블되면서, 상기 터미네이션 저항부(641)의 저항 값은 순차적으로 60옴, 80옴, 120옴, 240옴으로 변화되고, 상기 수신 노드(RN)와 연결이 차단될 수 있다. 상기 터미네이션 회로(624)는 상기 수신 노드(RN)의 저항 값을 순차적으로 변화시킴으로써, 안정적으로 상기 수신 노드(RN)를 터미네이션 전압(VT)으로 구동할 수 있다. 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)는 상기 신호(SIG)의 안정화 구간(B)에서 디스에이블 상태를 유지할 수 있다. 상기 터미네이션 회로(624)는 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)에 기초하여 턴오프되고, 상기 수신 노드(RN)와 연결되지 않을 수 있다. 따라서, 상기 터미네이션 회로(624)는 전류를 소모하지 않고, 상기 제 2 반도체 장치(620)의 전력 소모를 감소시킬 수 있다.
도 8은 본 발명의 실시예에 따른 반도체 시스템(8)의 구성을 보여주는 도면이다. 도 8에서, 상기 반도체 시스템(8)은 제 1 반도체 장치(810) 및 제 2 반도체 장치(820)를 포함할 수 있다. 상기 제 1 반도체 장치(810)는 복수의 전송 회로를 포함할 수 있다. 데이터 전송 회로(812A)는 상기 패드(811A) 및 데이터 버스(830A)를 통해 데이터(DQ)를 전송할 수 있다. 스트로브 전송 회로(812B, 812C)는 상기 패드(811B, 811C) 및 스트로브 버스(830B, 830C)를 통해 데이터 스트로브 신호(DQS, DQSB)를 전송할 수 있다. 상기 데이터 스트로브 신호(DQS, DQSB)는 데이터(DQ)와 동기되는 신호일 수 있고, 예를 들어, 상기 데이터(DQ)의 레벨이 천이되는 시점에 센터 얼라인되는 클럭 신호일 수 있다. 상기 데이터 스트로브 신호(DQS, DQSB)는 차동 신호일 수 있다. 상기 제 2 반도체 장치(820)는 복수의 수신 회로를 포함할 수 있다. 데이터 수신 회로(823A)는 패드(821A)를 통해 상기 데이터 버스(830A)와 연결되고, 상기 데이터 버스(830A)를 통해 상기 제 1 반도체 장치(810)로부터 전송된 데이터(DQ)를 수신할 수 있다. 상기 스트로브 수신 회로(823B)는 패드(821B, 821C)를 통해 상기 스트로브 버스(830B, 830C)와 연결되고, 상기 스트로브 버스(830B, 830C)를 통해 상기 제 1 반도체 장치(810)로부터 전송된 상기 데이터 스트로브 신호(DQS, DQSB)를 수신할 수 있다. 상기 데이터 수신 회로(823A)는 상기 스트로브 수신기(823B)를 통해 수신된 상기 데이터 스트로브 신호(DQS, DQSB)에 동기하여 상기 데이터 버스(830A)를 통해 전송된 데이터(DQ)를 수신할 수 있다.
상기 제 2 반도체 장치(820)는 터미네이션 클럭 생성기(825) 및 터미네이션 회로(824)를 포함할 수 있다. 상기 터미네이션 클럭 생성기(825)는 상기 스트로브 수신 회로(823B)를 통해 수신된 데이터 스트로브 신호(DQS, DQSB)에 기초하여 복수의 터미네이션 클럭 신호(TCLK<0:5>)를 생성할 수 있다. 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)는 상기 데이터 스트로브 신호(DQS, DQSB)와 동기되는 클럭 신호일 수 있다. 예를 들어, 상기 터미네이션 클럭 생성기(825)는 상기 데이터 스트로브 신호(DQS, DQSB)의 라이징 에지에 동기하여 순차적으로 인에이블되는 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)를 생성할 수 있다.
상기 터미네이션 회로(824)는 인에이블 신호(ODTEN) 및 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)에 기초하여 상기 수신 노드(RN)의 저항 값을 설정하고, 상기 수신 노드(RN)를 터미네이션 전압(VT)으로 구동할 수 있다. 상기 터미네이션 회로(824)는 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)에 기초하여 상기 데이터(DQ)의 천이 구간에서 턴온되어 상기 수신 노드(RN)의 저항 값을 설정하고, 상기 수신 노드(RN)를 터미네이션 전압(VT)으로 구동할 수 있다. 상기 터미네이션 회로(824)는 상기 데이터(DQ)의 안정화 구간에서 턴오프되고, 상기 터미네이션 회로(824)와 상기 수신 노드(RN)의 연결은 차단될 수 있다. 도 2, 도 3, 도 5 및 도 6에 도시된 터미네이션 회로(224, 324, 524, 624)는 각각 상기 터미네이션 회로(824)로 적용될 수 있다.
도 9는 본 발명의 실시예에 따른 반도체 시스템의 동작을 보여주는 타이밍도이다. 도 8 및 도 9를 참조하여 본 발명의 실시예에 따른 반도체 시스템(8)의 동작을 설명하면 다음과 같다. 상기 제 1 반도체 장치(810)는 데이터 버스(830A)를 통해 데이터(DQ)를 전송하고, 상기 스트로브 버스(830B, 830C)를 통해 상기 데이터(DQ)의 천이 시점에 동기하여 토글하는 상기 데이터 스트로브 신호(DQS, DQSB)를 전송할 수 있다. 상기 데이터(DQ)가 전송되기 이전에 상기 인에이블 신호(ODTEN)가 인에이블될 수 있다. 상기 스트로브 수신 회로(823B)는 상기 스트로브 버스(830B, 830C)를 통해 전송된 상기 데이터 스트로브 신호(DQS, DQSB)를 수신할 수 있다. 상기 터미네이션 클럭 생성기(825)는 상기 스트로브 수신 회로(823B)를 통해 수신된 상기 데이터 스트로브 신호(DQS, DQSB)를 수신할 수 있다. 상기 터미네이션 클럭 생성기(825)는 상기 데이터 스트로브 신호(DQS, DQSB)의 라이징 에지에 동기하여 순차적으로 인에이블되었다가 디스에이블되는 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)를 생성할 수 있다.
상기 터미네이션 회로(824)는 상기 인에이블 신호(ODTEN)에 기초하여 저항 값이 설정되고, 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)에 기초하여 상기 수신 노드(RN)와 연결될 수 있다. 상기 터미네이션 회로(824)는 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)의 하이 레벨 구간, 즉, 데이터(DQ)의 천이 구간(A)에서 상기 수신 노드(RN)와 연결될 수 있다. 상기 터미네이션 회로(824)가 상기 수신 노드(RN)와 연결되었을 때, 상기 수신 노드(RN)의 저항 값은 상기 터미네이션 회로(824)의 저항 값으로 설정되고 상기 수신 회로(823A)는 상기 데이터(DQ)의 레벨 변화를 정확하게 감지하여 상기 데이터(DQ)를 수신할 수 있다. 상기 터미네이션 회로(824)는 상기 복수의 터미네이션 클럭 신호(TCLK<0:5>)의 로우 레벨 구간, 즉, 데이터(DQ)의 안정화 구간(B)에서 상기 수신 노드(RN)와 연결되지 않을 수 있다. 따라서, 상기 터미네이션 회로(824)에서 소모되는 전류가 감소할 수 있다. 이 때, 상기 데이터(DQ)의 안정화 구간(B)에서 상기 데이터(DQ)의 레벨은 변화되지 않으므로, 상기 데이터 수신 회로(823B)가 데이터(DQ)를 수신하는데 영향을 미치지 않을 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 수신 노드와 연결되고, 신호 전송 라인을 통해 전송된 신호를 수신하는 수신 회로; 및
    상기 신호의 천이 구간에서 턴온되어 상기 수신 노드의 저항 값을 설정하고, 상기 신호의 안정화 구간에서 턴오프되는 터미네이션 회로를 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 터미네이션 회로는 인에이블 신호 및 터미네이션 클럭 신호에 기초하여 t상기 수신 노드와 연결되는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 인에이블 신호는 상기 신호가 전송되기 이전에 인에이블되고, 상기 신호의 전송이 완료된 이후에 디스에이블되는 반도체 장치.
  4. 제 2 항에 있어서,
    상기 터미네이션 클럭 신호는 상기 신호의 천이 구간마다 인에이블되는 반도체 장치.
  5. 제 2 항에 있어서,
    상기 터미네이션 회로는 상기 인에이블 신호에 기초하여 저항 값이 설정되는 터미네이션 저항부; 및
    상기 터미네이션 클럭 신호에 기초하여 상기 터미네이션 저항부와 상기 수신 노드를 연결하는 스위칭부를 포함하는 반도체 장치.
  6. 제 2 항에 있어서,
    상기 터미네이션 회로는 상기 인에이블 신호 및 상기 터미네이션 클럭 신호를 조합하여 스위칭 제어신호를 생성하는 스위칭 제어부; 및
    상기 스위칭 제어신호에 기초하여 상기 수신 노드의 저항 값을 설정하는 터미네이션 저항부를 포함하는 반도체 장치.
  7. 제 2 항에 있어서,
    상기 신호는 데이터이고, 상기 터미네이션 클럭 신호는 데이터 스트로브 신호에 기초하여 생성되는 반도체 장치.
  8. 수신 노드와 연결되고, 신호 전송 라인을 통해 전송되는 신호를 수신하는 수신 회로;
    클럭 신호에 기초하여 순차적으로 인에이블되는 복수의 터미네이션 클럭 신호를 생성하는 터미네이션 클럭 생성기; 및
    인에이블 신호 및 상기 복수의 터미네이션 클럭 신호에 기초하여 상기 수신 노드의 저항 값을 설정하는 터미네이션 회로를 포함하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 터미네이션 클럭 생성기는 상기 복수의 터미네이션 클럭 신호가 인에이블된 순서에 따라 상기 복수의 터미네이션 클럭 신호를 순차적으로 디스에이블시키는 반도체 장치.
  10. 제 8 항에 있어서,
    상기 복수의 터미네이션 클럭 신호는 상기 신호의 천이 구간에서 인에이블되고, 상기 신호의 안정화 구간에서 디스에이블되는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 복수의 터미네이션 클럭 신호는 순차적으로 디스에이블되는 반도체 장치.
  12. 제 8 항에 있어서,
    상기 터미네이션 회로는 상기 수신 노드와 터미네이션 전압 단 사이에 병렬로 연결되고, 상기 인에이블 신호에 기초하여 턴온되는 복수의 저항 레그를 포함하는 터미네이션 저항부; 및
    상기 복수의 터미네이션 클럭 신호에 기초하여 상기 복수의 저항 레그를 각각 상기 수신 노드와 연결하는 스위칭부를 포함하는 반도체 장치.
  13. 데이터 버스와 연결되어 데이터를 수신하고, 데이터 스트로브 신호에 동기하여 상기 데이터를 수신하는 데이터 수신 회로;
    스트로브 버스와 연결되어 상기 데이터 스트로브 신호를 수신하는 스트로브 수신 회로;
    상기 데이터 스트로브 신호에 기초하여 터미네이션 클럭 신호를 생성하는 터미네이션 클럭 신호 생성기; 및
    인에이블 신호 및 상기 터미네이션 클럭 신호에 기초하여 상기 수신 노드의 저항 값을 설정하는 터미네이션 회로를 포함하는 반도체 장치.
  14. 제 13 항에 있어서,
    상기 터미네이션 클럭 신호 생성기는 상기 데이터 스트로브 신호에 동기하여 상기 터미네이션 클럭 신호를 인에이블시키는 반도체 장치.
  15. 제 13 항에 있어서,
    상기 터미네이션 클럭 신호는 상기 데이터의 천이 구간에서 인에이블되고, 상기 데이터의 안정화 구간에서 디스에이블되는 반도체 장치.
  16. 제 13 항에 있어서,
    상기 터미네이션 회로는 상기 수신 노드를 터미네이션 전압 레벨로 구동하는 반도체 장치.
  17. 제 13 항에 있어서,
    상기 터미네이션 회로는 상기 인에이블 신호에 기초하여 저항 값이 설정되는 터미네이션 저항부; 및
    상기 터미네이션 클럭 신호에 기초하여 상기 터미네이션 저항부를 상기 수신 노드와 연결하는 스위칭부를 포함하는 반도체 장치.
  18. 제 13 항에 있어서,
    상기 터미네이션 회로는 상기 인에이블 신호 및 상기 터미네이션 클럭 신호를 연산하여 스위칭 제어신호를 생성하는 스위칭 제어부; 및
    상기 스위칭 제어신호에 기초하여 상기 수신 노드의 저항 값을 설정하는 터미네이션 저항부를 포함하는 반도체 장치.
KR1020160179012A 2016-12-26 2016-12-26 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템 KR20180075083A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160179012A KR20180075083A (ko) 2016-12-26 2016-12-26 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템
US15/642,639 US10884961B2 (en) 2016-12-26 2017-07-06 Dynamic termination circuit, semiconductor apparatus and system including the same
CN201710779492.2A CN108242936B (zh) 2016-12-26 2017-09-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160179012A KR20180075083A (ko) 2016-12-26 2016-12-26 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템

Publications (1)

Publication Number Publication Date
KR20180075083A true KR20180075083A (ko) 2018-07-04

Family

ID=62630411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160179012A KR20180075083A (ko) 2016-12-26 2016-12-26 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템

Country Status (3)

Country Link
US (1) US10884961B2 (ko)
KR (1) KR20180075083A (ko)
CN (1) CN108242936B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220017661A (ko) * 2020-08-05 2022-02-14 에스케이하이닉스 주식회사 내부 전압 생성 회로와 이를 포함하는 반도체 메모리 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637884A (en) * 1979-08-30 1981-04-11 Fujitsu Ltd Terminating circuit for word selective signal line of semiconductor memory unit
GB9308168D0 (en) * 1993-04-20 1993-06-02 Madge Network Limited Impedance matching
KR100410536B1 (ko) * 2001-02-05 2003-12-18 삼성전자주식회사 터미네이션 회로의 임피던스 업데이트 장치 및 방법
KR100744109B1 (ko) * 2001-10-23 2007-08-01 삼성전자주식회사 공정, 전압 및 온도의 변화에 따라 단자들의 상태를최적으로 변화시킬 수 있는 메모리 장치
US6657906B2 (en) * 2001-11-28 2003-12-02 Micron Technology, Inc. Active termination circuit and method for controlling the impedance of external integrated circuit terminals
US6812732B1 (en) * 2001-12-04 2004-11-02 Altera Corporation Programmable parallel on-chip parallel termination impedance and impedance matching
US6586964B1 (en) * 2001-12-10 2003-07-01 Xilinx, Inc. Differential termination with calibration for differential signaling
US6836144B1 (en) * 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US6972590B2 (en) * 2002-05-30 2005-12-06 Hewlett-Packard Development Company, L.P. Data bus with separate matched line impedances and method of matching line impedances
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
KR100516694B1 (ko) * 2003-04-02 2005-09-22 주식회사 하이닉스반도체 반도체 메모리 장치
DE10318523B4 (de) * 2003-04-24 2012-02-02 Qimonda Ag Verfahren zum Einstellen einer Terminierungsspannung und eine Eingangsschaltung
US7145413B2 (en) * 2003-06-10 2006-12-05 International Business Machines Corporation Programmable impedance matching circuit and method
US7046033B2 (en) * 2003-12-08 2006-05-16 Lsi Logic Corporation Termination enable: hardware and software controlled enable with detect
US7135884B1 (en) * 2005-01-13 2006-11-14 Advanced Micro Devices, Inc. Voltage mode transceiver having programmable voltage swing and external reference-based calibration
KR100790821B1 (ko) * 2006-11-15 2008-01-03 삼성전자주식회사 반도체 메모리 장치에서의 온다이 터미네이션 회로
US7558132B2 (en) * 2007-03-30 2009-07-07 International Business Machines Corporation Implementing calibration of DQS sampling during synchronous DRAM reads
KR100942955B1 (ko) * 2008-07-14 2010-02-17 주식회사 하이닉스반도체 터미네이션 저항회로
KR101000289B1 (ko) 2008-12-29 2010-12-13 주식회사 실리콘웍스 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
WO2010098901A2 (en) 2009-02-24 2010-09-02 Rambus Inc. Synthetic pulse generator for reducing supply noise
US20100327902A1 (en) * 2009-06-25 2010-12-30 Uniram Technology, Inc. Power saving termination circuits for dram modules
US7800399B1 (en) 2009-08-04 2010-09-21 Broadcom Corporation Virtual regulator for controlling a termination voltage in a termination circuit
US8638622B2 (en) * 2011-07-06 2014-01-28 Arm Limited Apparatus and method for receiving a differential data strobe signal
KR101957814B1 (ko) 2012-06-13 2019-03-14 에스케이하이닉스 주식회사 집적 회로 및 이의 동작 방법
US8929157B2 (en) * 2012-11-19 2015-01-06 Intel Corporation Power efficient, single-ended termination using on-die voltage supply
US9190129B2 (en) * 2013-05-31 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Continuous tuning of preamble release timing in a double data-rate memory device interface
US9143171B1 (en) 2014-07-14 2015-09-22 Ncku Research And Development Foundation Duobinary voltage-mode transmitter
KR20160105093A (ko) 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템
KR20160105091A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템
KR102390917B1 (ko) * 2015-10-16 2022-04-27 삼성전자주식회사 리드 인터페이스 장치의 클린 데이터 스트로브 신호 생성회로

Also Published As

Publication number Publication date
US10884961B2 (en) 2021-01-05
CN108242936A (zh) 2018-07-03
US20180181511A1 (en) 2018-06-28
CN108242936B (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
JP6400745B2 (ja) スイッチングジッタを低減する装置及び方法
US11216395B2 (en) Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
US10522203B2 (en) Semiconductor device and system performing calibration operation
US8487650B2 (en) Methods and circuits for calibrating multi-modal termination schemes
CN105930290B (zh) 包括用于高速通信的接口电路的系统
US20130257491A1 (en) Driver with resistance calibration capability
US9859869B1 (en) Output circuit using calibration circuit, and semiconductor device and system including the same
US9413565B1 (en) Termination circuit, and interface circuit and system including the same
US10942883B2 (en) Data transmission circuit for operating a data bus inversion, and a semiconductor apparatus and a semiconductor system including the same
US20150280712A1 (en) Data output circuit of semiconductor apparatus
US9362912B2 (en) Data output circuit of semiconductor apparatus
CN108242936B (zh) 半导体装置
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US11221644B2 (en) System for transceiving data based on clock transition time
KR102618526B1 (ko) 수신기, 이를 포함하는 수신 회로, 반도체 장치 및 반도체 시스템
US10305500B1 (en) Amplification circuit, and frequency dividing circuit, semiconductor apparatus and semiconductor system including the amplification circuit and or frequency dividing circuit
US10348276B2 (en) Loop delay optimization for multi-voltage self-synchronous systems
KR20160019835A (ko) 조절되는 저항 값을 갖는 종단 저항을 포함하는 수신 회로, 그것의 작동 방법, 및 그것을 포함하는 저장 장치
CN110164491B (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
US20160006432A1 (en) Semiconductor device and operating method thereof
KR20190132913A (ko) 클럭 천이 시점에 기초하여 데이터를 송수신하는 시스템
KR20180023335A (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
KR20180053835A (ko) 수신 회로, 이를 포함하는 반도체 장치 및 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal