KR100532972B1 - 온 다이 터미네이션 임피던스 조절 장치 - Google Patents

온 다이 터미네이션 임피던스 조절 장치 Download PDF

Info

Publication number
KR100532972B1
KR100532972B1 KR10-2004-0029594A KR20040029594A KR100532972B1 KR 100532972 B1 KR100532972 B1 KR 100532972B1 KR 20040029594 A KR20040029594 A KR 20040029594A KR 100532972 B1 KR100532972 B1 KR 100532972B1
Authority
KR
South Korea
Prior art keywords
signal
generator
impedance
pulse
control
Prior art date
Application number
KR10-2004-0029594A
Other languages
English (en)
Other versions
KR20050104225A (ko
Inventor
박낙규
조성익
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2004-0029594A priority Critical patent/KR100532972B1/ko
Priority to US11/113,868 priority patent/US7176711B2/en
Publication of KR20050104225A publication Critical patent/KR20050104225A/ko
Application granted granted Critical
Publication of KR100532972B1 publication Critical patent/KR100532972B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/14—Wash-basins connected to the waste-pipe
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
    • A47K10/00—Body-drying implements; Toilet paper; Holders therefor
    • A47K10/48—Drying by means of hot air
    • A47K10/485—Drying by means of hot air combined with a textile or paper towel dispenser
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47K—SANITARY EQUIPMENT NOT OTHERWISE PROVIDED FOR; TOILET ACCESSORIES
    • A47K7/00—Body washing or cleaning implements
    • A47K7/02—Bathing sponges, brushes, gloves, or similar cleaning or rubbing implements

Landscapes

  • Engineering & Computer Science (AREA)
  • Public Health (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • Water Supply & Treatment (AREA)
  • Epidemiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명인 반도체 장치내의 온 다이 터미네이션 임피던스 조절 장치는 ODT 임피던스의 조절을 위한 펄스 형태의 조절신호를 출력하는 펄스 발생기와, 상기 조절신호의 펄스 수를 카운팅하는 M 비트 카운터와, 상기 M 비트 카운터에 의하여 제어되는 제 1 최대 카운터 트리거 신호 발생기와, 상기 조절신호의 펄스 수를 카운팅하는 N 비트 카운터와, 상기 N 비트 카운터에 의하여 제어되는 제 2 최대 카운터 트리거 신호 발생기와, 상기 지연신호를 수신하여 일정 시간 지연시킨 후 출력하는 지연부와, 상기 지연부의 출력신호에 의하여 토글링하는 펄스 신호를 출력하는 업데이트 트리거 신호 발생기와, 상기 조절신호를 수신하여 ODT 임피던스를 조절하기위한 제어신호를 출력하는 ODT 임피던스 조절부를 구비한다.

Description

온 다이 터미네이션 임피던스 조절 장치{On die termination impeadance calibration device}
본 발명은 온 다이 터미네이션 임피던스 조절 장치에 관한 것이다.
일반적으로, 소정의 임프던스를 갖는 버스 라인을 통하여 전달되는 펄스 또는 신호(이하, 신호)가 임피던스가 다른 버스 라인을 만나는 경우, 신호의 일부는 반사하게 된다. 온 다이 터미네이션(이하, ODT)은 이와같은 신호의 반사를 감소시키기 위한 장치를 의미한다.
주지된 바와같이, 메모리 장치와 같은 반도체 장치는 외부 시스템과 데이타 등을 수수한다. 그런데, 반도체 장치와 시스템사이를 연결하는 버스 라인의 임피던스와 상기 버스 라인과 직접 연결된 반도체 장치내의 신호 라인의 임피던스가 서로 다른 경우, 데이타의 반사가 초래될 수 있다. 최근의 고속 반도체 장치에는 이러한 데이타 반사를 방지하기 위하여 임피던스를 매칭시키는 장치가 제공되는 것이 일반적이다. 여기서는 전술한 임피던스 매칭 회로를 ODT 장치로 부르기로 한다. 일반적으로, ODT 장치는 반도체 장치의 입출력 패드와 연결된 라인과 연결되어 있으며, 저항 소자들로 이루어지는 것이 보통이다. 이러한 저항 소자들은 소정 전압과 상기 라인사이에 연결되어 있다. 또한, 이러한 저항 소자들은 모스 트랜지스터로 구성되므로, 모스 트랜지스터를 선택적으로 턴온/오프시켜 라인의 임피던스를 조절하는 것이 일반적이다.
도 1은 ODT 장치의 임피던스를 조절(calibration)하는 장치의 일예이다.
도 1에서, 내부 조절 인에이블 신호(int_calen)는 internal calibration enable의 약어로서, 반도체 장치의 내부에서 발생되며, ODT 임피던스 조절 모드시에 발생되는 신호이다.
외부 조절 인에이블 신호(ext_calen) 는 external calibration enable 의 약어로서, 반도체 장치의 정상 동작중에 외부에서 인가되는 신호이다. "ext_calen" 는 정상 동작중에 온도, 전압 등의 변동으로 인한 반도체 장치의 특성이 변하는 경우, ODT 장치의 임피던스를 조절하기 위하여 인가되는 신호이다.
도 1에서, 오실레이타(110)는 하이 레벨의 내부 조절 인에이블 신호(int_calen)를 수신하여 발진 신호(osc_clk)를 출력한다. M 비트 카운터(11)발진 신호(osc_clk)의 펄스 수를 카운팅한다.
최대 카운터 트리거 신호 발생기(120)는 M 비트 카운터(11)에 의하여 제어되며, 발진 신호(osc_clk)의 펄스가 M 번째인 경우 최대 카운터 트리거 신호 발생기(120)의 출력신호(int_discal)를 로우 레벨에서 하이 레벨로 천이시킨다.
펄스 발생기(130)는 발진 신호(osc_clk)의 러이징 에지에 동기되어 펄스 신호(G_calp)를 출력한다. 또한, 펄스 발생기(130)는 외부 조절 인에이블 신호(ext_calen)를 수신한다.
오실레이타(140)는 펄스 발생기(130)의 출력신호(G_calp)를 수신하며, 펄스 발생기(150)의 동작을 제어한다. 도 6에서 알 수 있듯이, 펄스 발생기(150)의 출력신호(L_calp)는 신호(G_calp)의 라이징 에지에 동기되어 복수개의 펄스를 출력한다.
N 비트 카운터(12)는 펄스 발생기(150)의 펄스 수를 카운팅한다.
최대 카운터 트리거 신호 발생기(160)는 N 비트 카운터(12)에 의하여 제어되며, 신호(L_calp)의 펄스가 N 번째인 경우 최대 카운터 트리거 신호 발생기(160)는 펄스 발생기(150)의 동작을 디스에이블 시킨다.
ODT 임피던스 조절부(170)는 펄스 발생기(150)의 출력신호(L_calp)를 수신하여 복수개의 제어신호(code<0:n-1>)를 출력한다. 선택적으로 인에이블되는 제어신호(code<0:n-1>)에 의하여 ODT 임피던스를 조절한다(도 2의 220 참조).
도 2는 도 1에 도시된 회로 블록의 일부분을 보다 구체적으로 도시한 도면이다.
도 2에 도시된 바와같이, ODT 임피던스 조절 장치(170)는 비교기(210)와, ODT 블록(220)과, N 비트 카운터(230)를 구비한다.
비교기(210)와 N 비트 카운터(230)의 동작은 펄스 발생기(150)의 출력신호(L_calp)에 의하여 제어된다.
비교기(210)는 기준전압(Vref)과 라인 전압(ZQ_in)을 비교한다.
N 비트 카운터(230)는 비교기(210)의 출력신호(Com_out)를 수신하여 ODT 블록(220)을 제어하는 제어신호(code<0:n-1>)를 출력한다.
제어 신호(code<0:n-1>)에 의하여 PMOS 트랜지스터의 턴온/오프를 조절하여 라인(ZQ_in)의 임피던스 전압을 조절한다. ODT 블록내의 A, B, C, D 는 저항치를 나타낸다.
라인(ZQ_in)과 연결된 저항(RQ)는 ODT 임피던스의 일부로, 신호의 반사를 차단하기 위하여 존재한다.
도 6은 도 1, 2에 도시된 회로의 동작을 설명하는 타이밍도이다.
이하, 도 1, 2, 6을 참조하여 ODT 임피던스 조절에 대하여 보다 상세히 설명한다.
일반적으로, 반도체 장치가 정상 동작을 수행하려면 외부 신호를 수신하는 반도체 장치의 내부 라인의 ODT 임피던스를 최적의 값으로 설정하는 ODT 임피던스 조절 작업을 수행하여야 한다. ODT 임피던스가 최적화 되어야 입력 신호의 왜곡 또는 신호의 간섭을 차단할 수 있기 때문이다.
초기에 반도체 장치의 내부에서 ODT 임피던스 조절 작업은 내부 조절 인에이블 신호(int_calen)에 의하여 수행된다.
반도체 장치가 정상 동작을 수행하는 중에는 온도, 전압 등의 변화를 반영하여 ODT 임피던스를 재차 조절할 필요가 있다. 이 경우, 외부 조절 인에이블 신호(ex_calen)를 수신하여 ODT 임피던스를 재조정한다. 그러나, 외부 조절 인에이블 신호(ex_calen)의 최소 주기가 정해져 있기 때문에 이 시간동안 ODT 임피던스를 재조절할 수 있는 횟수는 한계가 있다.
또한, 오실레이타(110)와 오실레이타(140)의 동작 특성이 변하는 경우, 도 6의 a에서 알 수 있듯이, 출력신호(L_calp)와 출력신호(G_calp)가 오버랩되는 경우가 초래될 수 있다.
또한, 정상 동작중인 반도체 장치의 온도, 전압 특성등이 급변하는 경우, 다음과 같은 문제점이 있을 수 있다.
즉, 도 6의 b에서 알 수 있듯이, 정상 동작중에 발생되는 외부 조절 인에이블 신호(ex_calen)의 주기가 결정되어 있으므로, 온도, 전압 등이 급변하는 경우에도 신호(L_calp)의 펄스 수는 제한되어 있으므로 ODT 임피던스를 최적화하기 함들다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 본 발명의 ODT 임피던스 조절 장치는 초기에 내부적으로 수행되는 ODT 임피던스 조절 작업에 의하여 ODT 임피던스를 최적화시킨 후, 반도체 장치의 정상 동작중에 ODT 임피던스를 최적화하는 하는 기술을 제공한다.
본 발명인 반도체 장치내의 온 다이 터미네이션 임피던스 조절 장치는
ODT 임피던스의 조절을 위한 펄스 형태의 조절신호를 출력하는 펄스 발생기와, 상기 조절신호의 펄스 수를 카운팅하는 M 비트 카운터와, 상기 M 비트 카운터에 의하여 제어되는 제 1 최대 카운터 트리거 신호 발생기와, 상기 조절신호의 펄스 수를 카운팅하는 N 비트 카운터와, 상기 N 비트 카운터에 의하여 제어되는 제 2 최대 카운터 트리거 신호 발생기와, 상기 지연신호를 수신하여 일정 시간 지연시킨 후 출력하는 지연부와, 상기 지연부의 출력신호에 의하여 토글링하는 펄스 신호를 출력하는 업데이트 트리거 신호 발생기와, 상기 조절신호를 수신하여 ODT 임피던스를 조절하기위한 제어신호를 출력하는 ODT 임피던스 조절부를 구비한다.
본 발명에서, 상기 펄스 발생기는 반도체 장치의 초기 동작시에 인가되는 제 1 인에이블 신호와 상기 반도체의 정상 동작중에 인가되는 제 2 인에이블 신호를 수신하며,
상기 M 비트 카운터에 의하여 카운팅된 조절 신호의 펄스 수가 M 인 경우, 상기 제 1 최대 카운터 트리거 신호 발생기는 상기 펄스 발생기의 동작을 디스에이블시키며,
상기 N 비트 카운터에 의하여 카운팅된 조절 신호의 펄스 수가 N 인 경우, 상기 제 2 최대 카운터 트리거 신호 발생기는 상기 펄스 발생기의 동작을 디스에이블시키며,
상기 제 1 최대 카운터 트리거 신호 발생기는 상기 제 2 인에이블 신호에 인에이블되며,
상기 제 2 최대 카운터 트리거 신호 발생기는 상기 제 1 인에이블 신호에 인에이블된다.
본 발명에서, 상기 업데이트 트리거 신호 발생기는 상기 지연부의 출력신호의 폴링 에지에 동기되어 토글링되는 신호를 출력한다.
본 발명에서, 상기 제 2 인에이블 신호가 인에이블되는 경우, 상기 제 2 최대 카운터 트리거 신호 발생기는 디스에이블된다.
본 발명에서, 상기 업데이트 트리거 신호 발생기는 상기 제 1 인에이블 신호가 인에이블되는 경우에 동작한다.
본 발명에서, 상기 조절신호가 인가되는 경우, 상기 ODT 임피던스 조절부는 상기 반도체 장치의 입출력 패드와 연결된 라인의 임피던스를 조절한다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 3은 본 발명에 따른 ODT 장치의 임피던스 조절 장치의 실시예이다.
먼저, 도 3에서 사용되는 신호의 의미를 설명한다.
내부 조절 인에이블 신호(int_calen)는 internal calibration enable의 약어로서, 반도체 장치의 내부에서 발생되며, ODT 임피던스 조절 모드시에 발생되는 신호이다.
외부 조절 인에이블 신호(ext_calen) 는 external calibration enable 의 약어로서, 반도체 장치의 정상 동작중에 외부에서 인가되는 신호이다. "ext_calen" 는 정상 동작중에 온도, 전압 등의 변동으로 인한 반도체 장치의 특성이 변하는 경우, ODT 장치의 임피던스를 조절하기 위하여 인가되는 신호이다.
도 3의 장치는 펄스 발생기(310)와, 최대 카운터 트리거(maximun-counter trigger) 신호 발생기(320, 330)와, 지연부(340)와, 업데이트 트리거 신호 발생부(350)와, ODT 임피던스 조절부(360)를 구비한다. M 비트 카운터(31)는 트리거 신호 발생부(320)의 동작을 제어하며, N 비트 카운터(32)는 트리거 신호 발생부(330)의 동작을 제어한다.
도 3에서, 펄스 발생기(310)는 외부 조절 인에이블 신호(ext_calen)와 내부 조절 인에이블 신호(int_calen)를 수신한다. 펄스 발생기(310)의 출력신호는 ODT 임피던스를 조절하기 위한 조절 신호로서 "L_calp"로 표시된다.
도 7에 도시된 바와같이, 하이 레벨의 내부 조절 인에이블 신호(int_calen)가 인가되면, 펄스 발생기(310)는 일정 시간 동안 연속적으로 펄스를 발생한다.
펄스 발생기로부터 출력된 조절신호(L_calp)는 M 비트 카운터(31)와 N 비트 카운터(32)에 인가된다. 여기서, M 비트 카운터(31)와 N 비트 카운터(32) 각각은 조절신호(L_calp)의 펄스 수를 카운팅하는 회로이다.
외부 조절 인에이블 신호(ext_calen)를 수신하는 최대 카운터 트리거 신호 발생부(320)의 동작은 M 비트 카운터(31)에 의하여 제어된다. 트리거 신호 발생부(320)의 출력신호는 "ex_discal_b"로 표시된다. 트리거 신호 발생부(320)는 M 비트 카운터(31)로부터 최대 카운터 비트가 인가되면 출력신호(ex_discal_b)를 디스에이블 시킨다. 출력신호(ex_discal_b)는 펄스 발생기(310)에 인가된다. 트리거 신호 발생부(320)의 출력신호의 파형은 도 7에 도시되어 있다.
내부 조절 인에이블 신호(int_calen)를 수신하는 최대 카운터 트리거 신호 발생부(330)의 동작은 N 비트 카운터(32)에 의하여 제어된다. 트리거 신호 발생부(330)의 출력신호는 "int_discal_b"로 표시된다. 도 7에 도시된 바와같이, 트리거 신호 발생부(320)의 출력신호 (ex_discal_b)는 펄스 형태의 외부 조절 인에이블 신호의 라이징 에지에 동기되어 로우 레벨에서 하이 레벨로 천이한다. N 비트 카운터(31)는 조절 신호(L_calp)의 펄스 수가 카운트한다. 트리거 신호 발생부(330)는 N 비트 카운터(32)로부터 최대 카운터 비트가 인가되면 출력신호(int_discal_b)를 하이 레벨에서 로우 레벨로 천이시킨다. 출력신호(int_discal_b)는 펄스 발생기(310)에 인가된다. 트리거 신호 발생부(320)의 출력신호의 파형은 도 7에 도시되어 있다.
지연부(340)에 인가된 조절신호(L_calp)는 일정 시간 지연된 후 출력된다. 지연부(340)의 출력신호는 "L_calpd"로 표시된다.
업데이트 트리거 신호 발생기(350)는 내부 조절 인에이블 신호(int_calen)와 지연신호(L_calpd)를 수신한다. 업데이트 트리거 신호 발생기(350)의 출력신호(Cal_update)는 내부 조절 인에이블 신호(int_calen)가 로우 레벨인 경우에는 로우 레벨을 유지하며, 펄스신호인 지연신호(L_calpd)가 인가되면 토글링되는 신호이다. 업데이트 트리거 신호 발생기(350)의 출력신호(Cal_update)는 펄스 발생기(310)에 인가된다.
도 7은 업데이트 트리거 신호 발생기(350)의 출력신호(Cal_update)를 도시한다.
ODT 임피던스 조절부(360)는 조절 신호(L_calp)를 수신하여 ODT 임피던스를 조절하는 n 개의 제어 신호(code<0:n-1>)를 출력한다.
도 3의 회로 동작을 도 7을 참조하여 설명한다.
처음에, ODT 임피던스 조절은 반도체 장치의 내부에서 발생된 내부 조절 인에이블 신호(int_calen)에 의하여 시작된다. 초기 과정인 종료된 후에는 반도체 장치와 연결된 시스템으로부터 인가되는 외부 조절 인에이블 신호(ext_calen)에 의하여 ODT 임피던스 조절이 수행된다. 외부 조절 인에이블 신호(ext_calen)에 의한 ODT 임피던스 조절을 수행하는 이유는 정상 동작중의 반도체 장치 ODT 임피던스는 온도, 전압 등의 변화로 인하여 가변되기 때문이다.
도 3에서 알 수 있듯이, 본 발명의 ODT 임피던스 조절 장치는 펄스 발생기로부터 출력되는 펄스 형태의 조절 신호(L_calp)를 이용하여 ODT 임피던스를 조절한다. 즉, ODT 임피던스 조절부(360)로부터 출력되는 제어신호(code<0:n-1>)을 사용하여 ODT 임피던스를 조절한다. 조절신호(L_calp)의 펄스 주기는 지연부(340)와 업데이트 트리거 신호 발생기(350)에 의하여 결정된다. 즉, 지연부(340)는 조절신호(L_calp)를 소정 시간 지연시킨다. 조절신호 (L_calp)의 펄스 주기는 지연부(340)의 지연 시간에 의하여 결정된다. 업데이트 트리거 신호 발생기(350)는 ODT 임피던스 조절을 위한 업데이트 신호(Cal_update)를 출력한다. 업데이트 신호(Cal_update)를 수신한 펄스 발생기는 펄스 형태의 조절 신호(L_calp)를 발생한다. 도 7에서 알 수 있듯이, 조절 신호(L_calp)의 펄스 주기에 대응하여 업데이트 신호(Cal_update)가 발생하고, 업데이트 신호(Cal_update)에 의하여 다시 조절 신호(L_calp)가 발생한다.
도 7에서 알 수 있듯이, 내부 조절 인에이블 신호(int_calen)에 의하여 조절 신호(L_calp)는 발생되고 조절 신호(L_calp)의 펄스 수가 N 개일 때, N 번째 펄스 를 감지한 N 비트 카운터(32)는 최대 카운터 트리거 신호 발생기(330)를 제어하여 출력신호(int_discal_b)를 로우 레벨로 천이시킨다. 로우 레벨의 출력신호(int_discal_b)가 펄스 발생기(310)에 인가되면 펄스 발생기(310)의 동작은 디스에이블된다. 따라서, 조절신호(L_calp)의 발생이 차단된다.
도 7에서 알 수 있듯이, 반도체 장치가 정성 동작을 수행하는 경우에는 외부 조절 인에이블 신호(ex_calen)에 의하여 조절 신호(L_calp)가 발생되고 조절 신호(L_calp)의 펄스 수가 M 개일 때, M 번째 펄스를 감지한 M 비트 카운터(31)는 최대 카운터 트리거 신호 발생기(320)를 제어하여 출력신호(ex_discal_b)를 로우 레벨로 천이시킨다. 로우 레벨의 출력신호(ex_discal_b)가 펄스 발생기(310)에 인가되면 펄스 발생기(310)의 동작은 디스에이블된다. 따라서, 조절신호(L_calp)의 발생이 차단된다.
도 4는 도 3에 도시된 본 발명의 펄스 발생기의 일예이다.
도 4의 펄스 발생기는 라이징 에지 펄스 발생기(410)와 라이징&폴링 에지 펄스 발생기(420)과 복수개의 논리 게이트로 구성된다.
라이징 에지 펄스 발생기(410)는 내부 조절 인에이블 신호(int_calen)의 라이징 에지에 동기되어 초기의 조절 스타트 신호(calibration start signal)인 "s_intp"를 발생한다. 펄스 형태인 조절 스타트 신호(s_intp)가 하이 레벨로 인에이블되면는 낸드 게이트(47)의 출력신호인 조절신호(L_calp)는 하이 레벨의 펄스 신호를 출력한다. 다음, 조절신호(L_calp)에 의하여 제어 신호(code<0:n-1>)가 업데이트되고 따라서 ODT 임피던스 조절이 이루어진다. 이와 동시에, 조절신호(L_calp)는 ODT 임피던스 조절부(360)의 동작 시간을 모델링한 지연부(340)에 인가된 후 일정 시간 지연되어 업데이트 트리거 신호 발생기(350)에 인가된다. 업데이트 트리거 신호 발생기(350)는 ODT 임피던스 조절을 업데이트하라는 업데이트 신호(Cal_update)를 출력한다. 업데이트 신호(Cal_update)는 도 4의 라이징&폴링 에지 펄스 발생기(420)에 인가되어 다음 차례의 ODT 임피던스 조절을 위한 신호(next_calp)를 출력한다.
도 4에서, 낸드 게이트(41)는 신호(next_calp)와 신호(int_discal_b)를 수신한다. 인버터(43)는 낸드게이트(41)의 출력신호를 수신한다. 낸드 게이트(42)는 신호(next_calp)와 신호(ex_discal_b)를 수신한다. 인버터(44)는 낸드게이트(42)의 출력신호를 수신한다. 노아 게이트(45)는 조절 스타트 신호(s_intp)와 인버터(43)의 출력신호와 인버터(44)의 출력신호를 수신한다. 인버터(46)는 외부 조절 인에이블 신호(ex_calen)를 수신한다. 낸드 게이트(47)는 인버터(46)의 출력 신호와 노아 게이트(45)의 출력신호 수신한다. 낸드 게이트(47)의 출력신호는 조절신호(L_calp)이다.
도 4의 회로 동작은 도 3에서 이미 설명한 바와같다.
도 5는 도 3에 도시된 본 발명의 업데이트 트리거 신호 발생기(350)의 일예이다.
도 5에서, 스위치(51, 54)의 턴온/오프는 지연신호(L_calpd)에 의하여 정해진다. 즉, 지연신호(L_calpd)가 하이 레벨인 경우 스위치(51)는 턴온되고 지연신호(L_calpd)가 로우 레벨인 경우 스위치(51)는 턴오프된다. 지연신호(L_calpd)가 하이 레벨인 경우 스위치(54)는 턴오프되고 지연신호(L_calpd)가 로우 레벨인 경우 스위치(54)는 턴온된다.
도 5에서, 스위치(51)의 입력 노드(a)는 인버터(57)의 출력노드(b)와 연결되어 있다. 낸드 게이트(52)는 스위치(51)를 통과한 신호와 내부 조절 인에이블 신호(int_calen)를 수신한다. 스위치(51)의 출력노드는 "c"로 표시된다. 낸드 게이트(52)의 출력신호는 스위치(54)의 입력 노드(d)와 연결된다. 인버터(53)는 낸드 게이트(52)의 출력신호를 수신하며, 인버터(53)의 출력신호는 노드(c)로 전달된다. 스위치(54)의 출력노드는 "e"로 표시된다. 낸드 게이트(55)는 스위치(54)를 통과한 신호와 내부 조절 인에이블 신호(int_calen)를 수신한다. 낸드 게이트(55)의 출력신호는 인버터(57)의 입력 노드(f)와 연결된다. 인버터(56)는 낸드 게이트(55)의 출력신호를 수신하며, 인버터(56)의 출력신호는 노드(e)로 전달된다. 인버터(57)의 출력신호는 업데이트 신호(Cal_update)이다.
도 5의 회로 동작은 다음과 같다.
최초에, 내부 조절 인에이블 신호(int_calen)가 로우 레벨인 경우(즉, ODT 임피던스 조절이 수행되지 않는 경우), 업데이트 신호(Cal_update)는 로우 레벨로 초기화 되어 있다.
다음, ODT 임피던스 조절을 수행하기 위하여 내부 조절 인에이블 신호(int_calen)가 하이 레벨로 천이하는 경우, 조절신호(L_calp)를 일정 시간 지연시킨 지연신호(L_calpd)를 수신하여 일정 주기로 토글링하는 업데이트 신호(Cal_update)를 생성한다.
도 7은 도 3에 도시된 본 발명의 ODT 임피던스 조절 장치에 사용되는 신호의 타이밍도이다.
도 7에서, 초기의 ODT 임피던스 조절은 내부 조절 인에이블 신호(int_calen)가 하이 레벨로 인에이블되면서 시작된다. 내부 조절 인에이블 신호(int_calen)에 의한 ODT 임피던스 조절은 N 번째의 조절 신호(L_calp) 펄스가 발생하는 경우 차단된다.
도 7에서, 정상 동작중인 반도체 장치의 ODT 임피던스 조절은 외부 조절 인에이블 신호(ex_calen)가 하이 레벨로 인에이블되면서 시작된다. 외부 조절 인에이블 신호(ex_calen)에 의한 ODT 임피던스 조절은 M 번째의 조절 신호(L_calp) 펄스가 발생하는 경우 차단된다.
이상에서 알 수 있는 바와같이, 본 발명은 초기 동작시 ODT 임피던스를 최적화시킨 다음, 반도체 장치의 정상 동작중에도 ODT 임피던스를 최적화할 수 있는 기술을 제공한다.
따라서, 본 발명의 경우, 반도체 장치의 ODT 임피던스를 항상 최적화할 수 있다는 이점이 있다.
도 1은 종래의 ODT 장치의 임피던스를 조절(calibration)하는 장치의 일예이다.
도 2는 도 1에 도시된 회로 블록의 일부분을 보다 구체적으로 도시한 도면이다.
도 3은 본 발명에 따른 ODT 장치의 임피던스 조절 장치의 실시예이다.
도 4는 도 3에 도시된 본 발명의 펄스 발생기의 일예이다.
도 5는 도 3에 도시된 본 발명의 업데이트 트리거 신호 발생기(350)의 일예이다.
도 6은 도 1, 2에 도시된 회로의 동작을 설명하는 타이밍도이다.
도 7은 업데이트 트리거 신호 발생기(350)의 출력신호(Cal_update)를 도시한다.

Claims (5)

  1. 반도체 장치내의 온 다이 터미네이션 임피던스 조절 장치에 있어서,
    ODT 임피던스의 조절을 위한 펄스 형태의 조절신호를 출력하는 펄스 발생기와,
    상기 조절신호의 펄스 수를 카운팅하는 M 비트 카운터와
    상기 M 비트 카운터에 의하여 제어되는 제 1 최대 카운터 트리거 신호 발생기와,
    상기 조절신호의 펄스 수를 카운팅하는 N 비트 카운터와
    상기 N 비트 카운터에 의하여 제어되는 제 2 최대 카운터 트리거 신호 발생기와,
    상기 지연신호를 수신하여 일정 시간 지연시킨 후 출력하는 지연부와,
    상기 지연부의 출력신호에 의하여 토글링하는 펄스 신호를 출력하는 업데이트 트리거 신호 발생기와,
    상기 조절신호를 수신하여 ODT 임피던스를 조절하기위한 제어신호를 출력하는 ODT 임피던스 조절부를 구비하며,
    상기 펄스 발생기는 반도체 장치의 초기 동작시에 인가되는 제 1 인에이블 신호와 상기 반도체의 정상 동작중에 인가되는 제 2 인에이블 신호를 수신하며,
    상기 M 비트 카운터에 의하여 카운팅된 조절 신호의 펄스 수가 M 인 경우, 상기 제 1 최대 카운터 트리거 신호 발생기는 상기 펄스 발생기의 동작을 디스에이블시키며,
    상기 N 비트 카운터에 의하여 카운팅된 조절 신호의 펄스 수가 N 인 경우, 상기 제 2 최대 카운터 트리거 신호 발생기는 상기 펄스 발생기의 동작을 디스에이블시키며,
    상기 제 1 최대 카운터 트리거 신호 발생기는 상기 제 2 인에이블 신호에 인에이블되며,
    상기 제 2 최대 카운터 트리거 신호 발생기는 상기 제 1 인에이블 신호에 인에이블되는 것을 특징으로 하는 온 다이 터미네이션 임피던스 조절 장치.
  2. 제 1 항에 있어서,
    상기 업데이트 트리거 신호 발생기는 상기 지연부의 출력신호의 폴링 에지에 동기되어 토글링되는 신호를 출력하는 것을 특징으로 하는 온 다이 터미네이션 임피던스 조절 장치.
  3. 제 1 항에 있어서,
    상기 제 2 인에이블 신호가 인에이블되는 경우, 상기 제 2 최대 카운터 트리거 신호 발생기는 디스에이블되는 것을 특징으로 하는 온 다이 터미네이션 임피던스 조절 장치.
  4. 제 1 항에 있어서,
    상기 업데이트 트리거 신호 발생기는 상기 제 1 인에이블 신호가 인에이블되는 경우에 동작하는 것을 특징으로 하는 온 다이 터미네이션 임피던스 조절 장치.
  5. 제 1 항에 있어서,
    상기 조절신호가 인가되는 경우, 상기 ODT 임피던스 조절부는 상기 반도체 장치의 입출력 패드와 연결된 라인의 임피던스를 조절하는 것을 특징으로 하는 온 다이 터미네이션 임피던스 조절 장치.
KR10-2004-0029594A 2004-04-28 2004-04-28 온 다이 터미네이션 임피던스 조절 장치 KR100532972B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2004-0029594A KR100532972B1 (ko) 2004-04-28 2004-04-28 온 다이 터미네이션 임피던스 조절 장치
US11/113,868 US7176711B2 (en) 2004-04-28 2005-04-25 On-die termination impedance calibration device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0029594A KR100532972B1 (ko) 2004-04-28 2004-04-28 온 다이 터미네이션 임피던스 조절 장치

Publications (2)

Publication Number Publication Date
KR20050104225A KR20050104225A (ko) 2005-11-02
KR100532972B1 true KR100532972B1 (ko) 2005-12-01

Family

ID=35186442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0029594A KR100532972B1 (ko) 2004-04-28 2004-04-28 온 다이 터미네이션 임피던스 조절 장치

Country Status (2)

Country Link
US (1) US7176711B2 (ko)
KR (1) KR100532972B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988101B2 (en) 2011-09-21 2015-03-24 Samsung Electronics Co., Ltd. Method for operating memory device and apparatuses performing the method

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432731B2 (en) * 2005-06-30 2008-10-07 Intel Corporation Method and apparatus to calibrate DRAM on resistance (Ron) and on-die termination (ODT) values over process, voltage and temperature (PVT) variations
US7560956B2 (en) * 2005-08-03 2009-07-14 Micron Technology, Inc. Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals
KR100849065B1 (ko) * 2005-12-15 2008-07-30 주식회사 하이닉스반도체 동기식 메모리 장치의 드라이버 및 오디티 임피던스 조절방법
KR100681879B1 (ko) * 2006-01-16 2007-02-15 주식회사 하이닉스반도체 온-다이 터미네이션 제어 장치
KR100681881B1 (ko) 2006-04-06 2007-02-15 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 방법
KR100718049B1 (ko) 2006-06-08 2007-05-14 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 그 제어방법
KR100866927B1 (ko) * 2006-09-27 2008-11-04 주식회사 하이닉스반도체 온 다이 터미네이션 회로 및 그의 구동방법
JP4229164B2 (ja) * 2006-10-03 2009-02-25 ソニー株式会社 閃光装置
KR100780646B1 (ko) * 2006-10-31 2007-11-30 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체장치.
KR100866928B1 (ko) * 2006-10-31 2008-11-04 주식회사 하이닉스반도체 적은 전류를 소모하는 온 다이 터미네이션 장치.
KR100857854B1 (ko) * 2007-01-10 2008-09-10 주식회사 하이닉스반도체 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
KR100909251B1 (ko) * 2007-01-31 2009-07-23 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
KR100821585B1 (ko) * 2007-03-12 2008-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 온 다이 터미네이션 회로
KR100897253B1 (ko) * 2007-04-11 2009-05-14 주식회사 하이닉스반도체 반도체 집적 회로 및 그의 제어 방법
KR100884603B1 (ko) * 2007-05-09 2009-02-19 주식회사 하이닉스반도체 반도체소자의 버퍼장치
KR100875673B1 (ko) * 2007-05-14 2008-12-24 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
KR100902104B1 (ko) * 2007-06-08 2009-06-09 주식회사 하이닉스반도체 반도체 메모리장치
KR100845807B1 (ko) * 2007-06-13 2008-07-14 주식회사 하이닉스반도체 온 다이 터미네이션 제어신호 생성회로
KR100879783B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100879782B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100853468B1 (ko) 2007-07-12 2008-08-21 주식회사 하이닉스반도체 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100886644B1 (ko) * 2007-08-29 2009-03-04 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100845811B1 (ko) * 2007-09-05 2008-07-14 주식회사 하이닉스반도체 디지털/아날로그 변환회로 및 이를 이용한 온 다이터미네이션 조정 장치
KR100863535B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100892687B1 (ko) * 2007-11-09 2009-04-15 주식회사 하이닉스반도체 반도체 집적회로의 온 다이 터미네이션 보정 장치 및 방법
KR20100003065A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 아날로그-디지털 변환기 및 이를 포함하는 온도정보출력장치
KR100937951B1 (ko) * 2008-09-05 2010-01-21 주식회사 하이닉스반도체 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
JP5539403B2 (ja) * 2009-02-12 2014-07-02 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッド オンダイ終端のための終端回路
KR101053530B1 (ko) * 2009-07-31 2011-08-03 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 측정 범위 보정 회로
KR101027689B1 (ko) * 2009-09-30 2011-04-12 주식회사 하이닉스반도체 데이터 드라이빙 임피던스 자동 조정 회로 및 이를 이용한 반도체 집적회로
KR101113329B1 (ko) 2010-04-01 2012-02-24 주식회사 하이닉스반도체 온다이 터미네이션 회로
US8681546B2 (en) 2011-02-22 2014-03-25 Apple Inc. Variable impedance control for memory devices
JP5637041B2 (ja) * 2011-03-29 2014-12-10 富士通株式会社 半導体記憶装置、及び、半導体記憶装置を含む情報処理装置
US10025685B2 (en) 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308791B1 (ko) * 1999-09-07 2001-11-05 윤종용 반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법
US6624659B1 (en) * 2000-06-30 2003-09-23 Intel Corporation Dynamically updating impedance compensation code for input and output drivers
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8988101B2 (en) 2011-09-21 2015-03-24 Samsung Electronics Co., Ltd. Method for operating memory device and apparatuses performing the method

Also Published As

Publication number Publication date
US20050242833A1 (en) 2005-11-03
US7176711B2 (en) 2007-02-13
KR20050104225A (ko) 2005-11-02

Similar Documents

Publication Publication Date Title
KR100532972B1 (ko) 온 다이 터미네이션 임피던스 조절 장치
KR100596781B1 (ko) 온 다이 터미네이션의 종단 전압 조절 장치
JP5054367B2 (ja) 同期式メモリ装置のドライバ及びｏｄｔインピーダンス調節方法
KR100656470B1 (ko) 반도체 메모리의 드라이버 제어장치 및 방법
US7839159B2 (en) ZQ calibration circuit and a semiconductor device including a ZQ calibration circuit
US7994812B2 (en) Calibration circuit, semiconductor device including the same, and data processing system
US5621335A (en) Digitally controlled output buffer to incrementally match line impedance and maintain slew rate independent of capacitive output loading
US8364434B2 (en) Calibration circuit
KR100578649B1 (ko) 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
JP4282713B2 (ja) キャリブレーション回路を有する半導体装置及びキャリブレーション方法
US8278973B2 (en) Impedance control circuit and semiconductor device including the same
JP2007242236A (ja) 半導体メモリ装置及びその動作方法
JP2003288139A (ja) インピーダンス制御方法および回路
JP4185689B2 (ja) ランバスｄｒａｍの出力電流制御回路
KR100498437B1 (ko) 종단회로를구비하는반도체장치및스윙전압매칭방법
KR100452642B1 (ko) 클럭 발생 장치
KR20050041074A (ko) 반도체 기억 소자에서의 펄스 폭 조절 회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee