KR100857854B1 - 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치 - Google Patents

효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치 Download PDF

Info

Publication number
KR100857854B1
KR100857854B1 KR20070002893A KR20070002893A KR100857854B1 KR 100857854 B1 KR100857854 B1 KR 100857854B1 KR 20070002893 A KR20070002893 A KR 20070002893A KR 20070002893 A KR20070002893 A KR 20070002893A KR 100857854 B1 KR100857854 B1 KR 100857854B1
Authority
KR
South Korea
Prior art keywords
odt
enable signal
output
signal
delay
Prior art date
Application number
KR20070002893A
Other languages
English (en)
Other versions
KR20080065794A (ko
Inventor
김경환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20070002893A priority Critical patent/KR100857854B1/ko
Publication of KR20080065794A publication Critical patent/KR20080065794A/ko
Application granted granted Critical
Publication of KR100857854B1 publication Critical patent/KR100857854B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22Control and timing of internal memory operations
    • G11C2207/2272Latency related aspects
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; Arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines

Abstract

본 발명은 ODT 동작을 보다 용이하게 조절할 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 외부에서 입력되는 ODT 동작신호를 예정된 레이턴시 동안 지연시켜 ODT 구동 인에이블 신호를 생성하는 레이턴시 조절부; 상기 ODT 구동 인에이블 신호가 가지는 파형의 형태 변화를 제어하기 위한 제어신호를 생성하기 위한 제어신호 생성부; 상기 제어신호에 응답하여 상기 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하기 위한 트리밍 조절부; 및 상기 트리밍 조절부에서 출력되는 ODT 구동 인에이블 신호에 응답하여 터미네이션 저항을 임피던스 조절노드와 연결시키기 위한 터미네이션 회로를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, ODT, 터미네이션, 저항.

Description

효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한 반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE WITH ABILITY TO EFFECTIVELY ADJUST OPERATION TIME FOR ON DIE TERMINATION}

도1은 JEDEC 스펙에 의한 ODT 동작 타이밍을 나타내는 도표.

도2는 도1에 도시된 도표에 의하 ODT 동작을 나타내는 파형도.

도3은 JEDEC 스펙에 의한 ODT AC 파라미터를 나타내는 도표.

도4는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭도.

도5는 도4에 도시된 반도체 메모리 장치의 테스트 모드의 동작을 나타내기 위한 도표.

도6은 도4에 도시된 제1 디코더를 나타내는 회로도.

도7은 도4에 도시된 제2 디코더를 나타내는 회로도.

도8은 도4에 도시된 제1 트리밍 조절부를 나타내는 회로도.

도9는 도8에 도시된 ODT 신호 지연부의 동작을 나타내는 파형도.

도10은 도8에 도시된 파형조절부의 동작을 나타내는 파형도.

* 도면의 주요부분에 대한 부호의 설명 *

110, 210: 입력버퍼; 120,220: 레이턴시 조절부

130, 230: 트리밍 조절부 140, 150, 240, 250: 리피터

20: 신호 입력버퍼 30: 테스트모드 제어부

40, 50: 디코더

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 반도체 메모리 장치의 ODT 동작을 수행하는 회로에 관한 것이다.

다양한 기능을 동작하는 다수의 반도체 장치를 구비하는 시스템에서 반도체 메모리 장치는 데이터를 저장하는 장치이다. 반도체 메모리 장치는 데이터 처리장치, 예를 들면 중앙처리장치로부터 입력된 어드레스에 대응하는 데이터를 데이터 요구 장치로 출력하거나, 데이터 처리장치로부터 전달된 데이터를 그 데이터와 같이 입력된 어드레스에 대응하여 반도체 메모리 장치의 단위셀에 저장한다.

시스템의 동작속도가 빨라짐에 따라 그 시스템에 구비되는 데이터 처리장치에서 반도체 메모리 장치에 요구하는 데이터 입출력속도도 점점 더 높아지고 있다. 그러나, 최근까지 반도체 집적회로의 기술 개발과정에서, 데이터 처리장치의 동작속도는 점점 더 빨라지고 있는데, 데이터 처리장치와 데이터를 주고받는 반도체 메 모리 장치의 데이터 입출력속도는 데이터 처리장치의 속도에 따라가지 못하고 있다.

반도체 메모리 장치의 데이터 입출력 속도를 데이터 처리 장치가 요구하는 수준까지 높이기 위해 다양한 형태의 반도체 메모리 장치가 개발되었다. 최근까지 가장 널리 사용되고 반도체 메모리 장치로는 데이터 처리장치가 구비된 시스템 클럭의 주기마다 데이터를 출력하도록 하는 동기식 메모리 장치가 제안되었다. 동기식 메모리 장치는 시스템 클럭을 입력받고, 입력된 시스템클럭의 주기에 대응하여 데이터 처리장치로 데이터를 출력하거나 데이터 처리장치로부터 데이터를 시스템 클럭의 주기마다 입력받는다. 그러나, 동기식 메모리 장치로도 데이터 처리 장치의 동작속도에 따라가지 못함에 따라, DDR 동기식 메모리 장치가 개발되었다. DDR 동기식 메모리 장치는 시스템 클럭의 천이마다 데이터를 출력하거나 입력받는다. 즉, 시스템클럭의 상승천이와 하강천이에 각각 동기시켜 데이터를 입력받거나 출력한다.

한편, 데이터 처리장치와 반도체 메모리 장치 사이에 고속으로 데이터를 주고 받기 위한 다양한 방법이 계속 개발되고 있다. 특히, 반도체 메모리 장치의 데이터를 입출력하는 입출력패드에 인가되는 임피던스를 조절하여, 데이터 처리장치와 반도체 메모리 장치 사이에 주고받는 데이터의 속도를 높이고 있다. 가장 대표적인 것이 터미네이션 저항을 반도체 메모리 장치의 신호가 입력되어 임피던스를 조절해야주야 할 노드에 연결시켜, 전달되는 신호가 보다 고속으로 전달되도록 하고 있다.

이전에는 반도체 메모리 장치가 배치되는 PCB(printed circut board)기판에 터미네이션 저항을 배치시켰으나, 최근에는 반도체 메모리 장치의 내부에 터미네이션 저항을 배치시키고 있다. 반도체 메모리 장치의 내부에 있는 터미네이션 저항을 온 다이 터미네이션(On Die terminaion) 저항이라고 한다. 터미네이션 저항이 반도체 메모리 장치에 구비됨으로서, 그 저항을 제어하기 위한 신호를 외부에서 반도체 메모리 장치로 입력시키고 있다. 이렇게 터미네이션 저항을 반도체 메모리 장치의 내부에 배치시키는 기술을 ODT 기술이라고 한다. 즉, ODT 기술은 반도체 메모리 장치와 데이터 처리 장치간에 데이터를 송수신하는데 있어서, 데이터를 수신해주는 측에 터미네이션 저항을 연결함으로서, 전달되는 데이터가 보다 고속으로 전달될 수 있도록 하는 기술이다. 특히 고속으로 데이터가 송수신 되어야 하는 그래픽 메모리 장치에 ODT 기술은 매우 중요한 역할을 한다.

도1은 JEDEC 스펙에 의한 ODT 동작 타이밍을 나타내는 도표이다. 특히 DDR3 스펙에 의한 ODT 동작을 나타내는 도표이다. 도2는 도1에 도시된 도표에 의하 ODT 동작을 나타내는 파형도이다. DDR2 스펙에 의해 제조된 반도체 메모리 장치는 주로 클럭신호의 주파수가 533MHz, 667MHz 수준을 보이기 때문에 타이밍 파라미터를 맞추는데 있어서 상대적으로 부담이 없었다. 그러나, DDR3 스펙에 의한 반도체 메모리 장치는 클럭신호의 주파수가 800MHz, 1066MHz, 1333MHz, 1600MHz에 이르기까지 매우 빠른 스피드로 동작 하기 때문에, ODT 타이밍 파라미터를 스펙에 맞춘 반도체 메모리 장치를 개발하는 것이 더 어렵게 되었다. 도1에 도시된 바와 같이, ODT 동작을 활성화시키는 시점과 비활성화시키는 시점은 각각 WL-2.0 = CWL +AL -2.0의 수식에 따라 정해진다.

ODT 관련된 타이밍 이슈는 점차 커지고 있는 추세이다. ODT 동작은 동기식 동작 모드와 비동기식 동작 모드로 나누어진다. 이를 실제 동작에 적용하게 되면, 메모리 장치의 파워다운 여부로 구분이 될 수 있고, 지연고정루프가 살아있는지 여부로 구분되어질 수 있다. 비동기식 동작 모드는 ODT가 켜지고 꺼지는 데 걸리는 시간이 DDR3의 경우 1~9ns 사이에 존재하면 되므로 비교적 스펙을 만족하기 쉽다. 그러나, 동기식 동작모드는 클럭에 동기되어 동작해야 하므로 구현하기가 동기식에 비해 어렵다. 앞으로의 설명은 주로 동기식 동작 모드에 대한 것이다. 도2는 동기식 ODT 동작 타이밍도이다.

도2에 도시된 바와 같이, ODT 동작신호(ODT)가 외부에서 반도체 메모리 장치에 로직 하이레벨로 활성화되어 입력되면, CWL +AL -2.0 만큼의 클럭이 지나간 후에 터미네이션 저항이 임피던스를 조절해야 할 ODT 노드에 연결이 되는 것이다. ODT 노드라는 것을 외부로 부터 데이터를 전달받기 위한 데이터 입출력패드가 접속되는 노드를 말한다. 또한, ODT 동작신호(ODT)가 로우레벨로 비활성화되면, CWL +AL -2.0 만큼의 클럭이 지나간 후에 터미네이션 저항과 ODT 노드와의 연결이 떨어진다. 여기서 CWL는 라이트 명령에 대한 카스레이턴시이다. 즉, CWL은 라이트 명령어가 실행되고, 저장될 데이터가 입력되는 타이밍을 말한다. AL은 에디티브 레이턴시를 말하는데, 라이트 명령어가 입력된 시점부터 실제 실행되기로 한 시점까지의 타이밍을 말한다. 도2에서는 AL이 '3'인 경우이고, CWL은 '5'인 경우를 도시한 것이다. 즉, ODT 동작신호(ODT)가 활성화된 이후 6 클럭후에 터미네이션 저항이 ODT 노드와 연결되는 것이다. ODT 동작신호(ODT)가 비활성화 상태가 되면, 6클럭 후에 터미네이션 저항이 ODT 노드와 분리된다. 결국 라이트용 데이터가 입력되는 타이밍보다 2 클럭 앞선 상태에서 터미네이션 저항이 ODT 노드와 연결되는 것이다. 내부 ODT 동작신호(IntODT)는 ODT 동작신호가 입력되면 반도체 메모리장치의 내부에 생성되는 신호이다.

여기서 ODT 동작 타이밍, 즉 터미네이션 저항이 ODT 노드에 연결되는 타이밍도 스텍이 지정하는 범위안의 값으로 맞춰져야 하며, tAONmin, tAONmax, tAOFmin, tAOFmax 값들이 바로 ODT 타이밍 파라미터에 해당된다. tAONmin 값은 ODT 턴온 레이턴시 (ODTLon)값이 가리키는 레퍼런스 클럭 기준으로 (-) 방향으로 잰 값이며, tAONmax 값은 ODT 턴온 레이턴시 (ODTLon)값이 가리키는 레퍼런스 클럭 기준으로 (+) 방향으로 잰 값이다. tAOFmin 값은 ODT 턴오프레이턴시(ODTLoff) 값이 가리키는 레퍼런스 클럭 기준으로 (+) 방향으로 측정된 가장 작은 값에 해당되며, tAOFmax 값은 ODT 턴오프 레이턴시(ODTLoff) 값이 가리키는 레퍼런스 클럭 기준으로 (+) 방향으로 측정된 가장 큰 값에 해당된다.

한편, DDR3 스펙에서는 다이나믹 ODT 라는 동작이 추가로 제안되었는데, 이는 ODT동작에 의해 터미네이션 저항이 ODT 노드에 연결된 이후에 라이트 명령어가 입력되면, 라이트 동작이 이루어지는 시점에 맞추어 터미네이션 저항이 ODT 노드와 분리되고, 추가로 구비된 라이트 터미네이션 저항이 ODT 노드와 연결된다. 따라서 다이나믹 ODT 동작이 스펙에 만족하기 위해서는 ODT 노드에 연결된 터미네이션 저항에서 라이트 터미네이션 저항으로 교체되는 타이밍도 적절해야 한다. 이렇게 다 이나믹 ODT 동작이 추가된 이후는 DDR3 스펙에 의해 제조된 반도체 메모리 장치가 배치된 모듈상에서 보다 더 다양한 동작모드로 ODT 동작을 수행하기 위해서이다. 일예를 들면, 일반적으로 모듈상에 다수 배치된 반도체 메모리 장치는 랭크라는 영역으로 구분되는데, 선택된 랭크에서 데이터가 억세스될 때에 터미네이션 동작을 수행하는 것은 이웃한 랭크에 배치된 반도체 메모리 장치이다. 전술한 다이나믹 ODT 동작 모드가 있으면, 모듈에 4가지 랭크영역으로 나눌 수 있다.

참고적으로, tADCmin, tADCmax라는 다이나믹 ODT 타이밍 파라미터가 있다. 이는 다이나믹(Dynamic) ODT 기능이 지원되는 경우에서, 라이트 명령어가 들어오는 시점을 기준으로 tADCmin값은 다이나믹 ODT 턴온 레이턴시(ODTLcnw) 값이 가리키는 레퍼런스 클럭 기준으로 (+) 방향으로 측정된 가장 작은 값에 해당되며, tADCmax 값은 ODTLcnw 값이 가리키는 레퍼런스 클럭 기준으로 (+) 방향으로 측정된 가장 큰 값에 해당된다

도3은 JEDEC 스펙에 의한 ODT AC 파라미터를 나타내는 도표이다.

tAON 값은 DRAM의 동작스피드에 따라 +/-225 ~ +/- 400ps로 되어 있으며, tAOF, tADC 파라미터는 tCK 기준으로 0.3tCK~0.7tCK 사이에 분포해야 한다는 것이다. 즉, tAON를 비롯한 tAOF, tADC 파라미터의 경우, tCK가 작아지면 작아질수록 스펙을 만족하기가 더욱 어려워짐을 알 수 있다.

반도체 메모리 장치의 제조개발 과정에서 공정상태에 따라 ODT 동작 특성의 변화는 매우 심해지고, 제조된 반도체 메모리 장치마다 ODT 타이밍을 매번 맞춰줘야 할 경우가 많다.

따라서, ODT의 타이밍 조절을 효과적으로 할 수 있는 방법이 요구되며, 특히 고속으로 동작하는 반도체 메모리장치의 경우에는 설계된 바에 대하여 ODT 타이밍 의 변화에 적절하게 대응하기 위해서는 ODT 타이밍 조절 기능을 수행하는 다양한 테스트 방법이 절실하게 요구된다.

본 발명은 ODT 동작을 보다 용이하게 조절할 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.

본 발명은 외부에서 입력되는 ODT 동작신호를 예정된 레이턴시 동안 지연시켜 ODT 구동 인에이블 신호를 생성하는 레이턴시 조절부; 상기 ODT 구동 인에이블 신호가 가지는 파형의 형태 변화를 제어하기 위한 제어신호를 생성하기 위한 제어신호 생성부; 상기 제어신호에 응답하여 상기 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하기 위한 트리밍 조절부; 및 상기 트리밍 조절부에서 출력되는 ODT 구동 인에이블 신호에 응답하여 터미네이션 저항을 임피던스 조절노드와 연결시키기 위한 터미네이션 회로를 구비하는 반도체 메모리 장치를 제공한다.

또한, 외부에서 입력되는 ODT 동작신호를 제1 레이턴시 동안 지연시켜 노멀 ODT 구동 인에이블 신호를 생성하는 제1 레이턴시 조절부; 라이트 명령에 응답하여 생성된 라이트 명령어 신호를 제2 레이턴시 동안 지연시켜 라이트 ODT 인에이블 신 호를 생성하는 제2 레이턴시 조절부; 상기 노멀 ODT 구동 인에이블 신호가 가지는 파형의 형태 변화를 제어하기 위한 제어신호를 생성하기 위한 제어신호 생성부; 상기 제어신호에 응답하여 상기 노멀 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하기 위한 제1 트리밍 조절부; 상기 제어신호에 응답하여 상기 라이트 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하기 위한 제2 트리밍 조절부; 및 상기 제1 트리밍 조절부에서 출력되는 노멀 ODT 구동 인에이블 신호에 응답하여 노멀 터미네이션 저항을 임피던스 조절노드와 연결시키고, 상기 제2 트리밍 조절부에서 출력되는 라이트 ODT 구동 인에이블 신호에 응답하여 상기 노멀 터미네이션 저항을 상기 임피던스 조절노드와 분리시키고, 라이트 터미네이션 저항을 상기 임피던스 조절노드와 연결시키기 위한 터미네이션 회로를 구비하는 반도체 메모리 장치를 제공한다.

또한, 본 발명은 외부에서 입력되는 ODT 동작신호를 예정된 레이턴시 동안 지연시켜 ODT 구동 인에이블 신호를 생성하는 레이턴시 조절부; 상기 ODT 구동 인에이블 신호를 제어신호에 대응하는 지연값으로 지연시켜 출력하기 위한 ODT 신호지연부; 상기 ODT 신호지연부에서 출력되는 지연된 상기 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하기 위한 파형폭 조절부; 및 상기 트리밍 조절부에서 출력되는 ODT 구동 인에이블 신호에 응답하여 터미네이션 저항을 임피던스 조절노드와 연결시키기 위한 터미네이션 회로를 구비하는 반도체 메모리 장치를 제공한다.

또한, 본 발명은 외부에서 입력되는 ODT 동작신호를 제1 레이턴시 동안 지연시켜 노멀 ODT 구동 인에이블 신호를 생성하는 제1 레이턴시 조절부; 라이트 명령 에 응답하여 생성된 라이트 명령어 신호를 제2 레이턴시 동안 지연시켜 라이트 ODT 인에이블 신호를 생성하는 제2 레이턴시 조절부; 상기 노멀 ODT 구동 인에이블 신호를 제어신호에 대응하는 지연값으로 지연시켜 출력하기 위한 노멀 ODT 신호지연부; 상기 노멀ODT 신호지연부에서 출력되는 지연된 노멀 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하기 위한 노멀 파형폭 조절부; 상기 라이트 ODT 구동 인에이블 신호를 제어신호에 대응하는 지연값으로 지연시켜 출력하기 위한 라이트 ODT 신호지연부; 상기 라이트 ODT 신호지연부에서 출력되는 지연된 라이트 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하기 위한 라이트 파형폭 조절부; 및상기 노멀 파형폭 조절부에서 출력되는 노멀 ODT 구동 인에이블 신호에 응답하여 노멀 터미네이션 저항을 임피던스 조절노드와 연결시키고, 상기 라이트 파형폭 조절부에서 출력되는 라이트 ODT 구동 인에이블 신호에 응답하여 상기 노멀 터미네이션 저항을 상기 임피던스 조절노드와 분리시키고, 라이트 터미네이션 저항을 상기 임피던스 조절노드와 연결시키기 위한 터미네이션 회로를 구비하는 반도체 메모리 장치를 제공한다.

또한, 본 발명은 외부에서 입력되는 ODT 동작신호를 예정된 레이턴시 동안 지연시켜 ODT 구동 인에이블 신호를 생성하는 단계; 상기 ODT 구동 인에이블 신호가 가지는 파형의 형태 변화를 제어하기 위한 제어신호를 생성하는 단계; 상기 제어신호에 응답하여 상기 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하는 단계; 및 상기 파형이 변화된 ODT 구동 인에이블 신호에 응답하여 터미네이션 저항을 임피던스 조절노드와 연결시키는 단계를 포함하는 반도체 메모리 장치의 구동방법 을 제공한다.

또한, 본 발명은 외부에서 입력되는 ODT 동작신호를 제1 레이턴시 동안 지연시켜 노멀 ODT 구동 인에이블 신호를 생성하는 단계; 라이트 명령에 응답하여 생성된 라이트 명령어 신호를 제2 레이턴시 동안 지연시켜 라이트 ODT 인에이블 신호를 생성하는 단계; 상기 노멀 ODT 구동 인에이블 신호가 가지는 파형의 형태 변화를 제어하기 위한 제어신호를 생성하는 단계; 상기 제어신호에 응답하여 상기 노멀 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하는 단계; 상기 제어신호에 응답하여 상기 라이트 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하는 단계; 상기 파형변화된 노멀 ODT 구동 인에이블 신호에 응답하여 노멀 터미네이션 저항을 임피던스 조절노드와 연결시키는 단계; 및 상기 파형변화된 라이트 ODT 구동 인에이블 신호에 응답하여 상기 노멀 터미네이션 저항을 상기 임피던스 조절노드와 분리시키고, 라이트 터미네이션 저항을 상기 임피던스 조절노드와 연결시키는 단계를 포함하는 반도체 메모리 장치의 구동방법을 제공한다.

본 발명에서는 ODT 타이밍 조절을 효과적으로 맞춰줄 수 있는 기술을 테스트모드를 통해 구현할 수 있도록 한 것이 특징이다. 테스트 모드는 반도체 메모리 장치가 테스트 모드에 진입하게 되면, 어드레스 입력패드등을 통해 입력된 신호에 대응하여 내부적으로 생성되는 다양한 신호를 통해 외부에서 쉽게 테스트를 해볼 수 있는 동작모드이다. 제안된 기술에서는 ODT를 켜고 끄는 구간을 결정하는 ODT 구동 인에이블 신호의 전체 윈도우를 좌우로 쉬프트할 수 있는 기능을 통해 tAON 스펙에 대응하고, tAOF, tADC 스펙에 추가적으로 효과적인 대응이 될 수 있도록 ODT 구동 인에이블 신호가 비활성화되는 지점를 좌우로 쉬프트할 수 있는 기능을 테스트모드를 통해 구현하였다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도4는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치를 나타내는 블럭도이다.

도4를 참조하여 살펴보면, 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치는 ODT 동작에 관련된 ODT 명령어 입력버퍼(110), 제1 레이턴시 조절부(120), 제1 트리밍 조절부(130), 제1 리피터(140), 제2 리피터(150)와, 다이나믹 ODT 동작에 관련된 명령어 디코딩회로(200), 라이트 명령어 입력버퍼(210), 제2 레이턴시 조절부(220), 제2 트리밍 조절부(230)와 제3 리피터(240), 제4 리피터(250)을 구비한다. 또한 반도체 메모리 장치는 UDQ 패드영역(300)과 LDQ 패드 영역(400)을 구비한다. 또한, 제1 트리밍 조절부(130)와 제2 트리밍 조절부(230)의 동작 제어를 위한 제어신호를 생성하기 위해 신호 입력버퍼(20), 테스트 모드 제어부(30), 제1 디코더(40), 제2 디코더(50)를 구비한다.

ODT 명령어 입력버퍼(110)는 외부에서 제공되는 ODT 명령어를 ODT 명령어 입력버퍼(ODT PAD)를 통해 전달받아 제1 레이턴시 조절부(120)로 출력한다. 제1 레이턴시 조절부(120)는 ODT 명령어 입력버퍼(110)에서 제공되는 ODT 동작신호를 제1 레이턴시 동안 지연시켜 노멀 ODT 구동 인에이블 신호(ODTEN)를 생성한다. 제1 레이턴시는 ODT 명령어가 반도체 메모리 장치에 입력된 이후에 ODT 동작이 수행되도록 예정된 타이밍까지를 말한다. 또한, 제1 레이턴시 조절부(120)에서 출력되는 노멀 ODT 구동 인에이블 신호(ODTEN)은 지연고정루프에서 출력되는 지연고정된 클럭에 동기되어 출력된다. 지연고정루프는 반도체 메모리 장치에 입력되는 클럭의 천이시점과 데이터의 출력시점을 보정하기 위해 내부적으로 생성하는 클럭이다. 제1 트리밍 조절부(130)는 제어신호(S0~S3,/S0~/S3,C0~C3,/C0~/C3)에 응답하여 노멀 ODT 구동 인에이블 신호(ODTEN)의 파형을 변화시켜 트리밍된 노멀 ODT 구동 인에이블 신호(ODTEN_T)를 출력한다. 제1 리피터(140)는 트리밍된 노멀 ODT 구동 인에이블 신호(ODTEN_T)가 UDQ 패드영역(300)까지 전달되는 과정에서 신호의 크기가 감쇄되는 것을 보상한다. 제2 리피터(150)는 트리밍된 노멀 ODT 구동 인에이블 신호(ODTEN_T)가 LDQ 패드영역(400)까지 전달되는 과정에서 신호의 크기가 감쇄되는 것을 보상한다.

라이트 명령어 입력버퍼(210)는 명령어 디코딩회로(200)에서 생성되어 출력되는 라이트 명령어(WRT)를 전달받아 제2 레이턴시 조절부(220)로 출력한다. 제2 레이턴시 조절부(220)는 라이트 명령어 입력버퍼(210)에서 제공되는 라이트 동작신호를 제2 레이턴시 동안 지연시켜 라이트 ODT 구동 인에이블 신호(ODTWEN)를 생성한다. 제2 레이턴시는 라이트명령어가 반도체 메모리 장치에 입력된 이후에 다이나믹 ODT 동작이 수행되도록 예정된 타이밍까지를 말한다. 또한, 제2 레이턴시 조절부(220)에서 출력되는 라이트 ODT 구동 인에이블 신호(ODTWEN)는 지연고정루프에서 출력되는 지연고정된 클럭에 동기되어 출력된다. 제1 레이턴시와 제2 레이턴시는 같은 값일수도 있고, 각각 대응하는 동작에 따라 서로 다른 값일 수도 있다. 제2 트리밍 조절부(230)는 제어신호(S0~S3,/S0~/S3,C0~C3,/C0~/C3)에 응답하여 라이트 ODT 구동 인에이블 신호(ODTWEN)의 파형을 변화시켜 트리밍된 라이트 ODT 구동 인에이블 신호(ODTEN_WT)를 출력한다. 제3 리피터(240)는 트리밍된 라이트 ODT 구동 인에이블 신호(ODTEN_WT)가 UDQ 패드영역(300)까지 전달되는 과정에서 신호의 크기가 감쇄되는 것을 보상한다. 제4 리피터(250)는 트리밍된 라이트 ODT 구동 인에이블 신호(ODTEN_WT)가 LDQ 패드영역(400)까지 전달되는 과정에서 신호의 크기가 감쇄되는 것을 보상한다.

여기서 UDQ 패드영역(300)과 LDQ 패드영역(400)는 반도체 메모리 장치의 데이터 입출력패드가 배치되는 영역을 말하는 것이다. 반도체 메모리 장치의 입출력패드는 각각 상위영역과 하위영역으로 그룹지어져 배치되어 있는데, UDQ 패드영역(300)과 LDQ 패드영역(400)는 각각 상위영역과 하위영역으로 그룹지여진 데이터 입출력패드가 배치되는 영역을 말한다. UDQ 패드영역(300)과 LDQ 패드영역(400)에 각각 배치된 입출력패드에는 ODT 동작을 위한 노멀 터미네이션 저항(RTT_NOM1, RTT_NOM2)과 다이나믹 ODT 동작을 위한 라이트 터미네이션 저항(RTT_WR1,RTT_WR2)이 스위치를 통해 선택적으로 연결되도록 되어 있다.

예를 들어 UDQ 패드영역을 (300)을 살펴보면, 데이터 입출력패드에 연결된 OCT 노드에 4개의 스위치(S1 ~ S4)가 배치되고, 각각의 스위치에 노멀 터미네이션 저항 (RTT_NOM1, RTT_NOM2)과 라이트 터미네이션 저항(RTT_WR1, RTT_WR2)이 스위치 를 통해 데이터 입출력패드에 연결된다.

노멀 ODT 구동 인에이블 신호(ODTEN)가 활성화되면, 제1 트리밍 조절부(130)는 제어신호(S0~S3,/S0~/S3,C0~C3,/C0~/C3)에 응답하여 노멀 ODT 구동 인에이블 신호(ODTEN)의 파형을 변형하여 트리밍된 노멀 ODT 구동 인에이블 신호(ODTEN)를 출력한다. 여기서 변형이란 파형의 폭을 증가 또는 감소시키거나, 파형을 좌측으로 또는 우측으로 시프팅시키는 것을 말한다. 트리밍된 노멀 ODT 구동 인에이블 신호(ODTEN)에 의해 제1 리피터(140)의 출력신호(ODT_UDQ)가 활성화되어 출력되면 스위치(S3,S4)가 턴온되어 노멀 터미네이션 저항(RTT_NOM1, RTT_NOM2)이 임피던스를 조절하는 노드인 ODT노드에 연결된다. 이후 다이나믹 ODT 동작에서 제2 레이턴시조절부(220)에서 라이트 ODT 구동 인에이블 신호(ODTWEN)를 활성화시켜 출력하면, 이를 제2 트리밍 조절부(230)는 제어신호(S0~S3,/S0~/S3,C0~C3,/C0~/C3)에 응답하여 트리밍된 라이트 ODT 구동 인에이블 신호(ODTWEN_WT)로 출력한다. 이어서 트리밍된 라이트 ODT 구동 인에이블 신호(ODTWEN)에 의해 제2 리피터(240)의 출력신호(WODT_UDQ)가 활성화되어 출력되면 노멀 터미네이션 저항(RTT_NOM1, RTT_NOM2)이 ODT 노드와 분리되고, 라이트 터미네이션 저항(RTT_WR1, RTT_WR2)이 ODT 노드와 연결된다.

신호입력버퍼(20)는 외부에서 입력되는 테스트신호(TEST)를 입력받아 테스트 모드 제어부(30)로 전달한다. 반도체 메모리 장치는 테스트 모드에서 일반적으로 어드레스가 입력되는 경로로 테스트 신호를 입력받는다. 이 경우에는 신호입력버퍼(20)는 어드레스 입력버퍼가 될 수 있다. 만약 데이터 입력경로로 테스트 신호를 입력받는 경우에는 신호입력버퍼(20)는 데이터 입력버퍼를 지칭하는 것일 수 있다. 또한 별도의 테스트 신호를 입력받는 경우에는 신호 입력버퍼(20)는 테스트신호 입력버퍼가 될 것이다. 테스트모드 제어부(30)는 테스트신호(TEST)를 이용하여 다수의 테스트 모드신호(TM0~TM3, /TM0~/TM3)를 생성한다. 제1 디코더(40)는 테스트 모드신호(TM0,TM1,/TM0,/TM1)를 디코딩하여 제어신호(S0~S3,/S0~/S3)를 생성한다. 제2 디코더(40)는 테스트 모드신호(TM2,TM3,/TM2,/TM3)를 디코딩하여 제어신호(S0~S3,/S0~/S3)를 생성한다.

본 발명은 DDR3 SDRAM에 적용되어 있는 ODT(On-Die Termination) 기능의 타이밍 파라미터를 테스트모드를 통해서 조정하는 기술에 대한 것이다. 제1 레이턴시 조절부(120)는 외부에서 ODT 명령어가 입력된 이후 노멀 ODT 동작을 수행하기까지의 예정된 레이턴시만큼 ODT 명령어를 지연시킨 노멀 ODT 구동 인에이블 신호(ODTEN)를 생성한다. 제2 레이턴시 조절부(220)는 외부에서 입력된 명령어 신호에 의해 내부적으로 라이트 명령어가 생성된 이후에 예정된 다이나믹 ODT 동작을 수행하기까지의 레이턴시만큼 지연된 이후에 라이트 ODT 구동 인에이블 신호(ODTWEN)를 생성한다. 제1 레이턴시 조절부와 제2 레이턴시 조절부에서 출력되는 신호는 지연고정루프에서 출력되는 지연고정된 클럭에 동기되어 출력되도록 되어 있다.

그러나, 이렇게 제1 레이턴시 조절부와 제2 레이턴시 조절부에서 스펙에 예정된 만큼 레이턴시를 조절하여 ODT 동작을 수행하기 위한 신호를 생성하여 터미네이션 저항을 구비한 패드영역으로 출력하더라도, 가장 바람직한 타이밍에 터미네이 션 저항이 ODT 노드에 접속되지 않는다. 이는 반도체 메모리장치의 제조공정 조건상의 변화나 반도체 메모리 장치의 동작시 주변 온도등에 의해 제1 및 제2 레이턴시 조절부(120,220)에서 출력되는 출력신호의 생성타이밍이 변화하고, 또한 터미네이션 저항이 배치된 패드영역까지 전달되는 타이밍이 달라지거나, 왜곡될 수 있다.

이를 보완하기 위해 본 발명에서는 테스트 모드에서 제1 및 제2 레이턴시 조절부(120,220)에서 출력되는 출력신호의 파형을 일정정도 조절할 수 있는 제1 트리밍 조절부와 제2 트리밍 조절부를 구비하고 있다. 제1 트리밍 조절부와 제2 트리밍 조절부는 테스트시에 외부에서 입력된 테스트용 신호에 의해 생성된 제어신호의 응답하여 제1 및 제2 레이턴시 조절부(120,220)에서 출력되는 출력신호의 파형을 조절하고 있다.

이러한 타이밍 조절이 이뤄지고 난 후의 신호들은 각각 2개의 repeater들을 사용하여 LDQ패드영역(300), UDQ 패드영역(400)으로 전달된다. 여기서 LDQ패드영역(300)은 X8, X4 모드 조건에서 사용되는 데이터 입출력패드가 배치되어 있고, UDQ 패드영역(400)는 X16일때 추가로 필요한 데이터 입출력패드이 배치된 영역이다. 여기서 리피터(140,150,240,250)는 LDQ 패드영역(300)과 UDQ 패드영역(400)의 중간 위치에 배치시키는 것이 바람직하다. 리피터를 통과된 신호가 서로 틀어지는 것을 최소화하기 위한 것이다.

도5는 도4에 도시된 반도체 메모리 장치의 테스트 모드의 동작을 나타내기 위한 도표이다. 반도체 메모리 장치는 개발자가 테스트시 내부적으로 원하는 다양한 테스트 모드를 사용할 수 있는 기능을 제공하고 있다. 도5에 도시된 도표는 다 양한 테스트 모드를 어떻게 사용할 것인 지에 대한 동작이 나타나 있다. 8가지의 테스트 모드가 있으며, 테스트 모드신호(TM0~TM3)의 상태에 따라 제1 트리밍 조절부(130)와 제2 트리밍 조절부(230)에서 트리밍하는 정도가 정해진다.

도6은 도4에 도시된 제1 디코더를 나타내는 회로도이다.

도6에 도시된 바와 같이 제1 디코더(40)는 테스트 모드신호(TM0~TM1)와 그 반전된 신호를 디코딩하여 제어신호(S0~S3,/S0~/S3)를 생성한다. 도7은 도4에 도시된 제2 디코더를 나타내는 회로도이다. 여기서 반전된 제어신호(/S0~/S3)를 생성하는 인버터의 표시는 생략하였다.

제2 디코더(50)는 테스트 모드신호(TM2~TM3)와 그 반전된 신호를 디코딩하여 제어신호(C0~C3,/C0~/C3)를 생성한다. 여기서 반전된 제어신호(/C0~/C3)를 생성하는 인버터의 표시는 생략하였다.

도8은 도4에 도시된 제1 트리밍 조절부와 제1 및 제2 리피터(140,150)를 나타내는 회로도이다.

도8을 참조하여 살펴보면, 제1 트리밍 조절부(130)는 노멀 ODT 구동 인에이블 신호(DOTEN)를 제어신호제어신호(S0~S3,/S0~/S3)에 대응하는 지연값으로 지연시켜 출력하기 노멀 ODT 신호지연부(130A)와, 노멀 ODT 신호지연부(130A)에서 출력되는 지연된 ODT 구동 인에이블 신호(ODTEN_D)의 파형 폭을 변화시켜 출력하기 위한 노멀 파형폭 조절부(130B)를 구비한다. 특히, 노멀 파형폭 조절부(130B)는 ODT 구동 인에이블 신호(ODTEN_D)의 비활성화를 위한 천이시점의 타이밍을 변화시키는 것을 특징으로 한다. 여기서는 ODT 구동 인에이블 신호(ODTEN_D)의 하이레벨 구간이 활성화구간이므로, 구동 인에이블 신호(ODTEN_D)의 비활성화를 위한 천이시점의 타이밍을 변화시키는 것은 로우레벨로 천이하는 시점의 타이밍을 변화시키는 것이다.

노멀 ODT 신호지연부(130A)는 노멀 ODT 구동 인에이블 신호(ODTEN)를 입력받아 지연시키기 위해 직열연결된 다수의 지연소자(131 ~ 133)와, 지연소자(131 ~ 133)에 각각 대응하여, 대응하는 지연소자의 출력을 출력단으로 선택적으로 출력하기 위한 다수의 전송게이트(T2 ~ T4)와, 노멀 ODT 구동 인에이블 신호(ODTEN)를 출력단으로 선택적으로 전송하기 위한 전송게이트(T1)를 구비한다.

노멀 파형폭 조절부(130B)는 노멀 ODT 신호지연부(130A)에서 출력되는 지연된 노멀 ODT 구동 인에이블 신호를 지연시키기 위해 직열연결된 다수의 지연소자(134~136)와, 지연소자(134~136)중 선택된 지연소자(134)의 입력측과 출력측을 입력받는 낸드게이트(ND0)와, 낸드게이트(ND0)의 출력을 반전하여 출력하는 인버터(IV7)와, 지연소자(134~136)중 선택된 지연소자(135)의 입력측과 출력측을 입력받는 노어게이트(NOR1)와, 노어게이트(NOR1)의 출력을 반전하여 출력하기 위한 인버터(IV5)와, 지연소자(134~136)중 적어도 2개 이상의 선택되어 그룹핑하여, 그룹핑된 지연소자들(135,136)의 입력측과 출력측을 입력받은 노어게이트(NOR2)와, 노어게이트(NOR2)의 출력을 반전하여 출력하기 위한 인버터(IV6)와, 인버터(IV7)의 출력을 출력단으로 선택적으로 전달하여 트리밍된 ODT 구동 인에이블 신호(ODTEN_T)를 생성하기 위한 전송게이트(T4)와, 인버터(IV6)의 출력을 출력단으로 선택적으로 전달하여 트리밍된 ODT 구동 인에이블 신호(ODTEN_T)를 생성하기 위한 전송게이트(T6)와, 인버터(IV5)의 출력을 출력단으로 선택적으로 전달하여 트리밍 된 ODT 구동 인에이블 신호(ODTEN_T)를 생성하기 위한 전송게이트(T7)와, 지연소자(134)의 출력을 선택적으로 출력하여 트리밍된 ODT 구동 인에이블 신호(ODTEN_T)를 생성하기 위한 전송게이트(T5)를 구비한다.

제2 트리밍 조절부(230)는 라이트 ODT 구동 인에이블 신호(ODTWEN)를 입력받아 입력된 파형을 변화시키는 것이 다른 뿐 전체적인 구성은 제1 트리밍 조절부(130)와 유사하므로 자세한 표시와 설명은 생략하였다.

제1 리피터(140)는 2개의 직렬연결된 인버터(IV9, IV8)를 구비하고, 제2 리피터(150)도 같은 구성으로 되어 있다.

제1 레이턴시 조절부(120)에서 지연고정루프에 동기된 노멀 ODT 구동 인에이블 신호(ODTEN)가 노멀 ODT 지연부(130A)로 입력되면, 직열연결된 지연소자(131 ~ 133)에 의해 순차적으로 지연된다. 지연소자(131)를 거치게 되면, 제1 지연된 신호(ODTEN1)신호가 되고, 지연소자(131,132)를 거치게 되면 제2 지연된 신호(ODTEN2)가 되고, 지연소자(131,132,133)를 거치게 되면 제3 지연된 신호(ODTEN3)가 된다.제어신호(S0~S3,/S0~/S3)에 따라 전송게이트(T1 ~ T4)중에서 턴온되는 전송게이트가 정해지며, 턴온되는 전송게이트에 의헤 전달되는 신호가 지연된 노멀 ODT 구동 인에이블 신호(ODTEN_D)가 된다. 여기서 지연소자(131~133)의 지연값은 모두 같은 값으로 정할 수 있고, 또한 서로 다르게 정할 수 있으며, 노멀 ODT 지연부(130A)에 구비되는 수도 적용되는 반도체 메모리 장치에 따라 다양하게 달라질 수 있다.

지연된 노멀 ODT 구동 인에이블 신호(ODTEN_D)는 노멀 파형폭 조절부(130B) 에 구비된 직열연결된 지연소자(134 ~ 136)에 의해 순차적으로 지연된다. 지연소자(134)를 거치게 되면 제4 지연된 신호(ODTEN_D1)가 신호가 되고, 지연소자(134,135)를 거치게 되면 제5 지연된 신호(ODTEN_D2)가 되고, 지연소자(134,135,136)를 거치게 되면, 제6 지연된 신호(ODTEN_D3)가 된다.

이어서, 낸드게이트(NO0)와 인버터(IV7)에 의해 지연소자(134)의 입력과 출력신호의 논리곱 연산이 이루어져 전송게이트(T4)로 출력된다. 지연소자(134)의 출력은 전송게이트(T5)로 전달된다. 지연소자(135)의 입력과 지연소자(136)의 출력은 노어게이트(NOR2)와 인버터(IV6)의 논리합 연산이 이루어져 전송게이트(T6)로 출력된다. 지연소자(135)의 출력과 입력의 노어게이트(NOR1)와 인버터(IV5)에 의해 논리합 연산이 이루어져 전송게이트(T7)로 전달된다. 제어신호(C0~C3,/C0~/C3)에 따라 전송게이트(T1 ~ T4)중에서 턴온되는 전송게이트가 정해지며, 턴온되는 전송게이트에 의해 전달되는 신호가 트리밍된 노멀 ODT 구동 인에이블 신호(ODTEN_T)가 된다. 여기서 지연소자(134~136)의 지연값은 모두 같은 값으로 정할 수 있고, 또한 서로 다르게 정할 수 있으며, 노멀 파형폭 조절부(130B)에 구비되는 지연소자의 수도 적용되는 반도체 메모리 장치에 따라 다양하게 달라질 수 있다. 또한, 각 전송게이트(T4~T7)에 입력되는 신호를 생성하는 방법도 다양한 논리조합을 통해 다양하게 정할 수 있다.

결국, 노멀 ODT 지연부(130A)는 입력된 신호를 제어신호에 대응하는 지연값만큼 지연시켜 출력하는 것이고, 노멀 파형폭 조절부(130B)는 입력된 신호의 파형폭, 즉 원도우를 조절하는 것이다.

여기서는 트리밍조절부를 두파트로 구분하여, 한 파트는 파형을 다양한 값으로 지연시켰고, 나머지 파트는 파형의 폭을 조절하는 일예를 보였다. 그러나, 경우에 따라서는 다양한 형태로 ODT동작을 위한 레이턴시값에 의해 지연된 신호의 파형을 변형시킬 수 있다.

도9는 도8에 도시된 ODT 신호 지연부의 동작을 나타내는 파형도이다. 도10은 도8에 도시된 파형조절부의 동작을 나타내는 파형도이다. 도9에는 노멀 ODT 지연부(130A)에서 지연시기는 신호의 파형도가 도시되어 있고, 도10은 노멀 파형폭 조절부(130B)에서 조절하는 파형의 형태가 도시되어 있다.

이상과 같이, 본 발명에 의해서, ODT 동작을 위한 레이턴시만큼 ODT 구동인에이블 신호를 지연시키고 나서, 트리밍 조절부에 의해서 파형을 변형시켜 터미네이션 저항이 있는 영역을 전달하기 때문에, 다양한 타이밍에 ODT 동작을 동작시킬 수 있다.

따라서 고속으로 동작하는 반도체 메모리 장치의 ODT 동작을 다양하게 할 수 제어할 수 있을 뿐 아니라, 제조가 완료된 반도체 메모리 장치의 테스트를 다양하게 할 수 있다. 또한 ODT 동작의 타이밍에 의한 에러를 쉽게 찾을 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 반도체 메모리 장치를 제조한 이후에 ODT 동작 모드의 다양한 테스트를 쉽게 구현해볼 수 있다. 따라서 제조공정등의 외부 조건에 의해 설계시와 다른 특성을 가지게 되는 경우에도 쉽게 ODT 동작에서 기인하는 오류를 쉽게 찾을 수 있고, 또한, 그로 인해 ODT 동작 타이밍을 바람직하게 조정해 줄 수 있다.

Claims (47)

  1. 외부에서 입력되는 ODT 동작신호를 예정된 레이턴시 동안 지연시켜 ODT 구동 인에이블 신호를 생성하는 레이턴시 조절부;
    상기 ODT 구동 인에이블 신호가 가지는 파형의 형태 변화를 제어하기 위한 제어신호를 생성하기 위한 제어신호 생성부;
    상기 제어신호에 응답하여 상기 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하기 위한 트리밍 조절부; 및
    상기 트리밍 조절부에서 출력되는 ODT 구동 인에이블 신호에 응답하여 터미네이션 저항을 임피던스 조절노드와 연결시키기 위한 터미네이션 회로
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 트리밍 조절부는
    상기 ODT 구동 인에이블 신호를 제어신호에 대응하는 지연값으로 지연시켜 출력하기 위한 ODT 신호지연부; 및
    상기 ODT 신호지연부에서 출력되는 지연된 상기 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하기 위한 파형폭 조절부
    를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 파형폭 조절부는 상기 ODT 구동 인에이블 신호의 비활성화를 위한 천이시점의 타이밍을 변화시키는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 ODT 신호지연부는
    상기 ODT 구동 인에이블 신호를 입력받아 지연시키기 위해 직열연결된 다수의 제1 지연소자;
    상기 지연소자에 각각 대응하여, 대응하는 지연소자의 출력을 제1 출력단으로 선택적으로 출력하기 위한 다수의 제1 전송게이트; 및
    상기 ODT 구동 인에이블 신호를 상기 제1 출력단으로 선택적으로 전송하기 위한 제2 전송게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 파형폭 조절부는
    상기 ODT 신호지연부에서 출력되는 지연된 상기 ODT 구동 인에이블 신호를 지연시키기 위해 직열연결된 다수의 제2 지연소자;
    상기 제2 지연소자중 선택된 지연소자의 입력측과 출력측을 입력받는 낸드게이트;
    상기 제2 지연소자중 선택된 지연소자의 입력측과 출력측을 입력받는 제1 노어게이트;
    상기 제2 지연소자중 적어도 2개 이상의 선택되어 그룹핑하여, 그룹핑된 지연소자들의 입력측과 출력측을 입력받은 제2 노어게이트;
    상기 낸드게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제3 전송게이트;
    상기 제1 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제4 전송게이트;
    상기 제2 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제5 전송게이트; 및
    상기 지연소자중 선택된 지연소자의 출력을 상기 제2 출력단으로 선택적으로 출력하기 위한 제6 전송게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    테스트 모드에서 입력되는 적어도 하나 이상의 테스트 신호에 응답하여 다수의 테스트 모드신호를 출력하기 위한 테스트 모드 제어부; 및
    상기 테스트 모드신호를 디코딩하여 다수의 상기 제어신호를 출력하기 위한 디코딩회로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 6 항에 있어서,
    상기 디코딩회로는
    상기 다수의 테스트 모드신호 및 그 반전된 모든 신호중 서로 다른 임의의 2개를 입력받아 다수의 상기 제어신호중 하나를 출력하기 위한 다수의 앤드게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 1 항에 있어서,
    상기 트리밍 조절부에서 출력되는 ODT 구동 인에이블 신호가 상기 터미네이션 회로로 전달되는 과정에서의 신호의 감쇄를 보상하기 위한 리피터를 상기 터미네이션 회로와 상기 제1 트리밍 조절부 사이에 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 1 항에 있어서,
    상기 레이턴시 조절부에서 출력되는 ODT 구동 인에이블 신호는 지연고정루프 에서 출력되는 지연고정된 클럭에 동기되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 외부에서 입력되는 ODT 동작신호를 제1 레이턴시 동안 지연시켜 노멀 ODT 구동 인에이블 신호를 생성하는 제1 레이턴시 조절부;
    라이트 명령에 응답하여 생성된 라이트 명령어 신호를 제2 레이턴시 동안 지연시켜 라이트 ODT 인에이블 신호를 생성하는 제2 레이턴시 조절부;
    상기 노멀 ODT 구동 인에이블 신호가 가지는 파형의 형태 변화를 제어하기 위한 제어신호를 생성하기 위한 제어신호 생성부;
    상기 제어신호에 응답하여 상기 노멀 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하기 위한 제1 트리밍 조절부;
    상기 제어신호에 응답하여 상기 라이트 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하기 위한 제2 트리밍 조절부; 및
    상기 제1 트리밍 조절부에서 출력되는 노멀 ODT 구동 인에이블 신호에 응답하여 노멀 터미네이션 저항을 임피던스 조절노드와 연결시키고, 상기 제2 트리밍 조절부에서 출력되는 라이트 ODT 구동 인에이블 신호에 응답하여 상기 노멀 터미네이션 저항을 상기 임피던스 조절노드와 분리시키고, 라이트 터미네이션 저항을 상기 임피던스 조절노드와 연결시키기 위한 터미네이션 회로
    를 구비하는 반도체 메모리 장치.
  11. 제 10 항에 있어서,
    상기 제1 트리밍 조절부는
    상기 노멀 ODT 구동 인에이블 신호를 제어신호에 대응하는 지연값으로 지연시켜 출력하기 위한 노멀 ODT 신호지연부; 및
    상기 ODT 신호지연부에서 출력되는 지연된 상기 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하기 위한 노멀 파형폭 조절부
    를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 11 항에 있어서,
    상기 노멀 파형폭 조절부는 상기 ODT 구동 인에이블 신호의 비활성화를 위한 천이시점의 타이밍을 변화시키는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 12 항에 있어서,
    상기 제2 트리밍 조절부는
    상기 라이트 ODT 구동 인에이블 신호를 제어신호에 대응하는 지연값으로 지연시켜 출력하기 위한 라이트 ODT 신호지연부; 및
    상기 라이트 ODT 신호지연부에서 출력되는 지연된 상기 라이트 ODT 구동 인 에이블 신호의 파형 폭을 변화시켜 출력하기 위한 라이트 파형폭 조절부
    를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 10 항에 있어서,
    상기 노멀 ODT 신호지연부는
    상기 노멀 ODT 구동 인에이블 신호를 입력받아 지연시키기 위해 직열연결된 다수의 제1 지연소자;
    상기 지연소자에 각각 대응하여, 대응하는 지연소자의 출력을 제1 출력단으로 선택적으로 출력하기 위한 다수의 제1 전송게이트; 및
    상기 노멀 ODT 구동 인에이블 신호를 상기 제1 출력단으로 선택적으로 전송하기 위한 제2 전송게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    상기 노멀 파형폭 조절부는
    상기 노멀 ODT 신호지연부에서 출력되는 지연된 상기 노멀 ODT 구동 인에이블 신호를 지연시키기 위해 직열연결된 다수의 제2 지연소자;
    상기 제2 지연소자중 선택된 지연소자의 입력측과 출력측을 입력받는 낸드게이트;
    상기 제2 지연소자중 선택된 지연소자의 입력측과 출력측을 입력받는 제1 노어게이트;
    상기 제2 지연소자중 적어도 2개 이상의 선택되어 그룹핑하여, 그룹핑된 지연소자들의 입력측과 출력측을 입력받은 제2 노어게이트;
    상기 낸드게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제3 전송게이트;
    상기 제1 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제4 전송게이트;
    상기 제2 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제5 전송게이트; 및
    상기 제2 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제5 전송게이트; 및
    상기 지연소자중 선택된 지연소자의 출력을 상기 제2 출력단으로 선택적으로 출력하기 위한 제6 전송게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 10 항에 있어서,
    테스트 모드에서 입력되는 적어도 하나 이상의 테스트 신호에 응답하여 다수의 테스트 모드신호를 출력하기 위한 테스트 모드 제어부; 및
    상기 테스트 모드신호를 디코딩하여 다수의 상기 제어신호를 출력하기 위한 디코딩회로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 16 항에 있어서,
    상기 디코딩회로는
    상기 다수의 테스트 모드신호 및 그 반전된 모든 신호중 서로 다른 임의의 2개를 입력받아 다수의 상기 제어신호중 하나를 출력하기 위한 다수의 앤드게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제 10 항에 있어서,
    상기 트리밍 조절부에서 출력되는 ODT 구동 인에이블 신호가 상기 터미네이션 회로로 전달되는 과정에서의 신호의 감쇄를 보상하기 위한 리피터를 상기 터미네이션 회로와 상기 제1 트리밍 조절부 사이에 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  19. 제 10 항에 있어서,
    상기 제1 및 제2 레이턴시 조절부에서 출력되는 노멀 ODT 구동 인에이블 신 호와 라이트 ODT 구동 인에이블 신호는 지연고정루프에서 출력되는 지연고정된 클럭에 동기되는 것을 특징으로 하는 반도체 메모리 장치.
  20. 외부에서 입력되는 ODT 동작신호를 예정된 레이턴시 동안 지연시켜 ODT 구동 인에이블 신호를 생성하는 레이턴시 조절부;
    상기 ODT 구동 인에이블 신호를 제어신호에 대응하는 지연값으로 지연시켜 출력하기 위한 ODT 신호지연부;
    상기 ODT 신호지연부에서 출력되는 지연된 상기 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하기 위한 파형폭 조절부; 및
    상기 트리밍 조절부에서 출력되는 ODT 구동 인에이블 신호에 응답하여 터미네이션 저항을 임피던스 조절노드와 연결시키기 위한 터미네이션 회로
    를 구비하는 반도체 메모리 장치.
  21. 제 20 항에 있어서,
    상기 파형폭 조절부는 상기 ODT 구동 인에이블 신호의 비활성화를 위한 천이시점의 타이밍을 변화시키는 것을 특징으로 하는 반도체 메모리 장치.
  22. 제 21 항에 있어서,
    상기 ODT 신호지연부는
    상기 ODT 구동 인에이블 신호를 입력받아 지연시키기 위해 직열연결된 다수의 제1 지연소자;
    상기 지연소자에 각각 대응하여, 대응하는 지연소자의 출력을 제1 출력단으로 선택적으로 출력하기 위한 다수의 제1 전송게이트; 및
    상기 ODT 구동 인에이블 신호를 상기 제1 출력단으로 선택적으로 전송하기 위한 제2 전송게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  23. 제 22 항에 있어서,
    상기 파형폭 조절부는
    상기 ODT 신호지연부에서 출력되는 지연된 상기 ODT 구동 인에이블 신호를 지연시키기 위해 직열연결된 다수의 제2 지연소자;
    상기 제2 지연소자중 선택된 지연소자의 입력측과 출력측을 입력받는 낸드게이트;
    상기 제2 지연소자중 선택된 지연소자의 입력측과 출력측을 입력받는 제1 노어게이트;
    상기 제2 지연소자중 적어도 2개 이상의 선택되어 그룹핑하여, 그룹핑된 지연소자들의 입력측과 출력측을 입력받은 제2 노어게이트;
    상기 낸드게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제3 전송게이트;
    상기 제1 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제4 전송게이트; 및
    상기 제2 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제5 전송게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  24. 제 23 항에 있어서,
    테스트 모드에서 입력되는 적어도 하나 이상의 테스트 신호에 응답하여 다수의 테스트 모드신호를 출력하기 위한 테스트 모드 제어부; 및
    상기 테스트 모드신호를 디코딩하여 다수의 상기 제어신호를 출력하기 위한 디코딩회로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  25. 제 24 항에 있어서,
    상기 디코딩회로는
    상기 다수의 테스트 모드신호 및 그 반전된 모든 신호중 서로 다른 임의의 2개를 입력받아 다수의 상기 제어신호중 하나를 출력하기 위한 다수의 앤드게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  26. 제 25 항에 있어서,
    상기 트리밍 조절부에서 출력되는 ODT 구동 인에이블 신호가 상기 터미네이션 회로로 전달되는 과정에서의 신호의 감쇄를 보상하기 위한 리피터를 상기 터미네이션 회로와 상기 파형폭 조절부 사이에 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  27. 제 20 항에 있어서,
    상기 레이턴시 조절부에서 출력되는 ODT 구동 인에이블 신호는 지연고정루프에서 출력되는 지연고정된 클럭에 동기되는 것을 특징으로 하는 반도체 메모리 장치.
  28. 외부에서 입력되는 ODT 동작신호를 제1 레이턴시 동안 지연시켜 노멀 ODT 구동 인에이블 신호를 생성하는 제1 레이턴시 조절부;
    라이트 명령에 응답하여 생성된 라이트 명령어 신호를 제2 레이턴시 동안 지연시켜 라이트 ODT 인에이블 신호를 생성하는 제2 레이턴시 조절부;
    상기 노멀 ODT 구동 인에이블 신호를 제어신호에 대응하는 지연값으로 지연시켜 출력하기 위한 노멀 ODT 신호지연부;
    상기 노멀ODT 신호지연부에서 출력되는 지연된 노멀 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하기 위한 노멀 파형폭 조절부;
    상기 라이트 ODT 구동 인에이블 신호를 제어신호에 대응하는 지연값으로 지연시켜 출력하기 위한 라이트 ODT 신호지연부;
    상기 라이트 ODT 신호지연부에서 출력되는 지연된 라이트 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하기 위한 라이트 파형폭 조절부; 및
    상기 노멀 파형폭 조절부에서 출력되는 노멀 ODT 구동 인에이블 신호에 응답하여 노멀 터미네이션 저항을 임피던스 조절노드와 연결시키고, 상기 라이트 파형폭 조절부에서 출력되는 라이트 ODT 구동 인에이블 신호에 응답하여 상기 노멀 터미네이션 저항을 상기 임피던스 조절노드와 분리시키고, 라이트 터미네이션 저항을 상기 임피던스 조절노드와 연결시키기 위한 터미네이션 회로
    를 구비하는 반도체 메모리 장치.
  29. 제 28 항에 있어서,
    상기 노멀 파형폭 조절부는 상기 ODT 구동 인에이블 신호의 비활성화를 위한 천이시점의 타이밍을 변화시키는 것을 특징으로 하는 반도체 메모리 장치.
  30. 제 29 항에 있어서,
    상기 노멀 ODT 신호지연부는
    상기 노멀 ODT 구동 인에이블 신호를 입력받아 지연시키기 위해 직열연결된 다수의 제1 지연소자;
    상기 지연소자에 각각 대응하여, 대응하는 지연소자의 출력을 제1 출력단으로 선택적으로 출력하기 위한 다수의 제1 전송게이트; 및
    상기 노멀 ODT 구동 인에이블 신호를 상기 제1 출력단으로 선택적으로 전송하기 위한 제2 전송게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  31. 제 30 항에 있어서,
    상기 노멀 파형폭 조절부는
    상기 노멀 ODT 신호지연부에서 출력되는 지연된 상기 노멀 ODT 구동 인에이블 신호를 지연시키기 위해 직열연결된 다수의 제2 지연소자;
    상기 제2 지연소자중 선택된 지연소자의 입력측과 출력측을 입력받는 낸드게이트;
    상기 제2 지연소자중 선택된 지연소자의 입력측과 출력측을 입력받는 제1 노어게이트;
    상기 제2 지연소자중 적어도 2개 이상의 선택되어 그룹핑하여, 그룹핑된 지연소자들의 입력측과 출력측을 입력받은 제2 노어게이트;
    상기 낸드게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제3 전 송게이트;
    상기 제1 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제4 전송게이트;
    상기 제2 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제5 전송게이트;상기 제2 노어게이트의 출력을 선택적으로 제2 출력단으로 출력하기 위한 제5 전송게이트; 및
    상기 지연소자중 선택된 지연소자의 출력을 상기 제2 출력단으로 선택적으로 출력하기 위한 제6 전송게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  32. 제 28 항에 있어서,
    테스트 모드에서 입력되는 적어도 하나 이상의 테스트 신호에 응답하여 다수의 테스트 모드신호를 출력하기 위한 테스트 모드 제어부; 및
    상기 테스트 모드신호를 디코딩하여 다수의 상기 제어신호를 출력하기 위한 디코딩회로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  33. 제 32 항에 있어서,
    상기 디코딩회로는
    상기 다수의 테스트 모드신호 및 그 반전된 모든 신호중 서로 다른 임의의 2개를 입력받아 다수의 상기 제어신호중 하나를 출력하기 위한 다수의 앤드게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  34. 제 28 항에 있어서,
    상기 트리밍 조절부에서 출력되는 ODT 구동 인에이블 신호가 상기 터미네이션 회로로 전달되는 과정에서의 신호의 감쇄를 보상하기 위한 리피터를 상기 터미네이션 회로와 상기 노멀 파형폭 조절부 사이에 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  35. 제 28 항에 있어서,
    상기 제1 및 제2 레이턴시 조절부에서 출력되는 노멀 ODT 구동 인에이블 신호와 라이트 ODT 구동 인에이블 신호는 지연고정루프에서 출력되는 지연고정된 클럭에 동기되는 것을 특징으로 하는 반도체 메모리 장치.
  36. 외부에서 입력되는 ODT 동작신호를 예정된 레이턴시 동안 지연시켜 ODT 구동 인에이블 신호를 생성하는 단계;
    상기 ODT 구동 인에이블 신호가 가지는 파형의 형태 변화를 제어하기 위한 제어신호를 생성하는 단계;
    상기 제어신호에 응답하여 상기 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하는 단계; 및
    상기 파형이 변화된 ODT 구동 인에이블 신호에 응답하여 터미네이션 저항을 임피던스 조절노드와 연결시키는 단계
    를 포함하는 반도체 메모리 장치의 구동방법.
  37. 제 36 항에 있어서,
    상기 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하는 단계는
    상기 ODT 구동 인에이블 신호를 상기 제어신호에 대응하는 지연값으로 지연시키는 단계 및
    상기 지연된 상기 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  38. 제 37 항에 있어서,
    상기 지연된 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하는 단계는
    상기 ODT 구동 인에이블 신호의 비활성화를 위한 천이시점의 타이밍을 변화 시키는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  39. 제 38 항에 있어서,
    상기 파형변화된 ODT 구동 인에이블 신호를 리피터를 이용하여 보상하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  40. 제 36 항에 있어서,
    테스트 모드에서 입력되는 적어도 하나 이상의 테스트 신호에 응답하여 다수의 테스트 모드신호를 출력하는 단계; 및
    상기 테스트 모드신호를 디코딩하여 다수의 상기 제어신호를 출력하는 단계를 더 포함하는 반도체 메모리 장치의 구동방법.
  41. 제 36 항에 있어서,
    상기 레이턴시 동안 지연된 ODT 구동 인에이블 신호는 지연고정루프에서 출력되는 지연고정된 클럭에 동기된 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  42. 외부에서 입력되는 ODT 동작신호를 제1 레이턴시 동안 지연시켜 노멀 ODT 구동 인에이블 신호를 생성하는 단계;
    라이트 명령에 응답하여 생성된 라이트 명령어 신호를 제2 레이턴시 동안 지연시켜 라이트 ODT 인에이블 신호를 생성하는 단계;
    상기 노멀 ODT 구동 인에이블 신호가 가지는 파형의 형태 변화를 제어하기 위한 제어신호를 생성하는 단계;
    상기 제어신호에 응답하여 상기 노멀 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하는 단계;
    상기 제어신호에 응답하여 상기 라이트 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하는 단계;
    상기 파형변화된 노멀 ODT 구동 인에이블 신호에 응답하여 노멀 터미네이션 저항을 임피던스 조절노드와 연결시키는 단계; 및
    상기 파형변화된 라이트 ODT 구동 인에이블 신호에 응답하여 상기 노멀 터미네이션 저항을 상기 임피던스 조절노드와 분리시키고, 라이트 터미네이션 저항을 상기 임피던스 조절노드와 연결시키는 단계
    를 포함하는 반도체 메모리 장치의 구동방법.
  43. 제 42 항에 있어서,
    상기 노멀 ODT 구동 인에이블 신호의 파형을 변화시켜 출력하는 단계는
    상기 노멀 ODT 구동 인에이블 신호를 상기 제어신호에 대응하는 지연값으로 지연시키는 단계 및
    상기 지연된 노멀 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  44. 제 43 항에 있어서,
    상기 지연된 상기 ODT 구동 인에이블 신호의 파형 폭을 변화시켜 출력하는 단계는
    상기 ODT 구동 인에이블 신호의 비활성화를 위한 천이시점의 타이밍을 변화시키는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  45. 제 42 항에 있어서,
    테스트 모드에서 입력되는 적어도 하나 이상의 테스트 신호에 응답하여 다수의 테스트 모드신호를 출력하는 단계; 및
    상기 테스트 모드신호를 디코딩하여 다수의 상기 제어신호를 출력하는 단계를 더 포함하는 반도체 메모리 장치의 구동방법.
  46. 제 42 항에 있어서,
    상기 파형 변화된 노멀 ODT 구동 인에이블 신호를 리피터를 이용하여 보상하는 단계를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
  47. 제 42 항에 있어서,
    상기 레이턴시 동안 지연된 노멀 ODT 구동 인에이블 신호와, 제2 레이턴시 동안 지연시켜 라이트 ODT 인에이블 신호는 지연고정루프에서 출력되는 지연고정된 클럭에 동기된 것을 특징으로 하는 반도체 메모리 장치의 구동방법.
KR20070002893A 2007-01-10 2007-01-10 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치 KR100857854B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070002893A KR100857854B1 (ko) 2007-01-10 2007-01-10 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070002893A KR100857854B1 (ko) 2007-01-10 2007-01-10 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치
US11/819,797 US7514955B2 (en) 2007-01-10 2007-06-29 Semiconductor memory device with ability to effectively adjust operation time for on-die termination

Publications (2)

Publication Number Publication Date
KR20080065794A KR20080065794A (ko) 2008-07-15
KR100857854B1 true KR100857854B1 (ko) 2008-09-10

Family

ID=39593726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070002893A KR100857854B1 (ko) 2007-01-10 2007-01-10 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치

Country Status (2)

Country Link
US (1) US7514955B2 (ko)
KR (1) KR100857854B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101175347B1 (ko) 2012-05-04 2012-08-23 주식회사성수프론티어 철도 분기기
US10636462B2 (en) 2018-10-01 2020-04-28 SK Hynix Inc. Semiconductor devices

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670674B1 (ko) * 2005-06-30 2007-01-17 주식회사 하이닉스반도체 반도체 메모리 장치
US7560956B2 (en) * 2005-08-03 2009-07-14 Micron Technology, Inc. Method and apparatus for selecting an operating mode based on a determination of the availability of internal clock signals
KR100829787B1 (ko) * 2006-08-28 2008-05-16 삼성전자주식회사 온 다이 터미네이션 테스트에 적합한 반도체 메모리 장치,이를 구비한 메모리 테스트 시스템, 및 온 다이 터미네이션테스트 방법
KR100866601B1 (ko) * 2006-12-04 2008-11-03 삼성전자주식회사 반도체 장치의 종단 저항을 제어할 수 있는 장치 및 방법
JP5059580B2 (ja) * 2007-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 終端回路
KR100949276B1 (ko) * 2008-09-08 2010-03-25 주식회사 하이닉스반도체 터미네이션 조절회로 및 이를 포함하는 반도체 메모리장치
KR100980425B1 (ko) * 2008-12-30 2010-09-07 주식회사 하이닉스반도체 글로벌 입출력 라인 터미네이션 제어 회로
JP2010192030A (ja) 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
JP2010192031A (ja) 2009-02-17 2010-09-02 Elpida Memory Inc 半導体記憶装置及びこれを備えるメモリモジュール、並びに、データ処理システム
KR101679036B1 (ko) 2009-04-14 2016-11-24 삼성전자 주식회사 Odt 레이턴시 클럭 제어회로 및 제어방법
JP2013534100A (ja) * 2010-06-17 2013-08-29 ラムバス・インコーポレーテッド 平衡したオンダイターミネーション
KR101694804B1 (ko) * 2010-08-16 2017-01-11 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR101095007B1 (ko) 2010-09-30 2011-12-20 주식회사 하이닉스반도체 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치
KR101950319B1 (ko) * 2012-06-27 2019-02-20 에스케이하이닉스 주식회사 온 다이 터미네이션 회로
KR20160034550A (ko) 2014-09-22 2016-03-30 삼성전자주식회사 스토리지 컨트롤러, 이의 동작 방법 및 이를 포함하는 솔리드 스테이트 디스크
US20170255412A1 (en) * 2016-03-04 2017-09-07 Intel Corporation Techniques for Command Based On Die Termination
KR20170137451A (ko) * 2016-06-03 2017-12-13 에스케이하이닉스 주식회사 온 다이 터미네이션 기능을 갖는 반도체 장치
KR20180001278A (ko) * 2016-06-27 2018-01-04 에스케이하이닉스 주식회사 반도체장치
US10181346B2 (en) 2016-08-02 2019-01-15 SK Hynix Inc. Semiconductor devices and operations thereof
KR20180015949A (ko) 2016-08-04 2018-02-14 삼성전자주식회사 온-다이 터미네이션을 포함하는 메모리 시스템 및 그것의 온-다이 터미네이션 제어 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251057A (ja) * 1996-03-18 1997-09-22 Hitachi Device Eng Co Ltd プローブ検査方法および半導体記憶装置、ならびにこれを用いたコンピュータシステム
KR20050108759A (ko) * 2004-05-13 2005-11-17 삼성전자주식회사 S11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 s11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 s11 파라미터 측정 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838177A (en) * 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US6557066B1 (en) * 1999-05-25 2003-04-29 Lsi Logic Corporation Method and apparatus for data dependent, dual level output driver
DE10245536B4 (de) * 2002-09-30 2005-02-03 Infineon Technologies Ag Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz
JP4428504B2 (ja) * 2003-04-23 2010-03-10 株式会社ルネサステクノロジ 半導体集積回路装置
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100604843B1 (ko) 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
KR100596781B1 (ko) * 2004-04-28 2006-07-04 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
KR100532972B1 (ko) * 2004-04-28 2005-12-01 주식회사 하이닉스반도체 온 다이 터미네이션 임피던스 조절 장치
KR100670702B1 (ko) 2004-10-30 2007-01-17 주식회사 하이닉스반도체 온다이 터미네이션 회로를 구비한 반도체 메모리 장치
KR100734301B1 (ko) * 2005-05-12 2007-07-02 삼성전자주식회사 프리 엠파시스 신호 발생기를 구비하는 반도체 메모리 장치
KR100625298B1 (ko) * 2005-09-29 2006-09-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251057A (ja) * 1996-03-18 1997-09-22 Hitachi Device Eng Co Ltd プローブ検査方法および半導体記憶装置、ならびにこれを用いたコンピュータシステム
KR20050108759A (ko) * 2004-05-13 2005-11-17 삼성전자주식회사 S11 파라미터 측정을 위한 반도체 메모리 장치, 반도체메모리 장치의 s11 파라미터 측정을 위한 테스트 보드,및 반도체 메모리 장치의 s11 파라미터 측정 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101175347B1 (ko) 2012-05-04 2012-08-23 주식회사성수프론티어 철도 분기기
US10636462B2 (en) 2018-10-01 2020-04-28 SK Hynix Inc. Semiconductor devices

Also Published As

Publication number Publication date
KR20080065794A (ko) 2008-07-15
US7514955B2 (en) 2009-04-07
US20080164904A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
US7457189B2 (en) Integrated circuit memory devices that support selective mode register set commands and related methods
US7196966B2 (en) On die termination mode transfer circuit in semiconductor memory device and its method
US7342412B2 (en) Device for controlling on die termination
KR100443323B1 (ko) 반도체 기억 장치
US6259647B1 (en) Synchronous semiconductor memory device allowing easy and fast test
KR100578649B1 (ko) 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
US7138823B2 (en) Apparatus and method for independent control of on-die termination for output buffers of a memory device
JP4785465B2 (ja) インタフェース回路及び半導体装置
US8565033B1 (en) Methods for calibrating memory interface circuitry
JP4007776B2 (ja) ポステッドcas機能を有する同期式半導体メモリ装置
US6987704B2 (en) Synchronous semiconductor memory device with input-data controller advantageous to low power and high frequency
DE102006045254B4 (de) Verzögerungsregelschleife für Hochgeschwindigkeits-Halbleiterspeichervorrichtung
US7027336B2 (en) Semiconductor memory device for controlling output timing of data depending on frequency variation
KR100382736B1 (ko) 독출동작과 기입동작시 서로 다른 데이터율을 갖는 반도체메모리장치 및 이를 채용하는 시스템
KR100540487B1 (ko) 데이터 출력제어회로
US7706210B2 (en) Semiconductor memory device including delay locked loop and method for driving the same
KR101143469B1 (ko) 반도체 메모리의 출력 인에이블 신호 생성 회로
KR100527399B1 (ko) 반도체메모리장치의 디엘엘구동회로
KR100853468B1 (ko) 온 다이 터미네이션 장치를 구비하는 반도체메모리소자 및그의 구동방법
US7173866B2 (en) Circuit for generating data strobe signal in DDR memory device, and method therefor
US20140010025A1 (en) Apparatuses and methods for adjusting a path delay of a command path
KR100601149B1 (ko) 데이터 전송장치
US7580321B2 (en) Synchronous semiconductor memory device
KR100506063B1 (ko) 셋업/홀드 타임 제어 장치
JP4775141B2 (ja) 遅延固定ループ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 11